KR100695135B1 - ＴｉＮ을 상지층으로 사용한 자기 저항 소자 - Google Patents
ＴｉＮ을 상지층으로 사용한 자기 저항 소자 Download PDFInfo
- Publication number
- KR100695135B1 KR100695135B1 KR1020040108033A KR20040108033A KR100695135B1 KR 100695135 B1 KR100695135 B1 KR 100695135B1 KR 1020040108033 A KR1020040108033 A KR 1020040108033A KR 20040108033 A KR20040108033 A KR 20040108033A KR 100695135 B1 KR100695135 B1 KR 100695135B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- magnetoresistive
- tin
- upper layer
- magnetoresistive element
- Prior art date
Links
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 230000005294 ferromagnetic effect Effects 0.000 claims description 38
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 16
- 230000005291 magnetic effect Effects 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000005415 magnetization Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 210000001364 upper extremity Anatomy 0.000 description 3
- 229910003321 CoFe Inorganic materials 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000003302 ferromagnetic material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000914 Mn alloy Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
- G11B5/3909—Arrangements using a magnetic tunnel junction
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
- G11B5/3929—Disposition of magnetic thin films not used for directly coupling magnetic flux from the track to the MR film or for shielding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B2005/3996—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects large or giant magnetoresistive effects [GMR], e.g. as generated in spin-valve [SV] devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Magnetic Heads (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 TiN을 상지층으로 사용한 자기 저항 소자에 관한 것이다. 자기 저항 소자에 있어서, 자기 저항 구조체 상에 상지층으로 TiN을 사용한 자기 저항 소자의 제조 방법을 제공한다. 보다 간단한 제조 공정으로 형성시키며, 안전성 및 신뢰성이 향상된 자기 저항 소자를 제공할 수 있다.
Description
도 1a 내지 도 1h는 종래의 자기 저항 소자의 제조 공정을 나타낸 도면이다.
도 2는 본 발명의 실시예에 의한 자기 저항 소자의 구조를 개략적으로 나타낸 도면이다.
도 3a 내지 도 3d는 본 발명의 실시예에 의한 자기 저항 소자의 제조 공정을 나타낸 도면이다.
도 4는 본 발명의 실시예에 의한 자기 저항 소자의 제조 공정 시 상지층의 TiN을 패터닝한 이미지를 나타낸 사진이다.
도 5a 및 도 5b는 종래 기술 및 본 발명에 의한 자기 저항 소자의 자성 특성을 나타낸 그래프이다.
< 도면의 주요부분에 대한 부호의 설명>
10, 20... 하부 구조체 11, 21... 자기 저항 구조체
12, 26... 상지층 13... 하드 마스크
14, 16, 27... 포토 레지스트 15... 절연층
17... 에칭 영역 18... 콘텍층
22... 반강자성층 23... 고정층
24... 터널 장벽층 25... 자유층
28... 전도층
본 발명은 자기 저항 소자에 관한 것으로, 보다 상세하게는 TiN을 자기 저항 구조체의 상지층으로 사용하여 제조 공정을 간단화하며 소자 자체의 안정성 및 신뢰성을 향상시킨 자기 저항 소자 및 그 제조 방법에 관한 것이다.
고진공의 초박막 증착 기술과 표면 처리 기술의 급속한 발달로 인해 스핀간의 교환 상호 작용 거리인 수 nm 두께에서 자성 박막을 정밀하게 성장시키고, 소자를 제작하는 것이 가능해졌다. 벌크(bulk) 형태의 자성 물질에서는 관찰할 수 없었던 여러 현상들이 박막 구조에서 발견되었고 이를 가전 제품 및 산업 부품 등에 응용하는 단계에 이르렀다. 이 같은 자성 박막을 이용하는 분야의 예를 들면, 초고밀도의 정보 저장 장치에 정보를 기록하는 자기 기록용 헤드, MRAM(Magnetic Random Acess Memory : 자기 메모리) 등이 대표적이다.
자기 저항 소자는 자기 에너지에 의해 저항이 변하는 원리를 이용한 소자이다. 자기 저항 헤드는 정보가 저장되어 있는 HDD(Hard Disk Driver : 하드 디스크 드라이버)와 같은 정보 저장 매체의 정보를 감지하는 장치로서, 최근 GMR 헤드(Giant Magneto Resistance Head : 거대 자기 저항 헤드) 또는 TMR 헤드(Tunnel Magneto Resistance Head : 투과 자기 저항 헤드) 등이 널리 사용되고 있다. 또한, 메모리 분야에서도 MRAM(Magnetic Random Access Memory)에 널리 사용된다.
거대 자기 저항은 전자가 자성층을 통과할 때, 두 자성층의 자화 배열에 따라 저항값이 변화하는 것을 응용한 것으로, 이는 스핀 의존 산란(spin dependent)로 설명 가능하다. 또한, 터널링 자기 저항 현상은 두 자성층 사이에 절연체(터널 베리어)가 존재하는 구조에서 강자성체의 상대적인 자화 방향에 따라 터널링 전류가 달라지는 현상을 의미한다.
이러한 자기 저항 소자는 기본적으로 자기 저항 구조체를 포함하고 있으며, 이를 간략하게 설명하면 다음과 같다. 터널링 자기 저항 소자의 대표적인 구조를 간단히 설명하면 다음과 같다. 기판 상에 하지층(underlayer)이 형성되며, 상기 하지층 상에 자기 저항 구조체와 상지층(capping layer)이 순차적으로 형성되어 있다. 자기 저항 구조체는 반강자성층, 제 1 강자성층, 터널 장벽층 및 제 2강자성층이 순차적으로 적층된 구조를 지니며, 또한, 반대로 제 1강자성층, 터널 장벽층, 제 2강자성층 및 반강자성층이 순차적으로 형성된 구조를 지닌다. 이러한 자기 저항 소자는 강자성체의 상대적인 자화 방향에 따라 터널링 전류가 달라지는 현상인 자기 터널 접합(Magnetic Tunnel Junction) 원리를 이용한 것이다. 반강자성층은 통상 IrMn으로 형성시키고, 제 1강자성층 및 제 2강자성층은 NiFe 또는 CoFe로 형성시킨다. 그리고, 터널 장벽층은 알루미늄 산화층으로 형성시킨다.
도 1a 내지 도 1h를 참조하여 종래 기술에 의한 자기 저항 소자의 제조 공정에 대해 상세히 설명하고자 한다.
도 1a를 참조하면, 기판과 같은 하부 구조체(10) 상에 자기 저항 구조체 (11), 상지층(12) 및 하드 마스크(13)을 순차적으로 형성시킨다. 여기서 자기 저항 구조체는 상술한 바와 같이, 반강자성층, 제 1강자성층, 터널 장벽층 및 제 2강자성층이 순차적으로 적층된 구조를 지닌다. 통상 반강자성층 상면의 제 1강자성층을 고정층(pinned layer)이라 하고, 터널 장벽층 상의 제 2강자성층을 자유층(free layer)라 한다. 상기 자기 저항 구조체 상에 상지층(12)을 형성시키는데, 일반적으로 Ta를 사용하여 형성시킨다. 그리고, 자기 저항 소자의 원하는 폭으로 형성시키기 위하여, SiO2와 같은 물질로 하드 마스크(13)와 포토 레지스트(14)를 형성하고 식각하여 패터닝을 실시한다.
도 1b를 참조하면, 포토레지스트(14)에 대응되는 하드 마스크(13) 영역이 잔류하게 된다. 그리고, 도 1c를 참조하면, 하드 마스크(13) 상에서 드라이 에칭 공정을 실시하여 하드 마스크(13)가 잔류하지 않은 상지층(12) 및 자기 저항 구조체(11)의 일부위가 식각된다. 통상 자기 저항 구조체의 터널 장벽층까지 식각하나 이는 선택적이다.
도 1d를 참조하면, 절연층(15)를 도포한다. 그리고, 도 1e에 나타낸 바와 같이, 다시 포토 레지스트(16)를 도포하고, 자기 저항 구조체(11)에 해당하는 부위를 패터닝하여 개구한다. 도 1f를 참조하면, 자기 저항 구조체(11)의 제 2강자성층을 노출시키기 위하여 포토 레지스트(16), 하드 마스크(13) 및 상지층(12)을 건식 에칭으로 제거하여 홀(17)을 형성한다.
도 1g를 참조하면, 잔류한 포토 레지스트(16)를 제거하고 도 1h에 나타낸 바 와 같이 전도성 물질을 도포하여 컨텍층(18)을 형성시킨다.
상술한 도 1a 내지 도 1g에 나타낸 종래 기술에 의한 자기 저항 소자의 제조 공정은 그 자체로 복잡하고, 상지층(12)으로 Ta를 사용하는데, 그 상부의 전극 산화에 의한 소자의 신뢰성과 안정성에 문제가 있다. 또한, 그 하부의 제 2강자성층(자유층)과의 상호 확산(inter-diffusion) 현상에 의해 자기 저항 소자 자체의 특성이 나빠지는 문제점이 있다.
본 발명은 상기 종래 기술의 문제점을 해결하기 위한 것으로, 자기 저항 소자 자체의 제조 공정을 간단히 하며, 소자의 신뢰성과 안정성을 유지할 수 있는 자기 저항 소자를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명에서는,
자기 저항 소자의 제조 방법에 있어서,
삭제
삭제
삭제
삭제
삭제
삭제
삭제
(가) 하부 구조체 상에 자기 저항 구조체를 형성시키는 단계;
(나) 상기 자기 저항 구조체 상에 상지층으로 TiN을 증착시키는 단계;
(다) 상기 상지층 상에 포토 레지스트를 도포하고 패터닝하여 일부위의 상기 상지층을 노출하는 단계; 및
(라) Cl2/C2F6/Ar/O2 혼합 가스를 사용하여 노출된 부위의 상기 상지층을 식각하고, 그 하부의 자기 저항 구조체를 식각하여 다수의 독립된 자기 저항 구조체를 형성시키는 단계;를 포함하는 TiN을 상지층으로 사용한 자기 저항 소자의 제조 방법을 제공한다.
본 발명에 있어서, 상기 노출된 상기 상지층 부위를 식각하는 경우 Cl2/C2F6/Ar/O2 혼합 가스를 사용하는 것을 특징으로 하는 TiN을 상지층으로 사용하는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 본 발명에 의한 자기 저항 소자 및 그 제조 방법에 대해 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 자기 저항 소자의 개략적으로 나타낸 도면이다. 도 2를 참조하면, 본 발명의 실시예에 따른 자기 저항 소자는 하부 구조체(20) 상에 자기 저항 구조체(21) 및 TiN 상지층(26)이 순차적으로 형성된 구조를 지닌다.
여기서, 자기 저항 구조체(21)는 반강자성층(22), 제 1강자성층(23), 터널 장벽층(24), 제 2강자성층(25)이 순차적으로 형성된 구조를 지닌다. 물론, 반강자성층의 위치를 반대로 상지층(26)(capping layer) 바로 밑에 형성시킬 수 있다. 이 경우, 제 1강자성층, 터널 장벽층, 제 2강자성층 및 반강자성층이 순차적으로 형성된 구조를 지니게 될 것이다.
이와 같은 자기 저항 구조체(21)의 각 구성 물질은 종래에 사용되는 물질을 그대로 이용할 수 있다. 예를 들어 반강자성층(22)은 IrMn과 같이 Mn 합금으로 형성시킬 수 있으며, 제 1강자성층(23) 및 제 2강자성층(25)은 CoFe 또는 NiFe와 같 은 물질로 형성시킬 수 있다. 그리고, 터널 장벽층(24)은 Al 산화층으로 형성시킬 수 있다. 기타 하부 구조체(20)와 자기 저항 구조체(21) 사이에 하지층을 더 형성시킬 수 있다. 자기 저항 구조체(21)는 상기 자기 저항 소자가 구체적으로 자기 저항 헤드인 경우에는 센서부가 될 것이고, MRAM 등 메모리 소자인 경우에는 메모리부가 된다.
도 2에 관한 설명에서는 주로 TMR 소자에 관해 기술하였으나, TiN 상지층은 GMR 소자에도 적용될 수 있다. 이 경우 자기 저항 구조체는 반강자성층, 제 1강자성층, 비자성의 스페이서층, 제 2강자성층을 포함하는 구조가 되며, 상지층은 상기 제 2강자성층 상부에 형성시킬 수 있다. 여기서, 반강자성층은 상기 상지층 하부에 형성될 수 있으며, 이 경우 적층 순서는 제 1강자성층, 스페이서층, 제 2강자성층 및 반강자성층이 된다.
본 발명의 실시예에 의한 자기 저항 소자는 상지층으로 TiN을 사용한 것을 특징으로 한다. 이에 따라서, 상지층(26)과 제 2강자성층(25) 사이의 상호 확산을 방지할 수 있으며, 제조 공정 자체도 매우 간단해진다.
도 3a 내지 도 3d는 본 발명의 실시예에 의한 자기 저항 소자의 제조 공정을 나타낸 도면이다.
도 3a를 참조하면, 먼저 하부 구조체(20) 상에 자기 저항 구조체(21)를 형성시킨다. 이를 설명하면, 스퍼터링에 의하여 반강자성층, 제 1강자성층을 먼저 순차적으로 형성시키고, 터널 장벽층 형성을 위하여 Al 등을 제 1강자성층 상에 도포한다. 그리고, 산화 공정에 의해 Al을 산화시켜 터널 장벽층을 형성시킨다. 터널 장 벽층 상에 제 2강자성층을 도포하면 자기 저항 구조체가 완성된다. 도면에서는 생략되어 있으나, 하부 구조체(20)는 통상 MRAM의 경우 수많은 트랜지스터들이 어레이 구조로 형성되어 있으므로, 각 트랜지스터에 대해 각각의 자기 저항 구조체를 형성시켜야 한다. 따라서, TiN 상지층(26) 상에 포토 레지스트(27)를 도포하고 이를 포토 리소그래피 공정으로 패터닝하여 소정 부위의 TiN 상지층(26)을 노출시킨다.
다음으로, 도 3b를 참조하면, 노출된 TiN 상지층(26)을 식각하여 포토 레지스트(27)의 대응되는 영역의 TiN 상지층(26) 영역을 제외하고 제거한다. 포토 레지스트(27)를 제거하면, TiN 상지층(26)은 포토 레지스트(27)와 대응되는 부위만 잔존하게 된다. TiN 상지층(26)을 식각하는 경우 Cl2/C2F6/Ar/O2
혼합 가스 등을 사용할 수 있다. 도 4에서는 Cl2/C2F6/Ar/O2 혼합 가스를 사용하여 TiN 상지층(26)을 선택적 식각하고 포토 레지스트(27)를 제거한 것을 나타낸 사진이다. 도 4에 나타낸 바와 같이, TiN 상지층(26)이 매우 깨끗하게 패터닝된 것을 알 수 있다.
다음으로 도 3c 및 도 3d를 참조하면, 잔류한 TiN 상지층(26)을 식각 마스크로 사용하여 자기 저항 구조체(21)를 순차적으로 식각한다. 그리하여 하부 구조의 각 단위셀에 해당하는 자기 저항 구조체를 분리한다.
이후 공정에서는 하부 구조체(20) 및 각 자기 저항 구조체 상에서 절연 물질을 도포하여 절연층을 형성시키고, 잔존한 TiN 상지층(26) 부위를 개구하여 전도성 물질을 도포함으로써 전극층을 형성시킨다.
결과적으로, 종래 기술과 같이, 식각 마스크 역할을 하는 SiO2 등의 하드 마스크를 별도로 형성시키지 않고도, 상지층을 TiN으로 형성시킴으로써, 그 공정 자체를 매우 간단화시킬 수 있다. 또한, TiN은 그 하부의 제 2강자성층과의 인터 믹싱이 발생하지 않으므로 소자 자체의 안정성을 도모할 수 있다.
도 5a 및 도 5b는 종래 기술과 본 발명에 의한 자기 저항 소자의 자성 특성을 나타낸 그래프이다. 여기서, 가로축은 자기 저항 소자, 특히 자기 저항 구조체에 인가된 자장 값을 나타낸 것이며, 세로축은 자기 저항비(Magnetoresistance Ratio) 값 을 나타낸 도면이다. 도 5a는 상지층으로 Ta를 사용한 것을 나타낸 것이다.
도 5a를 참조하면 자기 저항 소자의 자유층의 자화 방향이 반전되는 경우, 불규칙적인 변화가 생겨 자화 반전이 안정적으로 일어나지 않는 것을 알 수 있다. 이는 상술한 종래 기술에 관한 설명에서 기술한 바와 같이, Ta 상지층과 그 하부의 자유층과의 인터 믹싱 현상과 산소와의 산화 작용으로 물성 자체가 바람직하지 못하기 때문에 일어나는 현상이다.
도5b는 상지층으로 TiN을 형성시켜 제조한 자기 저항 소자에 관한 것으로, 이를 살펴보면, 약 ±50Oe 사이에서 자화 반전이 일어나며 자화 반전 위치가 명확하게 드러남을 알 수 있다. 따라서, 상지층을 TiN으로 형성시킴으로써 신뢰성있는 자기 저항 소자의 특성을 나타내는 것을 알 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예를 들어, 본 발명에서 지칭하는 자기 저항 소자는 MRAM, 자기 저항 헤드 등 어느 하나에 한정되지 않으며, 스핀 밸브형, 터널 자기 저항 소자 모두에 적용 가능하다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
본 발명에 따르면, 자기 저항 소자의 상지층을 TiN으로 형성시킴으로써, 자기 저항 소자 제조 시 TiN 상지층을 식각 마스크로 사용함으로써 별도의 식각 마스크를 형성시킬 필요가 없으므로 그 제조 공정을 단순화시킬 수 있는 장점이 있다. 또한, 종래 Ta를 상지층으로 형성시키는 경우 상지층과 그 하부의 강자성층과의 상호 확산을 방지할 수 있으므로 신뢰성 있는 자기 저항 소자를 구현할 수 있다.
Claims (11)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 자기 저항 소자의 제조 방법에 있어서,(가) 하부 구조체 상에 자기 저항 구조체를 형성시키는 단계;(나) 상기 자기 저항 구조체 상에 상지층으로 TiN을 증착시키는 단계;(다) 상기 상지층 상에 포토 레지스트를 도포하고 패터닝하여 일부위의 상기 상지층을 노출하는 단계; 및(라) Cl2/C2F6/Ar/O2 혼합 가스를 사용하여 노출된 부위의 상기 상지층을 식각하고, 그 하부의 자기 저항 구조체를 식각하여 다수의 독립된 자기 저항 구조체를 형성시키는 단계;를 포함하는 것을 특징으로 하는 TiN을 상지층으로 사용한 자기 저항 소자의 제조 방법.
- 삭제
- 제 6항에 있어서,상기 자기 저항 구조체는,상기 하부 구조체 상에 반강자성층, 제 1강자성층, 터널 장벽층 및 제 2강자성층을 순차적으로 형성시키는 것을 특징으로 하는 TiN을 상지층으로 사용하는 것을 특징으로 하는 TiN을 상지층으로 사용한 자기 저항 소자의 제조 방법
- 제 6항에 있어서,상기 자기 저항 구조체는상기 하부 구조체 상에 제 1강자성층, 터널 장벽층, 제 2강자성층 및 강자성층을 순차적으로 형성시키는 것을 특징으로 하는 TiN을 상지층으로 사용하는 자기 저항 소자의 제조 방법.
- 제 6항에 있어서,상기 자기 저항 구조체는상기 하부 구조체 상에 반강자성층, 제 1강자성층, 스페이서층 및 제 2강자성층을 순차적으로 형성시키는 것을 특징으로 하는 TiN을 상지층으로 사용하는 자기 저항 소자의 제조 방법.
- 제 6항에 있어서,상기 자기 저항 구조체는상기 하부 구조체 상에 제 1강자성층, 스페이서층 및 제 2강자성 층 및 을 순차적으로 형성시키는 것을 특징으로 하는 TiN을 상지층으로 사용하는 자기 저항 소자의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040108033A KR100695135B1 (ko) | 2004-12-17 | 2004-12-17 | ＴｉＮ을 상지층으로 사용한 자기 저항 소자 |
| US11/304,755 US20060132986A1 (en) | 2004-12-17 | 2005-12-16 | Magnetoresistance device and method of fabrication using titanium nitride as capping layer |
| JP2005364145A JP2006173636A (ja) | 2004-12-17 | 2005-12-17 | ＴｉＮをキャッピング層として使用した磁気抵抗素子 |
| CNA2005100229666A CN1815769A (zh) | 2004-12-17 | 2005-12-19 | 使用TiN作为盖帽层的磁致电阻器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040108033A KR100695135B1 (ko) | 2004-12-17 | 2004-12-17 | ＴｉＮ을 상지층으로 사용한 자기 저항 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060069039A KR20060069039A (ko) | 2006-06-21 |
| KR100695135B1 true KR100695135B1 (ko) | 2007-03-14 |
Family
ID=36595416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040108033A KR100695135B1 (ko) | 2004-12-17 | 2004-12-17 | ＴｉＮ을 상지층으로 사용한 자기 저항 소자 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060132986A1 (ko) |
| JP (1) | JP2006173636A (ko) |
| KR (1) | KR100695135B1 (ko) |
| CN (1) | CN1815769A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9178134B2 (en) | 2013-08-30 | 2015-11-03 | Masahiko Nakayama | Magnetoresistive element and method of manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1196512A (ja) | 1997-09-25 | 1999-04-09 | Victor Co Of Japan Ltd | 薄膜磁気ヘッド及びその製造方法 |
| KR20020024807A (ko) * | 2000-09-26 | 2002-04-01 | 모리시타 요이찌 | 자기 저항 소자와 이것을 이용한 자기 디바이스 |
| KR20040060313A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 마그네틱 램의 형성방법 |
| US6815248B2 (en) * | 2002-04-18 | 2004-11-09 | Infineon Technologies Ag | Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7183120B2 (en) * | 2002-10-31 | 2007-02-27 | Honeywell International Inc. | Etch-stop material for improved manufacture of magnetic devices |
| US6987650B2 (en) * | 2003-05-22 | 2006-01-17 | Headway Technologies, Inc. | Device with thermoelectric cooling |
| US7112861B2 (en) * | 2004-05-14 | 2006-09-26 | International Business Machines Corporation | Magnetic tunnel junction cap structure and method for forming the same |
-
2004
- 2004-12-17 KR KR1020040108033A patent/KR100695135B1/ko not_active IP Right Cessation
-
2005
- 2005-12-16 US US11/304,755 patent/US20060132986A1/en not_active Abandoned
- 2005-12-17 JP JP2005364145A patent/JP2006173636A/ja not_active Withdrawn
- 2005-12-19 CN CNA2005100229666A patent/CN1815769A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1196512A (ja) | 1997-09-25 | 1999-04-09 | Victor Co Of Japan Ltd | 薄膜磁気ヘッド及びその製造方法 |
| KR20020024807A (ko) * | 2000-09-26 | 2002-04-01 | 모리시타 요이찌 | 자기 저항 소자와 이것을 이용한 자기 디바이스 |
| US6815248B2 (en) * | 2002-04-18 | 2004-11-09 | Infineon Technologies Ag | Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing |
| KR20040060313A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 마그네틱 램의 형성방법 |
Non-Patent Citations (1)
| Title |
|---|
| 1020040108033 - 704124 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1815769A (zh) | 2006-08-09 |
| KR20060069039A (ko) | 2006-06-21 |
| JP2006173636A (ja) | 2006-06-29 |
| US20060132986A1 (en) | 2006-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4504273B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| US7528457B2 (en) | Method to form a nonmagnetic cap for the NiFe(free) MTJ stack to enhance dR/R | |
| US8378330B2 (en) | Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same | |
| US8062909B2 (en) | MRAM with storage layer and super-paramagnetic sensing layer | |
| US7497007B2 (en) | Process of manufacturing a TMR device | |
| US7577021B2 (en) | Spin transfer MRAM device with separated CPP assisted writing | |
| JP5537791B2 (ja) | Ｍｔｊ素子の製造方法 | |
| JP2003534647A (ja) | 絶縁ベールを備えた磁気素子およびその製造方法 | |
| JP2002319663A (ja) | 半導体記憶装置及びその製造方法 | |
| KR101464691B1 (ko) | 자기 메모리 소자 및 그 제조 방법 | |
| JP4575101B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| CN112863565B (zh) | 基于自旋轨道矩的差分存储单元及其制备方法 | |
| KR100695135B1 (ko) | ＴｉＮ을 상지층으로 사용한 자기 저항 소자 | |
| KR20210150961A (ko) | 자기저항 소자, 자기 메모리 및 자기저항 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130221 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |