CN115472506A - 双栅极器件的制备方法及双栅极器件 - Google Patents

双栅极器件的制备方法及双栅极器件 Download PDF

Info

Publication number
CN115472506A
CN115472506A CN202110775018.9A CN202110775018A CN115472506A CN 115472506 A CN115472506 A CN 115472506A CN 202110775018 A CN202110775018 A CN 202110775018A CN 115472506 A CN115472506 A CN 115472506A
Authority
CN
China
Prior art keywords
low
dimensional material
electron beam
dielectric layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110775018.9A
Other languages
English (en)
Inventor
杨雷静
李�昊
忻向军
张琦
饶岚
王拥军
田清华
田凤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Posts and Telecommunications
Original Assignee
Beijing University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Posts and Telecommunications filed Critical Beijing University of Posts and Telecommunications
Priority to CN202110775018.9A priority Critical patent/CN115472506A/zh
Publication of CN115472506A publication Critical patent/CN115472506A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种双栅极器件的制备方法及双栅极器件，该方法包括：制备底栅极；在底栅极上制备底栅介质层；将单层或多层低维材料覆盖至底栅介质层；在低维材料上制备顶栅介质层；在顶栅介质层上制备顶栅极；将电子束负胶覆盖在顶栅介质层及顶栅极和低维材料上并对其图形化和刻蚀；将电子束正胶覆盖在衬底上并对其图形化和刻蚀，暴露低维材料同时形成电极掩膜；刻蚀掉暴露出的低维材料；对电子束负胶覆盖的剩余部分低维材料镀膜，得到与低维材料两端侧面接触的端接触电极，制备出端接触双栅极器件。通过上述方案能缩减器件尺寸，深入研究多层低维材料在双栅极器件中的工作机理，增强栅极对导电沟道的控制力，提高器件性能。

Description

双栅极器件的制备方法及双栅极器件
技术领域
本发明涉及半导体技术领域，尤其涉及一种双栅极器件的制备方法及双栅极器件。
背景技术
目前的研究结果显示，低维材料既可实现中大规模集成电路，又可实现多种器件，并且通过简单的工艺可与硅基无源器件实现集成，因此具有巨大的潜力。随着对集成电路性能需求的不断提高，减小器件尺寸是业界备受关注的问题，减小器件尺寸又不影响器件性能的方法主要有两种，一种是缩小沟道长度，另外一种是缩小接触尺寸。缩小沟道长度会导致短沟道效应致使器件关断受阻，功耗提高。
现有技术中，对于制备器件过程电极与低维材料具有两种接触方式，如图1所示的边接触和图2所示的端接触。端接触在研究多层低维材料薄膜器件工作机理，构建小尺寸器件等方面具有广泛用途。2015年，美国IBM T.J.Watson研究中心的Cao Q.等人为进一步减小集成电路中双栅极器件的尺寸，首次批量制备了低维材料端接触双栅极器件，在850℃的条件下经过固态碳化反应实现了电极与低维材料端接触，实验温度过高对工艺不友好同时高温下电极容易变形。2017年，Cao Q.等人在2015年工作的基础上，使用电极催化剂，在650℃的条件下实现了电极与低维材料端接触。
然而，在高温下进行的物理和化学反应对制备工艺具有苛刻要求，并且由于温度过高，会出现材料性能衰退，电极变形的问题影响器件接触性能。
因此，对于制备的场效应管的性能也存在一定的问题。
发明内容
鉴于此，本发明实施例提供了一种双栅极器件的制备方法及双栅极器件，以达到提高器件性能的目的。
为了达到上述目的，本发明采用以下方案实现：
根据本发明实施例的一个方面，提供了一种双栅极器件的制备方法，包括：
在目标衬底上制备底栅极；
在底栅极上制备底栅介质层；
将低维材料覆盖至底栅介质层；
在低维材料上制备顶栅介质层；
在顶栅介质层上制备顶栅极；
将电子束负胶覆盖在置于低维材料上的顶栅介质层及顶栅极和所述低维材料上；
对电子束负胶进行图形化和刻蚀，以暴露出欲去除部分的低维材料；
将电子束正胶覆盖在覆盖有电子束负胶的顶栅介质层及顶栅极和低维材料上；
对电子束正胶进行图形化和刻蚀，以形成源电极及漏电极的掩膜图形；
利用设定气体等离子体刻蚀掉暴露出的部分的低维材料；
基于源电极及漏电极的掩膜图形，通过设定镀膜方式对刻蚀掉部分的低维材料后的电子束负胶覆盖的剩余部分低维材料镀膜，得到分别与剩余部分低维材料的两端侧面接触的端接触源电极和漏电极，形成端接触双栅极器件；
其中，在设定气体等离子体为具有各向异性的刻蚀方式的情况下，所述设定镀膜方式为具有各向异性或各向同性的镀膜方式。
在一些实施例中，所述电子束负胶为HSQ负胶。
在一些实施例中，所述设定气体等离子体为氩气等离子体，且所述设定镀膜方式为电子束蒸发。
在一些实施例中，所述设定气体等离子体为氩气等离子体，且所述设定镀膜方式为磁控溅射。
在一些实施例中，基于源电极及漏电极的掩膜图形，通过设定镀膜方式对刻蚀掉部分低维材料后的电子束负胶覆盖的剩余部分低维材料镀膜，以得到分别与剩余部分低维材料的两端侧面接触的端接触源电极和漏电极，包括：
利用设定气体等离子体刻蚀掉暴露出的部分的低维材料之后，在未将剩余部分的低维材料暴露于空气中的情况下，基于源电极及漏电极的掩膜图形，通过设定镀膜方式对刻蚀掉部分的低维材料后的电子束负胶覆盖的剩余部分低维材料镀膜，以得到分别与剩余部分低维材料的两端侧面接触的端接触源电极和漏电极。
在一些实施例中，将低维材料覆盖至底栅介质层，包括：
将低维材料直接生长或转移至底栅介质层。
在一些实施例中，在基于源电极及漏电极的掩膜图形，通过设定镀膜方式对刻蚀掉部分的低维材料后的电子束负胶覆盖的剩余部分低维材料镀膜，以得到分别与剩余部分低维材料的两端侧面接触的端接触源电极和漏电极后，还包括：
将得到的分别与剩余部分低维材料的两端侧面接触的端接触源电极和漏电极浸入设定有机溶剂，以剥离低维材料上覆盖的电子束正胶和多余金属，从而得到双栅极器件。
在一些实施例中，将低维材料覆盖至底栅介质层，包括：
分多次将多个低维材料覆盖至底栅介质层，以得到多层低维材料。
根据本发明实施例的另一个方面，提供了一种双栅极器件，利用如上述任一项实施例所述的方法制备得到。
本发明实施例的双栅极器件的制备方法及双栅极器件，通过使用能够在常温下实施的加工工艺制备端接触的双栅极器件，实现了双栅控低维材料端接触双栅极器件，而且能够降低对制备工艺的要求，并能够避免由于温度过高导致出现材料性能衰退、电极变形等问题。进一步地，通过多次覆盖低维材料，能够在常温下实现多层低维材料同时与电极形成仅端接触，从而提高器件性能，而且便于对低维材料层数对端接触双栅极器件性能的影响情况进行研究。
本发明的附加优点、目的，以及特征将在下面的描述中将部分地加以阐述，且将对于本领域普通技术人员在研究下文后部分地变得明显，或者可以根据本发明的实践而获知。本发明的目的和其它优点可以通过在书面说明及其权利要求书以及附图中具体指出的结构实现到并获得。
本领域技术人员将会理解的是，能够用本发明实现的目的和优点不限于以上具体所述，并且根据以下详细说明将更清楚地理解本发明能够实现的上述和其他目的。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。附图中的部件不是成比例绘制的，而只是为了示出本发明的原理。为了便于示出和描述本发明的一些部分，附图中对应部分可能被放大，即，相对于依据本发明实际制造的示例性装置中的其它部件可能变得更大。在附图中：
图1为一维材料与电极边接触的示意图；
图2为一维材料与电极端接触的示意图；
图3为本发明一实施例的双栅极器件的制备方法的流程示意图；
图4为本发明一实施例中的电子束负胶覆盖低维材料的示意图；
图5为本发明一实施例中的电子束曝光图形化和刻蚀后的电子束负胶的截面示意图；
图6为本发明一实施例中的刻蚀低维材料过程的示意图；
图7为本发明一实施例的低维材料与电极端接触的截面结构示意图；
图8为本发明一实施例中氩气刻蚀低维材料的截面示意图；
图9为本发明一实施例中氩气刻蚀低维材料后电子束蒸发或磁控溅射得到的电极的截面示意图；
图10为本发明一实施例的双栅极器件的结构示意图；
图11为本发明一实施例具有多层低维材料的结构示意图；
图12为本发明一实施例的多层低维材料的刻蚀过程的示意图；
图13为本发明一实施例的刻蚀后的多层低维材料的截面示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施方式和附图，对本发明做进一步详细说明。在此，本发明的示意性实施方式及其说明用于解释本发明，但并不作为对本发明的限定。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
应该强调，术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在，但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。
由于在高温下进行物理化学反应实现端接触制备的工艺具有苛刻要求，并且由于温度过高，易导致使材料性能衰退、电极变形等问题，进而影响器件的性能，导致成品率低。此外，接触外界环境会因影响低维材料开环端悬挂键而影响器件接触性能。因此，现有端接触制备工艺不具有普适性，无法用于对设备的批量生产。并且，直至目前为止，还没有室温下实现电极与低维材料端接触的工艺。
针对由于温度过高，易导致使材料性能衰退、电极变形等问题，本发明实施例提供了一种双栅极器件的制备方法，以通过在室温下进行电子束曝光、刻蚀工艺和镀膜等微加工工艺实现制备端接触双栅极器件。
图3为本发明一实施例的双栅极器件的制备方法的流程示意图。如图3所示，本发明实施例的双栅极器件的制备方法，可包括以下步骤S110至步骤S190。
步骤S110：在目标衬底上制备底栅极。
步骤S120：在底栅极上制备底栅介质层。
步骤S130：将低维材料覆盖至底栅介质层。
步骤S140：在低维材料上制备顶栅介质层。
步骤S150：在顶栅介质层上制备顶栅极。
步骤S160：将电子束负胶覆盖在置于低维材料上的顶栅介质层及顶栅极和所述低维材料上。
步骤S170：对电子束负胶进行图形化和刻蚀，以暴露出欲去除部分的低维材料。
步骤S180：将电子束正胶覆盖在覆盖有电子束负胶的顶栅介质层及顶栅极和低维材料上。
步骤S190：对电子束正胶进行图形化和刻蚀，以形成源电极及漏电极的掩膜图形；
步骤S1100：利用设定气体等离子体刻蚀掉暴露出的部分的低维材料。
步骤S1110：基于源电极及漏电极的掩膜图形，通过设定镀膜方式对刻蚀掉部分的低维材料后的电子束负胶覆盖的剩余部分低维材料镀膜，得到分别与剩余部分低维材料的两端侧面接触的端接触源电极和漏电极，形成端接触双栅极器件。
其中，在设定气体等离子体为具有各向异性(方向性好)的刻蚀方式的情况下，所述设定镀膜方式为具有各向异性或各向同性的镀膜方式。
在步骤S110中，制备底栅极的过程可以为通过使用匀胶机将电子束胶覆盖在衬底表面，然后进行电子束曝光，显定影和镀膜生成底栅极。其中，目标衬底可以为硅衬底、碳化硅衬底或者蓝宝石衬底等。另外，在步骤S150中，可以利用类似于步骤S110的具体实施方式制备顶栅极。
在步骤S120中，制备栅介质层可以通过在底栅电极上覆盖电子束胶，电子束曝光对其图形化，显定影后通过原子层沉积完成栅介质层的制备。另外，在步骤S140中，可以利用类似于步骤S120的具体实施方式制备顶栅介质层。
在步骤S130中，低维材料可以通过直接生长或者间接转移的方法覆盖到衬底上。
在步骤S160和步骤S170中，可以通过使用匀胶机将电子束负胶对低维材料进行覆盖，如图4所示。使用电子束负胶可以对低维材料进行保护。其中，电子束负胶可以选择使用HSQ(hydrogen silsesquioxane，氢硅倍半环氧乙烷)负胶。或者选用其他电子束负胶，电子束负胶可以保护欲保留部分的低维材料免受等离子体刻蚀；同时，电子束负胶不溶于设定有机溶剂，并且，在进行后续微纳加工工艺时不会影响负胶的形貌，保证实现端接触。
由于电子束负胶HSQ，具有较高的分辨率，分辨率小于10nm，且其具有较好的线条边缘粗糙度，耐刻蚀性高。并且，相比于电子束正胶，电子束负胶经过电子束曝光后可以呈现正梯形，即该梯形的最长的底边与低维材料接触。因此，通过选择使用HSQ负胶能够实现更好的端接触。
在步骤S180和S190中，可以通过使用匀胶机将电子束正胶覆盖于衬底之上，图形化和刻蚀后的电子束正胶作为源电极和漏电极掩膜。其中，电子束正胶可以选择使用PMMA(polymethyl methacrylate，聚甲基丙烯酸甲酯)或者其他电子束正胶。在对电子束正胶进行电子束曝光之后，经过显定影，将需要被刻蚀掉的低维材料露出来，同时对源电极和漏电极图形化和刻蚀。
通过上述步骤S160至步骤S190，双层嵌套电子束胶掩膜，既保证了刻蚀的准确性，暴露出低维材料的两端，又使源电极和漏电极与低维材料两侧形成了端接触，形成了端接触结构。
图5为本发明一实施例中的电子束曝光图形化和刻蚀后的电子束负胶的截面示意图。如图5所示，在步骤S170中，可以通过使用电子束曝光获得具有一定形状的电子束负胶，在曝光区域的电子束负胶留下，未在曝光区域电子束负胶被去掉。并且，电子束负胶作为等离子体刻蚀的掩膜，可以使处于曝光区域的低维材料仍被电子束负胶覆盖，而未处于曝光区域的低维材料被暴露出来。
在步骤S1100中，设定气体等离子体具有各向异性。如图6所示，具有各向异性表示，设定气体等离子体在刻蚀的过程中只沿着一个固定方向对低维材料进行刻蚀。例如，设定气体等离子体可以为氩气等惰性气体等离子体等。
由于选用具有各向异性的气体等离子体刻蚀，因此，刻蚀只在特定方向上有效，而在其他方向无效。在本实施例中，具有各向异性的刻蚀方式只能垂直刻蚀，所以只有没被电子束负胶保护的低维材料被刻蚀掉，受电子束负胶保护的低维材料则被保留下来。图7为本发明一实施例的低维材料与电极端接触的结构示意图。如图7所示，图中的b表示电子束负胶，a表示低维材料，c表示形成的电极。例如，通过使用设定气体等离子体轰击暴露出的部分低维材料，使被电子束负胶覆盖的部分低维材料被保留下来，且低维材料两端端面垂直衬底，用于实现电极仅与低维材料的两端侧面接触。
示例性地，通过使用氩气对该结构的表面进行轰击，则可以将结构中暴露出来的部分低维材料打掉，进而完成对部分低维材料的刻蚀。
在步骤S1110中，设定镀膜方式可以包括电子束蒸发镀膜方式或磁控溅射镀膜方式等其他方式。例如，可以通过使用磁控溅射镀膜方式将金属原子镀在有电子束胶作为掩膜的目标衬底上，使低维材料的两端分别与金属原子进行端接触，从而得到端接触的源电极与漏电极。
由于，选用了具有各向异性的气体等离子体刻蚀，形成了标准的低维材料端面，因此，镀膜方式可以选择任意一种，都可以达到只有端接触的情况。
示例性地，在使用的刻蚀方式为氩气等离子体的情况下，氩气等离子体沿垂直于低维材料的方向垂直刻蚀未被电子束负胶保护的低维材料，镀膜方式可以选择电子束蒸发镀膜方式对刻蚀后的低维材料的两端的截面进行镀膜，以实现端接触；或者在使用的刻蚀方式为氩气等离子体的情况下，氩气等离子体沿垂直于低维材料的方向垂直刻蚀未被电子束负胶保护的低维材料，通过磁控溅射镀膜方式对低维材料的两端的截面镀膜。
在一些实施例中，所述设定气体等离子体为氩气等离子体，且所述设定镀膜方式为电子束蒸发。
其中，由于氩气等离子体具有各向异性，因此，在使用氩气等离子体对低维材料进行刻蚀的情况下，可以使用具有各向异性或者各向同性的镀膜方式对低维材料的两端进行镀膜。例如，镀膜方式可以选择电子束蒸发镀膜方式或者磁控溅射镀膜方式等。
示例性地，通过将暴露出的部分低维材料利用氩气等离子体的方式轰击暴露出的部分的低维材料进行刻蚀，之后可以通过磁控溅射方式将金属原子镀在由低维材料的两端以及部分电子束负胶构建的结构的表面。由于氩气是惰性气体，在利用氩气等离子体刻蚀低维材料时，呈现各向异性的刻蚀特点，被刻蚀后的低维材料边缘整齐，不会刻蚀掉电子束负胶掩膜下的低维材料。
图8为本发明一实施例中氩气刻蚀低维材料的截面示意图。如图8所示，还可以通过将暴露出的部分低维材料b利用氩气等离子体的方式轰击暴露出的部分的低维材料进行刻蚀，由于氩气具有各向异性，如图8中的箭头方向表示的是氩气等离子体刻蚀的方向，因此，被刻蚀后的低维材料边缘规整，不会刻蚀掉电子束负胶掩膜下的低维材料，之后可以通过电子束蒸发镀膜方式将金属原子镀在由低维材料的两端以及部分电子束负胶构建的结构的表面，如图9所示。或者还可以使用其他的镀膜方式。
在一些实施例中，所述设定气体等离子体为氩气等离子体，且所述设定镀膜方式为磁控溅射。其中，采用的刻蚀方式为具有各向异性的氩气等离子体的方式，镀膜方式同样采用了具有各向异性的磁控溅射的方式。
为了避免了外界环境通过影响低维材料开环端悬挂键影响接触性能的可能性，因此，还可以在刻蚀之后不接触空气直接对低维材料进行镀膜。
在一些实施例中，上述步骤S1110具体可包括：利用设定气体等离子体刻蚀掉暴露出的部分的低维材料之后，在未将剩余部分的低维材料暴露于空气中的情况下，基于源电极及漏电极的掩膜图形，通过设定镀膜方式对刻蚀掉部分的低维材料后的电子束负胶覆盖的剩余部分低维材料镀膜，以得到分别与剩余部分低维材料的两端侧面接触的端接触源电极和漏电极。例如，可以通过使用反溅射刻蚀工艺对低维材料进行镀膜。
该实施例中，通过不将低维材料的端面接触空气的情况下进行镀膜，能够减少空气对低维材料侧壁的开环悬挂键产生的影响，从而提高端接触的效果。
在一些实施例中，通过调节镀膜设备的参数将所述暴露出的部分的低维材料利用氩气等离子体以第一方向垂直轰击暴露出的部分的低维材料之后，在未将剩余部分的低维材料暴露于空气中的情况下，通过磁控溅射方式将金属原子镀在刻蚀掉部分的低维材料后的电子束负胶覆盖的剩余部分的低维材料上，得到与低维材料端接触的电极；其中，所述第一方向为从电子束负胶至目标衬底的方向。
再参见图9所示，通过调节镀膜设备的参数将暴露出的部分低维材料b利用氩气等离子体以垂直于电子束负胶a轰击暴露出的部分低维材料之后，继续通过磁控溅射镀膜方式将金属原子镀在刻蚀掉部分的低维材料后的电子束负胶覆盖的剩余部分的低维材料，得到与低维材料端接触的电极。而在一个腔室内依次进行氩气等离子体刻蚀和磁控溅射镀膜，保证了端接触不受空气的影响。
在一些实施例中，上述步骤S1110之后，本发明实施例的双栅极器件的制备方法，还可包括步骤：将得到的分别与剩余部分低维材料的两端侧面接触的端接触源电极和漏电极浸入设定有机溶剂，以剥离低维材料上覆盖的电子束正胶和多余金属，从而得到端接触双栅极器件。
其中，设定有机溶剂可以为丙酮溶液或者其它有机溶剂。由于丙酮既具有脂溶性，也具有水溶性，其中脂溶性可以洗掉杂质，而水溶性可以使水溶性的杂质被洗去。而且有机溶剂中丙酮的沸点比较低，容易挥发掉。因此，可以使用丙酮溶液对电子束正胶以及电子束正胶表面的金属原子进行剥离。
具体地，通过将电子束正胶覆盖在栅介质层、栅极、被电子束负胶覆盖的低维材料、电子束负胶、以及衬底上之后，对想要去除的部分低维材料的两端上覆盖的PMMA进行电子束曝光。可以通过将进行设定气体等离子体刻蚀后的样品浸入丙酮溶剂中，丙酮溶解PMMA，且被镀在PMMA上的金属膜会随之被剥离，最终只有低维材料两端的电极被留下，并得到端接触双栅极器件。
示例性地，图10为本发明一实施例的双栅端接触双栅极器件的结构示意图。如图10所示，在目标衬底2上制备局域底栅电极3；在底栅电极3之上制备底栅介质层4；将低维材料5转移至栅介质层4上；在低维材料5之上制备局域顶栅介质层6；在局域顶栅介质层6之上制备顶栅电极7；样品表面涂抹电子束负胶8，电子束曝光后，刻蚀低维材料形成沟道层，对刻蚀后的低维材料的两端镀膜，在沟道层两侧形成源电极和漏电极9，形成端接触；剥离图形化以外电极材料。
并且，还可以在目标衬底上设置多个低维材料构建多层低维材料双栅极器件。
在一些实施例中，分多次将多个低维材料覆盖至底栅介质层。
其中，多次覆盖低维材料可以构成多层低维材料，低维材料的层数可以为3层、4层或5层等。制备栅电极的过程可以通过在衬底上覆盖电子束胶，对电子束胶进行电子束曝光，对经过电子束曝光后的结构进行显定影，并对显定影后的结构镀金属膜，使用标准的剥离工艺去除残留的电子束胶和金属，形成栅极。将电子束胶覆盖在衬底上，电子束曝光将其图形化和刻蚀，使用原子沉积生长栅介质。
图11为本发明一实施例具有多层低维材料的结构示意图。如图11所示，在低维材料为三层的情况下，即对低维材料进行了多次转移，则可以通过适当延长刻蚀时间对多层低维材料进行刻蚀。
图12为本发明一实施例的多层低维材料的刻蚀过程的示意图，如图12所示，通过多次转移低维材料构建多层低维材料的结构后，对该结构通过电子束负胶进行覆盖，通过气体等离子体对低维材料需要被去除的部分进行刻蚀，由于低维材料的层数较多，因此，可以通过适当延长刻蚀时间对多层低维材料进行刻蚀，以达到低维材料被彻底刻蚀的目的，如图13所示。进一步，通过对刻蚀后的结构进行镀膜，得到多层低维材料的端接触双栅极器件。此方式可以增大端接触面积，进而提高性能器件。
根据本发明实施例的另一方面，提供了一种端接触双栅极器件，利用如上述任一项实施例所述的方法制备得到。
综上所述，本发明实施例的双栅极器件的制备方法及双栅极器件，通过使用能够在常温下实施的加工工艺制备端接触的双栅极器件，实现了双栅控低维材料端接触双栅极器件，降低对制备工艺的要求，避免由于温度过高导致出现材料性能衰退、电极变形等问题。进一步地，通过多次覆盖低维材料，能够在常温下实现多层低维材料同时与电极形成仅端接触，从而提高器件性能，而且便于对低维材料层数对端接触双栅极器件性能的影响情况进行研究。
本发明中，针对一个实施方式描述和/或例示的特征，可以在一个或更多个其它实施方式中以相同方式或以类似方式使用，和/或与其他实施方式的特征相结合或代替其他实施方式的特征。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明实施例可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种双栅极器件的制备方法，其特征在于，包括：
在目标衬底上制备底栅极；
在底栅极上制备底栅介质层；
将低维材料覆盖至底栅介质层；
在低维材料上制备顶栅介质层；
在顶栅介质层上制备顶栅极；
将电子束负胶覆盖在置于低维材料上的顶栅介质层及顶栅极和所述低维材料上；
对电子束负胶进行图形化和刻蚀，以暴露出欲去除部分的低维材料；
将电子束正胶覆盖在覆盖有电子束负胶的顶栅介质层及顶栅极和低维材料上；
对电子束正胶进行图形化和刻蚀，以形成源电极及漏电极的掩膜图形；
利用设定气体等离子体刻蚀掉暴露出的部分的低维材料；
基于源电极及漏电极的掩膜图形，通过设定镀膜方式对刻蚀掉部分的低维材料后的电子束负胶覆盖的剩余部分低维材料镀膜，以得到分别与剩余部分低维材料的两端侧面接触的端接触源电极和漏电极，形成端接触双栅极器件；
其中，在设定气体等离子体为具有各向异性的刻蚀方式的情况下，所述设定镀膜方式为具有各向异性或各向同性的镀膜方式。
2.如权利要求1所述的双栅极器件的制备方法，其特征在于，所述电子束负胶为HSQ负胶。
3.如权利要求1所述的双栅极器件的制备方法，其特征在于，所述设定气体等离子体为氩气等离子体，且所述设定镀膜方式为电子束蒸发。
4.如权利要求1所述的双栅极器件的制备方法，其特征在于，所述设定气体等离子体为氩气等离子体，且所述设定镀膜方式为磁控溅射。
5.如权利要求1所述的双栅极器件的制备方法，其特征在于，基于源电极及漏电极的掩膜图形，通过设定镀膜方式对刻蚀掉部分的低维材料后的电子束负胶覆盖的剩余部分低维材料镀膜，以得到分别与剩余部分低维材料的两端侧面接触的端接触源电极和漏电极，包括：
利用设定气体等离子体刻蚀掉暴露出的部分的低维材料之后，在未将剩余部分的低维材料暴露于空气中的情况下，基于源电极及漏电极的掩膜图形，通过设定镀膜方式对刻蚀掉部分的低维材料后的电子束负胶覆盖的剩余部分低维材料镀膜，以得到分别与剩余部分低维材料的两端侧面接触的端接触源电极和漏电极。
6.如权利要求1所述的双栅极器件的制备方法，其特征在于，将低维材料覆盖至底栅介质层，包括：
将低维材料直接生长或转移至底栅介质层。
7.如权利要求1所述的双栅极器件的制备方法，其特征在于，在基于源电极及漏电极的掩膜图形，通过设定镀膜方式对刻蚀掉部分的低维材料后的电子束负胶覆盖的剩余部分低维材料镀膜，以得到分别与剩余部分低维材料的两端侧面接触的端接触源电极和漏电极后，还包括：
将得到的分别与剩余部分低维材料的两端侧面接触的端接触源电极和漏电极浸入设定有机溶剂，以剥离低维材料上覆盖的电子束正胶和多余金属，从而得到端接触双栅极器件。
8.如权利要求1所述的双栅极器件的制备方法，其特征在于，将低维材料覆盖至底栅介质层，包括：
分多次将多个低维材料覆盖至底栅介质层，以得到多层低维材料。
9.一种双栅极器件，其特征在于，利用如权利要求1至8任一项所述的方法制备得到。
CN202110775018.9A 2021-07-08 2021-07-08 双栅极器件的制备方法及双栅极器件 Pending CN115472506A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110775018.9A CN115472506A (zh) 2021-07-08 2021-07-08 双栅极器件的制备方法及双栅极器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110775018.9A CN115472506A (zh) 2021-07-08 2021-07-08 双栅极器件的制备方法及双栅极器件

Publications (1)

Publication Number Publication Date
CN115472506A true CN115472506A (zh) 2022-12-13

Family

ID=84365508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110775018.9A Pending CN115472506A (zh) 2021-07-08 2021-07-08 双栅极器件的制备方法及双栅极器件

Country Status (1)

Country Link
CN (1) CN115472506A (zh)

Similar Documents

Publication Publication Date Title
EP2108713A1 (en) Substrate structure and method of forming the same
JP2008171989A (ja) 電界効果型トランジスタ及びその製造方法
WO2013012195A2 (ko) 기판의 제조방법 및 이를 이용한 전자소자의 제조방법
CN112635565A (zh) 一种性能可控的二维半导体晶体管结构及其制备方法
WO2019041858A1 (zh) 刻蚀方法、薄膜晶体管的制造方法、工艺设备、显示装置
CN110429030B (zh) 纳米栅及纳米栅器件的制备方法
CN115472506A (zh) 双栅极器件的制备方法及双栅极器件
CN111370311B (zh) 显示面板及其制备方法
CN115440585A (zh) 金属纳米结构及其离子束刻蚀加工方法
KR100523839B1 (ko) 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법
CN114937590A (zh) 一种光刻方法
JP5040170B2 (ja) 半導体装置の製造方法
CN111681964A (zh) 一种基于二维材料的器件的制备方法
KR101250411B1 (ko) 액정표시장치용 고정밀 인쇄판 및 그의 제조 방법
KR100274153B1 (ko) 지지대가 있는 미세한 티-형 게이트 제작방법
CN100452473C (zh) 采用氧化硅填充-回刻的交叉阵列结构有机器件制备方法
CN112635553B (zh) 薄膜晶体管的制作方法和显示装置
CN214012946U (zh) 一种二维半导体晶体管结构
CN116133495B (zh) 一种碳基传感芯片的制备方法
CN115161776B (zh) 一种激光诱导化学气相刻蚀yig薄膜的方法
US20230101613A1 (en) Electroforming method and method for producing electroforming material
CN116487411A (zh) 一种应变二维半导体晶体管及其制备方法
KR100272517B1 (ko) 반도체 소자의 마스크 제조 방법
US7482225B2 (en) Method of fabricating floating gate of flash memory device
CN108321186A (zh) 薄膜晶体管及其制作方法、阵列基板与显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination