CN108321186A - 薄膜晶体管及其制作方法、阵列基板与显示装置 - Google Patents
薄膜晶体管及其制作方法、阵列基板与显示装置 Download PDFInfo
- Publication number
- CN108321186A CN108321186A CN201810141537.8A CN201810141537A CN108321186A CN 108321186 A CN108321186 A CN 108321186A CN 201810141537 A CN201810141537 A CN 201810141537A CN 108321186 A CN108321186 A CN 108321186A
- Authority
- CN
- China
- Prior art keywords
- resist
- layer
- source
- region
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 title claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 239000003795 chemical substances by application Substances 0.000 claims description 17
- 230000000717 retained effect Effects 0.000 claims description 14
- 239000010408 film Substances 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 25
- 238000005516 engineering process Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 253
- 150000001875 compounds Chemical class 0.000 description 15
- 229920000642 polymer Polymers 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000000126 substance Substances 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 230000008033 biological extinction Effects 0.000 description 5
- 238000004380 ashing Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 239000007800 oxidant agent Substances 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 150000001768 cations Chemical class 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000006552 photochemical reaction Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- -1 resist Polymers 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板与显示装置。所述薄膜晶体管的制作方法，包括：在有源层上的预设沟道位置形成抗蚀剂层；在所述有源层上形成被所述抗蚀剂层隔离的源极和漏极；去除所述抗蚀剂层，以在所述预设沟道位置形成沟道区。本发明提供的方案通过设置预设宽度的抗蚀剂层来控制沟道宽度，实现窄沟道的目的，同时解决了沟道过窄在刻蚀过程中容易出现的源漏极短路问题，提高显示器件的性能。
Description
【技术领域】
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板与显示装置。
【背景技术】
在TFT LCD(Thin Film Transistor Liquid Crystal Display，薄膜场效应晶体管液晶显示器)行业中，主要是通过像素电极和公共电极之间产生的电场，来控制液晶分子的转动，达到所要显示画面的效果。像素电极的电位能否达到要求值，主要是由TFT的开启电流Ion决定的。相同工艺条件下，TFT的沟道厚度与宽度的比值对TFT的性能起很大作用。TFT的厚宽比越大，MOS管的Id越大，电流负载能力越强，TFT性能越好。提高厚度与宽度的比值可以通过增加厚度或减小沟道宽度来实现，然而增加厚度会增大TFT的尺寸，减小开口率。相对而言，减小沟道宽度既能增大TFT宽长比又能减小TFT的尺寸，同时还能够增大开口率。
但现有工艺直接减小沟道宽度，即减小源极与漏极之间的距离，但刻蚀时容易出现沟道位置金属刻蚀残留导致源漏极短路问题，降低产品的良率。
【发明内容】
本发明的目的在于提供一种薄膜晶体管及其制作方法、阵列基板与显示装置。通过控制预设抗蚀剂层的宽度来确定沟道宽度，实现窄沟道的目的，且解决窄沟道在刻蚀过程中容易出现的源漏极短路问题，提高显示面板的显示性能。
为实现该目的，本发明首先提供了一种薄膜晶体管的制作方法，包括：
在有源层上的预设沟道位置形成抗蚀剂层；
在所述有源层上形成被所述抗蚀剂层隔离的源极和漏极；
去除所述抗蚀剂层，以在所述预设沟道位置形成沟道区。
优选地，在所述有源层的预设沟道位置形成抗蚀剂层的步骤，包括：
在所述有源层上涂覆抗蚀剂；
对涂覆有抗蚀剂的有源层进行曝光显影，刻蚀掉所述有源层上非预设沟道位置处的抗蚀剂，并在所述有源层上的预设沟道位置保留抗蚀剂而形成抗蚀剂层。
优选地，在所述有源层上形成被所述抗蚀剂层隔离的源极和漏极的步骤，包括：
在所述有源层上形成源漏极层，所述源漏极层覆盖所述抗蚀剂层；
在所述源漏极层上涂覆抗蚀剂，对涂覆有抗蚀剂的源漏极层进行曝光显影、刻蚀，形成被所述抗蚀剂层隔离的源极区和漏极区。
具体地，当所述有源层上涂覆的抗蚀剂为正性抗蚀剂时，所述有源层上保留的所述抗蚀剂层区域为不曝光区域；当所述有源层上涂覆的抗蚀剂为负性抗蚀剂时，所述有源层上保留的所述抗蚀剂层区域为全曝光区域。
优选地，对涂覆有抗蚀剂的有源层进行曝光时，预设的所述沟道区边界至预设的所述有源层边界之间的区域为半曝光区域。
具体地，当所述源漏极层上涂覆的抗蚀剂为正性抗蚀剂时，所述源极区和漏极区为不曝光区域；当所述源漏极层上涂覆的抗蚀剂为负性抗蚀剂时，所述源极区和漏极区为全曝光区域。
优选地，所述对涂覆有抗蚀剂的源漏极层进行曝光时，所述有源层上保留的所述抗蚀剂层区域为半曝光区域。
相应地，本发明还提供了一种薄膜晶体管，所述薄膜晶体管由上述任一技术方案所述的薄膜晶体管的制作方法制作而成。
相应地，本发明还提供了一种阵列基板，所述阵列基板包括上述薄膜晶体管。
相应地，本发明还提供了一种显示装置，其包括上述任一技术方案所述的阵列基板。
与现有技术相比，本发明具备如下优点：
本发明提供的薄膜晶体管的制作方法，通过在预设沟道位置保留抗蚀剂层来控制沟道宽度，进而控制源漏极之间的距离，实现窄沟道的目的，增加了开口率，增大薄膜晶体管的开启电流，同时，由于抗蚀剂层的存在，避免了刻蚀过程中沟道位置金属刻蚀残留导致源漏极短路问题，从而提高了产品的良率。
本发明提供的薄膜晶体管的制作方法，利用了两次半曝光技术，通过不同特性的抗蚀剂与对应的掩膜版进行曝光显影、刻蚀，即实现有源层及源漏极的制作，不需要特殊的工艺，工艺简单易操作。
另外，本发明提供的阵列基板、显示装置是在上述薄膜晶体管的基础上进行改进的，因此，所述阵列基板、显示装置自然继承了所述薄膜晶体管的全部优点。
本发明的这些方面或其他方面在以下实施例的描述中会更加简明易懂。
【附图说明】
图1为本发明提供的薄膜晶体管的制作方法的流程示意图；
图2为本发明提供的薄膜晶体管的一种实施例中的结构示意图；
图3为本发明提供的薄膜晶体管的制作方法的一种实施例中第一次曝光过程的示意图；
图4为本发明提供的薄膜晶体管的制作方法的一种实施例中第一次显影后的示意图；
图5为本发明提供的薄膜晶体管的制作方法一种实施例中第一次刻蚀完成时的结构示意图，重点展示刻蚀有源层；
图6为本发明提供的薄膜晶体管的制作方法的一种实施例中第二次曝光过程的示意图；
图7为本发明提供的薄膜晶体管的制作方法的一种实施例中第二次刻蚀过程的示意图，重点展示刻蚀源漏极层；
图8为本发明提供的薄膜晶体管的制作方法一种实施例中第三次刻蚀过程的示意图，重点展示将源漏极层刻蚀成分立的源极区和漏极区；
图9为本发明提供的薄膜晶体管的制作方法另一种实施例中第一次曝光过程的示意图；
图10为本发明提供的薄膜晶体管的制作方法另一种实施例中第一次显影后的结构示意图；
图11为本发明提供的薄膜晶体管的制作方法另一种实施例中第二次曝光过程的示意图；
图12为本发明提供的薄膜晶体管的制作方法另一种实施例中第二次显影后的结构示意图；
图13为本发明提供的薄膜晶体管的制作方法另一种实施例中刻蚀完成后的结构示意图。
标号说明：
10-衬底基板，1-栅极层，2-栅极绝缘层，3-有源层，4-源极，5-漏极，6-钝化层，11-第一抗蚀层，21-第二抗蚀层，12-第一掩模版，22-第二掩模版，45-源漏极层，100-保留的抗蚀层。
【具体实施方式】
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
本发明首先提供了一种薄膜晶体管的制作方法，其流程示意图请参阅图1，包括如下步骤：
S11，在有源层上的预设沟道位置形成抗蚀剂层。
所述有源层3上的预设位置为预设沟道区所在区域，所述抗蚀剂层的宽度为预设的沟道区的宽度，该宽度可以根据需要调整。
值得说明的是，所述沟道区可以是一字型，U型、L型、半圆型等各种形状。本发明实施例中以沟道区为一字型为例，但并不是对沟道区形状的限制。
在一种实施例中，步骤S11之前，还包括：在衬底基板10上依次形成栅极层1、栅极绝缘层2，所述栅极绝缘层2覆盖所述栅极层1。所述衬底基板10为玻璃基板或柔性基板。如图2所示，所述衬底基板10上设有栅极层1、栅极氧化层2、有源层3，其中，所述栅极层1采用Mo、Al、Cu合金或Mo、Nb、Cu合金或者其他合金金属制作，并通过溅射镀膜方法进行成膜，经过曝光显影、刻蚀、抗蚀剂剥离后形成该栅极层1。
进一步，在所述栅极层1上采用化学气相沉积法形成所述栅极绝缘层2。在所述栅极绝缘层2上利用化学气相沉积法形成所述有源层3。
在一种实施例中，步骤S11中在所述有源层3上的预设沟道位置形成抗蚀剂层的步骤，具体包括：
S111，在所述有源层上涂覆抗蚀剂；
在所述有源层3上涂覆抗蚀剂以形成上表面平整的第一抗蚀剂层，所述第一抗蚀剂可选为正性抗蚀剂或负性抗蚀剂，不同特性抗蚀剂对光照的反应不同。抗蚀剂为正性抗蚀剂时，被曝光的区域将变得较易溶解，可以在显影步骤时被去除，所产生的图案将会与掩膜版上的图案一样。抗蚀剂为负性抗蚀剂时，被曝光区域的抗蚀剂将变得较难溶解，所产生的图案与掩膜版上的相反。抗蚀剂为感光化合物、树脂基材和有机溶剂等正性抗蚀剂中的任一种，经过曝光，曝光区的感光化合物因吸光改变了本身的化学结构而变得容易溶解于显影液中；或者抗蚀剂为负性光刻胶等负性刻蚀剂，经过曝光，抗蚀剂中的感光化合物吸收光能引起聚合物链反应，使聚合物分子发生交联，变得难以溶解于显影液中。
S112，对涂覆有抗蚀剂的有源层进行曝光显影，刻蚀掉所述有源层上非预设沟道位置处的抗蚀剂，并在所述有源层上的预设沟道位置保留抗蚀剂而形成所述抗蚀剂层。
采用第一掩膜版对所述第一抗蚀剂层11进行第一次图形曝光、显影，所述第一抗蚀剂层11的形状由图3变成图4中的形状，图形曝光是利用掩膜版上的几何图形，通过光化学反应，将图案转移到覆盖在半导体晶片上的感光薄膜层(光致抗蚀剂、抗蚀剂、光阻)的一种工艺步骤。曝光所用的光可以为电子束曝光或者紫外光，曝光过程可以采用接触式曝光或非接触式曝光，由图形曝光所形成的抗蚀剂图案只是电路图形的印模，为了产生电路图形，这些抗蚀剂图案通过腐蚀工艺选择性地将未被抗蚀剂掩蔽的区域除去，以再次转移至下层的器件层上。
所述掩膜版的曝光情况与所述抗蚀剂的特性有关，即：所述第一抗蚀剂层11为正性抗蚀剂时，所述有源层3上保留的所述抗蚀剂层100区域为不曝光区域，未经曝光，该区域的感光化合物未能吸光改变自身的化学结构而不能溶解于显影液中，即经过显影之后，该区域的所述第一抗蚀剂层11依然得以保留。所述第一抗蚀剂层11为负性抗蚀剂时，所述有源层3上保留的所述抗蚀剂层100区域为全曝光区域，经过曝光，该区域的感光化合物吸收光变成化学能进而引起聚合物链反应，使聚合物分子发生交联，变得难以溶解于显影液中，经过显影之后，该区域的所述第一抗蚀剂层11依然得以保留。
因抗蚀剂有两种相反的特性，则其对应的掩膜版的曝光情况也有两种。
在一种实施例中，所述第一抗蚀剂层11为正性抗蚀剂，所述第一掩膜版包括：有源层3上保留的所述抗刻蚀剂块区域的不曝光区域，以及以该不曝光区域的中心线为对称轴依次分布在该不曝光区域两侧的半曝光区域、全曝光区域。
对所述抗蚀剂层100区域不进行曝光，未经曝光，该区域的感光化合物未能吸光改变自身的化学结构而不能溶解于显影液中，即经过显影之后，该区域的所述第一抗蚀剂层依然得以保留。分布在不曝光区域两侧的掩膜版为半曝光区域，由于曝光程度低，曝光显影后该区域的所述第一抗蚀剂层会有部分溶解于显影液中，有部分抗蚀剂残留于所述有源层3上，所述半曝光区域远离所述不曝光区域的一端边沿位置即为预设有源层3的边沿位置。所述全曝光区域与所述半曝光区域相邻，该区域的所述第一抗蚀剂层在经过图形曝光之后，其中的感光化合物吸光改变了本身的化学结构而溶解于显影液中，即显影之后，该区域的抗蚀剂层不存在了。
请参阅图3，在另一种优选实施例中，所述第一抗蚀剂层11为负性抗蚀剂，所述第一掩膜版12包括：所述有源层3上保留的抗蚀剂层100区域为全曝光区域，以该全曝光区域的中心线为对称轴依次分布在全曝光区域两侧的半曝光区域、不曝光区域。
对所述抗蚀剂层100区域所在的区域进行全曝光，经过曝光，该区域的感光化合物吸收光引起聚合物链反应，使聚合物分子发生交联，变得难以溶解于显影液中，经过显影之后，该区域的抗蚀剂层依然得以保留。分布在全曝光区域两侧的掩膜版为半曝光区域，由于曝光程度低，曝光显影后该区域的所述第一抗蚀剂层11会有部分溶解于显影液中，有部分抗蚀剂残留于所述有源层3上，所述半曝光区域远离所述不曝光区域的一端边沿位置即为预设有源层3的边沿位置。所述不曝光区域与所述半曝光区域相邻，该区域的感光化合物无法吸收光能引起聚合物链反应，从而容易溶解于显影液中，经过显影之后，该区域的抗蚀剂层不存在了。
经过第一掩膜版进行曝光，显影之后，保留下来的所述第一抗蚀剂层11的结构如图4所示。经过所述第一掩膜版进行图形曝光之后，显影得到与预设有源层3长度相同的第一抗蚀剂层11，请参阅图4。利用残留的第一抗蚀剂层11对所述有源层3进行刻蚀处理形成预设长度的有源层，该次刻蚀为本实施例的第一次刻蚀，请参阅图5。所述刻蚀的工艺方法包括：干法刻蚀、湿法刻蚀或者等离子体刻蚀。以干法刻蚀为例，以残留的所述第一抗蚀剂层11为掩膜对有源层3进行刻蚀，所述残留的第一抗蚀剂层11的长度为所述有源层3的长度。对所述残留的第一抗蚀剂层11进行灰化处理，得到预设宽度的抗蚀剂层100。
所述抗蚀剂层100的尺寸大小能够通过第一掩膜版曝光区域分布情况及灰化工艺调节。
S12，在所述有源层上形成被所述抗蚀剂层隔离的源极和漏极。
请参阅图2，及图6至图8所示，在所述有源层3上形成源漏极层45，所述源漏极层45覆盖所述抗蚀剂层100，在所述源漏极层45上涂覆抗蚀剂，对所述涂覆有抗蚀剂的源漏极层进行曝光、显影，该次为本发明实施例的第二次曝光、显影，之后进行刻蚀形成被所述抗蚀剂层100隔离的源极区4和漏极区5。
在一种实施例中，步骤S12包括如下步骤：
S121，在所述有源层上形成源漏极层，所述源漏层覆盖所述抗蚀剂层；
通过化学气相沉积法等沉积法在所述有源层3上形成源漏极层45，步骤S11制作的抗蚀剂层100残留在所述有源层3上，所述源漏极层45覆盖所述抗蚀剂层100。
S122，在所述源漏极层上涂覆抗蚀剂，对涂覆有抗蚀剂的源漏极层进行曝光显影、刻蚀，形成被所述抗蚀剂层隔离的源极和漏极。
在所述源漏极层45上旋涂抗蚀剂以形成上表面平整的第二抗蚀剂层，采用第二掩膜版对所述第二抗蚀剂层21进行第二次曝光、显影。同样地，所述第二抗蚀剂层可以为正性抗蚀剂或负性抗蚀剂，当所述第二抗蚀剂层为正性抗蚀剂时，第二抗蚀剂层21的图形与所述第二掩膜版上的图形相同，当所述第二抗蚀剂层为负性抗蚀剂时，所述第二抗蚀剂层21的图形与所述第二掩膜版上的图形相反。
一种实施例中，所述第二抗蚀剂层为正性抗蚀剂层，所述抗蚀剂层100区域为半曝光区域，经过曝光，部分第二抗蚀剂层吸收了光从而改变了自身的化学性质而变得容易溶解于显影液中，而部分第二抗蚀剂仍保留在所述源漏极层45上，第二掩膜版包括：依次分布在所述半曝光区域两侧的不曝光区域、全曝光区域。与所述半曝光区域相邻的是不曝光区域，该区域的抗蚀剂层未经曝光，则该区域的感光化合物未能吸光改变自身的化学结构，不能溶解于显影液中，即经过显影之后，该区域的第二抗蚀剂层依然得以保留。所述不曝光区域的一端与所述半曝光区域相连，另一端与全曝光区域相连，所述半曝光区域的长度取决于沟道区的长度，所述不曝光区域的长度取决于预设的源极区4和漏极区5的长度。与所述不曝光区域相邻的全曝光区域，经过曝光，该区域的第二抗蚀剂层中的感光化合物吸收了光线改变了自身的化学结构而变得容易溶解于显影液中，经过显影之后，该区域的第二抗蚀剂层不复存在。
另一种优选的实施例中，所述第二抗蚀剂层21为负性抗蚀剂，所述抗蚀剂层100区域为半曝光区域，经过曝光，部分第二抗蚀剂层吸收了光线从而改变了自身的化学性质，进而溶解于显影液中，而部分抗蚀剂仍保留在所述源漏极层45上，第二掩膜版22包括：依次分布在所述半曝光区域两侧的全曝光区域、不曝光区域。与所述半曝光区域相邻的是全曝光区域，该区域的第二抗蚀剂层经过曝光，其中的感光化合物吸收光引起聚合物链反应，变得难以溶解于显影液中，经过显影之后，该区域的第二抗蚀剂层依然得以保留。所述全曝光区域的一端与所述半曝光区域相连，另一端与不曝光区域相连，所述半曝光区域的长度取决于沟道区的长度，所述全曝光区域的长度取决于预设的源极区4和漏极区5的长度。与所述全曝光区域相邻的不曝光区域，该区域的感光化合物无法吸收光线从而不能引起聚合物链反应，显影过程中，溶解于显影液中。
经过所述第二掩膜版进行图形曝光之后，用显影液显影得到与预设源极区4、漏极区5长度、沟道区长度之和相同的第二抗蚀剂层21，其中，由于预设沟道区进行了半曝光，因此该区域的所述第二抗蚀剂层21比源极区/漏极区的所述第二抗蚀剂层薄。利用残留的第二抗蚀剂层21对所述源漏极层45进行第二次刻蚀处理，形成与当前所述第二抗蚀剂层21长度相同的源漏极层45，对所述第二抗蚀剂层21进行灰化处理，去除掉所述抗蚀剂层100上的所述第二抗蚀剂层21，此时的薄膜晶体管的结构示意图如图7所示，然后利用残留的所述第二抗蚀剂层21对所述源漏极层45进行第三次刻蚀形成分立的源极区4和漏极区5，请参阅图8，其中源极区4和漏极区5可互换，即此处标号4代表的是源极区或者漏极区，本发明实施例并不限定源极区与漏极区的具体位置。所述刻蚀的工艺方法包括：干法刻蚀、湿法刻蚀或者等离子体刻蚀。以干法刻蚀为例，以残留的所述第二抗蚀剂层21为掩膜对源漏极层45进行刻蚀，所述残留的第二抗蚀剂层21分为两部分，一部分与源极区4长度相同，一部分与漏极区5长度相同，因所述源极区4的长度与漏极区5的长度可相同或不同，则其对应上层的两部分第二抗蚀剂层21的长度也可相同或不同。经过刻蚀后，不再需要抗蚀剂层作为保护层，则将所述第二抗蚀剂从源极区4和漏极区5的表面剥离。
S13，去除所述抗蚀剂层，以在所述预设沟道位置形成沟道区。
对所述抗蚀剂层100进行灰化处理，因源漏极金属会吸引电子聚集在源漏极层45金属线上，造成更多的正离子撞向源漏极层45金属线上面的抗蚀剂上，从而使灰化速率增大，同时由于撞向源漏极层45金属线上面的抗蚀剂的正离子增多，导致撞向有源层3的正离子数减少，造成有源层3非晶硅损失量减少。
若有源层3中包括非晶硅，则需要将沟道处的非晶硅刻蚀掉，即在剥离所述抗蚀剂层100之后刻蚀所述有源层3中的非晶硅。
本发明提供的一种实施例中，所述薄膜晶体管的制作方法，还包括：形成被所述抗蚀剂层100隔离的源极和漏极之后，还包括：在所述有源层3上形成钝化层6，所述钝化层6覆盖所述源极和漏极。
在所述有源层3上利用化学气相沉积形成所述钝化层6。可选地，所述钝化层6为氮化硅的单层膜或多层膜，或者氧化硅的单层膜或多层膜。
本发明提供的另一种实施例中，薄膜晶体管的制作方法中步骤S11包括：S211，在所述有源层上涂覆抗蚀剂；
同样地，在所述有源层3上涂覆抗蚀剂以形成上表面平整的第一抗蚀剂层，所述第一抗蚀剂可选为正性抗蚀剂或负性抗蚀剂，涂覆过程与原理同上一实施例，不再赘述。
S212，对涂覆有抗蚀剂的有源层进行曝光显影，在所述有源层上的预设沟道位置保留抗蚀剂层。
与上一实施例不同的是，本实施例中的第一掩膜版不包括半曝光区域，以所述第一抗蚀剂层为负性抗蚀剂为例，所述第一抗蚀剂层为负性抗蚀剂时，在预设沟道区对应的全曝光区域两侧均为不曝光区域，如图9所示，采用第一掩膜版对所述第一抗蚀剂层进行曝光、显影，所述不曝光区域的感光化合物无法吸收光变成化学能进而引起聚合物链反应，容易溶解于显影液中，经过显影之后，该区域的所述第一抗蚀剂层不存在了，仅在全曝光区域存在所述第一抗蚀剂层，即所述有源层上的预设沟道位置保留抗蚀剂层，形成的薄膜晶体管的结构如图10所示。与图5相比，本实施例在涂覆第二抗蚀层之前，并不对有源层进行刻蚀，保留完整的有源层。
进一步，步骤S12包括如下步骤：
S221，在所述有源层上形成源漏极层，所述源漏层覆盖所述抗蚀剂层；
涂覆的方法和原理同上一实施例，在此不再赘述。
S222，在所述源漏极层上涂覆抗蚀剂，对涂覆有抗蚀剂的源漏极层进行曝光、显影、刻蚀，形成被所述抗蚀剂层隔离的源极和漏极。
请参阅图11，所述第二掩膜版的曝光情况与上一实施例相同。在所述源漏极层45上旋涂抗蚀剂以形成上表面平整的第二抗蚀剂层，所述第二抗蚀剂层可以为正性抗蚀剂或负性抗蚀剂，采用第二掩膜版对所述第二抗蚀剂层21进行曝光显影。经过第二掩膜版进行曝光，显影之后保留下来的所述第二抗蚀剂层21结构如图12所示。经过所述第二掩膜版进行图形曝光之后，用显影液显影得到与预设源极区4、漏极区5长度、沟道区长度之和相同的第二抗蚀剂层21。利用残留的第二抗蚀剂层21对所述源漏极层45进行刻蚀处理形成与当前所述第二抗蚀剂21长度相同的源漏极层45，然后利用残留的所述第二抗蚀剂层21对所述有源层3进行刻蚀处理，刻蚀所述有源层的示意图如图13所示。后续形成分立的源极区4和漏极区5的过程与上一实施例相同，其中源极区4和漏极区5可互换，在此不再赘述。
与上一实施例相比，本实施例仅利用一次半曝光技术，掩膜版的精细程度没有上一实施例高，但同样能够实现窄沟道的目的，且不会引起源极和漏极之间的短路。
值得说明的是，在本实施例中，所述第二掩膜版也可以均不设置半曝光区，所述第二抗蚀剂层为负性刻蚀剂时，所述抗蚀剂层100区域设置为全曝光区域，所述第二掩膜版的其他区域与上述第二掩膜版的曝光情况相同，即依次分布在所述抗蚀剂层100所在的全曝光区域两侧的全曝光区域、不曝光区域。抗蚀剂层100区域的第二抗蚀剂层，在全曝光后，其中的感光化合物吸收光引起聚合物链反应，变得难以溶解于显影液中，经过显影，该区域的第二抗蚀剂层依然存在，利用全曝光区域存留的所述第二抗蚀剂层对依次其下层的源漏极层45及有源层进行刻蚀，再去除所述残留的所述第二抗蚀剂层21及所述抗蚀剂层100，获得距离预设距离的源极和漏极。
相应地，本发明还提供一种薄膜晶体管，所述薄膜晶体管由上述制作方法制作，所述薄膜晶体管包括：衬底基板10，及依次层叠在所述衬底基板10上的栅极层1、栅极绝缘层2、有源层3，置于所述有源层3上且间隔预设距离的源极4和漏极5，形成在所述有源层3上的钝化层6，所述钝化层6覆盖所述源极4和漏极5，所述源极4和漏极5可互换。所述薄膜晶体管是由上述薄膜晶体管的制作方法制作而成，所述预设沟道位置的宽度可以根据需要调整，该所述制作方法制作可以将沟道区宽度设置得足够小，且不会引起源极4和漏极5之间的短路，增加了开口率，增大开启电流，进而提升显示器件的显示效果。
进一步地，本发明还提供了一种阵列基板，所述阵列基板采用了上述制作方法制作的薄膜晶体管，因此阵列基板具备所述薄膜晶体管的全部优点。
更进一步地，本发明还提供了一种显示装置，该显示装置包括前述任一技术方案所述的阵列基板，该显示装置可以为电子纸、显示面板、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
由于所述显示装置是在所述薄膜晶体管的基础上进行改进的，因此，所述显示装置自然继承了所述薄膜晶体管的全部优点。
综上，本发明提供的薄膜晶体管及其制作方法、阵列基板、显示装置，在制作薄膜晶体管的过程中，通过在源极区和漏极区之间预先保留预设宽度的抗蚀剂层来控制源漏极之间的距离，实现窄沟道的目的，从而增大开口率，提高薄膜晶体管的开启电流及显示性能，而且能够避免沟道过窄造成的短路等问题。制作过程采用两次半曝光技术，并不需要特殊的曝光工艺，工艺简单，实现高像素PPI显示，提升显示装置的显示性能。
虽然上面已经示出了本发明的一些示例性实施例，但是本领域的技术人员将理解，在不脱离本发明的原理或精神的情况下，可以对这些示例性实施例做出改变，本发明的范围由权利要求及其等同物限定。
Claims (10)
1.一种薄膜晶体管的制作方法，其特征在于，包括：
在有源层上的预设沟道位置形成抗蚀剂层；
在所述有源层上形成被所述抗蚀剂层隔离的源极和漏极；
去除所述抗蚀剂层，以在所述预设沟道位置形成沟道区。
2.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，在所述有源层的预设沟道位置形成抗蚀剂层的步骤，包括：
在所述有源层上涂覆抗蚀剂；
对涂覆有抗蚀剂的有源层进行曝光显影，刻蚀掉所述有源层上非预设沟道位置处的抗蚀剂，并在所述有源层上的预设沟道位置保留抗蚀剂而形成所述抗蚀剂层。
3.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，在所述有源层上形成被所述抗蚀剂层隔离的源极和漏极的步骤，包括：
在所述有源层上形成源漏极层，所述源漏极层覆盖所述抗蚀剂层；
在所述源漏极层上涂覆抗蚀剂，对涂覆有抗蚀剂的源漏极层进行曝光显影、刻蚀，形成被所述抗蚀剂层隔离的源极区和漏极区。
4.根据权利要求2所述的薄膜晶体管的制作方法，其特征在于，当所述有源层上涂覆的抗蚀剂为正性抗蚀剂时，所述有源层上保留的所述抗蚀剂层区域为不曝光区域；当所述有源层上涂覆的抗蚀剂为负性抗蚀剂时，所述有源层上保留的所述抗蚀剂层区域为全曝光区域。
5.根据权利要求2所述的薄膜晶体管的制作方法，其特征在于，对涂覆有抗蚀剂的有源层进行曝光时，预设的所述沟道区边界至预设的所述有源层边界之间的区域为半曝光区域。
6.根据权利要求3所述的薄膜晶体管的制作方法，其特征在于，当所述源漏极层上涂覆的抗蚀剂为正性抗蚀剂时，所述源极区和漏极区为不曝光区域；当所述源漏极层上涂覆的抗蚀剂为负性抗蚀剂时，所述源极区和漏极区为全曝光区域。
7.根据权利要求3所述的薄膜晶体管的制作方法，其特征在于，所述对涂覆有抗蚀剂的源漏极层进行曝光时，所述有源层上保留的所述抗蚀剂层区域为半曝光区域。
8.一种薄膜晶体管，其特征在于，所述薄膜晶体管由权利要求1至7中任一项所述的薄膜晶体管的制作方法制作而成。
9.一种阵列基板，其特征在于，包括如权利要求8所述的薄膜晶体管。
10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810141537.8A CN108321186A (zh) | 2018-02-11 | 2018-02-11 | 薄膜晶体管及其制作方法、阵列基板与显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810141537.8A CN108321186A (zh) | 2018-02-11 | 2018-02-11 | 薄膜晶体管及其制作方法、阵列基板与显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108321186A true CN108321186A (zh) | 2018-07-24 |
Family
ID=62902921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810141537.8A Pending CN108321186A (zh) | 2018-02-11 | 2018-02-11 | 薄膜晶体管及其制作方法、阵列基板与显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108321186A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6514829B1 (en) * | 2001-03-12 | 2003-02-04 | Advanced Micro Devices, Inc. | Method of fabricating abrupt source/drain junctions |
| CN103700706A (zh) * | 2013-12-16 | 2014-04-02 | 京东方科技集团股份有限公司 | 薄膜晶体管和阵列基板及其各自制备方法、以及显示装置 |
| CN105047723A (zh) * | 2015-09-18 | 2015-11-11 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 |
| CN107195549A (zh) * | 2017-05-15 | 2017-09-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
-
2018
- 2018-02-11 CN CN201810141537.8A patent/CN108321186A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6514829B1 (en) * | 2001-03-12 | 2003-02-04 | Advanced Micro Devices, Inc. | Method of fabricating abrupt source/drain junctions |
| CN103700706A (zh) * | 2013-12-16 | 2014-04-02 | 京东方科技集团股份有限公司 | 薄膜晶体管和阵列基板及其各自制备方法、以及显示装置 |
| CN105047723A (zh) * | 2015-09-18 | 2015-11-11 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 |
| CN107195549A (zh) * | 2017-05-15 | 2017-09-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5804538B2 (ja) | フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法 | |
| US8269232B2 (en) | TFT LCD array substrate and manufacturing method thereof | |
| CN109166865B (zh) | 阵列基板及其制造方法、显示面板 | |
| US20200312881A1 (en) | Manufacturing method of display substrate, array substrate and display device | |
| KR101279296B1 (ko) | 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기박막 트랜지스터 및 이의 제조 방법 및 이를 이용한표시장치 | |
| CN105870169A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US6767694B2 (en) | Process for forming pattern and method for producing liquid crystal apparatus employing process for forming pattern | |
| CN109712930A (zh) | 显示基板及其制作方法、显示装置 | |
| WO2018161874A1 (zh) | 显示基板及其制作方法、显示装置 | |
| KR20100133170A (ko) | 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법 | |
| US20060240359A1 (en) | Patterning process and contact structure | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| US9147607B1 (en) | Method of fabricating ultra short gate length thin film transistors using optical lithography | |
| CN107579005B (zh) | 薄膜晶体管及制备方法、阵列基板及显示装置 | |
| CN108321186A (zh) | 薄膜晶体管及其制作方法、阵列基板与显示装置 | |
| US9082794B1 (en) | Metal oxide thin film transistor fabrication method | |
| CN107464836B (zh) | 一种顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 | |
| CN111192855A (zh) | 一种阵列基板的制造方法、显示面板及显示装置 | |
| CN112635553B (zh) | 薄膜晶体管的制作方法和显示装置 | |
| WO2019010757A1 (zh) | 阵列基板及其制造方法、液晶显示面板 | |
| CN117215148B (zh) | 阵列基板的制备方法、阵列基板及显示面板 | |
| TW202105783A (zh) | 有機半導體電晶體 | |
| CN117878127A (zh) | 阵列基板的制备方法、阵列基板和显示面板 | |
| KR100707023B1 (ko) | 액정표시장치 제조시의 식각정지막 자기정렬방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180724 |