KR0171984B1 - 박막 트랜지스터의 자기 정렬 노광 방법 - Google Patents

박막 트랜지스터의 자기 정렬 노광 방법 Download PDF

Info

Publication number
KR0171984B1
KR0171984B1 KR1019950048282A KR19950048282A KR0171984B1 KR 0171984 B1 KR0171984 B1 KR 0171984B1 KR 1019950048282 A KR1019950048282 A KR 1019950048282A KR 19950048282 A KR19950048282 A KR 19950048282A KR 0171984 B1 KR0171984 B1 KR 0171984B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
exposure
self
light
Prior art date
Application number
KR1019950048282A
Other languages
English (en)
Other versions
KR970051842A (ko
Inventor
장종석
박철희
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950048282A priority Critical patent/KR0171984B1/ko
Priority to US08/761,961 priority patent/US6022764A/en
Priority to TW085115194A priority patent/TW447147B/zh
Priority to CN96121339A priority patent/CN1079581C/zh
Priority to DE19651590A priority patent/DE19651590B4/de
Priority to GB0011179A priority patent/GB2347227A/en
Priority to JP8352008A priority patent/JPH09321315A/ja
Priority to GB9625761A priority patent/GB2308230B/en
Publication of KR970051842A publication Critical patent/KR970051842A/ko
Application granted granted Critical
Publication of KR0171984B1 publication Critical patent/KR0171984B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 소정의 오차 범위 내의 길이를 가지는 에칭 스토퍼를 형성할 수 있는 박막 트랜지스터의 자기 정렬 노광 방법 및 장치를 제공하는 것을 목적으로 한다.
본 발명은 투명 절연기판상에 순차적으로 형성된 게이트 전극, 투명 절연막, 반도체층 및 에칭 스토퍼를 형성하기 위한 절연막을 포함하는 글래스를, 게이트 전극을 마스크로 사용하여 사진 식각하기 위하여 노광하는 박막 트랜지스터의 자기 정렬 노광 방법에 있어서, 상기 노광을 행하기 위하여 광으로서 선광을 사용하고, 상기 글래스를 상기 선광에 대하여 상대적으로 이동시키면서 노광을 행하는 것을 특징으로 한다.

Description

박막 트랜지스터의 자기 정렬 노광 방법
제1도는 종래의 박막 트랜지스터의 제조공정단계를 설명하기 위한 단면도.
제2도는 종래의 박막 트랜지스터의 제조공정 중 에칭 스톱퍼를 형성하기 위한 노광방법을 설명하기 위한 개략도.
제3도는 본 발명의 일 실시예에 따른 광의 주사 방법을 설명하기 위한 개략도.
* 도면의 주요부분에 대한 부호의 설명
4,4' : 게이트 전극 8 : 에칭 스토퍼
본 발명은 박막 트랜지스터의 자기 정렬(self-alignment) 노광 방법에 관한 것으로서 특히 박막 트랜지스터 형성시 게이트를 마스크로 사용하여 에칭 스톱퍼를 형성하기 위한 배면 노광 방법에 있어서 평행광 대신에 비스듬한 선광(線光)을 사용하여 소정의 오차 범위내의 에칭 스톱퍼를 형성할 수 있는 박막 트랜지스터의 자기 정렬 노광 방법에 관한 것이다.
최근에는 많은 전자파가 발생되며 부피가 커서 휴대 및 설치하기가 곤란한 전자총을 사용한 음극선관 대신에 박막 트랜지스터 액정 표시 장치가 개발되고 있다.
이러한 액정 표시 장치에는 액정을 구동시키기 위하여 박막 트랜지스터가 사용되고 있는데 종래의 액정 표시 장치에 사용되는 박막 트랜지스터는 제1도에 도시한 바와 같이 형성된다.
먼저, 투명 절연기판(1)상에 불투광성의 도전체박막(예를 들면 알루미늄, 크롬 혹은 탄탈륨의 금속층)(2)을 스퍼터링법으로 증착하고 포토레지스트 패턴(3)를 이용하여 게이트 전극(4)을 형성한다(제1도의 (a) 및 (b) 참고).
그 후, 게이트 전극(4)이 형성된 투명 절연기판(1)상에 실리콘 질화물, 실리콘 산화물 등의 투명성 게이트 절연막(5)을 형성하고, 그 위에 전압이 인가될 때 채널을 형성하게 되는 비정질 실리콘층을 플라즈마 CVD법에 의해 적층하고, 사진식각공정에 의해 전압이 인가될 때 채널을 형성하는 제1반도체층(6)을 형성한다(제1도의 (c)참고).
그 후, 제1반도체층(6)이 형성된 게이트 절연막(5)상에 플라즈마 CVD법에 의해 에칭 스톱퍼를 형성하게 되는 실리콘 질화막, 실리콘 산화막 등의 절연막(7)을 증착한다.
그 다음, 투명 절연기판(1) 상에 형성되어 있는 게이트 전극(4)을 마스크로 하여 투명 절연기판(1)의 하부에서 후면 노광하여 에칭 스토퍼(8)를 형성한다(제1도의 (d)참고).
그 후, 이 구조물상에 제2반도체층(9)(예를 들면, 도핑된 비정질 실리콘 층(n+a-Si)과 드레인과 소오스를 형성하게 되는 알루미늄, 크롬 혹은 탄탈륨의 금속층(10)을 차례로 형성하고 그 위에 마스크(11)를 형성한 다음 식각 가스나 식각액을 에칭한다. 그 후, 마스크(11)를 제거한다(제1도의 (e) 및 (f)참고).
전술한 바와 같은 공정에 의해 형성된 박막 트랜지스터에서는 게이트 전극(4)에 전압이 인가되면 도핑된 드레인의 하부에 위치하는 비정질 실리콘층(9)으로부터 소오스 하부에 위치하는 비정질 실리콘층(9')까지 채널을 형성함으로써 전류가 드레인(10)에서 소오스(10')로 흐르게 된다.
이때, 에칭 스토퍼(8)는 드레인(10)에서 소오스(10')의 방향으로 전류가 흐를 수 있게 하는 채널의 길이를 결정하는 역할을 하고 또한 소오스 드레인 패턴을 형성한 후에 수행하는 비정질 실리콘의 에칭에 대해 보호막의 역활을 한다.
따라서 에칭 스토퍼(8)가 필요 이상으로 길어지는 경우에는 채널이 길어지게 되고 따라서 박막 트랜지스터의 채널 저항이 길어지게 되고, 신호 지연이 발생하게 되며 박막 트랜지스터 액정 표시 장치에는 잔상이 발생되기 때문에 상기의 에칭 스토퍼(8)의 길이가 게이트 전극(4)의 길이에 일치되거나 혹은 ±1μm의 오차 범위내에서 형성되는 것이 요구되고 있다.
종래의 에칭 스토퍼(8)를 형성하는 방법을 도면 제2도를 참조하여 설명하면 다음과 같다.
투명 절연기판(1)상에 게이트 전극(4), 투명 절연막(3) 제1반도체층(6) 및 절연막(7)이 순차적으로 형성된 글래스를 게이트 전극(4)을 마스크로 사용하여 사진 식각하기 위해 광원(12)으로부터 방사되는 빛을 반사판(14) 및 반사판(15)를 사용하여 굴절시켜 평행광으로 바꾼 후에 상기의 글래스에 주사하여 사진 식각을 행하였다.
그러나 상기한 바와 같이 면광원을 이용하여 사진 식각을 하는 경우에는 주사된 빛이 투명 절연기판(1)상에 형성되어 있는 비정질 실리콘에 대량 흡수되기 때문에 게이트 전극 주변에는 포토 레지스토층을 노광시킬만한 충분한 에너지가 도달하지 못하게 된다.
따라서, 에칭 스토퍼는 원하는 소정의 패턴보다 항상 크게 형성되는 문제점이 발생하게 된다.
본 발명은 종래의 기술의 문제점을 해결하기 위한 것으로서 소정의 오차 범위내의 가변이 가능한 길이를 가지는 에칭 스토퍼를 형성할 수 있는 박막 트랜지스터의 자기 정렬 노광 방법을 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위하여, 투명 절연기판상에 순차적으로 형성된 게이트 전극, 투명 절연막, 반도체층 및 에칭 스토퍼를 형성하기 위한 절연막을 포함하는 글래스를, 게이트 전극을 마스크로 사용하여 사진 식각하기 위하여 노광하는 박막 트랜지스터의 자기 정렬 노광 방법에 있어서, 상기 노광을 행하기 위하여 광으로서 선광을 사용하고, 상기 글래스를 상기 선광에 대하여 상대적으로 이동시키면서 노광을 행하는 것을 특징으로 한다.
바람직하게는, 상기 글래스를 이동시키기 위하여 콘베이어를 이용하는 것을 특징으로 한다.
더욱 바람직하게는, 상기 선광은 광원, 및 상기 광원의 주위를 포위하는 반사판을 포함하며, 상기 반사판은 복수개인 광원 조립체로부터 방사되는 것을 특징으로 한다.
이하, 본 발명의 실시예를 제3도에 의거하여 상세히 설명한다.
먼저, 제3도에 도시된 바와 같이, 투명 절연기판(1)상에 순차적으로 형성된 게이트 전극(4.4'), 투명 절연막층(3), 제1반도체층(6) 및 에칭 스톱퍼의 형성을 위한 절연막을 포함하는 글래스를 소정 길이의 에칭 스토퍼를 형성하기 위하여, 글래스를 광원에 대하여 상대적으로 이동시키면서 노광을 행한다. 이때 광원은 선광원이다. 바람직하게는, 선광원(12)을 고정시킨 상태에서 상기 글래스를 콘베이어(19)상에 올려 놓고, 이동시키면서 후면 노광을 시킨다.
전술한 바와 같이 글래스를 선광원(12)의 앞에서 진행시키면서 노광시키기 때문에 게이트(4')에 주사되는 빛은 게이트(2')에 비스듬히 주사되게 되어 에칭 스토퍼는 게이트(4') 보다는 약간 작게 형성되어진다.
또한 상대속도를 조절함으로써 포토 레지스터에 도달하는 광량을 조절할 수가 있어서 에칭 스토퍼의 길이를 게이트 패턴의 주위에서 임의로 조절할 수 있다.
노광장치는 또한 상기 글래스를 운반할 수 있는 콘베이어(19)를 포함하고 있다.
본 발명에 따른 노광 방법에 의해서 박막 트랜지스터를 형성하는 경우에는 종래의 면광원을 사용하는 경우와는 달리 빛이 게이트 전극의 모서리 부분에 비스듬히 주사되기 때문에 에칭 스토퍼가 게이트 전극의 크기와 동일하거나 허용 오차 한도인 ±1μm 범위내에서 형성될 수 있게 된다.
뿐만 아니라, 종래의 경우에는 작업자가 직접 후면 노광을 수행하는 것이 아니라 콘베이어를 사용하기 때문에 후면 노광 공정이 보다 용이하게 되는 본 발명의 탁월한 효과가 발휘된다.

Claims (3)

  1. 투명 절연기판상에 순차적으로 형성된 게이트 전극, 투명 절연막, 반도체층 및 에칭 스토퍼를 형성하기 위한 절연막을 포함하는 글래스를, 게이트 전극을 마스크로 사용하여 사진 식각하기 위하여 노광하는 박막 트랜지스터의 자기 정렬 노광 방법에 있어서, 상기 노광을 행하기 위하여 광으로서 상기 글래스에 대하여 비스듬한 선광을 사용하고, 상기 글래스를 상기 선광원에 대하여 상대적으로 이동시키면서 노광을 행하는 것을 특징으로 하는 박막 트랜지스터의 자기 정렬 노광 방법.
  2. 제1항에 있어서, 상기 글래스를 이동시키기 위하여 콘베이어를 이용하는 것을 특징으로 하는 박막 트랜지스터의 자기 정렬 노광 방법.
  3. 제2항에 있어서, 상기 선광은 광원, 및 상기 광원의 주위를 포위하는 반사판을 포함하며, 상기 반사판은 복수개인 광원 조립체로부터 방사되는 것을 특징으로 하는 박막 트랜지스터의 자기 정렬 노광 방법.
KR1019950048282A 1995-12-11 1995-12-11 박막 트랜지스터의 자기 정렬 노광 방법 KR0171984B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1019950048282A KR0171984B1 (ko) 1995-12-11 1995-12-11 박막 트랜지스터의 자기 정렬 노광 방법
US08/761,961 US6022764A (en) 1995-12-11 1996-12-09 Exposure apparatus and method for forming thin film transistor
TW085115194A TW447147B (en) 1995-12-11 1996-12-09 Exposure apparatus and method for forming thin film transistor
CN96121339A CN1079581C (zh) 1995-12-11 1996-12-11 曝光装置及形成薄膜晶体管的方法
DE19651590A DE19651590B4 (de) 1995-12-11 1996-12-11 Verfahren zur Ausbildung eines Dünnschichttransistors
GB0011179A GB2347227A (en) 1995-12-11 1996-12-11 Apparatus for light exposure in making thin film transistors
JP8352008A JPH09321315A (ja) 1995-12-11 1996-12-11 露光装置及び薄膜トランジスタの形成方法
GB9625761A GB2308230B (en) 1995-12-11 1996-12-11 Exposure apparatus and method for forming thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950048282A KR0171984B1 (ko) 1995-12-11 1995-12-11 박막 트랜지스터의 자기 정렬 노광 방법

Publications (2)

Publication Number Publication Date
KR970051842A KR970051842A (ko) 1997-07-29
KR0171984B1 true KR0171984B1 (ko) 1999-03-30

Family

ID=19438979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950048282A KR0171984B1 (ko) 1995-12-11 1995-12-11 박막 트랜지스터의 자기 정렬 노광 방법

Country Status (7)

Country Link
US (1) US6022764A (ko)
JP (1) JPH09321315A (ko)
KR (1) KR0171984B1 (ko)
CN (1) CN1079581C (ko)
DE (1) DE19651590B4 (ko)
GB (1) GB2308230B (ko)
TW (1) TW447147B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111991A (ja) 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP3599972B2 (ja) 1997-09-30 2004-12-08 三洋電機株式会社 薄膜トランジスタの製造方法
JPH11111994A (ja) 1997-10-03 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
US6696223B2 (en) 1999-02-19 2004-02-24 Agilent Technologies, Inc. Method for performing photolithography
JP4267122B2 (ja) * 1999-02-19 2009-05-27 アバゴ・テクノロジーズ・イーシービーユー・アイピー（シンガポール）プライベート・リミテッド フォトリソグラフィ方法及びフォトリソグラフィを行うための装置構成
TW415110B (en) * 1999-08-12 2000-12-11 Hannstar Display Corp Fabrication method of thin-film transistor
DE10137830A1 (de) * 2001-08-02 2003-02-27 Infineon Technologies Ag Verfahren zum Herstellen einer selbstjustierten Struktur auf einem Halbleiter-Wafer
US6794119B2 (en) * 2002-02-12 2004-09-21 Iridigm Display Corporation Method for fabricating a structure for a microelectromechanical systems (MEMS) device
TW200304227A (en) * 2002-03-11 2003-09-16 Sanyo Electric Co Top gate type thin film transistor
US6486010B1 (en) * 2002-03-14 2002-11-26 Chi Mei Optoelectronics Corp. Method for manufacturing thin film transistor panel
US7214945B2 (en) * 2002-06-11 2007-05-08 Canon Kabushiki Kaisha Radiation detecting apparatus, manufacturing method therefor, and radiation image pickup system
US6809794B1 (en) * 2003-06-27 2004-10-26 Asml Holding N.V. Immersion photolithography system and method using inverted wafer-projection optics interface
KR100936908B1 (ko) 2003-07-18 2010-01-18 삼성전자주식회사 전계발광 디바이스의 박막 트랜지스터, 이를 이용한전계발광 디바이스 및 이의 제조 방법
JP4554292B2 (ja) * 2003-07-18 2010-09-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR100675639B1 (ko) * 2004-08-30 2007-02-02 엘지.필립스 엘시디 주식회사 유기 박막트랜지스터 및 액정표시소자의 제조방법
CN100463193C (zh) * 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
WO2010071183A1 (en) * 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2502272B1 (en) 2009-11-20 2015-04-15 Semiconductor Energy Laboratory Co. Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
KR101960796B1 (ko) * 2012-03-08 2019-07-16 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 표시 기판의 제조 방법 및 표시 기판
CN103811417B (zh) * 2012-11-08 2016-07-27 瀚宇彩晶股份有限公司 像素结构的制作方法
CN104157609B (zh) * 2014-08-20 2017-11-10 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN105742240B (zh) 2016-04-05 2019-09-13 武汉华星光电技术有限公司 一种ltps阵列基板的制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4653903A (en) * 1984-01-24 1987-03-31 Canon Kabushiki Kaisha Exposure apparatus
JPS6220375A (ja) * 1985-07-19 1987-01-28 Hitachi Ltd 薄膜トランジスタの製造方法
JPS63181234A (ja) * 1987-01-22 1988-07-26 Toshiba Corp カラ−受像管蛍光面の形成方法
JPS62190768A (ja) * 1986-02-17 1987-08-20 Fujitsu Ltd 半導体装置
US4830468A (en) * 1987-01-20 1989-05-16 Xerox Corporation Liquid crystal print bar having a single backplane electrode
DE68921591T2 (de) * 1988-12-28 1995-11-09 Sony Corp Flüssigkristall-Anzeigevorrichtung.
JPH03154352A (ja) * 1989-11-13 1991-07-02 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US5010027A (en) * 1990-03-21 1991-04-23 General Electric Company Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure
JP2880752B2 (ja) * 1990-03-30 1999-04-12 株式会社東芝 パターン露光方法
JPH04280637A (ja) * 1991-03-08 1992-10-06 Nippondenso Co Ltd 薄膜トランジスタの製造方法
US5440189A (en) * 1991-09-30 1995-08-08 Sumitomo Electric Industries, Ltd. Surface acoustic wave device
US5336930A (en) * 1992-06-26 1994-08-09 The United States Of America As Represented By The Secretary Of The Air Force Backside support for thin wafers
KR940010929A (ko) * 1992-11-27 1994-06-20 단흥덕 건조두부 및 묵류의 제조 방법
JPH06273799A (ja) * 1993-03-23 1994-09-30 Sharp Corp マトリクス型表示基板の製造方法および多層薄膜製造方法および製造装置
IL106892A0 (en) * 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
US5391507A (en) * 1993-09-03 1995-02-21 General Electric Company Lift-off fabrication method for self-aligned thin film transistors
JP3486784B2 (ja) * 1994-07-15 2004-01-13 カシオ計算機株式会社 薄膜トランジスタの製造方法
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3055415B2 (ja) * 1994-12-20 2000-06-26 松下電器産業株式会社 裏面露光装置、及び非線形素子基板の製造方法
JPH08220769A (ja) * 1995-02-14 1996-08-30 Matsushita Electric Ind Co Ltd 走査型プロキシミティ露光方法及び装置

Also Published As

Publication number Publication date
CN1079581C (zh) 2002-02-20
GB9625761D0 (en) 1997-01-29
GB2308230B (en) 2000-10-11
US6022764A (en) 2000-02-08
DE19651590B4 (de) 2005-06-30
JPH09321315A (ja) 1997-12-12
GB2308230A (en) 1997-06-18
KR970051842A (ko) 1997-07-29
DE19651590A1 (de) 1997-06-12
CN1158496A (zh) 1997-09-03
TW447147B (en) 2001-07-21

Similar Documents

Publication Publication Date Title
KR0171984B1 (ko) 박막 트랜지스터의 자기 정렬 노광 방법
US9201309B2 (en) Transverse electric-field type liquid crystal display device, process of manufacturing the same, and scan-exposing device
US6504175B1 (en) Hybrid polycrystalline and amorphous silicon structures on a shared substrate
US5441905A (en) Process of making self-aligned amorphous-silicon thin film transistors
US6140668A (en) Silicon structures having an absorption layer
US6567136B1 (en) Liquid crystal display device
KR100976931B1 (ko) 박막 트랜지스터의 제조방법
US10727256B2 (en) Method for fabricating array substrate, array substrate and display
KR20010021459A (ko) 액정디스플레이장치 및 그 제조방법
US5602047A (en) Process for polysilicon thin film transistors using backside irradiation and plasma doping
JP2011023741A (ja) アレイ
US6888161B2 (en) Structure of TFT planar display panel
US6391693B1 (en) Method for making polysilicon thin film transistor having multiple gate electrodes
JP3093314B2 (ja) 薄膜トランジスタ及びその製造方法
US6566172B1 (en) Method for manufacture of fully self-aligned tri-layer a-Si:H thin film transistors
CN109860026B (zh) 制备多晶硅薄膜的方法、阵列基板、显示面板
KR100303767B1 (ko) 미세한 레지스트 패턴의 형성 방법 및 게이트 전극의 형성 방법
US6398974B1 (en) Method of forming an electrode for a thin film transistor
KR100200350B1 (ko) 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조방법
KR0139371B1 (ko) 박막 트랜지스터 액정표시소자 및 그 제조방법
KR100384797B1 (ko) 액정표시장치의에칭스톱퍼제조방법
KR100840236B1 (ko) 헐레이션을 방지할 수 있는 노광 장치
JP2000114533A (ja) 半導体装置の製造方法
GB2347227A (en) Apparatus for light exposure in making thin film transistors
KR100223591B1 (ko) 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140919

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 18

EXPY Expiration of term