DE19651590A1 - Belichtungsvorrichtung und Verfahren zur Ausbildung eines Dünnschichttransistors - Google Patents

Belichtungsvorrichtung und Verfahren zur Ausbildung eines Dünnschichttransistors

Info

Publication number
DE19651590A1
DE19651590A1 DE19651590A DE19651590A DE19651590A1 DE 19651590 A1 DE19651590 A1 DE 19651590A1 DE 19651590 A DE19651590 A DE 19651590A DE 19651590 A DE19651590 A DE 19651590A DE 19651590 A1 DE19651590 A1 DE 19651590A1
Authority
DE
Germany
Prior art keywords
layer
photoresist
substrate
photoresist film
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19651590A
Other languages
English (en)
Other versions
DE19651590B4 (de
Inventor
Cheol-Hee Park
Jong-Seok Jang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hydis Technologies Co Ltd
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19651590A1 publication Critical patent/DE19651590A1/de
Application granted granted Critical
Publication of DE19651590B4 publication Critical patent/DE19651590B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

Die vorliegende Erfindung betrifft allgemein eine Flüssigkristallanzeigeeinrichtung. Ins­ besondere bezieht sich diese Erfindung auf eine Belichtungsvorrichtung gemäß dem An­ spruch 5 und ein Verfahren zur Ausbildung eines Dünnschichttransistors gemäß dem Anspruch 1.
Allgemein sind Flüssigkristallanzeigeeinrichtungen (LCD) weithin in Anzeige- bzw. Wie­ dergabeeinrichtungen, wie etwa Fernsehern, Computermonitoren usw. verwendet worden. Unter den LCD-Einrichtungen hat für eine LCD mit einer aktiven Matrix (AMLCD) eine bemerkenswerte Forschungs- und Entwicklungstätigkeit stattgefunden. Die AMLCD ist durch eine hohe Ansprechgeschwindigkeit charakterisiert, hat das Potential, um eine große Anzahl von Bildelementen unterzubringen und ist bekannt dafür, eine hohe Wiedergabequa­ lität, eine große Bildschirmgröße und einen Farbbildschirm zu realisieren.
Gemäß der herkömmlichen AMLCD-Einrichtung werden eine Gateleitung und eine Drain­ leitung auf einem transparenten Isolationssubstrat ausgebildet, und ein Schaltelement und eine Bildelementelektrode werden an dem Kreuzungspunkt bzw. Überschneidungspunkt der Gateleitung und der Drainleitung angeordnet und aufgebaut.
Da der Betrieb der Bildelementelektrode unabhängig durch ein Schaltelement, wie etwa eine Diode oder einen Dünnschichttransistor gesteuert wird, ist es möglich, die Bildelementelek­ trode bei einer hohen Geschwindigkeit zu betreiben, um die Anzahl an Bildelementen pro Einheitsbereich zu erhöhen oder die Schirmgröße zu erhöhen.
Bei der oben aufgezeigten AMLCD-Einrichtung wird ein Dünnschichttransistor hauptsäch­ lich als das Schaltelement verwendet. Die Fig. 2A-2C sind vereinfachte querschnitt­ liche Ansichten, die ein Verfahren zur Herstellung eines Dünnschichttransistors gemäß dem Stand der Technik darstellen.
Bezugnehmend auf Fig. 2A wird eine Gateelektrode 2 von einer undurchsichtigen Metall­ schicht auf einem durchsichtigen Isolationssubstrat 1 ausgebildet. Das transparente bzw. durchsichtige Isolationssubstrat, das hier verwendet wird, ist ein Glassubstrat. Eine Gate­ oxidschicht 3 aus Siliciumnitrid oder Metalloxid wird auf dem durchsichtigen Isolationssub­ strat 1 ausgebildet. Eine erste Halbleiterschicht 4 wird auf einem ausgewählten Abschnitt der Gateoxidschicht 3 ausgebildet, wobei die erste Halbleiterschicht 4 aus amorphen Silicium hergestellt ist und als ein Tunnel in dem Dünnschichttransistor wirkt.
Bezugnehmend auf Fig. 2B wird eine Isolationsschicht 5 auf dem Glassubstrat ausgebildet, die als eine Ätzstopeinrichtung (hiernach als "Ätzstopschicht" bezeichnet) wirkt, wo die erste Halbleiterschicht 4 ausgebildet worden ist. Die Ätzstopschicht 5 ist aus Siliciumnitrid gemacht, das eine Eigenheit hat, die dazu in der Lage ist, Feuchtigkeits- bzw. Dampf­ bestandteile zu absorbieren, und das eine geringere Ätzrate als die erste Halbleiterschicht 4 hat. Eine Photoresist- bzw. Photolackschicht 6 wird auf der Ätzstopschicht 5 unter Verwendung eines herkömmlichen Verfahrens aufgetragen. Anschließend wird ein ausge­ wählter Abschnitt der Photoresistschicht 6 von der Rückseite des Substrats 1 Licht ausge­ setzt. Zu dieser Zeit wird das Licht, das von einer Lichtquelle 100 projiziert wird, in seiner Intensität vergleichmäßigt, indem es an einer ersten und einer zweiten Reflexionsplatte 101 und 102 reflektiert wird. Das homogenisierte Licht fällt von der Rückseite des Substrats 1 auf die Photoresist- bzw. Photolackschicht 6 ein, wobei die undurchsichtige Gateelektrode 2 als eine Maske verwendet wird, was zu der Ausbildung von belichteten Abschnitten 61 und 62 führt.
Bei Fig. 2C werden die belichteten Abschnitt 61 und 62 in der aufgetragenen Photoresist- bzw. Photolackschicht 6 unter Verwendung einer üblichen Entwicklerlösung entfernt, wobei sich ein Photoresistmuster bzw. eine Photolackstruktur 6A ergibt.
Danach wird durch Ausbildung eines Musters bzw. einer Struktur in der Ätzstopschicht 5 eine Ätzstopschicht 5A unter Verwendung des Photolackmusters bzw. der Photoresist­ struktur 6A ausgebildet, wie es in Fig. 2D gezeigt ist. Anschließend wird die Photoresists­ truktur bzw. das Photolackmuster 6A durch einen herkömmlichen Plasmaveraschungsschritt entfernt. Danach werden eine Schicht 7 aus amorphen Silicium mit N-Typ Verunreinigungs­ dotierung und eine Metallschicht 8 für Source- und Drainelektroden auf der Struktur in dieser Reihenfolge ausgebildet, die sich aus den obigen Schritten ergibt.
Bezugnehmend auf Fig. 2E werden die Schicht 7 aus N-Typ verunreinigungsdotiertem amorphen Silicium und die Metallschicht 8 für die Source- und Drainelektroden mit einem Muster versehen bzw. strukturiert, so daß ihr zentraler Abschnitt freigelegt ist, wodurch Ohm′sche Kontaktschichten 7A und 7B, eine Sourceelektrode 8A und eine Drainelektrode 8B ausgebildet werden. Die Ätzstopschicht 5A, die in dem herkömmlichen Dünnschicht­ transistor verwendet wird, wird ausgebildet, um Maskenzahl unter Verwendung der Rück­ seitenbelichtung zu verringern. Wenn das Rückseitenbelichtungsverfahren verwendet wird, fällt das parallele Plattenlicht auf das Glassubstrat ein, wodurch, wie in Fig. 2B gezeigt, die erste Halbleiterschicht 4 90% oder mehr des einfallenden Lichtes absorbiert. Folglich kommt keine ausreichende Lichtmenge, um auf die Photoresistschicht bzw. die Photolack­ schicht 6 einzufallen, wobei die erste Halbleiterschicht 4 unbeabsichtigerweise als eine Maske wirkt, so daß die Form der ausgebildeten Ätzstopschicht 5A nicht durch die Gate­ elektrode 2 sondern durch die erste Halbleiterschicht 4 bestimmt wird. Mit anderen Worten hat die ausgebildete Ätzstopschicht 5A eine größere Breite als die Gateelektrode 2.
Zu dieser Zeit bestimmt die Breite der Ätzstopschicht 5A eine Kanallänge in dem Dünn­ schichttransistor. Aus den oben aufgezeigten Gründen wächst die Kanallänge mit dem Anwachsen der Breite der Ätzstopschicht 5A an. Mit zunehmender Kanallänge wächst die Signalverzögerungszeit in dem Dünnschichttransistor ebenfalls an. Mit der Zunahme der Verzögerungszeit werden Restbilder bzw. Geistbilder auf den Schirm der LCD-Einrichtung erzeugt, wodurch die Wiedergabequalität verringert wird.
Darüber hinaus ist es, obwohl das Einfallicht durch die reflektierenden Platten vergleich­ mäßigt bzw. homogenisiert wird, für das Einfallicht schwierig, die gleiche Intensität bei­ zubehalten, so daß das Licht, das die Photolack- bzw. Photoresistschicht erreicht, in der Intensität geschwächt ist. Folglich ist es für die Photoresist- bzw. Photolackschicht schwie­ rig zu einer gewünschten Form strukturiert zu werden. Im Ergebnis wird die Form der Ätzstopschicht deformiert.
Es ist folglich eine Aufgabe der Erfindung, ein Verfahren zur Herstellung eines Dünn­ schichttransistors zur Verfügung zu stellen- das dazu in der Lage ist, die Deformation bzw. Verformung einer Ätzstopschicht zu verhindern, indem das Photoresist- bzw. Photolackmu­ ster bzw. -struktur zur Herstellung der Ätzstopschicht genau festgelegt wird.
Es ist eine andere Aufgabe der Erfindung ein Verfahren zur Herstellung eines Dünnschicht­ transistors zur Verfügung zu stellen, der einen kurzen Kanal hat, in dem eine Ätzstop­ schicht ausgebildet wird, deren Breite gleich oder kleiner als die Breite der Gateelektrode ist.
Eine weitere Aufgabe der Erfindung ist es, eine Belichtungsvorrichtung zur Verfügung zu stellen, um einen Dünnschichttransistor auszubilden, der dazu in der Lage ist, ein genaues Photoresist- bzw. Photolackmuster für eine Ätzstopschicht zu erhalten.
Allgemein ist es eine Aufgabe dieser Erfindung, die Nachteile bekannter Dünnschicht­ transistoren bzw. Flüssigkristallanzeigeeinrichtungen soweit als möglich zu bewältigen.
Die genannten Aufgaben werden durch eine Vorrichtung mit den Merkmalen des Anspruchs 5 bzw. ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Zweckmäßige Ausgestal­ tungen der erfindungsgemäßen Gegenstände werden durch die Unteransprüche definiert.
Gemäß der vorliegenden Erfindung wird zuerst ein isolierendes Substrat vorgesehen, das eine Gateelektrode und eine Gateisolierschicht darauf zum Schutz der Gateelektrode hat. Eine erste Halbleiterschicht wird dann auf dem Substrat gebildet. Eine isolierende Schicht als Ätzstop wird auf der ersten Halbleiterschicht und der Gateisolierschicht ausgebildet. Eine Photoresistschicht bzw. ein Photolackfilm wird auf die gesamte Oberfläche der sich ergebenden Struktur aufgetragen. Ein ausgewählter Abschnitt des Photolackfilms bzw. der Photoresistschicht wird Licht ausgesetzt, in dem ein lineares Licht an einem Bereich beginnend von der Rückseite des Substrats auf die Photoresistschicht bzw. den Photolack­ film projiziert wird, wobei das Substrat insbesondere horizontal bewegt wird. Die Ätzstop­ schicht wird durch Entwickeln der belichteten Photoresistschicht bzw. des Photolackfilms ausgebildet und die verbleibende Photoresistschicht bzw. der Photolackfilm wird entfernt.
Gemäß einem anderen Gesichtspunkt der vorliegenden Erfindung enthält eine Belichtungs­ vorrichtung eine Quelle für lineares Licht, eine reflektive Platte, um Licht zu reflektieren, das von der Quelle für lineares Licht projiziert wird, und eine Stufenbewegungseinrichtung, um den Wafer bzw. die Scheibe die auf der Stufe bzw. dem Schlitten oder dergleichen montiert ist, horizontal zu bewegen.
Weitere Aufgaben und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung ersichtlich, wobei auf die begleitenden Darstellungen Bezug zu nehmen ist, in denen eine bevorzugte Ausführungsform gemäß der vorliegenden Erfindung klar dar­ gestellt wird, wobei in den Darstellungen:
Fig. 1A-1F vereinfachte Schnittansichten sind, um ein Verfahren zur Herstellung eines Dünnschichttransistors gemäß einer Ausführungsform der vor­ liegenden Erfindung zu beschreiben und
Fig. 2A-2E vereinfachte Schnittansichten sind, um ein Verfahren für einen Dünn­ schichttransistor nach dem Stand der Technik zu beschreiben.
Bezugnehmend auf Fig. 1A wird eine Gateelektrode 12 auf einem ausgewählten Abschnitt eines durchsichtigen isolierenden Substrats, wie etwa einem Glassubstrat, ausgebildet, und wird aus einem undurchsichtigen Metall, wie etwa Aluminium oder Tantal, hergestellt. Die Gateelektrode 12 wird durch ein Verjüngungsverfahren (tapering method) geätzt, wobei die Gateelektrode 12 verjüngt wird bzw. abgeschrägt oder verengt wird, so daß die Breite oder Weite ihrer Boden- bzw. Grundfläche größer als die Breite bzw. Weite ihrer Oberfläche ist. Die Neigung bzw. der Winkel dient dazu, eine Gateisolierschicht 13 davon abzuhalten, von den Kanten der Gateelektrode 12 gezogen oder gerissen zu werden. Die Gateisolierschicht 13 wird mit einer ausgewählten Dicke auf dem isolierenden Substrat ausgebildet und wird entweder insbesondere aus Siliciumoxid oder bevorzugt aus zwei gestapelten Schichten aus Siliciumnitrid und/oder Siliciumoxid hergestellt. Eine amorphe Siliciumschicht wird auf der Gateisolierschicht 13 abgelagert bzw. abgeschieden und wird dann strukturiert bzw. mit einem Muster versehen, um die ausgebildete Gateelektrode 12 abzudecken, um eine Halb­ leiterschicht 14 zu bilden.
Bezugnehmend auf Fig. 1B wird eine isolierende Ätzstopschicht 14 auf dem isolierenden Substrat ausgebildet, auf dem die Halbleiterschicht 14 ausgebildet worden ist, und wird aus einer Schicht hergestellt, die dazu in der Lage ist, Feuchtigkeitsbestandteile zu absorbieren und die Halbleiterschicht 14 zu schützen. Ein Beispiel für eine solche Schicht ist Siliciumni­ trid. Eine Photoresistschicht bzw. ein Photolackfilm 16 wird über bzw. auf der gesamten Oberfläche des Glassubstrats 11 unter Verwendung eines Schleuderbeschichtungsverfahrens bzw. Aufschleuderbeschichtungsverfahrens (Spin coating method) ausgebildet. Danach wird das Substrat 12 in eine Belichtungsvorrichtung nach der vorliegenden Erfindung eingeführt, bzw. eingeladen.
Das Belichtungsgerät umfaßt einen Montageteil bzw. einen Montageteller, um das Glassub­ strat mit dem überdeckenden bzw. darauf liegenden Photoresistfilm bzw. Photolackschicht 16 zu montieren und es dann anzuordnen bzw. auszurichten, und einen lichterzeugenden Abschnitt 200. Ein beweglicher Teil 20, wie etwa ein Förderband, ist an der Rückseite des Montageteils eingerichtet, um das Glassubstrat 11 zu bewegen. Zusätzlich hat das Licht das von dem lichterzeugendem Abschnitt 200 projiziert wird eine hohe Intensität, und es ist ein lineares Licht, und ist einseitig gerichtet einfallend. Darüber hinaus enthält der licht­ erzeugende Abschnitt 200 eine Lampe, einen Lichtabdeck- bzw. -abschirmteil, um das projizierte Licht dazu zu bringen, einseitig gerichtet zu werden und zumindest eine oder mehrere reflektierende Platten, um die projizierte Lichtintensität zu vergleichmäßigen.
Das von dem lichterzeugenden Abschnitt 200 projizierte lineare Licht fällt einseitig ge­ richtet auf das Glassubstrat 11 ein. Das Glassubstrat 11, das in das Belichtungsgerät geladen ist, wird belichtet, während es durch das Förderband 20 bewegt wird. Falls es im einzelnen beschrieben wird, wird die abdeckende bzw. darüberliegende Photolackschicht bzw. Photoresistfilm 16 durch ein herkömmliches Belichtungsverfahren belichtet, und die Bewegungsgeschwindigkeit des Substrat entlang dem Förderband 20 wird willkürlich eingestellt, um die Belichtungszeit zu steuern, über die Licht auf einen ausgewählten Abschnitt der Photolackschicht 16, wie benötigt, aufprojiziert wird. Mit anderen Worten wird, um die isolierende Ätzstopschicht 15, die zu strukturieren ist, davon abzuhalten, verformt bzw. deformiert zu werden die Belichtungszeit, von welcher aus die Halbleiter­ schicht 14 ausgebildet wird, erstreckt bzw. ausgedehnt, wodurch eine ausreichende Licht­ menge auf den ausgewählten Abschnitt der Photolackschicht bzw. des Photoresistfilms 16 einfallen gelassen.
Beim Belichten der Photolackschicht bzw. des Photoresistfilms 16 auf der Gateelektrode 12 fällt das Licht auf das Glassubstrat 11 unter einem ausgewählten Winkel θ ein, wie es in Fig. 1C gezeigt wird. Es ist der Zweck, es der Breite der belichteten Abschnitte der Struktur zu ermöglichen, ausgebildet zu werden, um gleich oder geringer als die Breite der Gateelektrode 12 zu sein.
Bezugnehmend auf Fig. 1D werden die belichteten Abschnitt 161 und 162 des Photolack­ films bzw. des Photoresistfilms 16 mittels eines herkömmlichen Entwicklungsverfahrens entfernt, wobei sich die Ausbildung eines Photoresistmusters bzw. einer Photolackstruktur 16A ergibt. Die Breite bzw. Weite des Photoresistmusters bzw. der Photolackstruktur 16A ist kleiner als oder gleich der der Gateelektrode 12.
Bezugnehmend auf Fig. 1D wird die isolierende Ätzstopschicht 15 auf die Form der Photolackstruktur bzw. des Photoresistmuster 16A strukturiert, und anschließend wird das Photolackmuster 16A entfernt, wodurch ein Ätzstopper 15A ausgebildet wird. Danach werden eine verunreinigungsdotierte amorphe Siliciumschicht 17 für einen Ohm′schen Kontakt und eine Metallschicht 18 für die Source und die Drain in dieser Reihenfolge durch ein herkömmliches Verfahren abgelagert bzw. abgeschieden. Anschließend werden die verunreinigungsdotierte amorphe Siliciumschicht 17 und die Metallschicht 18 zu einer ausgewählten Struktur geätzt, wodurch Ohm′sche Kontaktschichten 17A und 17B sowie Source und Drainelektroden 18A und 18B ausgebildet werden.
Wie zuvor über die oben aufgezeigen Prozesse hinweg beschrieben, hat der ausgebildete Ätzstopper 15A die gleiche Breite wie die Gateelektrode 12 oder eine geringere Breite, wodurch die Kanallänge des ausgebildeten Dünnschichttransistors verringert wird. Im Ergebnis wird die Signalverzögerungszeit in der LCD verringert und Restbilder bzw. Geisterbilder auf dem Schirm werden ebenfalls verringert.
Andere Merkmale, Vorteile und Ausführungsformen der hierin offenbarten Erfindung werden den Fachleuten im Stand der Technik nach dem Durchlesen der voranstehenden Offenbarungen deutlich werden. In dieser Hinsicht können Abänderungen und Modifikatio­ nen dieser Ausführungsformen entwickelt werden, ohne den Geist und den Bereich der Erfindung zu verlassen, wie diese hier beschrieben und beansprucht wird, während die spezifischen Ausführungsformen nach der Erfindung ins einzelne gehend beschrieben worden sind.
Die vorliegende Erfindung offenbart eine Technologie zum Herstellen eines Dünnschicht­ transistors. Ein isolierendes Substrat, das eine Gateelektrode und eine Gateisolierschicht zum Schutz der Gateelektrode hat, wird zur Verfügung gestellt. Eine erste Halbleiterschicht wird dann auf dem Substrat ausgebildet. Eine Isolierschicht wird als Ätzstopper auf der ersten Halbleiterschicht und der Gateisolierschicht ausgebildet. Eine Photoresistschicht bzw. ein Photolackfilm wird auf bzw. über der gesamten Oberfläche der sich ergebenden Struk­ tur aufgetragen. Ein ausgewählter Abschnitt der Photolackschicht bzw. des Photoresistfilms wird Licht ausgesetzt, in dem ein lineares Licht auf einen Bereich projiziert wird, der von der Rückseite des Substrats auf den Photolackfilm bzw. die Photolackschicht fällt, wobei das Substrat horizontal bewegt wird. Die Ätzstopschicht wird durch Entwickeln des belich­ teten Photolackfilms bzw. der belichteten Photolackschicht und anschließendes Entfernen des verbleibenden unbelichteten Photolacks bzw. des verbleibenden Photolackfilms ausge­ bildet.

Claims (7)

1. Verfahren zur Ausbildung eines Dünnschichttransistors, das die folgenden Schritte umfaßt:
ein isolierendes Substrat (11) wird vorgesehen, das eine Gateelektrode (12) und eine Gateisolierschicht (13), um die Gateelektrode zu schützen, darauf hat;
eine erste Halbleiterschicht (14) wird auf dem Substrat ausgebildet;
eine isolierende Schicht als Ätzstopper wird auf der ersten Halbleiterschicht und der Gateisolierschicht ausgebildet;
eine Photoresistschicht bzw. ein Photolackfilm (16) wird auf bzw. über der wenig­ stens im wesentlichen gesamten Oberfläche der sich ergebenden Struktur aufgetra­ gen;
ein ausgewählter Abschnitt des Photoresistfilms bzw. der Photolackschicht (16) wird Licht ausgesetzt, indem ein lineares Licht auf einen Bereich projiziert wird, begin­ nend von der Rückseite des Substrats zu dem Photoresistfilm bzw. der Photolack­ schicht, wobei das Substrat wenigstens im wesentlichen horizontal bewegt wird;
eine Ätzstopschicht (15A) wird ausgebildet, indem der belichtete Photoresistfilm bzw. Photolackschicht entwickelt wird; und
der verbleibende Photolack bzw. der verbleibende Photolackfilm wird entfernt.
2. Verfahren nach Anspruch 1, bei dem die Ätzstopschicht (15A) eine Siliciumnitrid­ schicht ist.
3. Verfahren nach einem der Ansprüche 1 oder 2, bei dem das isolierende Substrat (11) während des Belichtungsschrittes geneigt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem das Verfahren ferner die folgenden Schritte aufweist:
eine verunreinigungsdotierte amorphe Siliciumschicht (17) und eine Metallschicht (18) für die Source und die Drain werden auf bzw. über der gesamten Oberfläche in dieser Reihenfolge nach dem Schritt des Entfernens des verbleibenden Photoresist­ films bzw. Photolackschicht abgeschieden; und
die verunreinigungsdotierte amorphe Siliciumschicht (17) und die Metallschicht (18) für die Source und die Drain werden geätzt, um eine Ohm′sche Kontaktschicht und Source- (18A) und Drainelektroden (18B) auszubilden.
5. Belichtungsvorrichtung mit den folgenden Merkmalen:
eine Quelle für lineares Licht (200);
eine reflektierende Platte, um Licht zu reflektieren, das von der Quelle für lineares Licht projiziert wird; und
eine Stations- bzw. Schlitten- oder Tellerbewegungseinrichtung (20), um den Wafer (11), der darauf angebracht bzw. montiert ist, horizontal zu bewegen.
6. Vorrichtung nach Anspruch 5, in der die Stationsbewegungseinrichtung eine Förder­ einrichtung ist.
7. Vorrichtung nach einem der Ansprüche 5 oder 6, in der das lineare Licht ausge­ wählt einseitig gerichtet projiziert wird.
DE19651590A 1995-12-11 1996-12-11 Verfahren zur Ausbildung eines Dünnschichttransistors Expired - Lifetime DE19651590B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR95-48282 1995-12-11
KR1019950048282A KR0171984B1 (ko) 1995-12-11 1995-12-11 박막 트랜지스터의 자기 정렬 노광 방법

Publications (2)

Publication Number Publication Date
DE19651590A1 true DE19651590A1 (de) 1997-06-12
DE19651590B4 DE19651590B4 (de) 2005-06-30

Family

ID=19438979

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651590A Expired - Lifetime DE19651590B4 (de) 1995-12-11 1996-12-11 Verfahren zur Ausbildung eines Dünnschichttransistors

Country Status (7)

Country Link
US (1) US6022764A (de)
JP (1) JPH09321315A (de)
KR (1) KR0171984B1 (de)
CN (1) CN1079581C (de)
DE (1) DE19651590B4 (de)
GB (1) GB2308230B (de)
TW (1) TW447147B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000049464A2 (en) * 1999-02-19 2000-08-24 Agilent Technologies Inc. Photolithography method and apparatus configuration for performing photolithography
US6696223B2 (en) 1999-02-19 2004-02-24 Agilent Technologies, Inc. Method for performing photolithography

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111991A (ja) 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP3599972B2 (ja) 1997-09-30 2004-12-08 三洋電機株式会社 薄膜トランジスタの製造方法
JPH11111994A (ja) 1997-10-03 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
TW415110B (en) * 1999-08-12 2000-12-11 Hannstar Display Corp Fabrication method of thin-film transistor
DE10137830A1 (de) * 2001-08-02 2003-02-27 Infineon Technologies Ag Verfahren zum Herstellen einer selbstjustierten Struktur auf einem Halbleiter-Wafer
US6794119B2 (en) * 2002-02-12 2004-09-21 Iridigm Display Corporation Method for fabricating a structure for a microelectromechanical systems (MEMS) device
TW200304227A (en) * 2002-03-11 2003-09-16 Sanyo Electric Co Top gate type thin film transistor
US6486010B1 (en) * 2002-03-14 2002-11-26 Chi Mei Optoelectronics Corp. Method for manufacturing thin film transistor panel
US7214945B2 (en) * 2002-06-11 2007-05-08 Canon Kabushiki Kaisha Radiation detecting apparatus, manufacturing method therefor, and radiation image pickup system
US6809794B1 (en) * 2003-06-27 2004-10-26 Asml Holding N.V. Immersion photolithography system and method using inverted wafer-projection optics interface
KR100936908B1 (ko) 2003-07-18 2010-01-18 삼성전자주식회사 전계발광 디바이스의 박막 트랜지스터, 이를 이용한전계발광 디바이스 및 이의 제조 방법
JP4554292B2 (ja) * 2003-07-18 2010-09-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR100675639B1 (ko) * 2004-08-30 2007-02-02 엘지.필립스 엘시디 주식회사 유기 박막트랜지스터 및 액정표시소자의 제조방법
CN100463193C (zh) * 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
JP5615540B2 (ja) * 2008-12-19 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
MY166309A (en) 2009-11-20 2018-06-25 Semiconductor Energy Lab Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
KR101960796B1 (ko) * 2012-03-08 2019-07-16 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 표시 기판의 제조 방법 및 표시 기판
CN103811417B (zh) * 2012-11-08 2016-07-27 瀚宇彩晶股份有限公司 像素结构的制作方法
CN104157609B (zh) * 2014-08-20 2017-11-10 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN105742240B (zh) * 2016-04-05 2019-09-13 武汉华星光电技术有限公司 一种ltps阵列基板的制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4653903A (en) * 1984-01-24 1987-03-31 Canon Kabushiki Kaisha Exposure apparatus
JPS6220375A (ja) * 1985-07-19 1987-01-28 Hitachi Ltd 薄膜トランジスタの製造方法
JPS63181234A (ja) * 1987-01-22 1988-07-26 Toshiba Corp カラ−受像管蛍光面の形成方法
JPS62190768A (ja) * 1986-02-17 1987-08-20 Fujitsu Ltd 半導体装置
US4830468A (en) * 1987-01-20 1989-05-16 Xerox Corporation Liquid crystal print bar having a single backplane electrode
DE68921591T2 (de) * 1988-12-28 1995-11-09 Sony Corp Flüssigkristall-Anzeigevorrichtung.
JPH03154352A (ja) * 1989-11-13 1991-07-02 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US5010027A (en) * 1990-03-21 1991-04-23 General Electric Company Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure
JP2880752B2 (ja) * 1990-03-30 1999-04-12 株式会社東芝 パターン露光方法
JPH04280637A (ja) * 1991-03-08 1992-10-06 Nippondenso Co Ltd 薄膜トランジスタの製造方法
US5440189A (en) * 1991-09-30 1995-08-08 Sumitomo Electric Industries, Ltd. Surface acoustic wave device
US5336930A (en) * 1992-06-26 1994-08-09 The United States Of America As Represented By The Secretary Of The Air Force Backside support for thin wafers
KR940010929A (ko) * 1992-11-27 1994-06-20 단흥덕 건조두부 및 묵류의 제조 방법
JPH06273799A (ja) * 1993-03-23 1994-09-30 Sharp Corp マトリクス型表示基板の製造方法および多層薄膜製造方法および製造装置
IL106892A0 (en) * 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
US5391507A (en) * 1993-09-03 1995-02-21 General Electric Company Lift-off fabrication method for self-aligned thin film transistors
JP3486784B2 (ja) * 1994-07-15 2004-01-13 カシオ計算機株式会社 薄膜トランジスタの製造方法
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3055415B2 (ja) * 1994-12-20 2000-06-26 松下電器産業株式会社 裏面露光装置、及び非線形素子基板の製造方法
JPH08220769A (ja) * 1995-02-14 1996-08-30 Matsushita Electric Ind Co Ltd 走査型プロキシミティ露光方法及び装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000049464A2 (en) * 1999-02-19 2000-08-24 Agilent Technologies Inc. Photolithography method and apparatus configuration for performing photolithography
WO2000049464A3 (en) * 1999-02-19 2000-11-23 Agilent Technologies Inc Photolithography method and apparatus configuration for performing photolithography
US6696223B2 (en) 1999-02-19 2004-02-24 Agilent Technologies, Inc. Method for performing photolithography

Also Published As

Publication number Publication date
KR970051842A (ko) 1997-07-29
US6022764A (en) 2000-02-08
GB9625761D0 (en) 1997-01-29
KR0171984B1 (ko) 1999-03-30
JPH09321315A (ja) 1997-12-12
GB2308230A (en) 1997-06-18
TW447147B (en) 2001-07-21
GB2308230B (en) 2000-10-11
CN1158496A (zh) 1997-09-03
DE19651590B4 (de) 2005-06-30
CN1079581C (zh) 2002-02-20

Similar Documents

Publication Publication Date Title
DE19651590A1 (de) Belichtungsvorrichtung und Verfahren zur Ausbildung eines Dünnschichttransistors
DE19808989B4 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE4344897B4 (de) Verfahren zur Herstellung von Dünnfilmtransistoren
DE19500380C2 (de) Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
DE69838468T2 (de) Herstellungsverfahren für Dünnschichtfeldeffekttransistor mit verminderter Streukapazität
DE60037707T2 (de) Herstellungsverfahren für dünnfilmtransistoren
DE69432991T2 (de) Dünnfilmtransistor und Anzeigevorrichtung unter Verwendung desselben
DE10150432B4 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE3030653C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE69729913T2 (de) Ätzverfahren zum Herstellen von Metallfilmstrukturen mit abgeschrägten Seitenwänden
DE102004024924B4 (de) Verfahren zum Herstellen polykristallinen Siliciums, Verfahren zum Herstellen einer Ausrichtungsmarkierung, sowie Verfahren zum Herstellen eines Schaltelements
DE19808990A1 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE19525745A1 (de) Verfahren zur Bildung eines Abdeckungsmusters
DE102014118443A1 (de) Array-Substrat, Verfahren zu dessen Herstellung und Flüssigkristallanzeigefeld
DE3431155A1 (de) Duennfilm-transistor und verfahren zu dessen herstellung
DE102004048723B4 (de) Herstellverfahren für ein Dünnschichttransistorarray-Substrat
DE60108834T2 (de) Pixelzelle mit Dünnfilmtransistor für Anzeigevorrichtung
DE10297732T5 (de) Mehrdomänen-Flüssigkristallanzeige und ein Dünnfilmtransistorsubstrat derselben
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE19630334A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE3019851A1 (de) Verfahren zur herstellung einer lithographie-maske und mit einem solchen verfahren hergestellte maske
DE1489162C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE10200703B4 (de) Verfahren zum Bilden einer Resiststruktur und dessen Verwendung zum Bilden einer Elektrodenstruktur und zum Herstellen eines akustischen Oberflächenwellenbauelements
DE10328327B4 (de) Strahlungsdetektor für Bildgebungsarrays

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: HYUNDAI DISPLAY TECHNOLOGY, INC., KYOUNGKI, KR

8131 Rejection
8127 New person/name/address of the applicant

Owner name: BOE-HYDIS TECHNOLOGY CO., LTD., KYOUNGKI, KR

8364 No opposition during term of opposition
R071 Expiry of right