DE10297732T5

DE10297732T5 - Mehrdomänen-Flüssigkristallanzeige und ein Dünnfilmtransistorsubstrat derselben

Info

Publication number: DE10297732T5
Application number: DE10297732T
Authority: DE
Inventors: Kyoung-Ju Shin; Hee-Seob Kim; Sung-Kyu Hong; Baek-Woon Lee
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2002-05-09
Filing date: 2002-07-24
Publication date: 2006-03-02
Also published as: JP2005524875A; CN100365492C; US7253849B2; AU2002313935A1; WO2003096114A1; US20050206795A1; CN1625717A; KR100848095B1; KR20030087683A; JP4383340B2

Abstract

Eine Dünnfilmtransistor-Matrix-Platte, die folgendes umfasst:
ein Isoliersubstrat;
eine Vielzahl an ersten Signalleitungen, die auf dem Isoliersubstrat gebildet sind;
eine Vielzahl an zweiten Signalleitungen, die auf dem Isoliersubstrat gebildet sind, von den ersten Signalleitungen isoliert sind und die ersten Signalleitungen schneiden;
eine Vielzahl an dritten Signalleitungen, die auf dem Isoliersubstrat gebildet sind, von den zweiten Signalleitungen isoliert sind und die zweiten Signalleitungen schneiden;
eine Vielzahl an Pixel-Elektroden, die auf jeweiligen Pixel-Bereichen bereitgestellt sind, die durch die Schnitte der ersten und zweiten Signalleitungen bestimmt werden, wobei jede Pixel-Elektrode einen Ausschnitt hat;
eine Vielzahl an Richtung-Steuer-Elektroden, die auf jeweiligen Pixel-Bereichen bereitgestellt sind, die durch die Schnitte der ersten und zweiten Signalleitungen bestimmt werden;
eine Vielzahl an ersten Dünnfilmtransistoren, wobei jeder erste Dünnfilmtransistor mit einer der ersten Signalleitungen, einer der zweiten Signalleitungen und einer der Pixel-Elektroden verbunden ist; und
eine Vielzahl an zweiten Dünnfilmtransistoren, wobei jeder...

Description

Hintergrund der Erfindung
(a) Erfindungsgebiet
Die vorliegende Erfindung betrifft eine Flüssigkristallanzeige und insbesondere eine senkrecht ausgerichtete Flüssigkristallanzeige, die einen Pixel-Bereich hat, der eine Vielzahl an Domänen für einen weiten Blickwinkel einschließt.
(b) Beschreibung des Standes der Technik
Eine typische Flüssigkristallanzeige (LCD) umfasst eine obere Platte, die mit einer gemeinsamen Elektrode und einer Matrix an Farbfiltern bereitgestellt wird, eine untere Platte, die mit einer Vielzahl an Dünnfilmtransistoren (TFTs) und einer Vielzahl an Pixel-Elektroden bereitgestellt wird; eine Flüssigkristallschicht, die dazwischen liegt. Die Pixel-Elektroden und die gemeinsame Elektrode werden an elektrischen Spannungen angelegt, und die Spannungsdifferenz dazwischen bewirkt ein elektrisches Feld. Die Variation des elektrischen Felds ändert die Ausrichtungen der Fhüssigkristallmoleküle in der Flüssigkristallschicht und solchermaßen den Durchlassgrad des Lichts, das durch die Flüssigkristallschicht dringt. Als Ergebnis zeigt die LCD die gewünschten Bilder, indem sie die Spannungsdifferenz zwischen den Pixel-Elektroden und der gemeinsamen Elektrode einstellt.
Die LCD hat einen großen Nachteil seines engen Blickwinkels, und es wurden mehrere Techniken zum Erhöhen des Blick winkels entwickelt. Unter diesen Verfahrensweisen ist die Bereitstellung einer Vielzahl an Ausschnitten oder einer Vielzahl an Projektionen an den Pixel-Elektroden und an der gemeinsamen Elektrode, die einander gegenüberliegen, zusammen mit der senkrechten Ausrichtung der Flüssigkristallmoleküle in Bezug auf die obere und die untere Platte vielversprechend.
Die sowohl an den Pixel-Elektroden als auch an der gemeinsamen Elektrode bereitgestellten Ausschnitte verleihen einen weiten Blickwinkel durch das Erzeugen eines Fringe-Felds, um die Neigungsrichtungen der Flüssigkristallmoleküle einzustellen.
Die Bereitstellung der Projektionen sowohl an der Pixel-Elektrode als auch an der gemeinsamen Elektrode verzerrt das elektrische Feld, um die Neigungsrichtungen der Flüssigkristallmoleküle einzustellen.
Das Fringe-Feld zum Einstellen der Neigungsrichtungen der Flüssigkristallmoleküle für das Bilden einer Vielzahl an Domänen erhält man auch, indem die Ausschnitte der Pixel-Elektroden auf der unteren Platte und die Projektionen an der gemeinsamen Elektrode auf der oberen Platte bereitgestellt sind.
Unter diesen Verfahrensweisen zum Erweitern des Blickwinkels bringt die Bereitstellung der Ausschnitte die Probleme mit sich, dass eine zusätzliche Maske zur Erzeugung des Musters der gemeinsamen Elektrode benötigt wird, dass ein Überzug benötigt wird, um die Auswirkung der Pigmente der Farbfilter auf das Flüssigkristallmaterial zu verhindern, und dass nahe an den Rändern der gemusterten Elektrode eine starke Fehlneigung erzeugt wird. Die Bereitstellung der Projektionen zieht auch das Problem nach sich, dass das Herstellungsverfahren erschwert wird, da ein zusätzlicher Verfahrensschritt oder eine Modifikation eines Verfahrensschritts erforderlich ist, um die Projektionen zu bilden. Überdies wird das Öffnungsverhältnis infolge der Projektionen und Ausschnitte reduziert.
Zusammenfassung der Erfindung
Es ist eine Aufgabe der vorliegenden Erfindung, eine Flüssigkristallanzeige bereitzustellen, die durch ein einfaches Verfahren hergestellt wird und stabile Mehrdomänen gewährleistet.
Diese und eine weitere Aufgaben können erreicht werden, indem ein Pixel-Dünnfilmtransistor für eine Pixel-Elektrode und ein Richtung-Steuer-Elektroden-Dünnfilmtransistor für eine Richtung-Steuer-Elektrode bereitgestellt sind. Der Pixel-Dünnfilmtransistor sendet Signale von einer Daten-Leitung, und der Richtung-Steuer-Elektroden-Dünnfilmtransistor sendet Signale von einem Speicherelektroden-Draht.
Eine Dünnfilmtransistor-Matrix-Platte wird bereitgestellt, die folgendes einschließt: ein Isoliersubstrat; eine Vielzahl an ersten Signalleitungen, die auf dem Isoliersubstrat gebildet sind; eine Vielzahl an zweiten Signalleitungen, die auf dem Isoliersubstrat gebildet sind, die von den ersten Signalleitungen isoliert sind und die ersten Signalleitungen schneiden; eine Vielzahl an dritten Signalleitungen, die auf dem Isoliersubstrat gebildet sind, von den zweiten Signalleitungen isoliert sind und die zweiten Signalleitungen schneiden; eine Vielzahl an Pixel-Elektroden, die auf jeweiligen Pixel-Bereichen bereitgestellt sind, die durch die Schnitte der ersten und zweiten Signalleitungen bestimmt werden, wobei jede Pixel-Elektrode über einen Ausschnitt verfügt; eine Vielzahl an Richtung-Steuer-Elektroden, die auf jeweiligen Pixel-Bereichen bereitgestellt sind, die durch die Schnitte der ersten und zweiten Signalleitungen bestimmt werden; eine Vielzahl an ersten Dünnfilmtransistoren, wobei jeder erste Dünnfilmtransistor mit einer der ersten Signalleitungen, einer der zweiten Signalleitungen und einer der Pixel-Elektroden verbunden ist; und eine Vielzahl an zweiten Dünnfilmtransistoren, wobei jeder zweite Dünnfilmtransistor mit einer der ersten Signalleitungen, einer der dritten Signalleitungen und einer der Richtung-Steuer-Elektroden verbunden ist.
Vorzugsweise wird einer der ersten Dünnfilmtransistoren und einer der zweiten Dünnfilmtransistoren, die sich auf einem der Pixel-Bereiche befinden, mit einer relevanten Leitung der ersten Signalleitungen und einer vorherigen Leitung der ersten Signalleitungen verbunden.
Es wird eine Dünnfilmtransistor-Matrix-Platte bereitgestellt, die folgendes einschließt: ein Isoliersubstrat; ein auf dem Isoliersubstrat gebildeter Gate-Draht, der erste und zweite Gate-Elektroden und eine Vielzahl an Gate-Leitungen einschließt; ein auf dem Isoliersubstrat gebildeter Speicherelektroden-Draht, der eine Vielzahl an Speicherelektroden-Leitungen und eine Vielzahl an Speicherelektroden einschließt; eine auf dem Gate-Draht und dem Speicherelektroden-Draht gebildete Gate-Isolierschicht; eine auf der Gate-Isolierschicht gebildete Halbleiterschicht; einen auf der Halbleiterschicht gebildeten Daten-Draht und einschließend eine Vielzahl an Daten-Leitungen, die die Gate-Leitungen schneiden, eine Vielzahl an mit den Daten-Leitungen verbundenen ersten Source-Elektroden, eine Vielzahl an ersten Drain-Elektroden, die in Bezug auf die ersten Gate-Elektroden den ersten Source-Elektroden gegenüberliegen, eine Vielzahl an zweiten Source-Elektroden, die elektrisch mit dem Speicherelektroden-Draht verbunden sind, und eine Vielzahl an zweiten Drain-Elektroden, die in Bezug auf die zweiten Gate-Elektroden den zweiten Source-Elektroden gegenüberliegen; eine mit der zweiten Drain-Elektrode verbundene Richtung-Steuer-Elektrode; eine auf dem Daten-Draht und der Richtung-Steuer-Elektrode gebildete Passivierungsschicht und die eine Vielzahl an Kontaktlöchern hat; und eine auf der Passivierungsschicht gebildete Pixel-Elektrode, die eine Vielzahl an Ausschnitten hat und elektrisch durch die Kontaktlöcher mit den ersten Drain-Elektroden verbunden ist.
Die Richtung-Steuer-Elektrode überlagert zumindest teilweise die Ausschnitte der Pixel-Elektrode. Die Ausschnitte der Pixel-Elektrode können über eine Vielzahl an X-förmigen Ausschnitten und eine Vielzahl an geraden Ausschnitten verfügen, und die Richtung-Steuer-Elektrode überlagert vorzugsweise die X-förmigen Ausschnitte. Die Halbleiterschicht schließt vorzugsweise eine Vielzahl an Datenabschnitten ein, die unter den Datenleitungen angeordnet sind, eine Vielzahl an ersten Kanalabschnitten, die unter den ersten Source-Elektroden und den ersten Drain-Elektroden angeordnet sind, und eine Vielzahl an zweiten Kanalabschnitten, die unter den zweiten Source-Elektroden und den zweiten Drain-Elektroden angeordnet sind. Die Dünnfilmtransistor-Matrix-Platte kann weiter eine Vielzahl an Kontaktgliedern einschließen, die auf der Passivierungsschicht gebildet sind und die zweiten Source-Elektroden und den Speicherelektro den-Draht durch Kontaktlöcher verbinden, die an der Passivierungsschicht und der Gate-Isolierschicht bereitgestellt sind. Die Richtung-Steuer-Elektrode schließt vorzugsweise im Wesentlichen dieselbe Schicht und dasselbe Material wie der Daten-Draht ein.
Es wird eine Flüssigkristallanzeige bereitgestellt, die folgendes einschließt: ein erstes Isoliersubstrat; eine Vielzahl an ersten Signalleitungen, die auf dem ersten Isoliersubstrat gebildet sind; eine Vielzahl an zweiten Signalleitungen, die auf dem ersten Isoliersubstrat gebildet sind, und die von den ersten Signalleitungen isoliert sind und die ersten Signalleitungen schneiden; eine Vielzahl an dritten Signalleitungen, die auf dem ersten Isoliersubstrat gebildet sind, von den zweiten Signalleitungen isoliert sind und die zweiten Signalleitungen schneiden; eine Vielzahl an Pixel-Elektroden, die auf den jeweiligen von den Schnitten der ersten und der zweiten Signalleitungen bestimmten Pixel-Bereichen bereitgestellt sind, wobei jede Pixel-Elektrode einen Ausschnitt hat; eine Vielzahl an Richtung-Steuer-Elektroden, die auf jeweiligen Pixel-Bereichen bereitgestellt sind, die durch die Schnitte der ersten und der zweiten Signalleitungen bestimmt werden; eine Vielzahl an Schaltelementen, wobei jedes erste Schaltelement mit einer der ersten Signalleitungen, einer der zweiten Signalleitungen und einer der Pixel-Elektroden verbunden ist; eine Vielzahl an zweiten Dünnfilmtransistoren, wobei jedes zweite Schaltelement mit einer der ersten Signalleitungen, einer der dritten Signalleitungen und einer der Richtung-Steuer-Elektroden verbunden ist; ein zweites Isoliersubstrat gegenüber dem ersten Isoliersubstrat; eine auf dem zweiten Isoliersubstrat gebildete gemeinsame Elektrode; und eine Flüssigkristallschicht, die zwischen dem ersten Isoliersubstrat und dem zweiten Isoliersubstrat liegt.
Die dritten Signalleitungen werden vorzugsweise mit einer an die gemeinsame Elektrode anzulegenden Spannung versorgt. Die Flüssigkristallanzeige hat eine negative dielektrische Anisotropie, und die Hauptachsen der Flüssigkristallmoleküle in der Flüssigkristallschicht sind senkrecht zu den ersten und zweiten Substraten ausgerichtet. Ansonsten hat die Flüssigkristall schicht eine positive dielektrische Anisotropie, und die Hauptachsen der Flüssigkristallmoleküle in der Flüssigkristallschicht sind parallel zum ersten und zweiten Substrat ausgerichtet.
Es wird eine Dünnfilmtransistor-Matrix-Platte bereitgestellt, die folgendes einschließt: ein Isoliersubstrat; einen auf dem Isoliersubstrat gebildeten Gate-Draht; einen auf dem Isoliersubstrat gebildeten Speicherelektroden-Draht; eine auf dem Gate-Draht und dem Speicherelektroden-Draht gebildete Gate-Isolierschicht; einen auf der Gate-Isolierschicht gebildeten Datendraht, der drei Schichten einschließt, und zwar eine amorphe Siliziumschicht, eine dotierte, amorphe Siliziumschicht und eine Metallschicht; eine auf der Gate-Isolierschicht gebildete Richtung-Steuer-Elektrode, die drei Schichten einschließt, und zwar eine amorphe Siliziumschicht, eine dotierte, amorphe Siliziumschicht und eine Metallschicht, und die elektrisch mit der zweiten Drain-Elektrode verbunden ist; eine auf dem Daten-Draht und der Richtung-Steuer-Elektrode gebildete Passivierungsschicht, und die eine Vielzahl an Kontaktlöchern hat; und eine auf der Passivierungsschicht gebildete Pixel-Elektrode, die eine Vielzahl an Ausschnitten hat und die elektrisch durch die Kontaktlöcher mit dem Daten-Draht verbunden ist.
Es ist vorzuziehen, dass der Gate-Draht erste und zweite Gate-Elektroden umfasst, der Daten-Draht erste und zweite Source-Elektroden und erste und zweite Drain-Elektroden umfasst, die Richtung-Steuer-Elektrode mit der zweiten Drain-Elektrode verbunden ist, die Pixel-Elektrode mit der ersten Drain-Elektrode verbunden ist und die zweite Source-Elektrode mit dem Speicherelektroden-Draht verbunden ist. Die Dünnfilmtransistor-Matrix-Platte kann ein auf der Passivierungsschicht gebildetes Kontaktglied einschließen, und das die zweite Source-Elektrode und den Speicherelektroden-Draht durch ein an der Passivierungsschicht und der Gate-Isolierschicht bereitgestellten Kontaktloch verbindet.
Es wird ein Verfahren zum Herstellen einer Dünnfilmtransistor-Matrix-Platte bereitgestellt, das folgendes einschließt: das Bilden eines Gate-Drahts und eines Speicherelektroden-Drahts; das Ablagern einer Gate-Isolierschicht, einer amorphen Siliziumschicht, einer Kontaktschicht und einer Metallschicht; die Mustererzeugung der Metallschicht, der Kontaktschicht und der Metallschicht zum Bilden eines Daten-Drahts, einer Richtung-Steuer-Elektrode und eines Kanalabschnitts von einem Dünnfilmtransistor; das Bilden einer Passivierungsschicht auf dem Kanalabschnitt; und das Bilden eine Pixel-Elektrode und eines Verbindungsabschnitts auf der Passivierungsschicht.
Kurze Beschreibung der Zeichnungen
1 ist ein äquivalentes Schaltbild einer LCD gemäß einer Ausführungsform der vorliegenden Erfindung;
2A ist eine Layout-Ansicht einer TFT-Matrix-Platte für eine LCD gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
die 2B und 2C sind Schnittansichten der in 2A gezeigten TFT-Matrix-Platte jeweils an den Linien IIb-IIb' und IIc-IIc';
die 3A bis 3D sind Schnittansichten einer TFT-Matrix-Platte für eine LCD, die sequentiell ein Herstellungsverfahren davon gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellen;
4 ist eine Layout-Ansicht einer TFT-Matrix-Platte für eine LCD gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
5 ist eine Schnittansicht der in 4 gezeigten TFT-Matrix-Platte an den Linien V-V' und V'-V'';
die 6A bis 11B sind Layout-Ansichten und Schnittansichten einer TFT-Matrix-Platte für eine LCD, die sequentiell ein Herstellungsverfahren davon gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellen;
12 ist ein schematisches Diagramm der TFT-Matrix-Platten für eine LCD gemäß der ersten und zweiten Ausführungsform der vorliegenden Erfindung; und
13 ist eine Bildabbildung auf einer LCD gemäß einer Ausführungsform der vorliegenden Erfindung.
Detaillierte Beschreibung der bevorzugten Ausführungsformen
Die vorliegende Erfindung wird jetzt hiernach mit Bezug auf die begleitenden Zeichnungen, in denen bevorzugte Ausführungsformen der Erfindung gezeigt werden, ausführlicher beschrieben. Die vorliegende Erfindung kann jedoch in vielen unterschiedlichen Formen verkörpert sein und sollte nicht so aufgefaßt werden, als sei sie auf die hierin dargelegten Ausführungsformen eingeschränkt.
In den Zeichnungen wird die Dicke der Schichten und Bereiche um der Deutlichkeit willen übertrieben. Gleiche Ziffern betreffen überall die gleichen Elemente. Es wird verständlich sein, dass, wenn ein Element wie beispielsweise eine Schicht, ein Bereich oder ein Substrat als "auf" einem anderen Element befindlich bezeichnet wird, es direkt auf dem anderen Element liegen kann oder auch andere dazwischenkommende Elemente vorliegen können. Im Gegensatz dazu gibt es keine vorhandenen dazwischenkommenden Elemente, wenn ein Element als "direkt auf" einem anderen Element liegend bezeichnet wird.
Jetzt werden LCDs gemäß der Ausführungsformen dieser Erfindung detailliert mit Bezug auf die begleitenden Zeichnungen beschrieben.
1 ist ein äquivalentes Schaltbild einer LCD gemäß einer Ausführungsform der vorliegenden Erfindung.
Eine LCD gemäß einer Ausführungsform der vorliegenden Erfindung schließt eine TFT-Matrix-Platte, eine Farbfilter-Matrix-Platte gegenüber der TFT-Matrix-Platte und eine zwischenliegende Flüssigkristallschicht ein. Die TFT-Matrix-Platte wird mit einer Vielzahl an Gate-Leitungen und einer Vielzahl an Datenleitungen, die sich schneiden, bereitgestellt, um eine Vielzahl an Pixel-Bereichen und eine Vielzahl an Speicherelektroden-Leitungen zu bestimmen, die sich parallel zu den Gate-Leitungen erstrecken. Die Gate-Leitungen senden Abtastsignale und die Daten-Leitungen Bildsignale. An die Speicherelektroden-Leitungen wird eine gemeinsame Spannung Vcom angelegt. Jeder Pixel-Bereich wird mit einem Pixel-TFT für eine Pixel-Elektrode und einen Richtung-Steuer-Elektrode-TFT DCETFT für eine Richtung-Steuer-Elektrode ("DCE" = direction control electrode) bereitgestellt. Der Pixel-TFT schließt eine mit einer der Gate-Leitungen verbun dene Gate-Elektrode, eine mit einer der Daten-Leitungen verbundene Source-Elektrode und eine mit einer Elektrode einer Vielzahl an Pixel-Elektroden verbundene Drain-Elektrode ein, während der DCE TFT eine mit einer vorherigen Gate-Leitung verbundene Gate-Elektrode, eine mit einer der Speicherelektroden-Leitungen verbundene Source-Elektrode und eine mit einer Elektrode einer Vielzahl von Richtung-Steuer-Elektroden verbundene Drain-Elektrode ein.
Die DCE und die Pixel-Elektrode sind kapazitiv gekoppelt, und der Kondensator dazwischen oder seine Kapazitanz wird durch C_DP dargestellt. Die Pixel-Elektrode und eine gemeinsame Elektrode, die auf der Farbfilter-Matrix-Platte bereitgestellt sind, bilden einen Flüssigkristallkondensator, und der Flüssigkristallkondensator oder seine Kapazitanz wird durch C_LC dargestellt. Die Pixel-Elektrode und eine Speicherelektrode, die mit einer der Speicherelektroden-Leitungen verbunden sind, bilden einen Speicherkondensator, und der Speicherkondensator oder seine Kapazitanz wird durch C_ST dargestellt.
Obwohl im Schaltbild nicht gezeigt, hat die Pixel-Elektrode gemäß einer Ausführungsform der vorliegenden Erfindung eine Öffnung, die die DCE so überlagert, dass das elektrische Feld infolge der DCE durch die Öffnung herausfließt. Das Herausfließen des elektrischen Felds durch die Öffnung sorgt dafür, dass die Flüssigkristallmoleküle vorgeneigte Winkel haben. Die vorgeneigten Flüssigkristallmoleküle werden infolge der Pixel-Elektrode bei der Anlegung des elektrischen Felds schnell ohne Dispersion in den vorbestimmten Richtungen ausgerichtet.
Um die vorgeneigten Flüssigkristallmoleküle mittels Verwendung des durch die DCE erzeugten elektrischen Felds zu erhalten, ist das Potential der DCE in Bezug auf das Potential der gemeinsamen Elektrode (das hiernach als "DCE-Spannung" bezeichnet wird) um einen vorbestimmten Wert größer als das Potential der Pixel-Elektrode in Bezug auf das Potential der gemeinsamen Elektrode (das hiernach als "Pixel-Spannung" bezeichnet wird). Die LCD gemäß einer Ausführungsform der vorliegenden Erfidnung genügt diesem Erfordernis auf leichte Weise, indem die DCE isoliert wird, nachdem das an die Speicherelektroden angelegte Po tential an die DCE angelegt wird. Der Grund dafür wird jetzt beschrieben.
Man betrachte einen Moment, in dem eine gegebene Pixel-Elektrode, die ein negatives Potential hat, mit einem positiven Potential aufgefrischt wird. Die Anlegung eines Gate-an-Signals an die vorherige Gate-Leitung schaltet den DCE TFT ein, der dafür sorgt, dass die DCE ein höheres Potential als die Pixel-Elektrode hat. Das verändert das Potential der Pixel-Elektrode, die kapazitiv mit der DCE gekoppelt ist. In diesem Fall sind der Kondensator C_DP zwischen der DCE und der Pixel-Elektrode und der Kondensator C_LC zwischen der Pixel-Elektrode und der gemeinsamen Elektrode in Reihe geschaltet. Da die Pixel-Elektrode das negative Potential hatte, ist ihr Potential während des Ladens der in Reihe geschalteten Kondensatoren C_DP und C_LC kleiner als das der DCE, d. h. V_DCE > V_P. Wenn der DCE TFT nach dem Laden abgeschaltet wird, schwebt die DCE. Entsprechend ist das Potential der DCE ungeachtet der Potentialänderung der Pixel-Elektrode immer größer als das Potential der Pixel-Elektrode. Wenn z. B. das Potential der Pixel-Elektrode auf einen positiven Wert erhöht wird, wenn der Pixel TFT eingeschaltet wird, folgt das Potential der DCE dem Potentialanstieg der Pixel-Elektrode, um die Potentialdifferenz zwischen der DCE und der Pixel-Elektrode aufrechtzuerhalten.
Dies wird hinsichtlich einer elektrischen Schaltung beschrieben.
Eine Spannung an einem Kondensator in einer elektrischen Schaltung wird angegeben durch:
Eine schwebende Elektrode entspricht einer Elektrode, die mit einem Widerstand verbunden ist, der einen unendlichen Widerstand hat (R=∞). Daher I=0 und V_c=V_0, d. h. die anfängliche Spannung am Kondensator wird beibehalten. Mit anderen Worten steigt oder fällt das Potential einer schwebenden Elektrode in Verbindung mit dem Potential der anderen Elektrode.
Im Gegensatz dazu ist das Potential der DCE immer um einen vorbestimmten Wert kleiner als das Potential der Pixel-Elektrode, wenn mit einem negativen Potential aufgefrischt wird.
Gemäß einer Ausführungsform der vorliegenden Erfindung wird der DCE TFT so mit den Speicherelektroden-Leitungen verbunden, dass die gemeinsame Spannung an die DCE angelegt wird. Demnach steigen oder sinken die Potentiale der zwei Elektroden ungeachtet der Polarität des an die Pixel-Elektrode im nächsten Rahmen angelegten Potentials, damit sie im wesentlichen dieselbe Polarität haben. Als ein Ergebnis davon wird an die vorliegende Erfindung jede Art von Inversion wie beispielsweise Leitungsinversion und Punktinversion angelegt.
Für denselben Grauton gibt es keine Variation der Potentialdifferenz zwischen der DCE und der Pixel-Elektrode, und zwar ungeachtet der Grautöne der vorherigen und nächsten Rahmen, wodurch die Stabilität der Bildqualität gewährleistet wird.
Die Trennung der DCE TFTs von den Daten-Leitungen verhindert den Anstieg der Last der Daten-Leitungen.
Jetzt wird eine detaillierte Ausführungsform der vorliegenden Erfindung mit Bezug auf die 2A bis 2C beschrieben.
2A ist eine Layout-Ansicht einer LCD gemäß einer Ausführungsform der vorliegenden Erfindung, und die 2B und 2C sind Schnittansichten der in der 2A gezeigten LCD an den Linien IIB-IIB'.
Eine LCD gemäß einer ersten Ausführungsform der vorliegenden Erfindung schließt eine untere Platte, eine obere Platte, die der unteren Platte gegenüberliegt, und eine senkrecht (oder homeotropisch) ausgerichtete Flüssigkristallanzeige ein, die zwischen der unteren Platte und der oberen Platte liegt.
Die untere Platte wird jetzt detaillierter beschrieben. Eine Vielzahl an Gate-Leitungen 121 wird auf einem Isoliersubstrat 110 gebildet und eine Vielzahl an Daten-Leitungen 171 darauf gebildet. Die Gate-Leitungen 121 und die Daten-Leitungen 171 sind voneinander isoliert und schneiden sich, um eine Vielzahl an Pixel-Bereichen zu bestimmen.
Jeder Pixel-Bereich wird mit einem Pixel-TFT, einem DCE TFT, einer DCE und einer Pixel-Elektrode bereitgestellt. Der Pixel-TFT hat drei Anschlüsse, eine erste Gate-Elektrode 123a, eine erste Source-Elektrode 173a und eine erste Drain-Elektrode 175a, während der DCE TFT drei Anschlüsse hat, eine zweite Gate-Elektrode 123b, eine zweite Source-Elektrode 173b und eine zweite Drain-Elektrode 175b. Der Pixel-TFT wird zum Schalten der an die Pixel-Elektrode 190 gesendeten Signale bereitgestellt, während der DCE TFT zum Schalten der Signale bereitgestellt wird, die in die DCE 176 dringen. Die Gate-Elektrode 123a, die Source-Elektrode 173a und die Drain-Elektrode 175 des Pixel-TFT werden jeweils mit der entsprechenden Leitung von den Gate-Leitungen 121, der von den Daten-Leitungen 171 und der Pixel-Elektrode 190 verbunden. Die Gate-Elektrode 123b, die Source-Elektrode 173b und die Drain-Elektrode 175b des DCE TFT werden jeweils mit einer vorherigen Leitung der Gate-Leitungen 121, einer entsprechenden der Speicherelektroden-Leitungen 131 und der DCE 176 verbunden. Die DCE 176 wird mit einer Richtung-Steuer-Spannung versorgt, um die Vorneigungen der Flüssigkristallmoleküle zu steuern, damit zwischen der DCE 176 und der gemeinsamen Elektrode 270 ein elektrisches Richtung-Steuer-Feld erzeugt wird. Die DCE 176 wird in einem Schritt zur Bildung der Daten-Leitungen 171 gebildet.
Der geschichtete Aufbau der unteren Platte wird detailliert beschrieben.
Eine Vielzahl an Gate-Leitungen 121, die sich im Wesentlichen in einer Querrichtung erstrecken, wird auf einer Isolierschicht 110 gebildet, und eine Vielzahl der ersten und zweiten Gate-Elektroden 123a und 123b wird mit den Gate-Leitungen 121 verbunden. Eine Vielzahl der Speicherelektroden-Leitungen 131 und eine Vielzahl an Gruppen von ersten bis vierten Speicherelektroden 133a-133d werden ebenfalls auf dem Isoliersubstrat 110 gebildet. Die Speicherelektroden-Leitungen 131 erstrecken sich im Wesentlichen in die Querrichtung, und die ersten und zweiten Speicherelektroden 133a und 133b erstrecken sich von der Speicherelektroden-Leitung 131 in eine Längsrichtung. Die dritten und vierten Speicherelektroden 133c und 133d erstrecken sich in die Querrichtung und verbinden die erste Speicherelektrode 133a und die zweite Speicherelektrode 133b.
Der Gate-Draht 121, 123a und 123b und der Speicherelek troden-Draht 131 und 133a-133d werden vorzugsweise aus Al, Cr oder ihren Legierungen, Mo oder einer Mo-Legierung hergestellt. Falls erforderlich, schließen der Gate-Draht 121, 123a und 123b und der Speicherelektroden-Draht 131 und 133a-133d eine erste Schicht ein, die vorzugsweise aus Cr- oder Mo-Legierungen hergestellt wird, die hervorragende physikalische und chemische Eigenschaften haben, und eine zweite Schicht ein, die vorzugsweise aus Al- oder Ag-Legierungen hergestellt ist, die einen geringen spezifischen Widerstand haben.
Eine Gate-Isolierschicht 140 wird auf dem Gate-Draht 121, 123a und 123b und dem Speicherelektroden-Draht 131 und 133a-133d gebildet.
Eine Halbleiterschicht 151a, 151b, 153 und 155, die vorzugsweise aus amorphen Silizium hergestellt ist, wird auf der Gate-Isolierschicht 140 gebildet. Die Halbleiterschicht 151a, 151b, 153 und 155 schließt eine Vielzahl an ersten und zweiten Kanal-Halbleitern 151a und 151b ein, die Kanäle von TFTs bilden, eine Vielzahl an Daten-Leitung-Halbleitern 153, die sich unter den Daten-Leitungen 171 befinden, und eine Vielzahl an Schnitt-Halbleitern 155, die sich in der Nähe der Schnitte der DCEs 176 und der Speicherelektroden 133c und 133d befinden, um die Isolierung dazwischen zu gewährleisten.
Eine ohmsche Kontaktschicht 161, 163a, 163b, 165a und 165b, die vorzugsweise aus Silizid oder n+ hydriertem amorphen Silizium gemacht ist, die schwer mit eine Unreinheit der n-Art dotiert ist, wird auf der Halbleiterschicht 151a, 151b, 153 und 155 gebildet.
Ein Daten-Draht 171, 173a, 173b, 175a und 175b wird auf der ohmschen Kontaktschicht 161, 163a, 163b, 165a und 165b und der Gate-Isolierschicht 140 ausgebildet. Der Daten-Draht 171, 173a, 173b, 175a und 175b schließt eine Vielzahl an Daten-Leitungen 171 ein, die sich in Längsrichtung erstrecken und die Gate-Leitungen 121 schneiden, um eine Vielzahl an Pixeln zu bilden, eine Vielzahl an ersten Source-Elektroden 173a, die von den Daten-Leitungen 171 abzweigt sind und sich auf Abschnitten 163a der ohmschen Kontaktschicht erstrecken, eine Vielzahl an ersten Drain-Elektroden 175a, die auf Abschnitten 165a der ohmschen Kontaktschicht angeordnet sind und sich in Bezug auf die ersten Gate-Elektroden 123a gegenüber den ersten Source-Elektroden 173a liegen und getrennt von den ersten Source-Elektroden 173a sind, eine Vielzahl an zweiten Source-Elektroden 173b und eine Vielzahl an zweiten Drain-Elektroden 175b, die in Bezug auf die zweiten Gate-Elektroden 123b auf jeweiligen Abschnitten 163b und 165b einander gegenüber angeordnet sind, und eine Vielzahl an Daten-Kontaktflächen (nicht gezeigt), die mit einem Ende der Daten-Leitungen 171 verbunden sind, um die Bildsignale von einer externen Vorrichtung zu empfangen.
Eine Vielzahl an DCEs 176 wird in den Pixel-Bereichen gebildet, die von den Schnitten der Gate-Leitungen 121 und der Daten-Leitungen 171 gebildet werden. Jede DCE 176 schließt eine Vielzahl an miteinander verbundenen X-förmigen Metallstücken ein und wird mit der zweiten Drain-Elektrode 175b verbunden. Der Daten-Draht 171, 173a, 173b, 175a und 175b und die DCEs 176 werden vorzugsweise aus Al, Cr oder ihren Legierungen, Mo oder einer Mo-Legierung hergestellt. Falls nötig, umfassen der Daten-Draht 171, 173a, 173b, 175a und 175b und die DCEs 176 eine erste Schicht, die vorzugsweise aus Cr- oder Mo-Legierungen hergestellt ist, die über hervorragende physikalische und chemische Eigenschaften verfügen, und eine zweite Schicht, die vorzugsweise aus Al- oder Ag-Legierungen hergestellt ist, die einen geringen spezifischen Widerstand haben.
Eine Passivierungsschicht 180, die vorzugsweise aus Siliziumnitrid oder einem organischen Isolator gemacht ist, wird auf dem Daten-Draht 171, 173a, 173b, 175a und 175b gebildet.
Die Passivierungsschicht 180 wird mit einer Vielzahl an Kontaktlöchern 181 bereitgestellt, die die ersten Drain-Elektroden 175a aussetzen, einer Vielzahl an Kontaktlöchern 182 bereitgestellt, die sich zur Gate-Isolierschicht 140 erstrecken und die Speicherelektroden-Leitungen 131 freilegen, einer Vielzahl an Kontaktlöchern 183 bereitgestellt, die die zweiten Source-Elektroden 173b aussetzen, einer Vielzahl an Kontaktlöchern (nicht gezeigt) bereitgestellt, die die Daten-Kontaktflächen freilegen, und einer Vielzahl an Kontaktlöchern (nicht gezeigt) bereitgestellt, die sich zu der Gate-Isolierschicht 140 erstrecken, die Gate-Kontaktflächen freilegend. Die Kontaktlöcher, die die Kontaktflächen freilegen, können verschiedene Formen annehmen, z. B. mehreckig oder kreisförmig. Die Fläche des Kontaktlochs wird vorzugsweise gleich oder großer als 0,5 mm × 15 μm und nicht größer als 2 mm × 60 μm.
Eine Vielzahl an Pixel-Elektroden 190 wird auf der Passivierungsschicht 180 bereitgestellt. Jede Pixel-Elektrode 190 wird durch das Kontaktloch 181 mit der ersten Drain-Elektrode 175a verbunden und verfügt über eine Vielzahl an X-förmigen Ausschnitten 191 und eine Vielzahl an linearen Ausschnitten 192. Die X-förmigen Ausschnitte 191 überlagern die X-förmigen Abschnitte der DCE 176, während die linearen Ausschnitte 192 die dritten und vierten Speicherelektroden 133c und 133d überlagern. Die DCE 176 überlagert weitgehend die Außenränder der Ausschnitte 191 sowie die Ausschnitte 191 selbst, um zusammen mit der Pixel-Elektrode 190 eine Speicher-Kapazität zu bilden.
Eine Vielzahl an Brücken 92, die die Speicherelektroden-Leitungen 131 und die zweiten Source-Elektroden 173b durch die Kontaktlöcher 182 und 183 verbinden, wird ebenfalls auf der Passivierungsschicht gebildet. Darüber hinaus werden auf der Passivierungsschicht 180 eine Vielzahl an Hilfs-Gate-Kontaktflächen (nicht gezeigt) und eine Vielzahl an Hilfs-Daten-Kontaktflächen (nicht gezeigt) gebildet. Die Hilfs-Gate-Kontaktflächen und die Hilfs-Daten-Kontaktflächen werden durch die Kontaktlöcher mit den Gate-Kontaktflächen und den Daten-Kontaktflächen verbunden. Die Pixel-Elektroden 190, die Brücken 92, die Hilfs-Gate-Kontaktflächen und die Hilfs-Daten-Kontaktflächen werden vorzugsweise aus Indiumzinkoxid ("IZO") gebildet. Alternativ werden die Pixel-Elektroden 190, die Brücken 92 und die Hilfs-Kontaktflächen vorzugsweise aus Indiumzinnoxid ("ITO") hergestellt.
Zusammengefaßt verfügt jede Pixel-Elektrode 190 über die Vielzahl an Ausschnitten 191 und 192 zum Aufteilen eines Pixel-Bereichs in eine Vielzahl an Domänen, und wobei die ersten Ausschnitte 191 über der DCE 176 liegen, während die zweiten Ausschnitte 192 über den Speicherelektroden 133c und 133d liegen. Die DCE 176 und die ersten Ausschnitte 191 werden so ausgerichtet, dass die DCE 176 durch die ersten Ausschnitte 191 der art freigelegt wird, um in der Vorderansicht gesehen zu werden. Die Speicherelektroden-Leitung 131 und die DCE 176 sind über den DCE TFT verbunden, während die Daten-Leitung 171 und die Pixel-Elektrode 190 über den Pixel-TFT verbunden sind, und wobei die Pixel-Elektrode 190 und die DCE 176 ausgerichtet sind, um eine Speicher-Kapazität zu bilden.
Gemäß einer anderen Ausführungsform der vorliegenden Erfindung schließen die DCEs 176 im Wesentlichen dieselbe Schicht ein wie der Gate-Draht 121, 123a und 123b. Die Abschnitte der Passivierungsschicht 180 auf den DCEs 176 können entfernt werden, um eine Vielzahl an Öffnungen zu bilden.
Das obere Substrat 210 wird jetzt detailliert beschrieben. Eine schwarze Matrix 220 zum Verhindern eines Lichtverlusts, eine Vielzahl an roten, grünen und blauen Farbfiltern 230 und eine gemeinsame Elektrode 270, die vorzugsweise aus einem durchsichtigen Leiter wie beispielsweise ITO oder IZO hergestellt ist, werden auf einem oberen Substrat 210 gebildet, das vorzugsweise aus einem durchsichtigen Isoliermaterial wie Glas hergestellt wird.
Eine Vielzahl an Flüssigkristallmolekülen, die in der Flüssigkristallschicht 3 enthalten sind, wird derart ausgerichtet, dass ihre Richtung in Abwesenheit des elektrischen Felds senkrecht zum unteren und zum oberen Substrat 110 und 210 liegt. Die Flüssigkristallschicht 3 hat eine negative dielektrische Anisotropie.
Das untere Substrat 110 und das obere Substrat 210 sind so ausgerichtet, dass die Pixel-Elektroden 190 zu den Farbfiltern 230 genau passen und darüber liegen. Auf diese Weise wird ein Pixel-Bereich durch die Ausschnitte 191 und 192 in eine Vielzahl an Domänen unterteilt. Die Ausrichtung der Flüssigkristallschicht 3 in jeder Domäne wird durch die DCE 176 stabilisiert.
Diese Ausführungsform veranschaulicht, dass die Flüssigkristallschicht 3 eine negative dielektrische Anisotropie und eine homeotropische Ausrichtung in Bezug auf die Substrate 110 und 210 hat. Die Flüssigkristallschicht 3 kann jedoch eine positive dielektrische Anisotropie und eine homogene Ausrichtung in Bezug auf die Substrate 110 und 210 haben.
Ein Herstellungsverfahren einer TFT-Matrix-Platte einer LCD, die den oben beschriebenen Aufbau hat, wird beschrieben.
Die 3A bis 3D sind Schnittansichten einer TFT-Matrix-Platte für eine LCD, die sequentiell ein Herstellungsverfahren davon gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellen.
Als erstes wird, wie in 3a gezeigt, eine vorzugsweise aus Metall hergestellte leitende Schicht mittels Metallzerstäubung gelagert und mittels eines ersten Photoätzschritts entweder trocken- oder nass-geätzt, indem eine Maske verwendet wird, um auf einem Substrat 110 einen Gate-Draht und einen Speicherelektroden-Draht zu bilden. Der Gate-Draht schließt eine Vielzahl an Gate-Leitungen 121 ein, eine Vielzahl an Gate-Kontaktflächen (nicht gezeigt) und eine Vielzahl an Gate-Elektroden 123, und der Speicherdraht schließt eine Vielzahl an Speicherelektroden-Leitungen 131 und eine Vielzahl an Speicherelektroden 133a-133d ein.
Wie in 3B gezeigt, werden sequentiell eine 1.500-5.000 Å dicke Gate-Isolierschicht 140, eine hydrierte amorphe, 500-2.000 Å dicke Siliziumschicht und eine dotierte amorphe 300-600 Å dicke Siliziumschicht durch eine chemische Gasphasenabscheidung ("CVD") abgelagert. Die dotierte amorphe Siliziumschicht und die amorphe Siliziumschicht werden durch einen Photo-Ätzschritt mittels Verwendung einer Maske gemustert, um eine ohmsche Kontaktschicht 160a, 160b und 161 und eine amorphe Siliziumschicht 151a, 151b und 153 zu bilden.
Wie in 3C gezeigt, wird danach eine 1.500-3.000 Å dicke leitende Schicht, die vorzugsweise aus Metall hergestellt ist, durch Zerstäuben abgelagert und durch einen Photo-Ätzschritt mit einem Muster versehen, indem eine Maske verwendet wird, um einen Daten-Draht und eine Vielzahl an DCEs 176 zu bilden. Der Daten-Draht schließt eine Vielzahl an Daten-Leitungen 171, eine Vielzahl an Source-Elektroden 173a und 173b, eine Vielzahl an Drain-Elektroden 175a und 175b und eine Vielzahl an Daten-Kontaktflächen (nicht gezeigt) ein.
Dann werden die Abschnitte der ohmschen Kontaktschicht 160a und 160b, die nicht von den Source-Elektroden 173a und 173b und den Drain-Elektroden 175a und 175b bedeckt sind, entfernt, so dass eine ohmsche Kontaktschicht 163a, 163b, 165a und 165b, die eine Vielzahl an getrennten Abschnitten einschließt, gebildet wird, und wobei Abschnitte der Halbleiterschicht 153 zwischen den Source-Elektroden 173a und 173b und den Drain-Elektroden 175a und 175b freigelegt werden.
Wie in 3D gezeigt, wird eine Passivierungsschicht 180 durch das Überziehen eines organischen Isoliermaterials, das eine kleine dielektrische Konstante und eine gute Planarisierungseigenschaft hat, oder durch ein CVD-Verfahren eines Isoliermaterials mit geringer Dielektrizität wie beispielsweise SiOF oder SiOC gebildet, das eine dielektrische Konstante hat, die gleich oder kleiner als 4,0 ist. Die Passivierungsschicht 180 zusammen mit der Gate-Isolierschicht 140 wird durch einen Photo-Ätzschritt gemustert, indem eine Maske verwendet wird, um eine Vielzahl an Kontaktlöchern 181, 182 und 183 zu bilden.
Wie in 2A gezeigt, wird schließlich eine ITO-Schicht oder eine IZO-Schicht einer Dicke von 1500-500 Å abgelagert und mittels Verwendung einer Maske fotogeätzt, um eine Vielzahl an Pixel-Elektroden 190, eine Vielzahl an Verbindungsbrücken 92, eine Vielzahl an Hilfs-Gate-Kontaktflächen (nicht gezeigt) und eine Vielzahl an Hilfs-Daten-Kontaktflächen (nicht gezeigt) zu bilden.
Diese Technik wird, wie oben beschrieben, mittels Verwendung von fünf Masken an ein Herstellungsverfahren angelegt. Jedoch kann die Technik mittels Verwendung von vier Masken gut an ein Verfahren einer TFT-Matrix-Platte für eine LCD angepaßt werden. Es wird detailliert mit Bezug auf die Zeichnungen beschrieben.
4 ist eine Layout-Ansicht einer TFT-Matrix-Platte für eine LCD gemäß einer zweiten Ausführungsform der vorliegenden Erfindung, und 5 ist eine Schnittansicht der in 4 gezeigten TFT-Matrix-Platte an den Linien V-V' und V'-V''.
Eine TFT-Matrix-Platte für eine LCD gemäß einer zweiten Ausführungsform der vorliegenden Erfindung wird mittels der Verwendung von vier Masken hergestellt und hat im Vergleich mit einer TFT-Matrix-Platte, die mittels der Verwendung von fünf Masken hergestellt wird, ein Merkmal, das jetzt beschrieben wird.
Eine ohmsche Kontaktschicht 161, 163a, 163b, 165a, 165b und 168, die unter einer Vielzahl an DCEs 176 gebildet ist, und ein Daten-Draht, der eine Vielzahl an Daten-Leitungen 171, eine Vielzahl an Source-Elektroden 173a und 173b, eine Vielzahl an Drain-Elektroden 175a und 175b und eine Vielzahl an Daten-Kontaktflächen 179 einschließt, haben im Wesentlichen dieselbe Form wie der Daten-Draht 171, 173a, 173b, 175a, 175b und 179 und die DCEs 176. Eine amorphe Siliziumschicht 151a, 151b, 153 und 158 hat im Wesentlichen dieselbe Form wie der Daten-Draht und die DCEs 176, mit Ausnahme davon, dass die Kanalabschnitte zwischen den Source-Elektroden 173a und 173b und den Drain-Elektroden 175a und 175b verbunden sind. Der übrige Aufbau ist im Wesentlichen derselbe wie eine TFT-Matrix-Platte, die durch ein Fünf-Masken-Verfahren hergestellt wird.
4 veranschaulicht eine Gate-Kontaktfläche 125, eine Speicher-Kontaktfläche 135 und eine Daten-Kontaktfläche 179 sowie eine Hilfs-Gate-Kontaktfläche 95, eine Hilfs-Speicher-Kontaktfläche 99 und eine Hilfs-Daten-Kontaktfläche 97.
Ein Verfahren zum Herstellen einer TFT-Matrix-Platte wird nun beschrieben.
Die 6a bis 11b sind Layout-Ansichten und Schnittansichten einer TFT-Matrix-Platte für eine LCD, die sequentiell ein Herstellungsverfahren davon darstellen.
Wie in den 6a und 6b gezeigt, wird zuerst Al, Ag, ihre Legierungen oder dergleichen abgelagert und fotogeätzt, um einen Gate-Draht zu bilden, der eine Vielzahl an Gate-Leitungen 121, eine Vielzahl an Gate-Kontaktflächen 125 und eine Vielzahl an Gate-Elektroden 123 und einen Speicherelektroden-Draht 131 und 133a-133d einschließt (erste Maske).
Wie in 7 gezeigt, werden eine 1.500-5.000 Å dicke Siliziumnitrid-Gate-Isolierschicht 140, eine 500-2.000 Å dicke amorphe Siliziumschicht 150 und eine 300-600 Å dicke Kontaktschicht 160 sequentiell durch CVD gelagert. Eine leitende Schicht 170, die vorzugsweise aus Al, Ag oder Legierungen davon hergestellt wird, wird vorzugsweise durch Zerstäuben abgelagert, und ein Fotolack-Film PR einer Dicke von 1-2 Mikron wird darauf aufgetragen.
Danach wird der Fotolack-Film PR durch eine Maske an Licht ausgesetzt und entwickelt, um ein Fotolack-Muster zu bilden, das, wie in den 8a und 8b gezeigt, eine Vielzahl an ersten Abschnitten PR1 und eine Vielzahl an zweiten Abschnitten PR2 einschließt. Jeder zweite Abschnitt PR2 des Fotolack-Musters PR1 und PR2, der sich auf einem Kanalbereich C eines TFT befindet, der zwischen einer Source-Elektrode 173a oder 173b und einer Drain-Elektrode 175a oder 175b angebracht ist, ist dicker als jeder erste Abschnitt PR1 des Fotolack-Musters, der sich auf einem Datenbereich A befindet, wo ein Daten-Draht gebildet werden wird. Alle Abschnitte des Fotolack-Films PR auf den übrigen Bereichen B werden entfernt. Hierin wird das Verhältnis der Dicke des Fotolack-Musters PR1 und PR2 auf dem Kanalbereich C und dem Datenbereich A abhängig von den Verfahrensbedingungen der später beschriebenen anschließenden Ätzschritte eingestellt, und es ist vorzuziehen, dass die Dicke des zweiten Abschnitts PR2 gleich oder kleiner als eine Hälfte von der des ersten Abschnitts PR1 ist, z. B. gleich oder kleiner als 4.000 Å (zweite Maske).
Die stellungsabhängige Dicke des Fotolack-Musters wird durch mehrere Techniken erhalten. Ein Schlitz-Muster, ein Gitter-Muster oder ein lichtdurchlässiger Film wird auf der Maske bereitgestellt, um den Lichtdurchlassgrad im Bereich C einzustellen.
Wenn ein Schlitz-Muster verwendet wird, ist es vorzuziehen, dass die Breite der Schlitze und ein Spalt zwischen den Schlitzen kleiner ist als die Auflösung eines Belichters, der für die Fotolithographie verwendet wird. Im Falle der Verwendung eines lichtdurchlässigen Films können dünne Filme unterschiedlichen Lichtdurchlassgrads oder unterschiedlicher Dicke verwendet werden, um den Lichtdurchlassgrad an den Masken einzustellen.
Wenn ein Fotolack-Film durch eine solche Maske an Licht ausgesetzt wird, werden Polymere eines Abschnitts, der direkt Licht ausgesetzt ist, beinahe vollständig zersetzt, während jene eines Abschnitts, der durch ein Schlitz-Muster oder einen licht durchlässigen Film an Licht ausgesetzt ist, nicht vollständig zersetzt wird, da die Menge der Lichtbestrahlung klein ist. Die Polymere eines Abschnitts des Fotolack-Films, der durch einen auf der Maske bereitgestellten Lichtsperrfilm gesperrt wird, werden kaum zersetzt. Nachdem der Fotolack-Film entwickelt ist, werden die Abschnitte, die die nicht zersetzten Polymere enthalten, zurückgelassen. Zu diesem Zeitpunkt ist die Dicke des Abschnitts mit geringerer Lichtaussetzung dünner als der Abschnitt ohne Lichtaussetzung. Da eine zu lange Aussetzungszeit alle Moleküle zersetzt, ist es erforderlich, die Aussetzungszeit zu regulieren.
Die geringe Dicke des zweiten Abschnitts PR2 des Fotolack-Musters kann mittels Verwendung einer Aufschmelzung erhalten werden. Das bedeutet, dass der Fotolack-Film aus einem aufschmelzbaren Material gemacht ist und und durch eine normale Maske, die undurchsichtige und durchsichtige Abschnitte hat, Licht ausgesetzt wird. Der Fotolack-Film wird dann entwickelt und einer Aufschmelzung unterzogen, so dass die Abschnitte des Fotolack-Films auf Bereiche ohne Fotolack herunter fließen, wodurch dünne Abschnitte gebildet werden.
Als nächstes werden das Fotolack-Muster PR1 und PR2 und die darunterliegenden Schichten, die die Leitschicht 170, die Kontaktschicht 160 und die Halbleiterschicht 150 einschließen, so geätzt, dass der Daten-Draht und die darunterliegenden Schichten auf den Datenbereichen A zurückgelassen werden, nur die Halbleiterschicht auf den Kanalbereichen C zurückgelassen wird, und alle drei Schichten 170, 160 und 150 entfernt werden, um die Gate-Isolierschicht 140 auf den übrigen Bereichen B freizulegen.
Wie in 9 gezeigt, werden als erstes die freigelegten Abschnitte der leitenden Schicht 170 auf den anderen Bereichen B entfernt, um die darunterliegenden Abschnitte der Kontaktschicht 160 freizulegen. In diesem Schritt wird wahlweise sowohl das Trockenätzen als auch Nassätzen verwendet und vorzugsweise unter der Bedingung durchgeführt, dass die leitende Schicht 170 einfach geätzt wird und die Fotolack-Muster PR1 und PR2 kaum geätzt werden. Da es jedoch schwer ist, die oben beschriebene Bedingung für das Trockenätzen zu identifizieren, und das Trockenätzen unter der Bedingung durchgeführt werden kann, dass das Fotolack-Muster PR1 und PR2 und die leitenden Schicht 170 gleichzeitig geätzt werden, werden in diesem Fall die zweiten Abschnitte PR2 des Fotolack-Musters auf den Kanalabschnitten C für das Trockenätzen vorzugsweise dicker hergestellt als jene für das Nassätzen, um die Entfernung der zweiten Abschnitte PR2 des Fotolack-Musters auf den Kanalabschnitten C und solchermaßen das Freilegen der darunterliegenden Abschnitte der leitenden Schicht 170 zu verhindern.
Als Ergebnis werden, wie in 9 gezeigt, nur die Abschnitte 171, 170a und 170b der leitenden Schicht 170 auf den Kanalbereichen C und den Datenbereichen A zurückgelassen und die Abschnitte der leitenden Schicht 170 auf den übrigen Abschnitten B entfernt, um die darunterliegenden Abschnitte der Kontaktschicht 160 freizulegen. Hierin haben die Daten-Drahtleiter 171, 170a und 170b im Wesentlichen dieselben ebenen Formen wie der Daten-Draht 171, 173a, 173b, 175a, 175b und 179, mit Ausnahme davon, dass die Source-Elektroden 173a und 173b und die Drain-Elektroden 175a und 175b nicht voneinander getrennt, sondern miteinander verbunden sind. Wenn das Trockenätzen verwendet wird, wird die Dicke des Fotolack-Musters PR1 und PR2 auf ein Ausmaß reduziert.
Wie in 9 gezeigt, werden als nächstes die freigelegten Abschnitte der Kontaktschicht 160 und die darunterliegenden Abschnitte der amorphen Siliziumschicht 150 auf den Bereichen B sowie die zweiten Abschnitte PR2 des Fotolack-Musters auf den Kanalbereichen C durch Trockenätzen entfernt. Das Ätzen wird unter der Bedingung durchgeführt, dass das Fotolack-Muster PR1 und PR2, die Kontaktschicht 160 und die Halbleiterschicht 150 einfach geätzt werden und die Gate-Isolierschicht 140 kaum geätzt wird. (Es wird angemerkt, dass die Ätz-Selektivität zwischen der Zwischenschicht und der Halbleiterschicht nahezu Null ist). Insbesondere ist es vorzuziehen, dass die Ätzverhältnisse für das Fotolack-Muster PR1 und PR2 und die Halbleiterschicht 150 nahezu dieselben sind. Die geätzte Dicke des Fotolack-Musters PR1 und PR2 und der Halbleiterschicht 150 kann z. B. nahezu dieselbe sein, indem ein Gasgemisch aus SF₆ und HCl oder ein Gasgemisch aus SF₆ und O₂ verwendet wird. Wenn die Ätzverhältnisse für das Fotolack-Muster PR1 und PR2 und für das Halbleitermuster 150 dieselben sind, ist die anfängliche Dicke der zweiten Abschnitte PR2 des Fotolack-Musters auf den Kanalbereichen C gleich oder kleiner als die Summe der Dicke der Halbleiterschicht 150 und der Dicke der Kontaktschicht 160.
Wie in 10 gezeigt, werden demnach die zweiten Abschnitte PR2 des Fotolack-Musters auf den Kanalbereichen C entfernt, um die darunterliegenden Abschnitte der Source/Drain-("S/D")-Leiter 170a und 170b freizulegen, und die Abschnitte der Kontaktschicht 160 und der Halbleiterschicht 150 auf den übrigen Bereichen B werden entfernt, um die darunterliegenden Abschnitte der Gate-Isolisierschicht 140 freizulegen. In der Zwischenzeit werden die ersten Abschnitte PR1 des Fotolack-Musters auf den Datenbereichen A ebenfalls geätzt, um dünner zu werden. Außerdem wird das Halbleitermuster 151a, 151b, 153 und 158 in diesem Schritt abgeschlossen. Eine Vielzahl an ohmschen Kontakten 161, 160a, 160b und 168 wird auf dem Halbleitermuster 151a, 151b, 153 und 158 gebildet.
Daraufhin werden die auf der Oberfläche der S/D-Leiter 170a und 170b zurückgelassenen Fotolack-Reste auf den Kanalbereichen C durch Veraschen entfernt.
Wie in den 11a und 11b gezeigt, werden die Abschnitte der S/D-Leiter 170a und 170b und die darunterliegenden Abschnitten der ohmschen S/D-Kontakte 160a und 160b auf den Kanalbereichen C geätzt, um entfernt zu werden. Hierin kann das Ätzen sowohl von den S/D-Leitern 170a und 170b als auch den ohmschen S/D-Kontakten 160a und 160b nur mittels Verwendung des Trockenätzens gemacht werden. Alternativ werden die S/D-Leiter 170a und 170b durch Nassätzen geätzt und die ohmschen S/D-Kontakte 160a und 160b durch Trockenätzen geätzt. Im ersteren Fall ist es vorzuziehen, das Ätzen unter der Bedingung durchzuführen, dass die Ätz-Selektivität zwischen den S/D-Leitern 170a und 170b und den ohmschen S/D-Kontakten 160a und 160b hoch ist. Es liegt daran, dass die geringe Ätz-Selektivität die Bestimmung des Ätz-Beendigungspunkts erschwert, wodurch die Einstellung der Dicke der auf den Kanalbereichen C zurückgelassenen Abschnitte der Halbleitermuster 151a und 151b schwierig ist. Im letzteren Fall wird durch das abwechselnde Anlegen des Nassätzens und des Trockenätzens schrittweise eine schrittförmige Seitenwand gebildet, da das Nassätzen die seitlichen Seiten der S/D-Leiter 170a und 170b ätzt, während das Trockenätzen kaum die seitlichen Seiten der ohmschen S/D-Kontakte 160a und 160b ätzt. Beispiele für Ätzgase, die verwendet werden, um die ohmschen S/D-Kontakte 160a und 160b zu ätzen, sind ein Gasgemisch von CF₄ und HCl und ein Gasgemisch von CF₄ und O₂. Die Verwendung des Gasgemischs von CF₄ und O₂ ermöglicht das Erhalten einer gleichmäßigen Dicke der geätzten Abschnitte des Halbleitermusters 151a und 151b. In dieser Hinsicht werden die freigelegten Abschnitte der Halbleitermuster 151a und 151b geätzt, um eine verringerte Dicke zu haben, und auch die ersten Abschnitte PR1 des Fotolack-Musters auf den Daten-Drahtbereichen A werden geätzt, um eine verringerte Dicke zu haben. Dieses Ätzen wird unter der Bedingung durchgeführt, dass die Gate-Isolierschicht 140 nicht geätzt wird, und es ist vorzuziehen, dass das Fotolack-Muster dick genug ist, um zu verhindern, dass die ersten Abschnitte PR1 des Fotolack-Musters auf den Daten-Drahtbereichen A entfernt werden, um die darunterliegenden Abschnitte des Daten-Drahts 171, 173a, 173b, 175a, 175b und 179 freizulegen.
Entsprechend werden die Source-Elektroden 173a und 173b und die Drain-Elektroden 175a und 175b voneinander getrennt und gleichzeitig der Daten-Draht 171, 173a, 173b, 175a, 175b und 179 und das ohmsche Kontaktmuster 161, 163a, 163b, 165a und 165b darunter beendet.
Schließlich werden die ersten Abschnitte PR1 des auf den Datenbereichen A zurückgelassenen Fotolack-Musters entfernt. Alternativ werden die ersten Abschnitte PR1 des Fotolack-Musters auf den Datenbereichen A entfernt, nachdem die Abschnitte der S/D-Leiter 170a und 170b auf den Kanalbereichen C entfernt werden und bevor die darunterliegenden Abschnitte der ohmschen S/D-Kontakte 160a und 160b entfernt werden.
Wie oben beschrieben, können das Nassätzen und Trockenätzen nacheinander durchgeführt werden, aber nur das Trockenätzen kann verwendet werden. Letzteres ist relativ einfach, aber im Ver gleich zum ersteren ist es nicht leicht, eine richtige Ätzbedingung zu finden. Im Gegensatz dazu ist es leicht, eine richtige Ätzbedingung für den ersteren Fall zu finden; jedoch ist ersteres im Vergleich mit dem letzteren relativ kompliziert.
Wie in den 4 und 5 gezeigt, wird danach durch das Anwachsen einer a-Si:C:O oder a-Si:O:F mittels CVD eine Passivierungsschicht 180 gebildet, indem Siliziumnitrid gelagert oder ein organisches Isoliermaterial wie ein Material, das auf Akryl basiert, aufgetragen wird. Wenn eine a-Si:C:O-Schicht gebildet wird, werden als eine grundlegende Quelle verwendetes SiH(CH₃)₃, SiO₂(CH₃)₄, (SiH)₄O₃(CH₃)₄, Si(C₂H₅O)₄ oder dergleichen, ein Oxidationsmittel wie beispielsweise N₂O oder O₂ und Ar oder He in gasförmigen Zuständen vermischt, um für die Ablagerung zu fließen. Für eine s-Si:O:F-Schicht wird die Ablagerung mittels Fließens eines Gasgemischs einschließlich SiH₄, SiF₄ oder dergleichen und eines zusätzlichen Gases von O₂ durchgeführt. CF₄ kann als eine sekundäre Quelle von Fluor hinzugegeben werden.
Wie in den 4 und 5 gezeigt, wird die Passivierungsschicht 180 zusammen mit der Gate-Isolierschicht 140 fotogeätzt, um eine Vielzahl an Kontaktlöchern 181, 182, 183, 184, 185 und 186 zu bilden, die die ersten Drain-Elektroden 175a, die zweiten Source-Elektroden 173b, die Speicherelektroden-Leitungen 131, die Gate-Kontaktflächen 125, die Speicher-Kontaktflächen 135 und die Daten-Kontaktflächen 179 freilegen. Es ist vorzuziehen, dass der Bereich der Kontaktlöcher 184, 185 und 186, der die Kontaktflächen 125, 179 und 135 freilegt, gleich oder größer als 0,5 mm × 15 μm und nicht größer als 2 mm × 60 μm ist (dritte Maske).
Schließlich wird eine ITO-Schicht oder eine IZO-Schicht einer Dicke von 1500-500 Å abgelagert und fotogeätzt, um eine Vielzahl an Pixel-Elektroden 190, die mit den Drain-Elektroden 175 verbunden sind, eine Vielzahl an Hilfs-Gate-Kontaktflächen 95, die mit den Gate-Kontaktflächen 125 verbunden sind, eine Vielzahl an Hilfs-Daten-Kontaktflächen 97, die mit den Daten-Kontaktflächen 179 verbunden sind, und eine Vielzahl an Brücken 92 zu bilden, die die zweiten Source-Elektroden 173b und die Speicherelektroden-Leitungen 131 verbinden (vierte Maske).
Da als Ätzmittel für eine IZO-Schicht ein Cr-Ätzmittel verwendet werden kann, werden die durch die Kontaktlöcher freigelegten Abschnitte des Metalls für den Daten-Draht und den Gate-Draht im Photoätzschritt zum Bilden der Pixel-Elektroden 190, der Hilfs-Gate-Kontaktflächen 95, der Hilfs-Daten-Kontaktflächen 97 und der Brücken 92 von der IZO-Schicht nicht korrodiert. Ein Beispiel für das Cr-Ätzmittel ist (HNO₃/(NH₄)₂Ce(NO₃)₆/H₂O). Die IZO-Schicht wird bei einer Temperatur vorzugsweise im Bereich einer Raumtemperatur von 200°C abgelagert, um den Kontaktwiderstand an den Kontakten zu minimieren. Ein bevorzugtes Beispiel eines Ziels für die IZO-Schicht schließt In₂O₃ und ZnO ein. Der Inhalt von ZnO liegt vorzugsweise in einem Bereich zwischen 15 atm% und 20 atm%.
Mittlerweile wird für den Vor-Erwärmungsprozess vor der Ablagerung der ITO-Schicht auf der IZO-Schicht vorzugsweise Stickstoffgas verwendet. Dies geschieht, um die Bildung von Metalloxiden auf Abschnitten der Metallschichten zu verhindern, die durch die Kontaktlöcher 181, 182, 183, 184, 185 und 186 freigelegt werden.
12 ist ein schematisches Diagramm der in den 2a und 4 gezeigten TFT-Matrix-Platten für eine LCD gemäß einer Ausführungsform der vorliegenden Erfindung.
Ein TFT T1, der mit einer Daten-Leitung 171 verbunden ist, schaltet an eine Pixel-Elektrode 190 gesendete Signale, während ein TFT T2, der mit einer Speicherelektroden-Leitung verbunden ist, die in eine DCE 176 eintretenden Signale schaltet. Die Pixel-Elektrode 190 und die DCE 176 werden kapazitiv gekoppelt. Für denselben Grauton gibt es keine Variation der Potentialdifferenz zwischen der DCE 176 und der Pixel-Elektrode 190. Daher wird die Stabilität der Bildqualität ungeachtet der Art der Inversion wie beispielsweise einer Leitungsinversion, Punktinversion oder dergleichen gewährleistet. Darüber hinaus gibt es den Vorteil, dass es keinen Anstieg der Last der Daten-Leitungen gibt.
13 ist ein Bildabbildung auf einer LCD gemäß einer Ausführungsform der vorliegenden Erfindung.
Wie in 13 gezeigt, zeigt eine LCD gemäß der vorliegenden Erfindung eine ausgezeichnete Bildqualität mit reduzier ten instabilen Texturen.
Obwohl hier zuvor bevorzugte Ausführungsformen der vorliegenden Erfindung detailliert beschrieben wurden, sollte deutlich verständlich sein, dass viele Variationen und/oder Modifikationen der hierin beigebrachten erfinderischen Grundkonzepte, die den Fachleuten auf dem Gebiet ersichtlich sein werden, dennoch in den Geist und den Schutzumfang der vorliegenden Erfindung, wie in den anliegenden Ansprüchen definiert, fallen.
Wie oben beschrieben, gibt es für denselben Grauton keine Variation der Potentialdifferenz zwischen der DCE 176 und der Pixel-Elektrode 190, indem sichergestellt wird, dass ein mit einer Daten-Leitung 171 verbundener TFT die an eine Pixel-Elektrode 190 gesendeten Signale schaltet, während ein mit einer Speicherelektroden-Leitung verbundener TFT Signale schaltet, die in eine DCE 176 eintreten, und indem die Pixel-Elektrode 190 und die DCE 176 kapazitiv gekoppelt werden. Daher wird die Stabilität der Bildqualität ungeachtet der Art der Inversion wie beispielsweise Leitungsinversion, Punktinversion oder dergleichen gewährleistet. Darüber hinaus gibt es den Vorteil, dass es keinen Anstieg der Last der Daten-Leitungen gibt.
Zusammenfassung
Eine Dünnfilmtransistor-Matrix-Platte wird bereitgestellt, die folgendes einschließt: einen auf einem Isoliersubstrat gebildeten Gate-Draht; einen auf dem Isoliersubstrat gebildeten Daten-Draht, der vom Gate-Draht isoliert ist und der den Gate-Draht schneidet; einen auf dem Isoliersubstrat gebildeten Speicherelektroden-Draht, der vom Daten-Draht isoliert ist und der den Daten-Draht schneidet; eine Vielzahl an Pixel-Elektroden, die auf den jeweiligen Pixel-Bereichen bereitgestellt sind, die durch die Schnitte des Gate-Drahts und des Daten-Drahts bestimmt werden, wobei jede Pixel-Elektrode einen Ausschnitt hat; eine Vielzahl an Richtung-Steuer-Elektroden, die auf den jeweiligen Pixel-Bereichen bereitgestellt sind, die durch die Schnitte des Gate-Drahts und des Daten-Drahts bestimmt werden; eine Vielzahl an ersten Dünnfilmtransistoren, die mit dem Gate-Draht, dem Daten-Draht und den Pixel-Elektroden verbunden sind; und eine Vielzahl an zweiten Dünnfilmtransistoren, die mit dem Gate-Draht, dem Speicherelektroden-Draht und den Richtung-Steuer-Elektroden verbunden sind.

Claims

Eine Dünnfilmtransistor-Matrix-Platte, die folgendes umfasst: ein Isoliersubstrat; eine Vielzahl an ersten Signalleitungen, die auf dem Isoliersubstrat gebildet sind; eine Vielzahl an zweiten Signalleitungen, die auf dem Isoliersubstrat gebildet sind, von den ersten Signalleitungen isoliert sind und die ersten Signalleitungen schneiden; eine Vielzahl an dritten Signalleitungen, die auf dem Isoliersubstrat gebildet sind, von den zweiten Signalleitungen isoliert sind und die zweiten Signalleitungen schneiden; eine Vielzahl an Pixel-Elektroden, die auf jeweiligen Pixel-Bereichen bereitgestellt sind, die durch die Schnitte der ersten und zweiten Signalleitungen bestimmt werden, wobei jede Pixel-Elektrode einen Ausschnitt hat; eine Vielzahl an Richtung-Steuer-Elektroden, die auf jeweiligen Pixel-Bereichen bereitgestellt sind, die durch die Schnitte der ersten und zweiten Signalleitungen bestimmt werden; eine Vielzahl an ersten Dünnfilmtransistoren, wobei jeder erste Dünnfilmtransistor mit einer der ersten Signalleitungen, einer der zweiten Signalleitungen und einer der Pixel-Elektroden verbunden ist; und eine Vielzahl an zweiten Dünnfilmtransistoren, wobei jeder zweite Dünnfilmtransistor mit einer der ersten Signalleitungen, einer der dritten Signalleitungen und einer der Richtung-Steuer-Elektroden verbunden ist.
Die Dünnfilmtransistor-Matrix-Platte nach Anspruch 1, worin einer der ersten Dünnfilmtransistor und einer der zweiten Dünnfilmtransistoren, die sich auf einem der Pixel-Bereiche befinden, mit einer relevanten Leitung der ersten Signalleitungen und einer vorherigen Leitung der ersten Signalleitungen verbunden sind.
Eine Dünnfilmtransistor-Matrix-Platte, die folgendes um fasst: ein Isoliersubstrat; einen auf dem Isoliersubstrat gebildeten Gate-Draht, der erste und zweite Gate-Elektroden und eine Vielzahl an Gate-Leitungen einschließt; einen auf dem Isoliersubstrat gebildeten Speicherelektroden-Draht, und der eine Vielzahl an Speicherelektroden-Leitungen und eine Vielzahl an Speicherelektroden einschließt; eine auf dem Gate-Draht und dem Speicherelektroden-Draht gebildete Gate-Isolierschicht; eine auf der Gate-Isolierschicht gebildete Halbleiterschicht; einen auf der Halbleiterschicht gebildeten Daten-Draht und einschließend eine Vielzahl an Daten-Leitungen, die die Gate-Leitungen schneiden, eine Vielzahl an mit den Daten-Leitungen verbundenen ersten Source-Elektroden, eine Vielzahl an ersten Drain-Elektroden, die in Bezug auf die ersten Gate-Elektroden den ersten Source-Elektroden gegenüberliegen, eine Vielzahl an zweiten Source-Elektroden, die elektrisch mit dem Speicherelektroden-Draht verbunden sind, und eine Vielzahl an zweiten Drain-Elektroden, die in Bezug auf die zweiten Gate-Elektroden den zweiten Source-Elektroden gegenüberliegen; eine mit der zweiten Drain-Elektrode verbundene Richtung-Steuer-Elektrode; eine auf dem Daten-Draht und der Richtung-Steuer-Elektrode gebildete Passivierungsschicht, und die eine Vielzahl an Kontaktlöchern hat; und eine auf der Passivierungsschicht gebildete Pixel-Elektrode, die eine Vielzahl an Ausschnitten hat und die durch die Kontaktlöcher elektrisch mit den ersten Drain-Elektroden verbunden ist.
Die Dünnfilmtransistor-Matrix-Platte nach Anspruch 3, worin die Richtung-Steuer-Elektrode die Ausschnitte der Pixel-Elektrode zumindest teilweise überlagert.
Die Dünnfilmtransistor-Matrix-Platte nach Anspruch 4, worin die Ausschnitte der Pixel-Elektrode eine Vielzahl an X-förmigen Ausschnitten und eine Vielzahl an geradlinigen Ausschnitten umfassen und die Richtung-Steuer-Elektrode die X-förmigen Ausschnitte überlagert.
Die Dünnfilmtransistor-Matrix-Platte nach Anspruch 4, worin die Halbleiterschicht eine Vielzahl an Datenabschnitten, die unter den Daten-Leitungen angeordnet sind, eine Vielzahl an ersten Kanalabschnitten, die unter den ersten Source-Elektroden und den ersten Drain-Elektroden angeordnet sind, und eine Vielzahl an zweiten Kanalabschnitten umfasst, die unter den zweiten Source-Elektroden und den zweiten Drain-Elektroden angeordnet sind.
Die Dünnfilmtransistor-Matrix-Platte nach Anspruch 3, die weiterhin eine Vielzahl an Kontaktgliedern umfasst, die auf der Passivierungsschicht gebildet sind und die zweiten Source-Elektroden und den Speicherelektroden-Draht durch Kontaktlöcher verbindet, die an der Passivierungsschicht und der Gate-Isolierschicht bereitgestellt sind.
Die Dünnfilmtransistor-Matrix-Platte nach Anspruch 4, worin die Richtung-Steuer-Elektrode im Wesentlichen dieselbe Schicht und dasselbe Material wie der Daten-Draht einschließt.
Eine Flüssigkristallanzeige, die folgendes umfasst: ein erstes Isoliersubstrat, eine Vielzahl an ersten Signalleitungen, die auf dem ersten Isoliersubstrat gebildet sind; eine Vielzahl an zweiten Signalleitungen, die auf dem ersten Isoliersubstrat gebildet sind, von den ersten Signalleitungen isoliert sind und die ersten Signalleitungen schneiden; eine Vielzahl an dritten Signalleitungen, die auf dem ersten Isoliersubstrat gebildet sind, von den zweiten Signalleitungen isoliert sind und die zweiten Signalleitungen schneiden; eine Vielzahl an Pixel-Elektroden, die auf jeweiligen Pixel-Bereichen bereitgestellt sind, die durch die Schnitte der ersten und zweiten Signalleitungen bestimmt werden, wobei jede Pixel-Elektrode einen Ausschnitt hat; eine Vielzahl an Richtung-Steuer-Elektroden, die auf jeweiligen Pixel-Bereichen bereitgestellt sind, die durch die Schnitte der ersten und zweiten Signalleitungen bestimmt werden; eine Vielzahl an Schaltelementen, wobei jedes erste Schaltelement mit einer der ersten Signalleitungen, einer der zweiten Signalleitungen und einer der Pixel-Elektroden verbunden ist; eine Vielzahl an zweiten Dünnfilmtransistoren, wobei jedes zweite Schaltelement mit einer der ersten Signalleitungen, einer der dritten Signalleitungen und einer der Richtung-Steuer-Elektroden verbunden ist; ein zweites Isoliersubstrat gegenüber dem ersten Isoliersubstrat; eine gemeinsame Elektrode, die auf dem zweiten Isoliersubstrat gebildet ist, und eine Flüssigkristallschicht, die zwischen dem ersten Isoliersubstrat und dem zweiten Isoliersubstrat liegt.
Die Flüssigkristallanzeige nach Anspruch 9, worin die dritten Signalleitungen mit einer Spannung versorgt werden, die an die gemeinsame Elektrode angelegt wird.
Die Flüssigkristallanzeige nach Anspruch 10, worin die Flüssigkristallschicht eine negative dielektrische Anisotropie hat und die Hauptachsen der Flüssigkristallmoleküle in der Flüssigkristallschicht senkrecht zum ersten und zweiten Substrat ausgerichtet sind.
Die Flüssigkristallanzeige nach Anspruch 10, worin die Flüssigkristallschicht eine positive dielektrische Anisotropie hat, und die Hauptachsen der Flüssigkristallmoleküle in der Flüssigkristallschicht parallel zum ersten und zweiten Substrat ausgerichtet sind.
Eine Dünnfilmtransistor-Matrix-Platte, die folgendes umfasst: ein Isoliersubstrat; einen auf dem Isoliersubstrat gebildeten Gate-Draht; einen auf dem Isoliersubstrat gebildeten Speicherelektroden-Draht; eine auf dem Gate-Draht und dem Speicherelektroden-Draht gebildete Gate-Isolierschicht; einen auf der Gate-Isolierschicht gebildeten Daten-Draht, der drei Schichten einschließt, und zwar eine amorphe Siliziumschicht, eine dotierte amorphe Siliziumschicht und eine Metallschicht; eine auf der Gate-Isolierschicht gebildete Richtung-Steuer-Elektrode, die drei Schichten einschließt, und zwar eine amorphe Siliziumschicht, eine dotierte amorphe Siliziumschicht und eine Metallschicht, und die elektrisch mit der zweiten Drain-Elektrode verbunden ist; eine auf dem Daten-Draht und der Richtung-Steuer-Elektrode gebildete Passivierungsschicht, die eine Vielzahl an Kontaktlöchern hat; und eine auf der Passivierungsschicht gebildete Pixel-Elektrode, die eine Vielzahl an Ausschnitten hat und elektrisch durch die Kontaktlöcher mit dem Daten-Draht verbunden ist.
Die Dünnfilmtransistor-Matrix-Platte nach Anspruch 13, worin der Gate-Draht erste und zweite Gate-Elektroden umfasst, der Daten-Draht erste und zweite Source-Elektroden und erste und zweite Drain-Elektroden umfasst, die Richtung-Steuer-Elektrode mit der zweiten Drain-Elektrode verbunden ist, die Pixel-Elektrode mit der ersten Drain-Elektrode verbunden ist und die zweite Source-Elektrode mit dem Speicherelektroden-Draht verbunden ist.
Die Dünnfilmtransistor-Matrix-Platte nach Anspruch 14, die weiterhin ein auf der Passivierungsschicht gebildetes Kontaktglied umfasst, das die zweite Source-Elektrode und den Speicherelektroden-Draht über ein an der Passivierungsschicht und der Gate-Isolierschicht bereitgestelltes Kontaktloch verbindet.
Ein Verfahren zum Herstellen einer Dünnfilmtransistor-Matrix-Platte, das folgendes umfasst: das Bilden eines Gate-Drahts und eines Speicherelektroden-Drahts; das Ablagern einer Gate-Isolierschicht, einer amorphen Siliziumschicht, einer Kontaktschicht und einer Metallschicht; die Mustererzeugung der Metallschicht, der Kontaktschicht und der Metallschicht zum Bilden eines Daten-Drahts, einer Richtung-Steuer-Elektrode und eines Kanalabschnitts eines Dünnfilmtransistors; das Bilden einer Passivierungsschicht auf dem Kanalabschnitt; und das Bilden einer Pixel-Elektrode und eines Verbindungsabschnitts auf der Passivierungsschicht.