CN100365492C - 多区域液晶显示器及其薄膜晶体管基片 - Google Patents

多区域液晶显示器及其薄膜晶体管基片 Download PDF

Info

Publication number
CN100365492C
CN100365492C CNB028287991A CN02828799A CN100365492C CN 100365492 C CN100365492 C CN 100365492C CN B028287991 A CNB028287991 A CN B028287991A CN 02828799 A CN02828799 A CN 02828799A CN 100365492 C CN100365492 C CN 100365492C
Authority
CN
China
Prior art keywords
electrode
layer
signal lines
thin film
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028287991A
Other languages
English (en)
Other versions
CN1625717A (zh
Inventor
申暻周
金熙燮
洪性奎
李白云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1625717A publication Critical patent/CN1625717A/zh
Application granted granted Critical
Publication of CN100365492C publication Critical patent/CN100365492C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种薄膜晶体管阵列面板，其包括栅极布线，在绝缘基片上形成；数据布线，在绝缘基片上形成、与栅极布线绝缘、且与栅极布线交叉；存储电极布线，在绝缘基片上形成，与数据布线绝缘、且与数据布线交叉；多个像素电极，设置在通过栅极布线和数据布线的交叉限定的相应像素区域上，各像素电极具有切口部；多个方向控制电极，设置在通过栅极布线和数据布线的交叉限定的相应像素区域上；多个第一薄膜晶体管，与栅极布线、数据布线、及像素电极连接；以及多个第二薄膜晶体管，与栅极布线、存储电极布线、及方向控制电极连接。

Description

多区域液晶显示器及其薄膜晶体管基片
技术领域
本发明涉及一种液晶显示器，特别是涉及一种具有包含用于宽视角的多个区域的像素区域的垂直排列的液晶显示器。
背景技术
典型的液晶显示器(LCD)包括设置有共同电极和滤色器阵列的上部面板、设置有多个薄膜晶体管(TFTs)和多个像素电极的下部面板、以及被置于其间的液晶层。向像素电极和共同电极施加电压且其间的电压差引起电场。电场的变化改变了液晶层中液晶分子的取向和通过液晶层的光的透射比。结果，液晶显示器通过调节像素电极和共同电极之间的电压差显示所需要的图像。
液晶显示器具有其窄视角的主要缺点，并且已经开发出几种用于扩大视角的技术。在这些技术中，对上部面板和下部面板垂直取向液晶分子且在像素电极和与其相对的共同电极上形成多个切口部或突出部是最有前途的方法。
设置在像素电极和共同电极上的切口部通过产生边缘场以调整液晶分子的倾角方向使视角扩大。
设置在像素电极和共同电极上的突出部使电场失真以调整液晶分子的倾角方向。
还可以通过在下部面板的像素电极上设置切口部并在上部面板的共同电极上设置突出部获得用于调整液晶分子的倾角方向以形成多个区域的边缘场。
在这些用于扩大视角的技术中，设置切口部的方法存在的问题是，需要额外掩模以用于对共同电极制作布线图案，需要涂层以用于防止在液晶材料上滤色器的染料的影响，以及在制作布线图案的电极的边缘附近产生严重的向错。而且，设置突出部的方法存在的问题是，由于其需要用于形成突出部的额外工序或工序的改进，因而制造方法复杂。而且，由于突出部和开口部造成开口率降低。
发明内容
本发明目的是提供一种通过简单工序制造且确保稳定的多区域的液晶显示器。
可以通过设置用于像素电极的像素薄膜晶体管和用于方向控制电极的方向控制电极薄膜晶体管实现这些及其它目的。像素薄膜晶体管传送来自数据线的信号，而方向控制电极薄膜晶体管传送来自存储电极布线的信号。
提供了一种薄膜晶体管阵列面板，其包括：绝缘基片；多条第一信号线，在绝缘基片上形成；多条第二信号线，在绝缘基片上形成、与第一信号线绝缘、且与第一信号线交叉；多条第三信号线，在绝缘基片上形成、与第二信号线绝缘、且与第二信号线交叉；多个像素电极，设置在通过第一信号线和第二信号线的交叉限定的相应像素区域上，各像素电极具有切口部；多个方向控制电极，设置在通过第一信号线和第二信号线的交叉限定的相应像素区域上；多个第一薄膜晶体管，各第一薄膜晶体管与第一信号线之一、第二信号线之一、及像素电极之一连接；以及多个第二薄膜晶体管，各第二薄膜晶体管与第一信号线之一、第三信号线之一、及方向控制电极之一连接。
优选地，将位于像素区域之一的第一薄膜晶体管之一和第二薄膜晶体管之一与第一信号线中之一和第一信号线中的前一条连接。
提供了一种薄膜晶体管阵列面板，其包括：绝缘基片；栅极布线，在绝缘基片上形成并包括第一栅极及第二栅极和多条栅极线；存储电极布线，在绝缘基片上形成并包括多个存储电极线和多个存储电极；栅极绝缘层，在栅极布线及存储电极布线上形成；半导体层，在栅极绝缘层上形成；数据布线，在半导体层上形成，且包含与栅极线交叉的多条数据线、与数据线连接的多个第一源极、相对于第一栅极与第一源极面对的多个第一漏极、与存储电极布线电连接的多个第二源极、及相对于第二栅极与第二源极面对的多个第二漏极；方向控制电极，与第二漏极连接；钝化层，在数据布线及方向控制电极上形成并具有多个接触孔；以及像素电极，在钝化层上形成，具有多个切口部，并通过接触孔与第一漏极电连接。
方向控制电极至少一部分与像素电极的切口部重叠。像素电极切口部可以包括多个X型切口部和多个直线性切口部，并且方向控制电极与X型切口部重叠。优选地，半导体层包括在数据线下部设置的多个数据部、在第一源极与第一漏极下部设置的多个第一通道部、及在第二源极及第二漏极下部设置的多个第二通道部。该薄膜晶体管阵列面板还可以包括在钝化层上形成并且通过设置在钝化层和栅极绝缘层上的接触孔与第二源极和存储电极布线连接的多个连接件。方向控制电极与数据布线在同一层上由同一物质形成。
提供了一种液晶显示器，其包括：第一绝缘基片；多条第一信号线，在第一绝缘基片上形成；多条第二信号线，在第一绝缘基片上形成、与第一信号线绝缘、且与第一信号线交叉；多条第三信号线，在第一绝缘基片上形成、与第二信号线绝缘、且与第二信号线交叉；多个像素电极，设置在通过第一信号线和第二信号线的交叉限定的相应像素区域上，各像素电极具有切口部；多个方向控制电极，设置在通过第一信号线和第二信号线的交叉限定的相应像素区域上；多个第一开关元件，各第一开关元件与第一信号线之一、第二信号线之一、及像素电极之一连接；多个第二开关元件，各第二开关元件与第一信号线之一、第三信号线之一、及方向控制电极连接；第二绝缘基片，与第一绝缘基片面对；共同电极，在第二绝缘基片上形成；以及液晶层，置于第一绝缘基片与第二绝缘基片之间。
优选地，将要施于共同电极的电压提供给第三信号线。液晶层具有负性介电各向异性且在液晶层中液晶分子的长轴垂直于第一及第二基片取向。另外，液晶层具有正性介电各向异性且在液晶层中液晶分子的长轴平行于第一及第二基片取向。
提供了一种薄膜晶体管阵列面板，其包括：绝缘基片；栅极布线，在绝缘基片上形成；存储电极布线，在绝缘基片上形成；栅极绝缘层，在栅极布线及存储电极布线上形成；数据布线，在栅极绝缘基片上形成且包含三层，即非晶硅层、掺杂的非晶硅层、及金属层；方向控制电极，在栅极绝缘基片上形成，包含三层，即非晶硅层、掺杂的非晶硅层、及金属层，并与第二漏极电连接；钝化层，在数据布线及方向控制电极上形成，并具有多个接触孔；以及像素电极，在钝化层上形成并具有多个切口部，通过接触孔与数据布线电连接。
优选的是栅极布线包括第一及第二栅极，数据布线包括第一及第二源极和第一及第二漏极，方向控制电极与第二漏极连接，像素电极与第一漏极连接，而第二源极与存储电极布线连接。该薄膜晶体管阵列面板还可以包括在钝化层上形成且通过设置在钝化层和栅极绝缘层上的接触孔与第二源极和存储电极布线连接的连接件。
提供了一种制造薄膜晶体管阵列面板的方法，其包括以下工序：形成栅极布线及存储布线；沉积栅极绝缘层、非晶硅层、接触层、及金属层；对金属层、接触层、及金属层制作布线图案，以形成数据布线、方向控制电极、及薄膜晶体管的通道部；在通道部上形成钝化层；以及在钝化层上形成像素电极及连接部。
附图说明
图1是根据本发明实施例的液晶显示器的等效电路图；
图2A是根据本发明第一实施例的用于液晶显示器的薄膜晶体管阵列面板布局图；
图2B与图2C是分别沿着图2A的IIb-IIb′线和IIc-IIc′线的薄膜晶体管阵列面板截面图；
图3A至图3D是按顺序示出了制造根据本发明第一实施例的用于液晶显示器的薄膜晶体管阵列面板过程的截面图；
图4是根据本发明第二实施例的用于液晶显示器的薄膜晶体管阵列面板布局图；
图5是沿着图4的V-V′线及V′-V″线的薄膜晶体管阵列面板截面图；
图6A至图11B是按顺序示出了制造根据本发明第二实施例的用于液晶显示器的薄膜晶体管阵列面板过程的布局图或截面图；
图12是根据本发明第一和第二实施例的用于液晶显示器的薄膜晶体管阵列面板的示意图；以及
图13是根据本发明实施例的液晶显示器上的图像。
具体实施方式
为了使本领域技术人员能够实施本发明，现参照附图详细说明本发明的优选实施例。然而，本发明可表现为不同形式，它不局限于在此说明的实施例。
在附图中，为了更明确显示各层、各区域，扩大显示了其厚度。在全部实施方式中类似部分用了同一个图标。层、膜、区域、板等的一部分在其他部分“上”时不仅包括“在其上”，还包括在它们中间有其它部分的情况。相反，某个部分“在其上”时就意味着中间没有其它部分。
下面，将参照附图详细描述根据本发明实施例的液晶显示器。
图1是根据本发明实施例的液晶显示器的等效电路图。
根据本发明实施例的液晶显示器包括薄膜晶体管阵列面板、与该薄膜晶体管阵列面板面对的滤色器、及介于其间的液晶层。薄膜晶体管基片设置有多条栅极线和彼此交叉以限定多个像素区域的多条数据线，以及平行于栅极线延伸的多个存储电极线。栅极线传送扫描信号，而数据线传送图像信号。将共同电压Vcom施于存储电极线。各像素区域设置有用于像素电极的像素TFT和用于方向控制电极(“DCE”)的方向控制电极TFT DCETFT。像素TFT包含与栅极线之一连接的栅极、与数据线之一连接的源极、以及与多个像素电极之一连接的漏极，而DCE TFT包含与前一条栅极线连接的栅极、与存储电极线之一连接的源极、以及与多个方向控制电极之一连接的漏极。
将方向控制电极(DCE)和像素电极进行电容性耦合，并将它们之间的电容器或其电容表示为CDP。设置在滤色器阵列面板上的像素电极和共同电极形成液晶电容器，并将液晶电容器或其电容表示为CLC。与存储电极线之一连接的像素电极和存储电极形成存储电容器，并将存储电容器或其电容表示为CST。
虽然在电路图上未示出，但是根据本发明实施例的像素电极具有与方向控制电极重叠的开口部，以便通过该开口部流出由方向控制电极引起的电场。通过开口部流出的电场使液晶分子具有预倾角(pretilt angle)。预倾角的液晶分子被快速地排列，而无需基于由于像素电极而施加的电场沿着规定方向分散。
为了利用由DCE产生的电场获得预倾角液晶分子，相对于共同电极电位的DCE电位(以下称为“方向控制电极电压”)大于相对于共同电极电位的像素电极电位(以下称为“像素电极电压”)规定值。在向DCE施加施于存储电极线的电位后，根据本发明实施例的液晶显示器通过隔离DCE容易满足这种要求。下面说明其原因。
说明具有负电位的给定像素电极更新(refresh)为正电位的瞬间。在更新前应该用负电位(负电势)充电像素，向前端栅极施加栅极接通(gate-on)信号时，接通方向控制电极薄膜晶体管(DCETFT)，以比像素电位高的电位充电方向控制电极。这时，因为像素电极与方向控制电极组成电容性耦合，因此也随之充电。在这种情况下，方向控制电极和像素电极之间的电容器CDP与像素电极和共同电极之间的电容器CLC处于串联状态。因为像素电极具有负电位，通过方向控制薄膜晶体管(DCE TFT)进行串联充电时，其具有比方向控制电极低的电位。即，VDCE＞Vp。充电后，若关闭方向控制电极薄膜晶体管(DCE TFT)，方向控制电极处于浮动状态。因此，不管像素电极带来如何变化，方向控制电极始终维持比像素电极高的电位状态。即，接通像素电极薄膜晶体管，用正电荷充电像素电极，当电位上升时，方向控制电极的电位与像素电极保持一定的电位差并同时上升。
利用电路关系式说明如下。
电路内电容器两端的电压为：
V c = V o + 1 C ∫ o t id ( t ) - - - ( 1 )
浮动电极等效于与具有无穷大电阻(R＝∞)的电阻器连接的电极。因此，i＝0和V_c＝V_0，即，维持电容器两端的初始电压。换而言之，浮动电极电位随着施于其它电极上的电位上升或下降。
相反，当更新为负电位时，方向控制电极始终维持比像素电极小规定值的电位。
根据本发明的实施例，连接DCE TFT和存储电极线，使共同电压能够施加于方向控制电极。因此，不管在下一帧中向像素电极施加什么电位极性，两个电极电位始终以同一个极性上升或下降。结果，本发明不受线转换或点转换等驱动方式的限制，可以适用于任何转换方式。
就同一灰度而言，与前后帧的灰度无关，方向控制电极与像素电极之间无电位差的变化，从而确保画质的稳定性。
DCE TFT未与数据线连接，因此可以防止由方向控制电极引起的数据线负荷的增加。
下面，利用图2A至图2C更详细说明本发明的实施例。
图2A是根据本发明第一实施例的用于液晶显示器的薄膜晶体管阵列面板布局图，而图2B与图2C是分别沿着图2A的IIb-IIb′线和IIc-IIc′线的薄膜晶体管阵列面板截面图。
根据本发明第一实施例的液晶显示器包括下部面板、与下部面板面对的上部面板、及置于下部面板和上部面板之间的垂直(或向同地)取向的液晶层。
下面更详细地说明下部面板。
在绝缘基片110上形成多条栅极线121，在其上形成多条数据线171。栅极线121与数据线171相互绝缘且彼此交叉以限定多个像素区域。
各像素区域设置有像素薄膜晶体管、方向控制电极薄膜晶体管、薄膜晶体管、和像素电极。像素薄膜晶体管具有三个端子，即第一栅极123a、第一源极173a、及第一漏极175a，而方向控制电极薄膜晶体管像素三个端子，即第二栅极123b、第二源极173b、及第二漏极175b。像素薄膜晶体管用于开关传送给像素电极190的信号，而方向控制电极薄膜晶体管用于开关进入方向控制电极176的信号。像素电极薄膜晶体管的栅极123a、源极173a及漏极175a分别连接于有关像素端的栅极线121、数据线171及像素电极190。方向控制电极薄膜晶体管的栅极123b、源极173b及漏极175b分别连接于前端栅极线121、有关像素端的存储电极线131及方向控制电极176。方向控制电极176接收为了控制液晶分子预倾角(pre-tilt)的方向控制电压，在其与共同电极270之间形成方向控制电场。方向控制电极176形成于形成数据线171的工序中。
将下部面板的多层结构进行详细说明。
在绝缘基片110上横向形成多条栅极线121，且多个第一及第二栅极123a、123b与栅极线121连接。而且，在绝缘基片110上形成多条存储电极线131和多套第一至第四存储电极133a-133d。存储电极线131纵向延伸，第一及第二存储电极133a、133b从存储电极线131基本纵向延伸。第三及第四存储电极133c、133d基本横向形成，并连接第一存储电极133a与第二存储电极133b。
优选地，栅极布线121、123a、123b及存储电极布线131、133a、133b、133c、133d由铝、铝合金、铬、铬合金、钼、或钼合金组成。并根据需要由物理化学特性良好的Cr或Mo合金等组成的第一层和由电阻小的Al或Ag合金等组成的第二层的双重层形成。
在栅极布线121、123a、123b及存储电极布线131、133a-133d上形成栅极绝缘层140。
在栅极绝缘层140上形成优选由非晶硅组成的半导体层151a、151b、153、155。半导体层151a、151b、153、155包含形成薄膜晶体管通道的第一及第二通道部半导体层151a、151b和位于数据线171下方的多个数据线半导体层153及在方向控制电极176和存储电极133c、133d交叉的部分满足该金属布线之间绝缘的交叉部半导体层155。
在半导体层151a、151b、153、155上分别形成优选由硅化物或重掺杂n型杂质的n+氢化非晶硅物质组成的欧姆接触层161、163a、163b、165a、165b。
在欧姆接触层161、163a、163b、165a、165b及栅极绝缘层140上形成数据布线171、173a、173b、175a、175b。数据布线171、173a、173b、175a、175b包括纵向形成并与栅极线121交叉限定像素的数据线171、数据线171分支的延伸到接触层163a上部的第一源极173a、与第一源极173a分离，且对于第一栅极123a形成于第一源极173a的对面欧姆接触层165a上部的第一漏极175a、在第二栅极123b上部面对的欧姆接触层163b、165b上形成的第二源极173b及第二漏极175b、与数据线171的一端连接，并从外部接收图像信号的数据衬垫(未示出)。
在栅极线121与数据线171交叉形成的像素区域内形成连接多个X型组成的方向控制电极176。这时，方向控制电极176与第二漏极175b连接。数据布线171、173a、173b、175a、175b及方向控制电极176由铝或铝合金、铬或铬合金、钼或钼合金组成，并且，优选地，根据需要由物理化学特性良好的Cr或Mo合金等组成的第一层和由电阻小的Al或Ag合金等组成的第二层的双重层形成。
优选地，在数据布线171、173a、173b、175a、175b上形成由氮化硅或有机绝缘层组成的钝化层180。
在钝化层180上形成露出第一漏极的接触孔181、经过栅极绝缘层140形成，并露出存储电极线131的接触孔182、露出第二源极173b的接触孔183、露出数据衬垫的接触孔(未示出)、经过栅极绝缘层140上，并露出栅极衬垫的接触孔(未示出)。这时，露出衬垫的接触孔由多角形或圆形等多种形状形成。优选地，接触孔的面积等于或大于0.5mm×15μm且不大于2mm×60μm。
在钝化层180上形成通过接触孔181与第一漏极175a连接，并具有多个X型切口部191和直线型切口部192的像素电极190。多个X型切口部191与方向控制电极176的X型部分重叠，直线切口部192与第三及第四存储电极133c、133d重叠。方向控制电极176不仅与切口部191重叠，还与像素电极190的切口部191边缘部分较宽地重叠，在其与像素电极190之间形成具有规定电容的电容器。
在钝化层上形成通过接触孔182、183连接存储电极线131与第二源极173b的多个电桥92。而且，在钝化层180上形成通过接触孔分别与栅极衬垫及数据衬垫连接的辅助栅极衬垫(未示出)及辅助数据衬垫(未示出)。像素电极190、电桥92、辅助栅极衬垫、及数据衬垫优选由氧化铟锌(“IZO”)组成。像素电极190、电桥92及辅助衬垫也可以由氧化铟锡(“ITO”)形成。
如上所述，像素电极190具有为了将像素区域分割成多个区域的切口部191、192，其中第一切口部191与方向控制电极176重叠，第二切口部192与存储电极133c、133d重叠。即，排列方向控制电极176与第一切口部191，使从上方看液晶显示器时方向控制电极176通过第一切口部191露出。而且，在存储电极线131与方向控制电极176之间连接方向控制电极薄膜晶体管，在像素电极线171与像素电极190之间连接像素电极薄膜晶体管，并使像素电极190和方向控制电极176形成电容性耦合。
根据本发明的另一实施例，方向控制电极176可以在与栅极布线121、123a、123b相同的层上形成。而且，除去方向控制电极176上部的钝化层180，以形成多个开口部。
下面更详细地说明上部基片210。
优选地，在由玻璃等透明绝缘物质组成的上部基片210的下面形成为了防止光泄漏的黑阵220和由红、绿、蓝滤色器230及ITO或IZO等透明导电物质组成的共同电极270。
在不存在电场的情况下，将包含在液晶层3中的多个液晶分子进行排列，以便它们的方向垂直于下部基片110和上部基片210。液晶层3具有负介电各向异性。
将下部基片110和上部基片210进行整列，使像素电极190与滤色器230精确地匹配且重叠。就这样，像素区域通过切口部191、192分割成多个区域。在各区域中的液晶层3的排列通过方向控制电极176进行稳定。
该实施例说明液晶分子层3具有负介电各向异性和相对于基片110、210的向同取向。然而，液晶分子层3可以具有正介电各向异性和相对于基片110、210的均匀取向。
将制造具有上述结构的液晶显示器的薄膜晶体管阵列面板的方法进行详细描述。
图3A至图3D是按顺序示出了制造根据本发明第一实施例的用于液晶显示器的薄膜晶体管阵列面板过程的截面图。
首先，如图3A所示，优选地，用溅射等方法沉积金属等导电体层，用利用掩模的第一光学蚀刻工序进行干蚀刻或湿蚀刻，在基片110上形成包括栅极线121、栅极衬垫(未示出)及栅极123的栅极布线和包括存储电极线131及存储电极133a、133b、133c、133d的存储电极布线。
其次，如图3B所示，利用化学汽相淀积法分别以1,500-5,000、500-2,000、300-600的厚度连续沉积栅极绝缘层140、氢化非晶硅层及掺杂的非晶硅层。用利用掩模的光学蚀刻工序依次制作非晶硅层和掺杂的非晶硅层的布线图案，形成非晶硅层151a、151b、153和欧姆接触层160a、160b、161。
接着，如图3C所示，用溅射等方法以1,500-3,000厚度沉积金属等导电体层，然后用利用掩模的光学蚀刻工序制作布线图案，形成包括数据线171、源极173a和173b、漏极175a和175b、及数据衬垫(未示出)的数据布线和方向控制电极176。
接着，对未被源极173a、173b和漏极175a、175b遮挡的欧姆接触层160a、160b进行蚀刻，露出173a、173b和漏极175a、175b之间的半导体层151，形成向两侧分离的欧姆接触层163a、163b、165a、165b。
如图3D所示，涂布具有低介电常数(电容率)且平坦化特性良好的有机绝缘物质或用化学汽相淀积法沉积具有4.0以下低介电常数的SiOF或SiOC低介电常数绝缘物质并形成钝化层180，用利用掩模的光学蚀刻工序将与栅极绝缘层140一起制作布线图案并形成接触孔181、182、183。
最后，如图2A所示，以400-500的厚度沉积ITO或IZO层，用利用光学蚀刻工序进行蚀刻，形成像素电极190、电桥92、辅助栅极衬垫(未示出)及辅助数据衬垫(未示出)。
这种方法不仅可以适用于利用5枚掩模的制造方法，还同样适用于利用4枚掩模的用于液晶显示器的薄膜晶体管基片的制造方法。对此参照附图进行详细说明。
图4是根据本发明第二实施例的用于液晶显示器的薄膜晶体管阵列面板布局图，而图5是沿着图4的V-V′线及V′-V″线的薄膜晶体管阵列面板截面图。
根据第二实施例的用于液晶显示器的薄膜晶体管阵列面板是利用4枚掩模工序制造，相对于利用5枚掩模工序制造的薄膜晶体管阵列面板有以下特征。
在包括数据线171、源极173a和173b、漏极175a和175b、及数据衬垫179的数据布线和方向控制电极176的下部用与之相同图案形成接触层161、163a、163b、165a、165b、168。除了第一及第二源极173a、173b和第一及第二漏极175a、175b之间连接的通道部之外，非晶硅层151a、151b、153、158也具有与数据布线及方向控制电极176相同的图案。其它结构与利用5枚掩模工序的薄膜晶体管阵列面板相同。
在图4中与栅极衬垫125、存储衬垫135及数据衬垫179一起示出了辅助栅极衬垫95、辅助存储衬垫99及辅助数据衬垫97。
下面说明薄膜晶体管阵列面板的制造方法。
图6A至图11B是按顺序示出了制造根据本发明第二实施例的用于液晶显示器的薄膜晶体管阵列面板过程的布局图和截面图。
首先，如图6A及6B所示，与第一实施例一样，沉积Al或Ag合金等并进行光学蚀刻，形成包括栅极线121、栅极衬垫125、栅极电极123的栅极布线和存储电极布线131、133a、133b、133e、133d。(第一掩模)
如图7所示，分别以1,500-5,000、500-2,000、300-600的厚度利用化学汽相淀积法连续沉积由氮化硅组成的栅极绝缘层140、非晶硅层150、接触层160。接着用溅射等方法沉积优选由Al、Ag或它们的合金等金属组成的导电体层，在其上以1-2微米厚度涂布感光层PR。
然后，通过掩模向感光层PR照射光并进行显像，形成如图8A及8B所示的感光层图案PR1、PR2。这时，感光层图案PR1、PR2中薄膜晶体管通道部C，即位于源极173与漏极175之间的第二部分比数据布线部A厚度薄，即比位于要形成数据布线的部分的第一部分PR1厚度薄，并除去所有其它部分B的感光层。这时，剩余通道部C的感光层PR2的厚度与剩余数据布线部A的感光层PR1的厚度比随着后述的蚀刻工序的工序条件而不同，且优选地，第二部分PR2的厚度在第一部分PR1厚度的1/2以下，例如4,000以下。
(第二掩模)
随着位置的不同改变感光层厚度的方法有许多种。为了调整C区域的光透射比，在掩模上设置狭缝图案、晶格图案、或半透明层。
优选地，狭缝之间的宽度或狭缝之间的间隙小于曝光时使用的曝光机的分解力(分辨率)。当利用半透明层时，制作掩模时为了调整透射比，利用具有其它透射比的薄膜或利用厚度不同的薄膜。
若通过感光层照射光，在直接露出于在光的部分中聚合物被完全分解，而在形成狭缝图案或半透明层的部分中因为光线的照射量少，聚合物未被完全分解，在遮挡遮光层的部分中聚合物几乎不分解。接着若显像感光层，只剩下聚合物未被分解的部分，在光线照射少的中央部分剩余比光线完全没有照射到的部分薄的感光层。这时，若延长曝光时间，可以分解所有分子，因此应防止出现该现象。
利用由可以回流的物质组成的感光层，分为光可以完全透射的部分和光完全不能透射的部分的普通掩模进行曝光后，进行显像回流，使感光层的一部分向不残留感光层的部分流，以形成厚度如此薄的感光层PR2。
然后，进行对感光层图案PR1和PR2及其下部的层，即导电体层170、接触层160及半导体层150的蚀刻。这时，在数据区域A原本不动地残留下数据布线及其下部的层，而在通道部C只留下半导体层，其它部分B中应该除去上面的三个层150、160、170，并露出栅极绝缘层140。
首先，如图9所示，除去其它部分B中露出的导电体层170，露出其下部的中间层160。在该过程中干蚀刻或湿蚀刻都可以使用，这时在蚀刻导电体层170、几乎不蚀刻感光层图案PR1、PR2的条件下进行。然而，进行干蚀刻时，很难找到只蚀刻导电体层170不蚀刻感光层PR1、PR2的条件，因此也可以在同时蚀刻感光层PR1、PR2的条件下进行。使第二部分的厚度比湿蚀刻时的厚度厚，防止在该过程中发生除去第二部分PR2露出下部导电体层170的情况。
结果，如图9所示，只留下通道部C及数据区域A的导电体层171、170a、170b和方向控制电极176，都除去其它部分B的导电体层，露出其下部接触层160。这时，剩下的数据布线导电体图案171、170a、170b除了源极及漏极173a、173b、175a、175b未分离且连接的情况之外，就与数据布线171、173a、173b、175a、175b、179形状相同。而且，使用干蚀刻时也以一定程度厚度蚀刻感光层图案PR1、PR2。
接着，如图9所示，用干蚀刻方法与第二部分PR2一起同时除去其它部分B露出的接触层160及其下部的非晶硅层150。同时进行对感光层图案PR1、PR2和接触层160及半导体层150(半导体层和中间层几乎没有蚀刻选择性)的蚀刻，且栅极绝缘层140在未进行蚀刻的条件下进行。优选地，以对感光层图案PR1、PR2和半导体层150的蚀刻比几乎相同的条件下进行蚀刻。例如，若使用SF6和HCl的混合气体或SF6或O2的混合气体，可以几乎相同的厚度蚀刻两个层。当对感光层图案PR1、PR2和半导体层150的蚀刻比相同时，第二部分PR2的厚度等于半导体层150和中间层160的厚度之和或比它小。
因此，如图10所示，除去通道部C的第二部分PR2露出源极/漏极导电体图案170a、170b，且除去其它部分B的接触层160及非晶硅层150，露出其下部的栅极绝缘层140。另外，也蚀刻数据布线部A的第一部分PR1，所以其厚度变薄。而且，在此工序中完成非晶硅层图案151a、151b、153、158。在非晶硅层图案151a、151b、153、158上形成接触层161、160a、160b、168。
接着，通过抛光除去在通道部C的源极/漏极导电体图案170a、170b的通道部C表面剩余的感光层残渣。
接着，如图11A及11B所示，进行蚀刻除去通道部C的源极/漏极导电体图案170a、170b及其下部的源极/漏极接触层图案160a、160b。这时，可以只用干蚀刻对源极/漏极导电体图案170a、170b和接触层图案160a、160b进行蚀刻，而且只用湿蚀刻对源极/漏极导电体图案170a、170b进行蚀刻、只用干蚀刻对接触层图案160a、160b进行蚀刻。属于前者时，优选地，在源极/漏极导电体图案170a、170b和接触层160a、160b蚀刻选择比大的条件下进行蚀刻，这是因为蚀刻选择比不大时，很难找到蚀刻终点，所以不容易调整通道部C上剩余的半导体图案151a、151b厚度。交替进行湿蚀刻和干蚀刻时，进行湿蚀刻的源极/漏极导电体图案170a、170b的侧面被蚀刻，但进行干蚀刻的接触层图案160a、160b几乎未被蚀刻，因此形成阶梯形状。蚀刻接触层160a、160b及半导体图案151a、151b时，蚀刻气体可以使用CF4和HCl的混合气体或CF4和O2的混合气体，若使用CF4和O2可以剩下均匀厚度的半导体图案151a、151b。这时，除去半导体图案151a、151b的一部分并其厚度变小，且以某一程度的厚度蚀刻感光层图案的第一部分PR1。这时的蚀刻应该在不蚀刻栅极绝缘层140的条件下进行，优选地，感光层图案的厚度厚，使不发生第一部分PR1被蚀刻时露出其下部的数据布线171、173a、173b、175a、175b、179及方向控制电极176。
因此，分离源极173a、173b和漏极175a、175b，完成数据布线171、173a、173b、175a、175b、179和其下部的接触层图案161、163a、163b、165a、165b。
最后，除去留在数据布线部A的感光层第一部分PR1。然而，第一部分PR1的除去可以在除去通道部C源极/漏极导电体图案170a、170b后蚀刻其下部的接触层图案160a、160b之前进行。
如上所述，可以交替进行湿蚀刻和干蚀刻或只使用干蚀刻。属于后者时，因为只使用一种蚀刻，所以工序比较简单，但很难找到恰当的蚀刻条件。相反，属于前者时比较容易找到蚀刻条件，但工序比后者复杂。
接着，如图4及图5所示，通过化学汽相淀积(CVD)法生长或沉积a-Si:C:O层或a-Si:O:F层或沉积氮化硅等无机绝缘物质或涂布丙烯酸系物质等有机绝缘物质形成钝化层180。这时，当a-Si:C:O层时，将气态的SiH(CH3)3、SiO2(CH3)4、(SiH)4O4(CH3)4、Si(C2H5O)4等用于基本源，混合N2O或O2等氧化剂和Ar或He等混合气体进行沉积。而且，当a-Si:O:F层时，利用流动包含SiH4、SiF4等的混合气体或添加O2的气体进行沉积。可加入CF4用作氟的辅助源。
如图4及图5所示，与栅极绝缘层140一起光学蚀刻钝化层180，形成分别露出第一漏极175a、第二源极173b、存储电极线131、栅极衬垫125、存储衬垫135及数据衬垫179的接触孔181、182、183、184、185、186。优选地，露出衬垫125、179、135的接触孔184、185、186的面积等于或大于0.5mm×15μm且不大于2mm×60μm。(第三掩模)
最后，以1500-500的厚度沉积ITO层或IZO层，并光学蚀刻形成与栅极175连接的像素电极190、与栅极衬垫125连接的辅助栅极衬垫95、与数据衬垫179连接的辅助数据衬垫97及第二源极173b和存储电极线131连接的电桥92。(第四掩模)
用IZO形成像素电极190、辅助栅极衬垫95、辅助数据衬垫97、及电桥92时可以使用铬蚀刻液，因此可以防止在形成它们的光学蚀刻过程中通过接触孔露出的数据布线或栅极布线金属的腐蚀。这种铬蚀刻液有(HNO3/(NH4)2Ce(NO3)6/H2O)等。优选地，为了使接触部的接触电阻变得最小，在室温至200℃的范围内沉积IZO层。用于IZO层的目标的优选实例包括In2O3及ZnO。优选地，ZnO的原子百分含量在15-20％范围内。
另外，优选地，在沉积ITO层或IZO层之前的预热工序中使用氮气。这是为了防止在通过接触孔181、182、183、184、185、186露出的金属层的上部形成金属氧化物层。
图12是根据本发明第一和第二实施例的用于液晶显示器的薄膜晶体管阵列面板的示意图。
与数据线171连接的薄膜晶体管T1开关传送到像素电极190的信号，而与存储电极线连接的薄膜晶体管T2开关进入控制方向控制电极176的信号。将像素电极190和方向控制电极176进行电容性耦合。就同一灰度而言，不存在方向控制电极176和像素电极190之间电位差的变化。因此，确保图像质量的稳定性，与诸如线转换驱动、点转换驱动等这样的转换类型无关。而且，具有不增加数据线负荷的优点。
图13是根据本发明实施例的液晶显示器上的图像。
如图13所示，根据本发明的液晶显示器显示极佳的图像质量，同时减少了不稳定的结构。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
如上所述，就同一灰度而言，不存在方向控制电极176和像素电极190之间电位差的变化，其使与数据线171连接的薄膜晶体管开关传送到像素电极190的信号，而与存储电极线连接的薄膜晶体管开关进入控制方向控制电极176的信号，并且将像素电极190和方向控制电极176进行电容性耦合。因此，确保图像质量的稳定性，与诸如线转换驱动、点转换驱动等这样的转换类型无关。而且，具有不增加数据线负荷的优点。

Claims (15)

1.一种薄膜晶体管阵列面板，包括：
绝缘基片；
多条第一信号线，在所述绝缘基片上形成；
多条第二信号线，在所述绝缘基片上形成、与所述第一信号线绝缘、且与所述第一信号线交叉；
多条第三信号线，在所述绝缘基片上形成、与所述第二信号线绝缘、且与所述第二信号线交叉；
多个像素电极，设置在通过所述第一信号线和所述第二信号线的交叉限定的相应像素区域上，各像素电极具有切口部；
多个方向控制电极，设置在通过所述第一信号线和所述第二信号线的交叉限定的相应像素区域上；
多个第一薄膜晶体管，各所述第一薄膜晶体管与所述第一信号线之一、所述第二信号线之一、及所述像素电极之一连接；以及
多个第二薄膜晶体管，各所述第二薄膜晶体管与所述第一信号线之一、所述第三信号线之一、及所述方向控制电极之一连接。
2.根据权利要求1所述的薄膜晶体管阵列面板，其中，将位于所述像素区域之一的所述第一薄膜晶体管之一和所述第二薄膜晶体管之一与所述第一信号线中之一和所述第一信号线中的前一条连接。
3.一种薄膜晶体管阵列面板，包括：
绝缘基片；
栅极布线，在所述绝缘基片上形成并包括第一栅极及第二栅极和多条栅极线；
存储电极布线，在所述绝缘基片上形成并包括多个存储电极线和多个存储电极；
栅极绝缘层，在所述栅极布线及所述存储电极布线上形成；
半导体层，在所述栅极绝缘层上形成；
数据布线，在所述半导体层上形成，且包含与所述栅极线交叉的多条数据线、与所述数据线连接的多个第一源极、相对于所述第一栅极与所述第一源极面对的多个第一漏极、与所述存储电极布线电连接的多个第二源极、及相对于所述第二栅极与所述第二源极面对的多个第二漏极；
方向控制电极，与所述第二漏极连接；
钝化层，在所述数据布线及所述方向控制电极上形成并具有多个接触孔；以及
像素电极，在所述钝化层上形成，具有多个切口部，并通过所述接触孔与所述第一漏极电连接，
其中，所述半导体层包括在所述数据线下部设置的多个数据部、在所述第一源极与所述第一漏极下部设置的多个第一通道部、及在所述第二源极及所述第二漏极下部设置的多个第二通道部。
4.根据权利要求3所述的薄膜晶体管阵列面板，其中，所述方向控制电极至少一部分与所述像素电极的切口部重叠。
5.根据权利要求4所述的薄膜晶体管阵列面板，其中，所述像素电极切口部包括多个X型切口部和多个直线性切口部，并且所述方向控制电极与所述X型切口部重叠。
6.根据权利要求3所述的薄膜晶体管阵列面板，还包括在所述钝化层上形成并且通过设置在所述钝化层和所述栅极绝缘层上的接触孔与所述第二源极和所述存储电极布线连接的多个连接件。
7.根据权利要求4所述的薄膜晶体管阵列面板，其中，所述方向控制电极与所述数据布线在同一层上由同一物质形成。
8.一种液晶显示器，包括：
第一绝缘基片；
多条第一信号线，在所述第一绝缘基片上形成；
多条第二信号线，在所述第一绝缘基片上形成、与所述第一信号线绝缘、且与所述第一信号线交叉；
多条第三信号线，在所述第一绝缘基片上形成、与所述第二信号线绝缘、且与所述第二信号线交叉；
多个像素电极，设置在通过所述第一信号线和所述第二信号线的交叉限定的相应像素区域上，各像素电极具有切口部；
多个方向控制电极，设置在通过所述第一信号线和所述第二信号线的交叉限定的相应像素区域上；
多个第一开关元件，各所述第一开关元件与所述第一信号线之一、所述第二信号线之一、及所述像素电极之一连接；
多个第二开关元件，各所述第二开关元件与所述第一信号线之一、所述第三信号线之一、及所述方向控制电极连接；
第二绝缘基片，与所述第一绝缘基片面对；
共同电极，在所述第二绝缘基片上形成；以及
液晶层，置于所述第一绝缘基片与所述第二绝缘基片之间。
9.根据权利要求8所述的液晶显示器，其中，将要施于所述共同电极的电压提供给所述第三信号线。
10.根据权利要求9所述的液晶显示器，其中，所述液晶层具有负性介电各向异性且在所述液晶层中液晶分子的长轴垂直于所述第一及第二基片取向。
11.根据权利要求9所述的液晶显示器，其中，所述液晶层具有正性介电各向异性且在所述液晶层中液晶分子的长轴平行于所述第一及第二基片取向。
12.一种薄膜晶体管阵列面板，包括：
绝缘基片；
栅极布线，在所述绝缘基片上形成；
存储电极布线，在所述绝缘基片上形成；
栅极绝缘层，在所述栅极布线及所述存储电极布线上形成；
数据布线，在所述栅极绝缘基片上形成且包含三层，即非晶硅层、掺杂的非晶硅层、及金属层；
方向控制电极，在所述栅极绝缘基片上形成，包含三层，即非晶硅层、掺杂的非晶硅层、及金属层，并与所述第二漏极电连接；
钝化层，在所述数据布线及所述方向控制电极上形成，并具有多个接触孔；以及
像素电极，在所述钝化层上形成并具有多个切口部，通过所述接触孔与所述数据布线电连接。
13.根据权利要求12所述的薄膜晶体管阵列面板，其中，所述栅极布线包括第一及第二栅极，所述数据布线包括第一及第二源极和第一及第二漏极，所述方向控制电极与所述第二漏极连接，所述像素电极与所述第一漏极连接，而所述第二源极与所述存储电极布线连接。
14.根据权利要求13所述的薄膜晶体管阵列面板，还包括在所述钝化层上形成且通过设置在所述钝化层和所述栅极绝缘层上的接触孔与所述第二源极和所述存储电极布线连接的连接件。
15.一种制造薄膜晶体管阵列面板的方法，包括以下工序：
形成栅极布线及存储布线；
沉积栅极绝缘层、非晶硅层、接触层、及金属层；
对所述金属层、所述接触层、及所述金属层制作布线图案，以形成数据布线、方向控制电极、及薄膜晶体管的通道部；
在所述通道部上形成钝化层；以及
在所述钝化层上形成像素电极及连接部。
CNB028287991A 2002-05-09 2002-07-24 多区域液晶显示器及其薄膜晶体管基片 Expired - Fee Related CN100365492C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR200225536 2002-05-09
KR1020020025536A KR100848095B1 (ko) 2002-05-09 2002-05-09 박막 트랜지스터 기판, 액정 표시 장치 및 박막 트랜지스터 기판의 제조 방법

Publications (2)

Publication Number Publication Date
CN1625717A CN1625717A (zh) 2005-06-08
CN100365492C true CN100365492C (zh) 2008-01-30

Family

ID=29417345

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028287991A Expired - Fee Related CN100365492C (zh) 2002-05-09 2002-07-24 多区域液晶显示器及其薄膜晶体管基片

Country Status (7)

Country Link
US (1) US7253849B2 (zh)
JP (1) JP4383340B2 (zh)
KR (1) KR100848095B1 (zh)
CN (1) CN100365492C (zh)
AU (1) AU2002313935A1 (zh)
DE (1) DE10297732T5 (zh)
WO (1) WO2003096114A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100895312B1 (ko) * 2002-12-13 2009-05-07 삼성전자주식회사 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
KR100935667B1 (ko) * 2003-03-06 2010-01-07 삼성전자주식회사 액정 표시 장치
JP4844027B2 (ja) * 2004-07-16 2011-12-21 カシオ計算機株式会社 垂直配向型の液晶表示素子
TWI326371B (en) * 2004-07-16 2010-06-21 Casio Computer Co Ltd Vertically alignment liquid crystal display device
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN101604087A (zh) 2004-09-30 2009-12-16 卡西欧计算机株式会社 垂直取向型有源矩阵液晶显示元件
US20060066791A1 (en) * 2004-09-30 2006-03-30 Casio Computer Co., Ltd. Vertical alignment active matrix liquid crystal display device
TWI290649B (en) * 2004-11-29 2007-12-01 Casio Computer Co Ltd Vertical alignment active matrix liquid crystal display device
US8068200B2 (en) 2004-12-24 2011-11-29 Casio Computer Co., Ltd. Vertical alignment liquid crystal display device in which a pixel electrode has slits which divide the pixel electrode into electrode portions
KR101230300B1 (ko) * 2005-06-20 2013-02-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US7978295B2 (en) * 2005-09-30 2011-07-12 Sharp Kabushiki Kaisha Liquid crystal display and method for manufacturing same
CN100405599C (zh) * 2006-01-12 2008-07-23 友达光电股份有限公司 像素单元及显示装置
CN100423078C (zh) * 2006-02-15 2008-10-01 友达光电股份有限公司 液晶显示面板驱动方法及液晶显示装置
KR20070087395A (ko) * 2006-02-23 2007-08-28 삼성전자주식회사 표시판
US20070229744A1 (en) * 2006-03-29 2007-10-04 Casio Computer Co., Ltd. Vertically aligned liquid crystal display device
KR101382480B1 (ko) * 2007-09-12 2014-04-09 삼성디스플레이 주식회사 액정 표시 장치
EP2058694A1 (en) * 2007-11-07 2009-05-13 TPO Displays Corp. Multidomain liquid crystal display device having particular electrode structure
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
EP2083314A1 (en) * 2008-01-24 2009-07-29 TPO Displays Corp. Liquid crystal display device
CN105118471B (zh) 2015-09-30 2018-01-09 深圳市华星光电技术有限公司 液晶显示面板及其驱动方法
CN108154863B (zh) * 2018-02-28 2019-09-17 深圳市华星光电技术有限公司 像素驱动电路、像素驱动方法和液晶显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608556A (en) * 1993-06-24 1997-03-04 Sanyo Electric Co., Ltd. Liquid crystal display having orientation control electrodes for controlling liquid crystal orientation
CN1290922A (zh) * 1999-09-30 2001-04-11 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
US6278503B1 (en) * 1999-01-20 2001-08-21 Sanyo Electric Co., Ltd. Vertical orientation type liquid crystal display having conductive film reducing the influence of electrical field caused by the storage capacitor line on the liquid crystal
US20010019392A1 (en) * 2000-03-03 2001-09-06 Nec Corporation Liquid crystal display panel with wide viewing angle which can be easily manufactured

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS557126A (en) * 1978-06-26 1980-01-18 Yoshiyuki Hirose Parts feeder
JPS5599762A (en) 1979-01-26 1980-07-30 Hitachi Ltd Semiconductor memory device
JPH085990A (ja) * 1994-06-24 1996-01-12 Toshiba Corp アクティブ・マトリクス型液晶表示装置およびその駆動方法
KR100379287B1 (ko) * 1999-06-25 2003-04-10 닛뽄덴끼 가부시끼가이샤 멀티 도메인 액정 표시장치
US6276503B1 (en) * 1999-12-08 2001-08-21 Donald J. Laughlin, Jr. Portable reel apparatus and method
KR100611042B1 (ko) * 1999-12-27 2006-08-09 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100658063B1 (ko) * 2000-06-30 2006-12-15 비오이 하이디스 테크놀로지 주식회사 구동방식을 향상시킨 아이피에스 모드 박막트랜지스터액정표시장치
KR100389091B1 (ko) * 2000-08-29 2003-06-25 삼성전자주식회사 액정 표시 장치용 기판
KR100895312B1 (ko) * 2002-12-13 2009-05-07 삼성전자주식회사 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608556A (en) * 1993-06-24 1997-03-04 Sanyo Electric Co., Ltd. Liquid crystal display having orientation control electrodes for controlling liquid crystal orientation
US6278503B1 (en) * 1999-01-20 2001-08-21 Sanyo Electric Co., Ltd. Vertical orientation type liquid crystal display having conductive film reducing the influence of electrical field caused by the storage capacitor line on the liquid crystal
CN1290922A (zh) * 1999-09-30 2001-04-11 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
US20010019392A1 (en) * 2000-03-03 2001-09-06 Nec Corporation Liquid crystal display panel with wide viewing angle which can be easily manufactured

Also Published As

Publication number Publication date
KR20030087683A (ko) 2003-11-15
WO2003096114A1 (en) 2003-11-20
DE10297732T5 (de) 2006-03-02
CN1625717A (zh) 2005-06-08
US7253849B2 (en) 2007-08-07
US20050206795A1 (en) 2005-09-22
JP4383340B2 (ja) 2009-12-16
KR100848095B1 (ko) 2008-07-24
JP2005524875A (ja) 2005-08-18
AU2002313935A1 (en) 2003-11-11

Similar Documents

Publication Publication Date Title
CN100365492C (zh) 多区域液晶显示器及其薄膜晶体管基片
US9110344B2 (en) Liquid crystal display
CN100365478C (zh) 液晶显示器及其薄膜晶体管阵列面板
US6710836B2 (en) Array substrate for in-plane switching mode liquid crystal display device and manufacturing method thereof
US7880851B2 (en) Array substrate for a liquid crystal display device with thin film transistor having two drain electrode patterns and manufacturing method of the same
US8836901B2 (en) Substrate for liquid crystal display device including peripheral lines having openings and fabricating method thereof
JP2007304603A (ja) 液晶表示装置用アレイ基板とその製造方法
US8730418B2 (en) Array substrate and method for manufacturing the same
CN100365491C (zh) 多域液晶显示器及其薄膜晶体管基板
JP4575776B2 (ja) 多重ドメイン液晶表示装置用薄膜トランジスタ基板
KR101071252B1 (ko) 다중 도메인 액정 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20130106

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130106

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080130

Termination date: 20200724

CF01 Termination of patent right due to non-payment of annual fee