CN100365478C - 液晶显示器及其薄膜晶体管阵列面板 - Google Patents

Abstract

提供了一种薄膜晶体管阵列面板，其包括：绝缘基板(110)；设置在基板上并包括第一和第二控制线的多个控制线(121)；设置在基板上并包括第一和第二数据线的多个数据线(171)；设置在基板上并具有切口(191)的像素电极(190)；设置在基板上并与切口重叠的场控制电极(178)；用于响应自第一控制线的第一控制信号向像素电极施加自第一数据线的第一信号的第一开关元件；和用于控制第二信号使其被施加到场控制电极(178)的第二开关元件(2)。

Description

液晶显示器及其薄膜晶体管阵列面板

技术领域

本发明涉及液晶显示器和用于其的薄膜晶体管阵列面板。

背景技术

典型的液晶显示器(“LCD”)包括：设置有公共电极(common electrode)和滤色片(color filter)阵列的上面板、设置有多个薄膜晶体管(“TFTs”)和多个像素电极的下面板以及介于它们之间的液晶层。向像素电极和公共电极提供电压，并且它们之间的电压差产生电场。电场的变化改变了液晶层中液晶分子的取向，由此它改变了穿过液晶层的光的透射率。结果，LCD通过调节像素电极和公共电极之间的电压差显示所需的图像。

因为LCD具有其狭窄视角的主要缺点，已经开发了几种增加视角的技术。在这些技术中，在彼此相对的像素电极和公共电极上设置切口(cutout)或突出物(projection)，同时相对于面板垂直排列液晶分子是有远景的。

设置在像素电极和公共电极的切口通过生成边缘场(fringe field)调节液晶分子的倾斜方向来产生宽广的视角。

在像素电极和公共电极上提供突出物以扭曲电场从而调节液晶分子的倾斜方向。

通过在下面板上的像素电极设置切口和在上面板上的公共电极上设置突出物还获得了用于调节液晶分子的倾斜方向以形成多个畴区(domain)的边缘场。

在这些用于扩展视角的技术中，提供切口有如下问题：需要用于构图公共电极的附加光刻步骤，为了防止由于滤色片中包含的颜料污染液晶材料而需要涂层，以及在被构图的电极边缘附近生成严重的向错(disclination)。提供突出物也有问题：因为其需要用于形成突出物的附加工艺步骤或工艺步骤的变型，其制造方法是复杂的。而且，由于突出物和切口，降低了孔径比。

发明内容

提供了一种薄膜晶体管阵列面板，其包括：绝缘基板；设置在基板上并包括第一和第二控制线的多个控制线；设置在基板上并包括第一和第二数据线的多个数据线；设置在基板上并具有切口的像素电极；设置在基板上并与切口重叠的场控制电极；用于响应自第一控制线的第一控制信号从而向像素电极施加自第一数据线的第一信号的第一开关元件；和用于控制第二信号使其施加到场控制电极的第二开关元件。

优选第一和第二开关元件在不同时间启动，并且第一开关元件在第二开关元件之后启动。更优选地是第二开关元件启动之后立即启动第一开关元件。

可以从数据线中的一个供应第二信号，并且第二开关元件响应自第二控制线的第二控制信号从而把第二信号施加到场控制电极。

自第一数据线或邻近第一数据线的第二数据线供应第二信号。

场控制电极优选与像素电极重叠。

场控制电极以及控制线或数据线包括基本上相同的层。

薄膜晶体管阵列面板还包括介于场控制电极和像素电极之间并具有与切口重叠的沟槽的绝缘层。

优选地，薄膜晶体管阵列面板还包括位于数据线下的半导体层。

提供了一种按照本发明实施例的液晶显示器，其包括：第一面板，该第一面板包括含第一和第二控制线的多个控制线、含第一和第二数据线的多个数据线、具有切口的像素电极、与切口重叠的场控制电极、与第一控制线电连接的第一开关元件、第一数据线和像素电极以及介于场控制电极和像素电极之间的绝缘层；与第一面板相对并包括公共电极的第二面板；和介于第一和第二面板之间的液晶层。

按照本发明的实施例，对于正V_p有 $V_{\mathrm{DCE}}>V_p\&times;(1+\frac{\mathrm{\&epsiv;}{d}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d}),$ 对于负V_p有 $V_{\mathrm{DCE}}<V_p\&times;(1+\frac{\mathrm{\&epsiv;}{d}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d}),$ 其中V_DCE是相对于公共电极的场控制电极的电压，V_p是相对于公共电极的像素电极的电压，ε和d分别是液晶层的介电常数和厚度，ε′和d′是绝缘层的介电常数和厚度。

按照本发明的另一实施例， $\frac{C_{\mathrm{LC}}}{2C_{\mathrm{DCE}}+C_{\mathrm{LC}}}>\frac{\mathrm{\&epsiv;}{d}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d},$ 其中C_LC是像素电极和公共电极之间的电容，C_DCE是像素电极和场控制电极之间的电容，ε和d分别是液晶层的介电常数和厚度，ε′和d′是绝缘层的介电常数和厚度。

液晶显示器优选还包括用于控制信号使其被施加到场控制电极上的第二开关元件。

优选第一和第二开关元件在不同时间启动，并且第一开关元件在第二开关元件之后启动。更优选地是第二开关元件启动之后立即启动第一开关元件。

第二开关元件优选与第二控制线、一个数据线和场控制电极连接。

优选地，对于第二开关元件和第一开关元件的启动顺序，像素电极和场控制电极被提供相对于公共电极的电压具有相同极性的信号。

提供了一种按照本发明另一实施例的液晶显示器，其包括：第一面板，该第一面板包括含第一和第二控制线的多个控制线、含第一和第二数据线的多个数据线、具有切口的像素电极、与切口重叠的场控制电极、用于响应自第一控制线的第一控制信号从而向像素电极施加自第一数据线的第一信号的第一开关元件以及用于控制第二信号使其被施加到场控制电极的第二开关元件；与第一面板相对并包括公共电极的第二面板；和介于第一和第二面板之间的液晶层，其中在第二开关元件和第一开关元件的启动顺序中在第一开关元件之前启动第二开关元件，并且对于该启动顺序第一和第二信号相对于公共电极的电压具有相同的极性。

优选地，第二开关元件启动之后立即启动第一开关元件。

附图说明

通过参照附图对其优选实施例的详细介绍，本发明的上述和其它优点将变得更加明显，其中：

图1A和1B是按照本发明实施例的LCD的示意平面图；

图2是按照本发明实施例的LCD的示意剖面图；

图3A至3C示出按照本发明实施例的LCD的电场和等势线；

图4是图1A和2所示的LCD的示意电路图；

图5A是按照本发明实施例的LCD的布局图；

图5B是沿着线VB-VB′获得的图5A所示LCD的剖面图；

图6A、7A、8A和9A是按照本发明实施例用于图5A和5B所示的LCD的TFT阵列面板的布局图以顺序说明其制造方法；

图6B、7B、8B和9B分别是沿着线VIB-VIB′、VIIB-VIIB′、VIIIB-VIIIB′和IXB-IXB′获得的图6A、7A、8A和9A所示的TFT阵列面板的剖面图；

图10A是按照本发明另一实施例的TFT阵列面板的布局图；

图10B是沿着线XB-XB′获得的图10A所示的TFT阵列面板的剖面图；

图11A、13A和14A是按照本发明实施例的图10A和10B所示的TFT阵列面板的布局图以顺序说明其制造方法；

图11B、13B和14B分别是图11A、13A和14A所示的TFT阵列面板的剖面图；

图12是在图11B和13B之间的制造方法步骤中TFT阵列面板的剖面图；

图15A是按照本发明另一实施例的LCD的布局图；和

图15B是沿着线XVB-XVB′获得的图15A所示的LCD的剖面图。

具体实施方式

以下将参照附图更全面地介绍本发明，附图中示出了本发明的优选实施例。但是，本发明可以以多种不同形式实现而不应解释为仅限于这里阐释的实施例。

在附图中，为了清晰放大了层和区域的厚度。通篇相同的附图标记表示相同的元件。应理解的是当诸如层、区域或基板之类的元件被称为在另一元件“上”时，它可以直接在另一元件上，或者还可以存在插入元件。相反，当称一元件“直接”在另一元件“上”时，不存在插入元件。

现在，将参照附图详细介绍按照本发明实施例的LCD。

图1A和1B是按照本发明实施例的LCD的示意平面图，图2是按照本发明实施例的LCD的示意剖面图。

按照本发明实施例的LCD包括：下面板100、面对下面板100的上面板200以及介于下面板100和上面板200之间并包括多个垂直于面板100和200表面排列的液晶分子的液晶层3。

在下面板100的下绝缘基板110上设置多个栅极线(gate line)121和多个数据线171。栅极线121和数据线171经绝缘体140彼此绝缘并彼此交叉。一个栅极线121和一个数据线171组成的一对限定了一个像素。

在下基板110上设置经绝缘体180彼此绝缘的像素电极(“PE”)190和方向控制电极(“DCE”)178对。DCE 178包括与数据线171基本相同的层，但它也可包括与栅极线121基本相同的层。PE 190具有切口191，其与DCE 178重叠。PE 190经PE TFT T₁与栅极线121和数据线171对连接，同时DCE 178经DCE TFT T₂与另一栅极线121和数据线171对连接。与DCETFT T₂连接的栅极线121在与PE TFT T₁连接的栅极线121之前。如图1A所示，与DCE TFT T₂连接的数据线171在与PE TFT T₁连接的数据线171之前。可选地，如图1B所示，PE TFT T₁和DCE TFT T₂对与相同的数据线171连接。PE TFT T₁响应自栅极线121的电压从而把电压从相关的数据线171传送到PE 190，同时DCE TFT T₂响应自在前的栅极线的电压从而把电压从相关的数据线171传送到DCE 178。

在下基板110上还设置存储电极133，并且存储电极133包括基本上与栅极线121相同的层。存储电极133经绝缘体140和180与栅极线121、数据线171、像素电极190和DCE 178绝缘，并与像素电极190重叠。

在上面板200的上绝缘基板210上设置公共电极270，并且向公共电极270供应公共电压Vcom，该公共电压Vcom还施加到存储电极133。

如图2所示的液晶显示器的各个导体形成多个电容。像素电极190和公共电极270形成液晶电容C_LC，而存储电极133和像素电极190形成用于增强液晶电容C_LC的电荷存储容量的存储电容C_ST。方向控制电极178与像素电极190一起形成DCE电容C_DCE，与公共电极270一起形成电容C_LD，并与存储电极133一起形成电容C_DG。

像素电极190和公共电极270在介于它们之间的液晶层3中生成电场。在液晶层3中的液晶分子根据电场改变它们的取向以使穿过LCD的光的透射率发生变化。在切口191附近电场是弯曲的，以形成所谓的边缘场，其根据施加的电场确定液晶分子的倾斜方向。DCE 178和公共电极190也生成用于控制液晶分子倾斜方向的电场。

现参照图3A至3C详细介绍图1A、1B和2所示的LCD的运行，图3A至3C示出了分别由箭头和虚线表示的电场和等势线。如上面所介绍的那样，液晶分子对于面板100和200垂直排列并趋向于与电场垂直排列。

在附图中，V_p是横过液晶电容C_LC的电压，即施加到像素电极190上并减去公共电极Vcom的电压，而V_DCE是施加到DCE 178上并减去公共电极Vcom的电压。为方便起见，假定公共电极270接地，即Vcom＝0。那么，认为V_p是施加到像素电极190上的电压，而认为V_DCE是施加到DCE 178上的电压。此外，分别用ε和d表示液晶层3的介电常数和厚度，而分别用ε′和d′表示绝缘层180的介电常数和厚度。而且，施加到像素电极190上的电源V_p具有正值。

如图3A所示，当不存在DCE时，由于PE 190的几何结构，在PE 190的边缘192和193附近和切口191附近的液晶层3中的电场被扭曲。具体来讲，PE 190的边缘192和193以及切口191的边缘附近的电场从PE 190向外延伸到公共电极270。考虑在PE 190的左边缘缘192和切口191的左边缘缘之间的被称为畴区的区域中像素电极190上的液晶分子。在切口191的左边缘和PE 190的边缘192附近的液晶分子彼此相对地倾斜，并且在畴区中液晶分子的倾斜方向从切口191的左边缘到左边缘192递变。相似地，在切口191的右边缘和PE 190的右边缘193之间的畴区中的液晶分子的倾斜方向从切口191的右边缘到PE 190的右边缘193递变。

当施加到DCE 178的电压V_DCE比施加到PE 190的电压V_p高出预定值时，在切口191边缘的附近的液晶层3中的场是平直的并且垂直于面板100和200，如图3B所示。对于具有负值的电压V_p，DCE电压V_DCE应比像素电压V_p低预定值。

当施加到DCE 178的电压V_DCE比施加到PE 190的电压V_p高出比上述预定值大的值时，在PE 190的每一边缘192或193和切口191的对应边缘附近的液晶层3中的场与图3C所示的相似。具体来说，在左边缘192附近和切口191的左边缘附近的场从PE 190向左延伸到公共电极270。相似地，在右边缘193和切口191的右边缘附近的场从PE 190向右延伸到公共电极270。从而，在切口191的每一边缘和PE 190的对应边缘192或193附近的液晶分子在基本相同的方向上倾斜，并且在每个畴区中液晶分子的倾斜方向是一致的。对于具有负值的电压V_p，DCE电压V_DCE应比像素电压V_p低比预定值大的值。

按照本发明的实施例，如图3B所示，当 $V_{\mathrm{DCE}}=V_p\&times;(1+\frac{\mathrm{\&epsiv;}{d}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d})$ 时，在切口191附近的液晶层3中的电场是平直的并垂直于面板100和200。如图3C所示，当对于正像素电压V_p有 $V_{\mathrm{DCE}}>V_p\&times;(1+\frac{\mathrm{\&epsiv;}{d}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d})$ 且对于负像素电压V_p有 $V_{\mathrm{DCE}}<V_p\&times;(1+\frac{\mathrm{\&epsiv;}{d}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d})$ 时，获得了畴区中液晶分子的一致倾斜方向。但是，对于正像素电压V_p有 $V_{\mathrm{DCE}}<V_p\&times;(1+\frac{\mathrm{\&epsiv;}{d}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d})$ 或对于负像素电压V_p有 $V_{\mathrm{DCE}}>V_p\&times;(1+\frac{\mathrm{\&epsiv;}{d}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d})$ 这样的电压V_DCE给出如图3A所示的类似条件，其对液晶分子的一致倾斜方向没有贡献。

假定公共电极270和像素电极190作为表面电荷源(surface chargesource)获得了上述结论。

如下给出像素电压V_p和DCE电压V_DCE：

$V_p=E_{\mathrm{LC}}\&times;d=\frac{{\mathrm{\&sigma;}}_{0}A}{\mathrm{\&epsiv;}}\&times;d;$ (1)和

$V_{\mathrm{DCE}}=V_p+E_p\&times;d^{\&prime;}=\mathrm{Vp}+\frac{\mathrm{\&sigma;A}}{{\mathrm{\&epsiv;}}^{\&prime;}}{d}^{\&prime;},---\left(2\right)$

其中E_LC是液晶层3中的电场，E_p是绝缘层180中的电场，σ₀和σ分别是公共电压270上和像素电极190上的表面电荷密度，A是像素电极190的面积或公共电极270的对应面积。

由于在像素电极190上的额外表面电荷使得在液晶层3中的电场扭曲。因此，当像素电极190上没有净表面电荷时，可以防止场扭曲。即，在像素电极190上的表面电荷密度σ等于σ₀。因为由等式(1) ${\mathrm{\&sigma;}}_{0}A=V_p\frac{\mathrm{\&epsiv;}}{d},$ 等式(2)变成：

$V_{\mathrm{DCE}}=V_p+\frac{{\mathrm{\&sigma;}}_{0}A}{{\mathrm{\&epsiv;}}^{\&prime;}}{d}^{\&prime;}=V_p+V_p\frac{\mathrm{\&epsiv;}{d}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d}=V_p(1+\frac{\mathrm{\&epsiv;}{d}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d}),---\left(3\right)$

结果，申请人得出结论：施加到DCE 178上的电压V_DCE比施加到像素电极190上的正电压V_p大预定值，以获得液晶分子的一致倾斜方向。相反，施加到DCE 178上的电压V_DCE比施加到像素电极190上的负电压V_p小预定值。

此外，申请人发现在图1A和1B所示的LCD中，当DCE TFT T₂比PETFT T₁早开启时，电压V_DCE比DCE电压V_p大，并且电压V_DCE和DCE电压V_p的极性是相同的，现将参照图4详细介绍。

图4是图1A和2所示的LCD的示意电路图。在图4中，因为电容C_LD和C_DG的电容量非常小，故忽略图2中的电容C_LD和C_DG，且公共电压Vcom是零。

在把栅开启电压施加到在前的栅极线G_i-1之前，PE TFT T₁和DCE TFTT₂处于关断状态。当把栅开启电压施加到在前的栅极线G_i-1时，向DCE 178施加了正数据电压。接着，按照在公共电极270和DCE 178之间连接的电容C_DCE、C_LC和C_ST之间的电压分布，PE 190的电压V_p发生变化，以具有比DCE 178的电压V_DCE低的值。此后，关断DCE TFT T₂以使DCE 178浮置。DCE 178的浮置使横过DCE电容C_DCE的电压恒定。因此，不管PE 190的电压怎样变化，浮置DCE 178的电压V_DCE总是比PE 190的电压V_p大。例如，如果当像素TFT T₁导通时PE电压V_p增加，为了保持横过DCE电容C_DCE的电压，DCE电压V_DCE跟随着PE电压V_p的电压上升。

相似地，不管PE 190的电压怎样变化，浮置DCE 178的电压V_DCE总是比PE 190的负电压V_p小。

申请人还发现在以下条件下获得了稳定的畴区：

$\frac{C_{\mathrm{LC}}}{2C_{\mathrm{DCE}}+C_{\mathrm{LC}}}|V_p+V_{j-1}|>\frac{\mathrm{\&epsiv;}{d}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d}\left|V_p\right|,---\left(4\right)$ 或

$\frac{C_{\mathrm{LC}}}{2C_{\mathrm{DCE}}+C_{\mathrm{LC}}}>\frac{\mathrm{\&epsiv;}{d}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d},---\left(5\right)$

其中V_j-1是在前的栅极线导通时被施加的数据电压，即，施加到DCE178的数据电压。

该结果的获得是假定与电容C_DCE和C_LC相比，忽略了电容C_LD和C_DG以及TFT T₁和T₂的栅极和漏极之间的寄生电容C_gd。

如下给出像素电极190的电压V_p和DCE 178的电压V_DCE：

$V_p=V_j-\frac{C_{\mathrm{gd}}}{C_{\mathrm{LC}}+C_{\mathrm{LD}}+2C_{\mathrm{gd}}-\frac{{(C_{\mathrm{LD}}+C_{\mathrm{gd}})}^2}{C_{\mathrm{DCE}}+C_{\mathrm{LD}}+C_{\mathrm{gd}}}}(V_{\mathrm{on}}-V_{\mathrm{off}})\&ap;V_j,---\left(6\right)$ 和

$V_{\mathrm{DCE}}\&ap;V_p+\frac{C_{\mathrm{LC}}}{2C_{\mathrm{DCE}}+C_{\mathrm{LC}}}(V_p+V_{j-1}),---\left(7\right)$

其中V_j是施加到像素电极190的数据电压。

用等式7替代V_DCE，用于获得稳定畴区的关系 $V_{\mathrm{DCE}}>V_p\&times;(1+\frac{\mathrm{\&epsiv;}{d}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d})$ (正)或 $V_{\mathrm{DCE}}<V_p\&times;(1+\frac{\mathrm{\&epsiv;}{d}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d})$ (负)变成：

$V_p+\frac{C_{\mathrm{LC}}}{2C_{\mathrm{DCE}}+C_{\mathrm{LC}}}(V_p+V_{j-1})>V_p+\frac{\mathrm{\&epsiv;}{d}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d}{V}_p$ (正)，或

$V_p+\frac{C_{\mathrm{LC}}}{2C_{\mathrm{DCE}}+C_{\mathrm{LC}}}(V_p+V_{j-1})<V_p+\frac{\mathrm{\&epsiv;}{d}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d}{V}_p$ (负)。(8)

从等式8的两侧减去V_p，产生：

$\frac{C_{\mathrm{LC}}}{2C_{\mathrm{DCE}}+C_{\mathrm{LC}}}(V_p+V_{j-1})>\frac{\mathrm{\&epsiv;}{d}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d}{V}_p$ (正)，或

$\frac{C_{\mathrm{LC}}}{2C_{\mathrm{DCE}}+C_{\mathrm{LC}}}(V_p+V_{j-1})<\frac{\mathrm{\&epsiv;}{d}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d}{V}_p$ (负)。(9)

因为V_p和V_j-1具有相同的极性，不等式(9)变成：

$\frac{C_{\mathrm{LC}}}{2C_{\mathrm{DCE}}+C_{\mathrm{LC}}}>\frac{\mathrm{\&epsiv;}{d}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d},$ (10)或

$\frac{1}{2\frac{C_{\mathrm{DCE}}}{C_{\mathrm{LC}}}+1}>\frac{\mathrm{\&epsiv;}{d}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d}.$

从而，通过调节电容的比值C_DCE/C_LC、介电常数的比值ε/ε′和距离的比值d′/d获得了稳定的畴区。

接着，参照图5A和5B详细介绍按照本发明实施例的LCD。

图5A是按照本发明实施例的LCD的布局图，图5B是沿着线VB-VB′获得的图5A所示的LCD的剖面图。

按照本发明实施例的LCD包括：下面板100、面向下面板100的上面板200以及介于下面板100和上面板200之间并包括垂直面板100和200的表面排列的多个液晶分子的液晶层3。

在绝缘基板110上形成多个栅极线121和多个存储电极131。栅极线121基本上在横向方向上延伸并基本上彼此平行，每个栅极线包括形成第一和第二栅电极124a和124b的多对扩展部分。存储电极131基本上平行于栅极线121延伸，并且每个存储电极131包括茎状物(stem)和形成阶梯形状的多组第一至第四支路(branch)133a-133d。第一支路133a自茎状物在纵向方向上延伸，第二支路133b包括与茎状物连接的纵向部分和与纵向部分的端部连接的横向部分。第三和第四支路133c和133d在横向方向上延伸并将第一支路133a和第二支路133b连接起来。

栅极线121和存储电极131优选由Al、Cr和它们的合金、Mo或Mo合金构成。栅极线121和存储电极131优选包括优选由具有优良物理和化学特性的Cr或Mo合金构成的层和优选由具有低电阻率的Al或Ag合金构成的另一层。此外，栅极线121的侧面是锥形的，并且侧面相对于水平表面的倾斜角在30-80度的范围。

在栅极线121和存储电极131上形成栅极绝缘层140。

在栅极绝缘层140上形成优选由氢化非晶硅(“a-Si”)构成的多个半导体条151和多个半导体岛158。每个半导体条151在纵向方向上延伸并位于附属于存储电极131的邻近支路组133a-133d的第一支路133a和第二支路133b之间。每个半导体条151包括设置在栅电极124a和124b附近的多个扩展部分154，其形成TFT的沟道。半导体岛158位于存储电极131的第二支路133b和第三以及第四支路133c和133d的交叉点附近。

在半导体条151上形成优选由重掺杂n型杂质的硅化物或氢化a-Si构成的多组欧姆接触条161和多对欧姆接触岛165a和165b。在半导体岛158上还形成多个欧姆接触岛(未示出)。

半导体条和岛151和158以及欧姆接触条和岛161、165a和165b的侧面是锥形的，并且其倾斜角在30-80度之间的范围。

在欧姆接触条161、欧姆接触岛165a和165b以及栅极绝缘层140上形成多组数据线171和多对第一和第二漏电极175a和175b。数据线171基本上沿着半导体条151和欧姆接触条161在纵向方向上延伸并与栅极线121和存储电极131相交。每个数据线171包括形成第一和第二源电极173a和173b并延伸到半导体条151的扩展部分154上的多组成对的扩展部分。第一和第二源电极173a和173b相对于栅电极124a和124b分别与第一和第二漏电极175a和175b相对设置。漏电极175a和175b从扩展部分154延伸到存储电极131的茎状物。半导体条151的扩展部分154完全覆盖栅极线121和数据线171的交点以确保它们之间绝缘，并且半导体条151在数据线171和存储电极131的交点附近变宽以具有比数据线更大的宽度，由此确保它们之间绝缘，同时大部分半导体条151比数据线171窄。

在栅极绝缘层140和半导体岛158上的欧姆接触岛上形成多个DCE178。每个DCE 178包括位于被存储电极131环绕的区域之间的X形构件。X形构件通过互连178a和178b在半导体岛158附近串连，最上面的一个X形构件与第二漏电极175b连接。连接X形构件的互连178a和178b与存储电极131的支路133c和133d相交，并且半导体岛158和其上的欧姆接触岛确保互连178a和178b以及支路133c和133d之间的绝缘。

数据线171、漏电极175a和175b以及DCE 178优选由Al、Cr和它们的合金、Mo或Mo合金构成。数据线171、漏电极175a和175b以及DCE 178优选包括优选由具有优良物理和化学特性的Cr或Mo合金构成的层和优选由具有低电阻率的Al或Ag合金构成的另一层。数据线171、漏电极175a和175b以及DCE 178具有锥形的侧面，并且侧面的倾斜角在30-80度的范围。

欧姆接触条和岛161、165a和165b仅介于半导体条和岛151和158以及数据线171、数据电极175a和175b和DCE 178之间，以减小它们之间的接触电阻，并且半导体条和岛151和158的某些部分暴露在数据线171、漏电极175a和175b以及DCE 178之外。

第一栅电极124a、第一源电极173a和第一漏电极175a以及位于第一源电极173a和第一漏电极175a之间的一部分半导体条161形成了用于控制电压使其被施加到像素电极190上的TFT，同时第二栅电极124b、第二源电极173b和第二漏电极175b以及位于第二源电极173b和第二漏电极175b之间的一部分半导体条161形成了用于控制电压使其被施加到DCE 178上的TFT。

在数据线171、漏电极175a和175b以及DCE 178和半导体条和岛151和158的露出部分上形成优选由氮化硅或有机绝缘体构成的钝化层180。

钝化层180设置有露出第一漏电极175a的多个接触孔183和露出数据线171端部的多个接触孔182。栅极绝缘层140和钝化层180设置有露出栅极线121端部的多个接触孔181。设置接触孔181和182以用于与外部器件电连接，并且接触孔181和182可以具有诸如多边形或圆形的多种形状。每个接触孔181或182的面积优选等于或大于0.5mm×15μm并且不大于2mm×60μm。

在钝化层180上形成多个像素电极190和多个接触辅助件91和92。像素电极190和接触辅助件91和92优选由氧化铟锌(“IZO”)或氧化铟锡(“ITO”)构成。

每个像素电极190通过接触孔183与第一漏电极175a连接并具有多个X形切口191和多个线形切口192。X形切口191与DCE 178的X形部分重叠以露出大部分DCE 178，同时线形切口192与存储电极131的第三和第四支路133c和133d重叠。每个像素电极190在切口191附近与DCE 178重叠以形成DCE电容C_DEC，DCE 178通过TFT与在前的栅极线121和在前的数据线171连接，同时像素电极190还与存储电极131重叠以形成存储电容CST。

接触辅助件91和92通过接触孔181和182与栅极线121和数据线171的露出端部连接。接触辅助件91和92是可选的，但优选分别保护栅极线121和数据线171的露出部分，并补充TFT阵列面板和用于TFT阵列面板的驱动IC的粘结性。

除了设置有接触辅助件91和92的区域之外，在上面板100的整个表面上涂敷校直层(alignment layer)11。

按照本发明的另一实施例，在栅极线121和/或数据线171的端部附近设置优选由与栅极线121或数据线171相同的材料构成的多个金属岛(未示出)。金属岛经设置在钝化层180和/或栅极绝缘层140的多个接触孔(未示出)与接触辅助件91或92连接。

按照本发明的另一实施例，省略存储电极131并使像素电极190与栅极线121重叠以形成存储电容C_ST。

按照本发明的另一实施例，DCE 178包括与栅极线121基本相同的层。

接着，将详细介绍上面板210。

在优选由例如玻璃的透明绝缘材料构成的上基板210上形成用于防止光泄漏的黑矩阵220和交替布置的多个红、绿和蓝滤色片230。在黑矩阵220和滤色片230上形成优选由诸如ITO和IZO的透明导体构成的公共电极270，并且在公共电极270上涂敷校直层11。

液晶层3具有负介电各向异性和垂直配向(homeotropic alignment)，其中包含在液晶层3中的多个液晶分子排列成在无电场时它们的主轴基本上垂直于下和上面板100和200。

下面板100和上面板200排列并安装成使像素电极190与滤色片230重叠，并且用黑矩阵220覆盖栅极线121、数据线171和TFT。以这种方式，获得了由切口191和192隔开的多个畴区，通过DCE 178使其稳定。

现参照图6A至9B以及图5A和5B介绍按照本发明实施例的图5A和5B所示的LCD的TFT阵列面板的制造方法。

图6A、7A、8A和9A是按照本发明实施例的用于图5A和5B所示的LCD的TFT阵列面板的布局图以顺序说明其制造方法，且图6B、7B、8B和9B分别是沿着线VIB-VIB′、VIIB-VIIB′、VIIIB-VIIIB′和IXB-IXB′获得的图6A、7A、8A和9A所示的TFT阵列面板的剖面图。

首先，如图6A和6B所示，在基板10上溅射金属层，并光刻该金属层以形成多个栅极线131和多个存储电极131。

接着，通过诸如化学气相淀积(“CVD”)顺序淀积1500-5000厚的栅极绝缘层140、500-2000厚的氢化a-Si层和300-600厚的掺杂氢化a-Si层。如图7A和7B所示，在淀积这三层之后，使用光致抗蚀剂图案光刻上两层，即掺杂a-Si层和a-Si层以形成多个掺杂a-Si条164和多个半导体条和岛151和158。在这一步骤中，在半导体岛158上还形成多个掺杂a-Si岛(未示出)。

如图8A和8B所示，溅射并光刻1500-3000厚的金属层以形成多个数据线171、多个漏电极175a和175b以及多个DCE 178。接着，去除没有被数据线171和漏电极175a和175b覆盖的掺杂a-Si层164的部分，以从其分离出多个欧姆接触条161和多个欧姆接触岛165a和165b并露出在数据线171和漏电极175a和175b之间的半导体层151的部分。在这一步骤中还去除没有用DCE 178覆盖的半导体岛178上的掺杂a-Si岛的部分。

随后，通过涂敷具有低介电常数和良好平面化特性的有机绝缘材料或通过诸如SiOF或SiOC之类介电常数等于或小于4.0的低介电绝缘材料的CVD来形成钝化层180。此后，如图9A和9B所示，使用光致抗蚀剂图案光刻钝化层180和栅极绝缘层140，以形成多个接触孔181、182和183。

如图6A和6B所示，淀积并使用光致抗蚀剂图案光刻1500-500厚的ITO层或IZO层，以形成多个像素电极190和多个接触辅助件91和92，最后在基板110上涂敷校直层11。

现参照图10A和10B详细介绍用于按照本发明另一实施例的LCD的TFT阵列面板。

图10A是按照本发明另一实施例的TFT阵列面板的布局图，且图10B是沿着线XB-XB′获得的图10A所示的TFT阵列面板的剖面图。

在绝缘基板110上形成多个栅极线121和多个存储电极131。每个栅极线包括形成第一和第二栅电极124a和124b的多对扩展部分。每个存储电极131包括茎状物和形成阶梯形状的多组第一至第四支路133a-133d。第一支路133a包括与茎状物连接的纵向部分和与纵向部分的端部连接的横向部分，第二支路133b在纵向方向上从茎状物延伸。第三和第四支路133c和133d在横向方向上延伸并连接第一支路133a和第二支路133b。

在栅极线121和存储电极131上形成栅极绝缘层140。

在栅极绝缘层140上形成优选由氢化a-Si构成的多个半导体条151。每个半导体条151包括多组三个支路154a、154b和158。在各个栅电极124a和124b附近设置每组中的支路154a和154b以形成TFT的沟道，支路158与支路154b连接并包括三个X形部分和分别连接邻近的X形部分的两个互连。支路158的每个X形部分位于由存储电极131限制的区域中，支路158的互连位于存储电极131的第二支路133b与第三和第四支路133c和133d的交点附近。

在半导体条151上形成优选由重掺杂n型杂质的硅化物或氢化a-Si构成的多组欧姆接触条161和多对欧姆接触岛165a和165b。欧姆接触岛165a位于半导体条151的支路154a上，同时欧姆接触岛165b位于半导体条151的支路154b和158上。由附图标记168表示位于半导体条151的支路158上的欧姆接触岛165b的一部分。

在欧姆接触条161、欧姆接触岛165a和165b上形成多组数据线171和多对第一和第二漏电极175a和175b以及与第二漏电极175b连接的多个DCE 178。每个数据线171包括形成第一和第二源电极173a和173b并延伸到半导体条151的扩展部分154上的多组成对的扩展部分。

数据线171具有与欧姆接触条161基本相同的平面形状，第一漏电极175a具有与欧姆接触岛165a基本相同的平面形状，第二漏电极175b和DCE

178具有与欧姆接触岛165b和168基本相同的平面形状。除了位于数据线171和漏电极175a和175b之间的沟道部分之外，半导体条151具有与数据线171、漏电极175a和175b以及DCE 178基本相同的平面形状。

从而，每个DCE 178分别包括多个X形构件和多个位于X形部分上的互连以及半导体条151的支路158的互连。

第一栅电极124a、第一源电极173a和第一漏电极175a以及位于第一源电极173a和第一漏电极175a之间的半导体条161的第一支路154a形成用于控制电压使其被施加到像素电极190上的TFT，同时第二栅电极124b、第二源电极173b和第二漏电极175b以及位于第二源电极173b和第二漏电极175b之间的半导体条161的第二支路154b形成用于控制电压使其被施加到DCE 178上的TFT。

在数据线171、漏电极175a和175b以及DCE 178和半导体条151的露出部分上形成优选由氮化硅或有机绝缘体构成的钝化层180。

钝化层180设置有露出第一漏电极175a的多个接触孔183和露出数据线171端部的多个接触孔182。栅极绝缘层140和钝化层180设置有露出栅极线121端部的多个接触孔181。

在钝化层180上形成多个像素电极190和多个接触辅助件91和92。

每个像素电极190通过接触孔183与第一漏电极175a连接并具有多个X形切口191和多个线形切口192。X形切口191与DCE 178的X形部分重叠以露出大部分DCE 178，同时线形切口192与存储电极131的第三和第四支路133c和133d重叠。每个像素电极190在切口191附近与DCE 178重叠以形成DCE电容C_DEC，DCE 178通过TFT与在前的栅极线121以及相同的数据线171连接，同时像素电极190还与存储电极131重叠以形成存储电容C_ST。

接触辅助件91和92通过接触孔181和182与栅极线121和数据线171的露出端部连接。

除了设置有接触辅助件91和92的区域之外，在上面板100的整个表面上涂敷校直层11。

现在，参照图11A至14B以及图10A和10B详细介绍图10A和10B所示的TFT阵列面板的制造方法。

图11A、13A、14A是按照本发明实施例的图10A和10B所示的TFT阵列面板的布局图以顺序说明其制造方法。图11B、13B和14B分别是图11A、13A和14A所示的TFT阵列面板的剖面图，图12是在图11B和图13B之间的制造方法步骤中的TFT阵列面板的剖面图。

首先，如图11A和11B所示，淀积并光刻Al、Ag、它们的合金或相似物以形成多个栅极线121和多个存储电极131。

如图12所示，通过CVD或溅射顺序淀积氮化硅层140、a-Si层150、掺杂a-Si层160和优选由Al、Ag或它们的合金构成的金属层170，并在其上涂敷大约1-2微米厚的光致抗蚀剂膜。此后，如图12所示，将光致抗蚀剂膜通过光掩模(未示出)曝光并显影。光致抗蚀剂膜具有依赖于位置的厚度，例如，包括具有依次减小的厚度的第一至第三部分。在图12中，由附图标记PR1和PR2表示第一和第二部分，同时因为第三部分表示为具有零厚度并露出在下的导电层170，故没有表示第三部分的标记。根据随后工艺步骤的工艺条件调节光致抗蚀剂膜PR1和PR2的厚度比，优选第二部分的厚度等于或小于第一部分厚度的一半，例如等于或小于4000。

通过几种技术获得光致抗蚀剂膜的依赖于位置的厚度，例如通过在曝光掩模上设置半透明区域以及透明区域和不透明区域。半透明区域交替具有狭缝图案、网格图案、具有居中透射率或居中厚度的薄膜。当使用狭缝图案时，优选狭缝的宽度或狭缝间的距离比用于光刻的曝光机的分辨率小。另一个例子是使用可回流的光致抗蚀剂。即，一旦通过使用仅具有透明区和不透明区的常见曝光掩模形成由可回流材料构成的光致抗蚀剂图案，其经受回流工艺(reflow process)流到没有光致抗蚀剂的区域上，由此形成薄的部分。

当使用适当的工艺条件时，光致抗蚀剂膜PR1和PR2的不同厚度能够选择性蚀刻在下面的层。因此，通过一系列蚀刻步骤获得了多个数据线171、多个漏电极175a和175b和多个DCE 178以及多个欧姆接触条和岛161、165a和165b和多个半导体条151。

以下是形成图13A和13B所示结构的示例顺序：

(1)去除在光致抗蚀剂膜的第三部分下面的部分导电层170、掺杂a-Si层160和a-Si层150；

(2)去除光致抗蚀剂膜的第二部分PR2；

(3)去除在光致抗蚀剂膜的第二部分PR2下面的部分导电层170和掺杂a-Si层160；和

(4)去除光致抗蚀剂膜的第一部分PR1。

以下是另一个示例顺序：

(1)去除在光致抗蚀剂膜的第三部分下面的部分导电层170；

(2)去除光致抗蚀剂膜的第二部分PR2；

(3)去除在光致抗蚀剂膜的第三部分下面的部分掺杂a-Si层160和a-Si层150；

(4)去除在光致抗蚀剂膜的第二部分PR2下面的部分导电层170；

(5)去除光致抗蚀剂膜的第一部分PR1；和

(6)去除在光致抗蚀剂膜的第二部分PR2下面的掺杂a-Si层160。

尽管去除光致抗蚀剂膜的第二部分PR2会引起光致抗蚀剂膜的第一部分PR1的厚度减小，但它没有去除第一部分PR1，因为第二部分PR2的厚度小于第一部分PR1，其中第一部分PR1保护下面的层不被去除或蚀刻。

通过选择适当的蚀刻条件，同时去除光致抗蚀剂膜的第二部分PR2和在光致抗蚀剂膜的第三部分下面的部分掺杂a-Si层160和a-Si层150。同样地，同时进行光致抗蚀剂膜的第一部分PR1的去除和在光致抗蚀剂膜的第二部分PR2下面的部分掺杂a-Si层160的去除。例如，当使用SF₆和HCl的气体混合物或SF₆和O₂的气体混合物时，光致抗蚀剂膜和a-Si层150(或掺杂a-Si层160)的蚀刻厚度是几乎相同的。

如果在导电层170的表面上剩下任何光致抗蚀剂的残余，则通过灰化去除。

在第一个例子的步骤(3)中和在第二个例子的步骤(4)中用于蚀刻掺杂a-Si层160的蚀刻气体的实例是CF₄和HCl的气体混合物以及CF₄和O₂的气体混合物。使用CF₄和O₂的气体混合物能够获得半导体层150的蚀刻部分的均匀厚度。

随后，通过生长a-Si:C:O或a-Si:O:F、通过氮化硅的CVD或通过涂敷诸如丙烯基材料(acryl-based material)的有机绝缘材料形成钝化层180。当形成a-Si:C:O层、用作基本源(basic source)的SiH(CH₃)₃、SiO₂(CH₃)₄、(SiH)₄O₄(CH₃)₄、Si(C₂H₅O)₄或相似物时，诸如N₂O或O₂的氧化剂和Ar或He被混合到气态中从而流动用于淀积。对于a-Si:O:F层，通过使包括SiH₄、SiF₄或相似物以及附加O₂气体的气体混合物流动而进行淀积。可以添加CF₄作为氟次级源(secondary source)。如图10A和10B所示，光刻钝化层180与栅极绝缘层140从而形成多个接触孔181、182和183。

最后，淀积并光刻ITO层或IZO层以形成多个像素电极190和多个接触辅助件91和92。

对于ITO层，使用诸如(HNO₃/(NH₄)₂Ce(NO₃)₆/H₂O)的Cr蚀刻剂作为蚀刻剂，其不腐蚀通过接触孔181、182和183的栅极线121、数据线171和漏电极175a和175b的露出部分。优选在从室温到200℃范围的温度下淀积IZO层以最小化接触处的接触电阻。用于IZO层靶的优选实例包括In₂O₃和ZnO。ZnO的含量优选在15atm％和20atm％之间的范围。

同时，在ITO层或IZO层淀积之前优选使用氮气用于预热处理(pre-heating process)，氮气防止在通过接触孔181、182和183的栅极线121、数据线171和漏电极175a和175b的露出部分上形成金属氧化物。

现参照图15A和15B详细介绍按照本发明另一实施例的LCD。

图15A是按照本发明另一实施例的LCD的布局图，且图15B是沿着线XVB-XVB′获得的图15A所示的LCD的剖面图。

按照本发明这一实施例的LCD还包括：下面板100、面向下面板100的上面板200以及介于下面板100和上面板200之间并包括平行于面板100和200的表面排列的多个液晶分子的液晶层3。

在绝缘基板110上形成基本上在横向方向上延伸的多个栅极线121和多个存储电极131。

每个栅极线包括形成第一和第二栅电极124a和124b的多对扩展部分。

每个存储电极131包括茎状物和形成阶梯形状的多组第一至第四支路133a-133d。第一支路133a自茎状物在纵向方向上向上和向下延伸。第二支路133b包括与茎状物连接并在纵向方向上从茎状物向上和向下延伸的主要部分以及与主要部分的两端连接并基本上在横向方向上延伸的两个辅助部分。两对第三和第四支路133c和133d分别自第一支路133a和第二支路133b在横向方向上延伸并彼此接近。

在栅极线121和存储电极131上形成栅极绝缘层140。

在栅极绝缘层140上形成优选由a-Si构成的多个半导体条151和多个半导体岛158。每个半导体条151在纵向方向上延伸并位于附属于存储电极131的邻近支路组133a-133d的第一支路133a和第二支路133b之间。每个半导体条151包括设置在栅电极124a和124b附近的多个扩展部分154，其形成TFT的沟道。半导体岛158位于存储电极131的茎状物上。

在半导体条151上形成优选由重掺杂n型杂质的硅化物或氢化a-Si构成的多组欧姆接触条161和多对欧姆接触岛165a和165b。在半导体岛158上还形成多个欧姆接触岛168。

在欧姆接触条161、欧姆接触岛165a和165b以及栅极绝缘层140上形成多组数据线171和多对第一和第二漏电极175a和175b。每个数据线171包括形成第一和第二源电极173a和173b的多组成对的扩展部分，其被设置成分别相对于第一和第二栅电极124a和124b与第一和第二漏电极175a和175b相对。

在栅极绝缘层140和欧姆接触岛168上形成多个DCE 178。每个DCE178包括位于被存储电极131环绕的区域中的多个交叉(cross)。在存储电极131的第三和第四支路之间的间隙中连接DCE 178的交叉，并且将一个X形构件与第二漏电极175b连接。DCE与存储电极131的茎状物相交，并且其上的半导体岛158以及欧姆接触岛168确保DCE 178和存储电极131之间的绝缘。

欧姆接触条和岛161、165a和165b和168仅介于半导体条和岛151和158以及数据线171、漏电极175a和175b和DCE 178之间，以减小它们之间的接触电阻，并且由此使半导体条和岛151和158的某些部分暴露在数据线171、漏电极175a和175b以及DCE 178之外。

第一栅电极124a、第一源电极173a和第一漏电极175a以及位于第一源电极173a和第一漏电极175a之间的一部分半导体条161形成用于控制电压使其被施加到像素电极190上的TFT，同时第二栅电极124b、第二源电极173b和第二漏电极175b以及位于第二源电极173b和第二漏电极175b之间的一部分半导体条161形成用于控制电压使其被施加到DCE 178上的TFT。

在数据线171、漏电极175a和175b以及DCE 178和半导体条和岛151和158的露出部分上形成优选由氮化硅或有机绝缘体构成的钝化层180。

钝化层180设置有露出第一漏电极175a的多个接触孔183和露出数据线171端部的多个接触孔182。栅极绝缘层140和钝化层180设置有露出栅极线121端部的多个接触孔181。钝化层180具有露出DCE 178的多个沟槽185，其通过影响液晶分子的倾斜方向对稳定畴区的形成做出贡献。

在钝化层180上形成多个像素电极190和多个接触辅助件91和92。

每个像素电极190通过接触孔183与第一漏电极175a连接并具有多个十字形切口191和多个线形切口192。十字形切口191与DCE 178的交叉重叠以露出钝化层180的沟槽185，同时线形切口192与存储电极131重叠。每个像素电极190与DCE 178重叠以形成DCE电容C_DEC，DCE 178通过TFT与在前的栅极线121以及在前的数据线171连接，同时像素电极190还与存储电极131重叠以形成存储电容C_ST。

除了设置有接触辅助件91和92的区域之外，在上面板100的整个表面上涂敷校直层11。

现在将详细介绍上面板210。

在上基板210上形成黑矩阵220、多个红、绿和蓝滤色片230和公共电极270。在公共电极270上或下设置涂层(未示出)，并且在公共电极270上涂敷校直层21。

液晶层3具有正介电各向异性和垂直配向，其中包含在液晶层3中的多个液晶分子排列成在无电场时它们的主轴基本上平行于下和上面板100和200。液晶分子优选具有从下面板100到上面板200的扭曲结构。

尽管以上详细介绍了本发明的优选实施例，但应清楚理解的是，本领域技术人员可对此处讲解的基本发明概念进行多种变化和/或修改而不脱离由所附权利要求限定的本发明的精神和范围。

Claims (27)

1.一种薄膜晶体管阵列面板，包括：

一绝缘基板；

设置在所述基板上并包括第一和第二控制线的多个控制线；

设置在所述基板上并包括第一和第二数据线的多个数据线；

一设置在所述基板上并具有一切口的像素电极；

一设置在所述基板上并与所述切口重叠的方向控制电极；

一用于响应自所述第一控制线的第一控制信号向所述像素电极施加自所述第一数据线的第一信号的第一开关元件；和

一用于控制第二信号使其被施加到所述方向控制电极的第二开关元件。

2.权利要求1的薄膜晶体管阵列面板，其中所述第一和第二开关元件在不同时间启动。

3.权利要求2的薄膜晶体管阵列面板，其中所述第二开关元件在所述第一开关元件之前启动。

4.权利要求3的薄膜晶体管阵列面板，其中在所述第一开关元件启动之后立即启动所述第二开关元件。

5.权利要求3的薄膜晶体管阵列面板，其中自所述数据线中的一个供应所述第二信号，并且所述第二开关元件响应自所述第二控制线的第二控制信号将所述第二信号施加到所述方向控制电极。

6.权利要求5的薄膜晶体管阵列面板，其中自所述第一数据线供应所述第二信号。

7.权利要求5的薄膜晶体管阵列面板，其中自所述第二数据线供应所述第二信号，并且所述第二数据线邻近所述第一数据线。

8.权利要求1的薄膜晶体管阵列面板，其中所述方向控制电极与所述像素电极重叠。

9.权利要求1的薄膜晶体管阵列面板，其中所述方向控制电极以及所述控制线包括相同的层。

10.权利要求1的薄膜晶体管阵列面板，其中所述方向控制电极以及所述数据线包括相同的层。

11.权利要求1的薄膜晶体管阵列面板，还包括一介于所述方向控制电极和所述像素电极之间并具有一与所述切口重叠的沟槽的绝缘层。

12.权利要求1的薄膜晶体管阵列面板，还包括一位于所述数据线下面的半导体层。

13.一种液晶显示器，包括：

一第一面板，其包括：含第一和第二控制线的多个控制线、含第一和第二数据线的多个数据线、一具有一切口的像素电极、一与所述切口重叠的方向控制电极、一与所述第一控制线、所述第一数据线和所述像素电极电连接的第一开关元件、以及一介于所述方向控制电极和所述像素电极之间的绝缘层；

一与所述第一面板相对并包括一公共电极的第二面板；和

一介于所述第一和第二面板之间的液晶层，

其中，对于正V_p有 $V_{\mathrm{DCE}}>V_p\&times;(1+\frac{{\mathrm{\&epsiv;d}}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d}),$ 对于负V_p有 $V_{\mathrm{DCE}}<V_p\&times;(1+\frac{{\mathrm{\&epsiv;d}}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d}),$ 其中V_DCE是所述方向控制电极相对于所述公共电极的电压，V_p是所述像素电极相对于所述公共电极的电压，ε和d分别是所述液晶层的介电常数和厚度，ε′和d′是所述绝缘层的介电常数和厚度。

14.权利要求13的液晶显示器，还包括一用于控制一信号使其被施加到所述方向控制电极的第二开关元件。

15.权利要求14的液晶显示器，其中所述第一和第二开关元件在不同时间启动。

16.权利要求15的液晶显示器，其中所述第二开关元件在所述第一开关元件之前启动。

17.权利要求16的液晶显示器，其中在所述第一开关元件启动之后立即启动所述第二开关元件。

18.权利要求16的液晶显示器，其中所述第二开关元件与所述第二控制线、所述数据线中的一个和所述方向控制电极连接。

19.一种液晶显示器，包括：

一第一面板，其包括：含第一和第二控制线的多个控制线、含第一和第二数据线的多个数据线、一具有一切口的像素电极、一与所述切口重叠的方向控制电极、一与所述第一控制线、所述第一数据线和所述像素电极电连接的第一开关元件、以及一介于所述方向控制电极和所述像素电极之间的绝缘层；

一与所述第一面板相对并包括一公共电极的第二面板；和

一介于所述第一和第二面板之间的液晶层，

其中， $\frac{C_{\mathrm{LC}}}{2C_{\mathrm{DCE}}+C_{\mathrm{LC}}}>\frac{{\mathrm{\&epsiv;d}}^{\&prime;}}{{\mathrm{\&epsiv;}}^{\&prime;}d},$ 其中C_LC是所述像素电极和所述公共电极之间的电容，C_DCE是所述像素电极和所述方向控制电极之间的电容，ε和d分别是所述液晶层的介电常数和厚度，ε′和d′是所述绝缘层的介电常数和厚度。

20.权利要求19的液晶显示器，还包括一用于控制一信号使其被施加到所述方向控制电极的第二开关元件。

21.权利要求20的液晶显示器，其中所述第一和第二开关元件在不同时间启动。

22.权利要求21的液晶显示器，其中所述第二开关元件在所述第一开关元件之前启动。

23.权利要求22的液晶显示器，其中在所述第一开关元件启动之后立即启动所述第二开关元件。

24.权利要求22的液晶显示器，其中所述第二开关元件与所述第二控制线、所述数据线中的一个和所述方向控制电极连接。

25.权利要求24的液晶显示器，其中对于所述第二开关元件和所述第一开关元件的启动顺序，所述像素电极和所述方向控制电极被提供相对于所述公共电极的电压具有相同极性的信号。

26.一种液晶显示器，包括：

一第一面板，其包括：含第一和第二控制线的多个控制线、含第一和第二数据线的多个数据线、一具有一切口的像素电极、一与所述切口重叠的方向控制电极、一用于响应自所述第一控制线的第一控制信号向所述像素电极施加自所述第一数据线的第一信号的第一开关元件以及一用于控制第二信号使其被施加到所述方向控制电极的第二开关元件；

一与所述第一面板相对并包括一公共电极的第二面板；和

一介于所述第一和第二面板之间的液晶层，

其中在所述第二开关元件和所述第一开关元件的启动顺序中，所述第二开关元件在所述第一开关元件之前启动，并且对于该启动顺序所述第一和第二信号相对于所述公共电极的电压具有相同的极性。

27.权利要求26的液晶显示器，其中在所述第一开关元件启动之后立即启动所述第二开关元件。

Images