JP4792746B2 - 液晶表示素子 - Google Patents

液晶表示素子 Download PDF

Info

Publication number
JP4792746B2
JP4792746B2 JP2004377374A JP2004377374A JP4792746B2 JP 4792746 B2 JP4792746 B2 JP 4792746B2 JP 2004377374 A JP2004377374 A JP 2004377374A JP 2004377374 A JP2004377374 A JP 2004377374A JP 4792746 B2 JP4792746 B2 JP 4792746B2
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
pixel
crystal display
display element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004377374A
Other languages
English (en)
Other versions
JP2006184507A (ja
Inventor
亮太 水迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004377374A priority Critical patent/JP4792746B2/ja
Priority to US11/311,675 priority patent/US8068200B2/en
Priority to TW094145729A priority patent/TWI305853B/zh
Priority to KR1020050128556A priority patent/KR100840470B1/ko
Priority to CN2009101731785A priority patent/CN101685215B/zh
Priority to CN200810176741XA priority patent/CN101435958B/zh
Publication of JP2006184507A publication Critical patent/JP2006184507A/ja
Priority to HK06112642.1A priority patent/HK1092227A1/xx
Application granted granted Critical
Publication of JP4792746B2 publication Critical patent/JP4792746B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、薄膜トランジスタ(以下、TFTと記す)をアクティブ素子とした垂直配向型のアクティブマトリックス液晶表示素子に関する。
垂直配向型のアクティブマトリックス液晶表示素子は、予め定めた間隙を存して対向する一対の基板と、前記一対の基板の互いに対向する内面のうち、一方の基板の内面に設けられ、行方向及び列方向にマトリックス状に配列する複数の画素電極と、前記一方の基板の内面に前記複数の画素電極にそれぞれ対応させて設けられ、対応する画素電極にそれぞれ接続された複数のTFTと、前記一方の基板の内面に各画素電極行の一側及び各画素電極列の一側にそれぞれ沿わせて設けられ、その行及び列の前記TFTにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線と、他方の基板の内面に形成され、前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極と、前記前側基板と後側基板の内面にそれぞれ前記電極を覆って設けられた垂直配向膜と、前記前側基板と後側基板との間の間隙に封入された負の誘電異方性を有する液晶層とからなっている(特許文献1参照)。
特許第2565639号公報
垂直配向型の液晶表示素子は、複数の画素電極と対向電極とが互いに対向する領域からなる複数の画素毎に、前記電極間への電圧の印加により液晶分子を垂直配向状態から倒れ配向させて画像を表示するものであり、各画素の液晶分子は、前記電圧の印加により、画素の周縁部から画素中心に向かって倒れ込むように配向する。
しかし、従来の垂直配向型液晶表示素子は、電圧の印加による液晶分子の倒れ配向が不安定であり、各画素の液晶分子の倒れ配向状態がばらついて、表示にざらつき感を生じる。
この発明は、各画素の液晶分子を電圧の印加により安定に倒れ配向させ、ざらつき感の無い良好な品質の画像を表示することができる垂直配向型のアクティブマトリックス液晶表示素子を提供することを目的としたものである。
請求項1に記載の発明は、ソース電極とドレイン電極のうちの一方の電極が画素電極に接続され他方の電極がデータ配線に接続されゲート電極がゲート配線に接続された薄膜トランジスタを有し、前記画素電極と対向電極との間に誘電率異方性が負の液晶からなる液晶層が設けられた垂直配向型の液晶表示素子であって、前記画素電極は、前記データ配線に沿う方向に1列となるように配列された3つの電極部と、前記ゲート配線に隣接する第1の電極部を前記一方の電極に接続する第1の接続部と、前記第1の電極部に隣接する第2の電極部を前記第1の電極部に接続する第2の接続部と、前記第2の電極部に隣接する第3の電極部を前記第2の電極部に接続する第3の接続部と、を有し、前記第1の接続部と前記第3の接続部は、前記ゲート配線に沿う方向において前記データ配線の配置側に偏った位置にのみ設けられ、前記第2の接続部は、前記ゲート配線に沿う方向において前記データ配線の非配置側に偏った位置にのみ設けられ、前記画素電極は、互いに平行な直線状の2つのスリットが設けられることにより前記3つの電極部が顕在化されており、前記電極部毎に液晶分子が放射状に配向することを特徴とする。
請求項2に記載の発明は、請求項1に記載の液晶表示素子において、前記第1の接続部は、前記ゲート配線に平行に隣接する辺に位置していることを特徴とする。
請求項3に記載の発明は、請求項1または2に記載の液晶表示素子において、前記3つの電極部のそれぞれは、平面形状が正方形に形成されていることを特徴とする。
請求項4に記載の発明は、請求項1から3の何れかに記載の液晶表示素子において、前記画素電極は、前記データ配線に平行に隣接する一辺が前記2つのスリットのうちの一方により2分割されていることを特徴とする。
本発明によれば、各画素の液晶分子を電圧の印加により安定に倒れ配向させ、ざらつき感の無い良好な品質の画像を表示することができる。
(第1の実施形態)
図1〜図4はこの発明の第1の実施例を示しており、図1は液晶表示素子の一方の基板の一部分の平面図、図2及び図3は図1のII−II線及びIII−III線に沿う液晶表示素子の断面図である。
この液晶表示素子は、TFTをアクティブ素子とした垂直配向型のアクティブマトリックス液晶表示素子であり、図1〜図3に示したように、予め定めた間隙を存して対向する一対の透明基板1,2と、前記一対の基板1,2の互いに対向する内面のうち、一方の基板、例えば表示の観察側とは反対側の基板(以下、後基板という)1の内面に設けられ、行方向(図1において左右方向)及び列方向(図1において上下方向)にマトリックス状に配列する複数の透明な画素電極3と、前記後基板1の内面に前記複数の画素電極3にそれぞれ対応させて設けられ、対応する画素電極3にそれぞれ接続された複数のTFT6と、前記後基板1の内面に各画素電極行の一側及び各画素電極列の一側にそれぞれ沿わせて設けられ、その行及び列の前記TFT6にゲート信号及びデータ信号を供給する複数のゲート配線12及びデータ配線13と、他方の基板、つまり観察側の基板(以下、前基板という)2の内面に形成され、前記複数の画素電極3とそれぞれ対向する領域により複数の画素を形成する透明な対向電極17と、前記一対の基板1,2の内面にそれぞれ前記電極3,16を覆って設けられた垂直配向膜16,20と、前記一対の基板1,2間の間隙に封入された負の誘電異方性を有する液晶層21とからなっている。
前記複数のTFT6は、前記後基板1の基板面に形成されたゲート電極7と、前記ゲート電極7を覆って前記画素電極3の配列領域の全域に形成された透明なゲート絶縁膜8と、前記ゲート絶縁膜8の上に前記ゲート電極7と対向させて形成されたi型半導体膜9と、前記i型半導体膜9の一側部と他側部の上に図示しないn型半導体膜を介して形成されたドレイン電極10及びソース電極11とからなっている。
なお、前記ゲート配線12は、前記後基板1の基板面に前記TFT6のゲート電極7と一体に形成されており、前記データ配線13は、前記ゲート絶縁膜8の上に前記TFT6のドレイン電極10と一体に形成されている。
また、前記複数の画素電極3は、前記ゲート絶縁膜8の上に設けられている。これらの画素電極3は、液晶表示素子の画素密度を高くして精細度を上げるために、列方向(データ配線13に沿った方向)に長い細長形状に形成されており、前記TFT6は、前記細長形状の画素電極3の長手方向の一方の一端縁の一側部に対応させて設けられ、そのソース電極11を前記画素電極3の対応する端縁部に接続されている。
そして、前記複数の画素電極3にはそれぞれ、前記画素電極3を、隣り合う縁部の一部において互いにつながる複数の電極部に区分するスリット4が設けられている。このスリット4は、4.0μm以下の幅に形成されている。
この実施例では、前記画素電極3をその電極幅が電極長さの約1/3の細長形状に形成し、この画素電極3の長さを実質的に3等分する2箇所にそれぞれ前記画素電極3の幅方向に沿うスリット4を設けることにより、前記画素電極3を、実質的に正方形状を有する3つの電極部3a,3b,3cに区分している。
また、この実施例では、前記スリット4を、画素電極3の幅方向の中間部を避けてその両側にスリット端を画素電極3の両側縁に開放させて設け、前記幅方向の中間部に、各電極部3a,3b,3cのつながり部5を形成している。
そして、前記スリット4を挟んで隣り合う電極部3a,3b及び3b,3cのつながり部5の幅は、図1のように前記電極部3a,3b,3cの前記スリット4と平行な方向の幅をW、前記つながり部5の幅をWとしたとき、前記つながり部5の電気抵抗が許容値を越えない範囲で、
/W≦0.13
の値に設定されている。
すなわち、前記つながり部5の幅Wは、前記電極部3a,3b,3cの前記スリット4と平行な方向の幅Wの13/100以下で、且つ前記つながり部5の電気抵抗値が許容範囲を越えない値に設定されている。
さらに、前記後基板1の基板面には、各行の画素電極3にそれぞれ対応させて、前記画素電極3のTFT6のソース電極11が接続された部分の付近を除く周縁部に前記ゲート絶縁膜8を介して対向し、前記画素電極3との間に前記ゲート絶縁膜8を誘電体層とする補償容量を形成する補償容量電極14が設けられている。
なお、前記補償容量電極14の画素電極3の周縁部に対応する各辺部は、その内周縁側の部分が前記画素電極3の周縁部に対向し、外周縁部が画素電極3の外方に張出す幅に形成されている。
そして、前記各行の画素電極3にそれぞれ対応する補償容量電極14は、各画素電極行毎に、前記画素電極3のTFT接続側とは反対側において一体につながっており、さらに、各行の補償容量電極14は、前記複数の画素電極3の配列領域の外側の一端または両端に前記データ配線13と平行に設けられた図示しない容量電極接続配線に共通接続されている。
また、前記後基板1の内面には、前記複数の画素電極3に対応する部分を除いて、前記複数のTFT6及びデータ配線13を覆うオーバーコート絶縁膜15が設けられており、その上に前記垂直配向膜16が形成されている。
一方、前基板2の内面には、前記後基板1の内面に設けられた複数の画素電極3と前基板2の内面に設けられた対向電極17とが互いに対向する領域からなる各画素の間の領域に対向する格子状のブラックマスク18と、前記各画素にそれぞれ対応する赤、緑、青の3色のカラーフィルタ19R,19G,19Bが設けられており、前記カラーフィルタ19R,19G,19Bの上に前記対向電極17が形成され、その上に垂直配向膜20が形成されている。
前記後基板1と前基板2は、前記複数の画素電極3の配列領域を囲む図示しない枠状のシール材を介して接合されている。
また、前記後基板1は、図示しないが、その行方向の一端と列方向の一端とにそれぞれ、前基板2の外方に突出する張出部を有しており、その行方向の張出部に複数のゲート側ドライバ接続端子が配列形成され、列方向の張出部に複数のデータ側ドライバ接続端子が配列形成されている。
そして、前記複数のゲート配線12は、前記行方向の張出部に導出されて前記複数のゲート側ドライバ接続端子にそれぞれ接続され、前記複数のデータ配線13は、前記列方向の張出部に導出されて前記複数のデータ側ドライバ接続端子にそれぞれ接続されており、前記各行の補償容量電極14が共通接続された容量電極接続配線は、前記行方向と列方向の張出部の一方または両方に導出され、その張出部の複数のドライバ接続端子と共に配列された対向電極端子に接続されている。
さらに、前記後基板1の内面には、前記シール材による基板接合部の角部付近から前記行方向と列方向の張出部の一方または両方に導出され、前記ドライバ接続端子と並べて配列された前記対向電極端子(補助電極接続配線が接続された端子と同じ端子でも別の端子でもよい)に接続された対向電極接続配線が設けられており、前記前基板2の内面に設けられた対向電極17は、前記基板接合部において前記対向電極接続配線に接続され、この対向電極接続配線を介して前記対向電極端子に接続されている。すなわち、前記複数の補償容量電極14の電位は、前記対向電極17の電位と同じ値に設定されている。
そして、前記液晶層21は、前記後基板1と前基板2との間の前記シール材で囲まれた領域に封入されており、この液晶層21の液晶分子21aは、両基板1,2の内面にそれぞれ設けらた垂直配向膜16,20の垂直配向性により、基板1,2面に対して実質的に垂直に配向している。
また、前記後基板1と前基板2の外面にはそれぞれ、偏光板22,23がその透過軸を予め定めた方向に向けて配置されている。なお、この実施例では、前記偏光板22,23をそれぞれの透過軸を実質的に互いに直交させて配置し、液晶表示素子にノーマリーブラックモードの表示を行なわせるようにしている。
この液晶表示素子は、複数の画素電極3にそれぞれ前記画素電極3を隣り合う縁部の一部において互いにつながる複数の電極部3a,3b,3cに区分するスリット4を設けることにより、各画素の液晶分子21aを、前記画素電極3と対向電極17との間への電圧の印加により、前記複数の電極部3a,3b,3cに対応する各領域毎に倒れ配向させるようにしたものであり、この液晶表示素子は、前記画素電極3の複数の電極部3a,3b,3cの幅Wと前記電極部3a,3b,3cのつながり部4の幅WとをW/W≦0.13に設定しているため、各画素の液晶分子21aを、前記電圧の印加により、前記画素電極3の複数の電極部3a,3b,3cに対応する各領域毎に、その領域の周縁部から前記領域の中心に向かって規則的に倒れ配向させることができる。
すなわち、図4は、上記実施例の液晶表示素子における前記画素電極3の複数の電極部3a,3b,3cに対応する各領域の電圧印加時の液晶分子配向状態を模式的に示す平面図、図5は、前記画素電極3の複数の電極部3a,3b,3cの幅Wと前記電極部3a,3b,3cのつながり部4の幅WとをW/W>0.13に設定した比較素子における前記画素電極3の複数の電極部3a,3b,3cに対応する各領域の電圧印加時の液晶分子配向状態を模式的に示す平面図である。
図5のように、画素電極3の複数の電極部3a,3b,3cの幅Wと前記電極部3a,3b,3cのつながり部4の幅WとをW/W>0.13に設定した比較素子は、画素電極3のスリット4を挟んで隣り合う電極部3a,3b及び3b,3cにそれぞれ対応する領域の液晶分子21aが、前記つながり部5に対応する部分において互いに影響し合って配向し、隣り合う電極部3a,3bの液晶分子21aがそれぞれ同じ方向に倒れるように配列するため、各電極部ごとに区分された均一な配向が得られない。
それに対し、画素電極3の複数の電極部3a,3b,3cの幅Wと前記電極部3a,3b,3cのつながり部4の幅WとをW/W≦0.13に設定した上記実施例の液晶表示素子は、画素電極3のスリット4を挟んで隣り合う電極部3a,3b及び3b,3cにそれぞれ対応する領域の液晶分子21aが、前記つながり部5に対応する部分においてほとんど影響し合うこと無く配向し、各領域の液晶分子21aが、前記画素電極3の複数の電極部3a,3b,3cに対応する各領域毎に、その領域の周縁部から前記領域の中心に向かって規則的に倒れ配向する。
そのため、この液晶表示素子は、各画素の液晶分子21aを、前記電圧の印加により、前記画素電極3の複数の電極部3a,3b,3cに対応する各領域毎に、その周縁部から中心に向かって安定に倒れ配向させ、ざらつき感の無い良好な品質の画像を表示することができる。
さらに、この液晶表示素子は、前記画素電極3の複数の電極部3a,3b,3cをそれぞれ実質的に正方形状に形成しているため、前記画素電極3の複数の電極部3a,3b,3cに対応する各領域の液晶分子21aを、前記各領域毎に、その周縁部から中心に向かってバランス良く倒れ配向させることができ、したがって、前記画素電極3の複数の電極部3a,3b,3cに対応する各領域毎の液晶分子21aの倒れ配向をより安定させ、さらに良好な品質の画像を表示することができる。
また、この液晶表示素子は、複数の画素電極3に、前記画素電極3を複数の電極部3a,3b,3cに区分するスリット4を設けているが、前記スリット4の幅は上述したように4.0μm以下であるため、充分な開口率を得ることができる。
(第2の実施形態)
図6はこの発明の第2の実施例を示す液晶表示素子の一方の基板の一部分の平面図である。なお、この実施例において、上述した第1の実施例に対応するものには図に同符号を付し、同じものについてはその説明を省略する。
この実施例の液晶表示素子は、複数の画素電極3を細長形状に形成し、前記複数の画素電極3の長手方向の一端縁の一側部にそれぞれTFT6のソース電極11を接続するとともに、前記画素電極3に、その幅方向に沿わせて、前記画素電極3をその長手方向に並ぶ複数、例えば3つの電極部3a,3b,3cに区分するスリット4を設け、前記スリット4を挟んで隣り合う電極部3a,3b及び3b,3cのつながり部5を、前記電極部3a,3b,3cの前記スリット4と平行な方向の幅の中央部から前記電極部3a,3b,3cの幅方向のいずれか一方にずれた位置に形成したものであり、他の構成は上述した第1の実施例の液晶表示素子と同じである。
この液晶表示素子において、前記画素電極3の複数の電極部3a,3b,3cのうち、少なくとも前記TFT6が接続された電極部3aとその電極部3aと隣り合う電極部3bとのつながり部5は、前記TFT6の接続側とは反対側に形成されている。
なお、この実施例では、前記画素電極3の一端側のTFT6が接続された電極部3aとその電極部3aと隣り合う中央の電極部3bとのつながり部5と、前記中央の電極部3bと前記画素電極3の他端側の電極部3cとのつながり部5をそれぞれ、前記TFT6の接続側とは反対側に形成している。
この液晶表示素子は、複数の画素電極3にそれぞれ前記画素電極3を隣り合う縁部の一部において互いにつながる複数の電極部3a,3b,3cに区分するスリット4を設けることにより、各画素の液晶分子21aを、前記画素電極3と対向電極17(図2及び図3参照)との間への電圧の印加により、前記複数の電極部3a,3b,3cに対応する各領域毎に倒れ配向させるようにしたものであり、この液晶表示素子は、前記画素電極3のスリット4を挟んで隣り合う電極部3a,3b及び3b,3cのつながり部5を、前記電極部3a,3b,3cの前記スリット4と平行な方向の幅の中央部から前記電極部3a,3b,3cの幅方向のいずれか一方にずれた位置に形成しているため、各画素の液晶分子21aを、前記電圧の印加により、前記画素電極3の複数の電極部3a,3b,3cに対応する各領域毎に、その領域の周縁部から前記領域の中心に向かって規則的に倒れ配向させることができる。
すなわち、前記つながり部5を前記電極部3a,3b,3cのスリット4と平行な方向の幅の中央部に形成した場合、そのつながり部5の幅が上述した第1の実施例のように狭ければ、画素電極3のスリット4を挟んで隣り合う電極部3a,3b及び3b,3cにそれぞれ対応する各領域の液晶分子21aが、図4に示したように、前記画素電極3の複数の電極部3a,3b,3cに対応する各領域毎に、その領域の周縁部から前記領域の中心に向かって各電極部ごとに区分された均一な配向が得られるが、前記つながり部5の幅がある程度広い場合は、前記隣り合う電極部3a,3b及び3b,3cにそれぞれ対応する領域の液晶分子21aが、前記つながり部5に対応する部分において互いに影響し合って配向し、各領域の液晶分子21aが図5に示したように不均一に倒れ配向する。
それに対し、この実施例の液晶表示素子は、前記つながり部5を、前記電極部3a,3b,3cのスリット4と平行な方向の幅の中央部から前記電極部3a,3b,3cの幅方向のいずれか一方にずれた位置に形成しているため、前記つながり部5の幅がある程度広くても、画素電極3のスリット4を挟んで隣り合う電極部3a,3b及び3b,3cにそれぞれ対応する領域の液晶分子21aが、前記つながり部5に対応する部分においてほとんど影響し合うこと無く配向し、各領域の液晶分子21aが、前記画素電極3の複数の電極部3a,3b,3cに対応する各領域毎に、その領域の周縁部から前記領域の中心に向かって規則的に倒れ配向する。
そのため、この液晶表示素子は、各画素の液晶分子21aを、前記電圧の印加により、前記画素電極3の複数の電極部3a,3b,3cに対応する各領域毎に、その周縁部から中心に向かって安定に倒れ配向させ、ざらつき感の無い良好な品質の画像を表示することができる。
さらに、この液晶表示素子は、前記画素電極3の複数の電極部3a,3b,3cのうち、少なくとも前記TFT6が接続された電極部3aとその電極部3aと隣り合う電極部3bとのつながり部5を、前記TFT6の接続側とは反対側に形成しているため、前記TFT6が接続された電極部3aに対応する領域における前記TFT6のゲート電極7と前記電極部3aとの間に生じる横電界の影響による液晶分子21aの配向の乱れをほとんど無くすことができる。
図7は、前記画素電極3の複数の電極部3a,3b,3cのつながり部5の位置による前記電極部3a,3b,3cに対応する各領域の電圧印加時の液晶分子配向状態を模式的に示す平面図であり、(a)は前記つながり部5をTFT6の接続側に形成したときの配向状態、(b)は前記つながり部5をTFT6の接続側とは反対側に形成したときの配向状態を示している。
図7(a)のように、前記つながり部5をTFT6の接続側に形成したときは、前記つながり部5、つまり、電圧の印加による液晶分子21aの倒れ方向(周縁部からの倒れ方向)が規定されない部分が、前記TFT6のゲート電極7と前記電極部3aのTFT隣接縁との間に生じる強い横電界の方向の延長線上に位置しているため、前記つながり部5とTFT隣接縁との間の部分の液晶分子21aが、前記横電界の影響によりその横電界の方向に沿うように倒れ、前記TFT6が接続された電極部3aに対応する領域の液晶分子21aは前記横電界により倒れ配向する液晶分子の挙動につられるように配向するので、各電極部ごとに区分された均一な配向が得られない。
それに対し、前記つながり部5をTFT6の接続側とは反対側に形成したときは、前記つながり部5(電圧の印加による液晶分子21aの倒れ方向が規定されない部分)が、前記TFT6のゲート電極7と前記電極部3aのTFT隣接縁との間に生じる横電界の方向の延長線とは反対側に位置しているため、前記TFT6が接続された電極部3aに対応する領域の液晶分子21aも、前記TFT6のゲート電極7と前記電極部3aとの間に生じる横電界の影響による配向の乱れをほとんど生じること無く、前記領域の周縁部から中心に向かって規則的に倒れ配向する。
そのため、前記TFT6が接続された電極部3aに対応する領域を含む各領域の液晶分子21aを、それぞれの領域の周縁部から中心に向かって安定に倒れ配向させ、良好な品質の画像を表示することができる。
なお、この実施例の液晶表示素子において、前記画素電極3の複数の電極部3a,3b,3cはそれぞれ、実質的に正方形状に形成するのが望ましく、このようにすることにより、前記画素電極3の複数の電極部3a,3b,3cに対応する各領域の液晶分子21aを、前記各領域毎に、その周縁部から中心に向かってバランス良く倒れ配向させることができる。
また、この実施例の液晶表示素子において、前記つながり部5の幅は、上述した第1の実施例と同様に、前記電極部3a,3b,3cの前記スリット4と平行な方向の幅をW、前記つながり部5の幅をWとしたとき、W/W≦0.13の値に設定するのが好ましく、このようにすることにより、各画素の液晶分子21aを、電圧の印加により、前記画素電極3の複数の電極部3a,3b,3cに対応する各領域毎に、その周縁部から中心に向かって、より安定に倒れ配向させることができる。
さらに、前記画素電極3のスリット4の幅は、4.0μm以下が望ましく、このようにすることにより、充分な開口率を得ることができる。
(第3の実施形態)
図8はこの発明の第3の実施例を示す液晶表示素子の一方の基板の1つの画素部の平面図である。なお、この実施例において、上述した第1及び第2の実施例に対応するものには図に同符号を付し、同じものについてはその説明を省略する。
この実施例の液晶表示素子は、細長形状の画素電極3に、この画素電極3をその長手方向に並ぶ少なくとも3つ以上(この実施例では3つ)の電極部3a,3b,3cに区分する複数本のスリットを設け、前記画素電極3の各電極部3a,3b,3cのうち、TFT6が接続された電極部3aとその電極部3aと隣り合う電極部3bとのつながり部5を、前記TFT6の接続側とは反対側に形成するとともに、前記TFT6の接続側から奇数番目のスリット4を挟んで隣り合う2つの電極部3a,3bのつながり部5と、偶数番目のスリット4を挟んで隣り合う2つの電極部3b,3cのつながり部とを、互いに反対側に形成したものであり、他の構成は上記第2の実施例と同じである。
すなわち、この液晶表示素子は、前記画素電極3の各電極部3a,3b,3cのうち、前記画素電極3の一端側のTFT6が接続された電極部3aとその電極部3aと隣り合う中央の電極部3bとのつながり部5を前記TFT6の接続側とは反対側に形成し、前記中央の電極部3bと前記画素電極3の他端側の電極部3cとのつながり部5を前記TFT6の接続側に形成したものであり、この液晶表示素子によれば、前記画素電極3の複数の電極部3a,3b,3cに対応する各領域の液晶分子をそれぞれ、前記領域の周縁部から中心に向かって、上記第2の実施例よりもさらに安定に倒れ配向させることができる。
(第4の実施形態)
図9はこの発明の第4の実施例を示す液晶表示素子の一方の基板の1つの画素部の平面図である。なお、この実施例において、上述した第1の実施例に対応するものには図に同符号を付し、同じものについてはその説明を省略する。
この実施例の液晶表示素子は、複数の画素電極3を実質的に矩形状に形成したものであり、前記画素電極3の長手方向の一端縁の一側部にTFT6のソース電極11を接続するとともに、前記画素電極3に、その長さ方向と幅方向とに沿わせて、前記画素電極3をその幅方向に2列に並び、各列毎にその長手方向に少なくとも2行、例えば3行に並ぶ複数の電極部3a,3a,3b,3b,3c,3cに区分する複数本のスリット4a,4bを設け、前記複数の電極部3a,3a,3b,3b,3c,3cそれぞれと、その電極部と同じ列の隣り合う電極部及び同じ行の隣り合う電極部の少なくとも一方と間に、その隣り合う電極部のつなぎ部5a,5bを、前記電極部3a,3a,3b,3b,3c,3cの前記スリット4a,4bと平行な方向の幅の中央部から前記電極部の幅方向のいずれか一方にずれた位置に形成したものであり、他の構成は上述した第1の実施例と同じである。
なお、この実施例では、前記画素電極3の幅方向の中央部に1本の長手方向スリット4aを設け、前記画素電極3の長さを実質的に3等分する2箇所にそれぞれ幅方向スリット4bを設けるとともに、前記長手方向スリット4aの両端と、前記2箇所の幅方向スリット4bのうち、TFT6に隣接する電極端側の幅方向スリット4bの前記TFT6に隣接する電極部列とは反対側の電極部列の外縁側の端部と、前記TFT6に隣接する側とは反対の電極端側の幅方向スリット4bの両端とにそれぞれ前記つながり部5a,5bを形成し、前記2列及び3行に並ぶ全ての電極部3a,3a,3b,3b,3c,3cを前記つながり部5a,5bを介して順次つないでいる。
この液晶表示素子は、実質的に矩形状の画素電極3の長手方向の一端縁の一側部にTFT6のソース電極11を接続するとともに、前記画素電極3に、その長さ方向と幅方向とに沿わせて、前記画素電極3をその幅方向に2列に並び、各列毎にその長手方向に少なくとも2行に並ぶ複数の電極部3a,3a,3b,3b,3c,3cに区分する複数本のスリット4a,4bを設けることにより、各画素の液晶分子を、電圧の印加により、前記複数の電極部3a,3a,3b,3b,3c,3cに対応する各領域毎に倒れ配向させるようにしたものである。
そして、この液晶表示素子は、前記複数の電極部3a,3a,3b,3b,3c,3cそれぞれと、その電極部と同じ列の隣り合う電極部及び同じ行の隣り合う電極部の少なくとも一方と間に、その隣り合う電極部のつながり部5a,5bを、前記電極部の前記スリット5a,5bと平行な方向の幅の中央部から前記電極部の幅方向のいずれか一方にずれた位置に形成しているため、上述した第2及び第3の実施例の液晶表示素子と同様に、各画素の液晶分子を、電圧の印加により、前記画素電極3の複数の電極部3a,3a,3b,3b,3c,3cに対応する各領域毎に、その周縁部から中心に向かって安定に倒れ配向させ、ざらつき感の無い良好な品質の画像を表示することができる。
また、この液晶表示素子は、前記複数の電極部3a,3a,3b,3b,3c,3cのうち、少なくともTFT6が接続された電極部3aとその電極部3aと隣り合う電極部(この実施例では行方向に隣り合う電極部)3aとのつながり部5aを、前記TFT6のゲート電極7と前記TFT6が接続された前記電極部3aの端縁との間に発生する横電界の延長線上を避けた位置(この実施例では、画素電極3の端縁部)に形成しているため、前記TFT6が接続された電極部3aに対応する領域における前記TFT6のゲート電極7と前記電極部3aとの間に生じる横電界の影響による液晶分子の配向の乱れをほとんど無くし、前記TFT6が接続された電極部3aに対応する領域を含む各領域の液晶分子を、その領域の周縁部から中心に向かって安定に倒れ配向させることができる。
なお、この実施例では、画素電極3の複数の電極部3a,3a,3b,3b,3c,3cのつながり部5a,5bを図9に示した位置に形成しているが、前記つながり部5a,5bの位置及び数は、全ての電極部3a,3a,3b,3b,3c,3cをつなぐことができれば、他の位置及び数でもよい。
この実施例の液晶表示素子において、前記画素電極3の複数の電極部3a,3a,3b,3b,3c,3cはそれぞれ、実質的に正方形状に形成するのが望ましく、このようにすることにより、前記画素電極3の複数の電極部3a,3a,3b,3b,3c,3cに対応する各領域の液晶分子を、前記各領域毎に、その周縁部から中心に向かってバランス良く倒れ配向させることができる。
また、この実施例の液晶表示素子において、前記つながり部5の幅は、上述した第1の実施例と同様に、前記電極部3a,3b,3cの前記スリット4と平行な方向の幅をW、前記つながり部5の幅をWとしたとき、W/W≦0.13の値に設定するのが好ましく、このようにすることにより、各画素の液晶分子を、電圧の印加により、前記画素電極3の複数の電極部3a,3b,3cに対応する各領域毎に、その周縁部から中心に向かって、より安定に倒れ配向させることができる。
さらに、前記画素電極3のスリット4の幅は、4.0μm以下が望ましく、このようにすることにより、充分な開口率を得ることができる。
(第5の実施形態)
図10はこの発明の第5の実施例を示す液晶表示素子の一方の基板の1つの画素部の平面図であり、この液晶表示素子は、複数の画素電極3が設けられた後基板1の基板面と前記画素電極3の形成面との間に、前記複数の画素電極3のスリット4にそれぞれ対応し、他方の前基板2の対向電極17(図2及び図3参照)との間に実質的に無電界の領域を形成する補助電極14aを設けたものであり、前記補助電極14aは、前記複数の画素電極3の縁部との間に補償容量を形成する補償容量電極14と一体に形成されている。
なお、この実施例の液晶表示素子は、図6に示した第2の実施例の液晶表示素子に前記補助電極14aを設けたものであるが、図1〜図3に示した第1の実施例の液晶表示素子、図8に示した第3の実施例の液晶表示素子、あるいは図9に示した第4の実施例の液晶表示素子に前記補助電極14aを設けてもよい。
この液晶表示素子は、複数の画素電極3が設けられた後基板1の基板面と前記画素電極3の形成面との間に、前記複数の画素電極3のスリット4にそれぞれ対応し、前基板2の対向電極17との間に実質的に無電界の領域を形成する補助電極14aを設けているため、前記画素電極3のスリット4に対応する部分、つまり前記スリット4を挟んで隣り合う電極部3a,3b及び3b,3cの間に対応する部分の液晶分子を実質的に基板1,2面に対して垂直に配向させ、各画素の液晶分子を、電圧の印加により、前記画素電極3の複数の電極部3a,3b,3cに対応する各領域毎に、その周縁部から中心に向かってさらに安定に倒れ配向させることができる。
また、この実施例では、前記補助電極14aを、前記補償容量電極14と一体に形成しているため、前記補償容量電極14と補助電極14aとを別の金属膜により形成する場合に比べて、液晶表示素子の製造を容易にすることができる。
この発明の第1の実施例を示す液晶表示素子の一方の基板の一部分の平面図。 図1のII−II線に沿う液晶表示素子の断面図。 図1のIII−III線に沿う液晶表示素子の断面図。 第1の実施例の液晶表示素子における画素電極の複数の電極部に対応する各領域の電圧印加時の液晶分子配向状態を模式的に示す平面図。 画素電極の複数の電極部の幅Wと前記電極部のつながり部の幅WとをW/W>0.13に設定した比較素子における前記画素電極の複数の電極部に対応する各領域の電圧印加時の液晶分子配向状態を模式的に示す平面図。 この発明の第2の実施例を示す液晶表示素子の一方の基板の一部分の平面図。 画素電極の複数の電極部のつながり部の位置による前記電極部に対応する各領域の電圧印加時の液晶分子配向状態を模式的に示す平面図。 この発明の第3の実施例を示す液晶表示素子の一方の基板の1つの画素部の平面図。 この発明の第4の実施例を示す液晶表示素子の一方の基板の1つの画素部の平面図。 この発明の第3の実施例を示す液晶表示素子の一方の基板の1つの画素部の平面図。
符号の説明
1,2…基板、3…画素電極、3a,3b,3c,3a,3a,3b,3b,3c,3c…電極部、4,4a,4b…スリット、5,5a,5b…つながり部、6…TFT、7…ゲート電極、12…ゲート配線、13…データ配線、14…補償容量電極、14a…補助電極、16…垂直配向膜、17…対向電極、18…ブラックマスク、19R,19G,19B…カラーフィルタ、20…垂直配向膜、21…液晶層、21a…液晶分子、22,23…偏光板。

Claims (4)

  1. ソース電極とドレイン電極のうちの一方の電極が画素電極に接続され他方の電極がデータ配線に接続されゲート電極がゲート配線に接続された薄膜トランジスタを有し、前記画素電極と対向電極との間に誘電率異方性が負の液晶からなる液晶層が設けられた垂直配向型の液晶表示素子であって、
    前記画素電極は、前記データ配線に沿う方向に1列となるように配列された3つの電極部と、前記ゲート配線に隣接する第1の電極部を前記一方の電極に接続する第1の接続部と、前記第1の電極部に隣接する第2の電極部を前記第1の電極部に接続する第2の接続部と、前記第2の電極部に隣接する第3の電極部を前記第2の電極部に接続する第3の接続部と、を有し、
    前記第1の接続部と前記第3の接続部は、前記ゲート配線に沿う方向において前記データ配線の配置側に偏った位置にのみ設けられ、
    前記第2の接続部は、前記ゲート配線に沿う方向において前記データ配線の非配置側に偏った位置にのみ設けられ、
    前記画素電極は、互いに平行な直線状の2つのスリットが設けられることにより前記3つの電極部が顕在化されており、
    前記電極部毎に液晶分子が放射状に配向することを特徴とする液晶表示素子。
  2. 前記第1の接続部は、前記ゲート配線に平行に隣接する辺に位置していることを特徴とする請求項1に記載の液晶表示素子。
  3. 前記3つの電極部のそれぞれは、平面形状が正方形に形成されていることを特徴とする請求項1または2に記載の液晶表示素子。
  4. 前記画素電極は、前記データ配線に平行に隣接する一辺が前記2つのスリットのうちの一方により2分割されていることを特徴とする請求項1から3の何れかに記載の液晶表示素子。
JP2004377374A 2004-12-24 2004-12-27 液晶表示素子 Active JP4792746B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004377374A JP4792746B2 (ja) 2004-12-27 2004-12-27 液晶表示素子
US11/311,675 US8068200B2 (en) 2004-12-24 2005-12-19 Vertical alignment liquid crystal display device in which a pixel electrode has slits which divide the pixel electrode into electrode portions
TW094145729A TWI305853B (en) 2004-12-24 2005-12-22 Vertical alignment liquid crystal display device
KR1020050128556A KR100840470B1 (ko) 2004-12-24 2005-12-23 수직배향형의 액정표시소자
CN2009101731785A CN101685215B (zh) 2004-12-24 2005-12-26 液晶显示元件
CN200810176741XA CN101435958B (zh) 2004-12-24 2005-12-26 液晶显示元件
HK06112642.1A HK1092227A1 (en) 2004-12-24 2006-11-17 Vertical alignment liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004377374A JP4792746B2 (ja) 2004-12-27 2004-12-27 液晶表示素子

Publications (2)

Publication Number Publication Date
JP2006184507A JP2006184507A (ja) 2006-07-13
JP4792746B2 true JP4792746B2 (ja) 2011-10-12

Family

ID=36737686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004377374A Active JP4792746B2 (ja) 2004-12-24 2004-12-27 液晶表示素子

Country Status (1)

Country Link
JP (1) JP4792746B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2163942A4 (en) * 2007-07-02 2011-01-19 Sharp Kk LIQUID CRYSTAL DISPLAY DEVICE
JP5477140B2 (ja) * 2010-04-19 2014-04-23 カシオ計算機株式会社 液晶表示装置
KR20120124011A (ko) 2011-05-02 2012-11-12 삼성디스플레이 주식회사 액정 표시 장치
KR20120124012A (ko) 2011-05-02 2012-11-12 삼성디스플레이 주식회사 액정 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002014331A (ja) * 2000-06-30 2002-01-18 Sanyo Electric Co Ltd 液晶表示装置
JP2003029283A (ja) * 2001-07-17 2003-01-29 Toshiba Corp 液晶表示装置
KR100870005B1 (ko) * 2002-03-07 2008-11-21 삼성전자주식회사 액정 표시 장치
JP4248835B2 (ja) * 2002-04-15 2009-04-02 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置
JP4108518B2 (ja) * 2003-03-31 2008-06-25 シャープ株式会社 液晶表示装置

Also Published As

Publication number Publication date
JP2006184507A (ja) 2006-07-13

Similar Documents

Publication Publication Date Title
US8068200B2 (en) Vertical alignment liquid crystal display device in which a pixel electrode has slits which divide the pixel electrode into electrode portions
JP5167781B2 (ja) 電界駆動型装置、液晶装置及び電子機器
JP4738000B2 (ja) 液晶表示装置
US6741314B2 (en) Liquid crystal display with high aperature ratio
TWI400537B (zh) 垂直配向液晶顯示器與其畫素結構
US20060139542A1 (en) Vertical alignment liquid crystal display device
JP2009122714A (ja) 液晶表示装置用薄膜トランジスタ基板
JP4440150B2 (ja) 液晶表示装置及びその製造方法
JP4703128B2 (ja) 液晶表示装置
JP4752266B2 (ja) 液晶表示素子
JP5522243B2 (ja) 電界駆動型装置及び電子機器
JP4978786B2 (ja) 液晶表示装置
JP4065645B2 (ja) アクティブマトリクス型液晶表示装置
US11294250B2 (en) Display device
US10847109B2 (en) Active matrix substrate and display panel
JP4792746B2 (ja) 液晶表示素子
US20070229744A1 (en) Vertically aligned liquid crystal display device
US7173681B2 (en) Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole
JP2006276160A (ja) 液晶表示素子
JP2007293292A (ja) 液晶表示素子
JP4774727B2 (ja) 液晶表示素子
JP2010156805A (ja) 液晶表示素子
JP4645190B2 (ja) 液晶表示素子
JP4645189B2 (ja) 液晶表示素子
JP2006154564A (ja) 液晶表示素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110711

R150 Certificate of patent or registration of utility model

Ref document number: 4792746

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250