JPH06273799A

JPH06273799A - マトリクス型表示基板の製造方法および多層薄膜製造方法および製造装置

Info

Publication number: JPH06273799A
Application number: JP6439293A
Authority: JP
Inventors: Toshihiko Hirobe; 俊彦広部; Junichi Hiraki; 純一平木
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1993-03-23
Filing date: 1993-03-23
Publication date: 1994-09-30

Abstract

(57)【要約】【目的】高い膜質の半導体膜を有するとともに小型化
されたＴＦＴを実現し、この信頼度の高いＴＦＴが高密
度に実装された表示基板を提供する。【構成】ＴＦＴのコンタクト部半導体膜８を基板１の
表面側に流される材料ガスを光励起によって反応させ、
ａ−Ｓｉ薄膜または微結晶シリコン薄膜を堆積して形成
する。この際、ゲート電極３を遮光マスクとして紫外光
５２を基板１の裏側から照射するので、シリコン薄膜は
基板１上の光透過部分およびゲート電極３のエッヂ内側
沿いにのみ堆積する。このことにより、ソース・ドレイ
ン電極間のギャップパターン１３がフォトエッチングプ
ロセスを介さずにシリコン薄膜の堆積時に自己整合的に
形成され、位置ズレも生じない。また、ゲート絶縁膜５
とチャネル部半導体膜６とコンタクト部半導体膜８とチ
ャネル部保護絶縁膜を連続して堆積するので、チャネル
部半導体膜６がパターン形成のフォトエッチング時に大
気に露出されることがなく、界面汚染や膜質の劣化がな
い。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マトリクス型液晶表示
基板、特に薄膜トランジスタ（ＴｈｉｎＦｉｌｍＴｒ
ａｎｓｉｓｔｏｒ、以下ＴＦＴと略称する）をアドレス
素子に用いたマトリクス型液晶表示基板の製造方法およ
びこのＴＦＴ形成工程の内の多層薄膜の製造方法および
その製造装置に関する。

【０００２】

【従来の技術】図５に従来のマトリクス型液晶表示基板
の一絵素部の平面構成を示す。また、図６に図５のＣ−
Ｃ’線による断面を示す。

【０００３】このマトリクス型液晶表示基板は、絶縁性
基板１上に互いに交差する複数の走査線１４、１４…と
複数の信号線１５、１５…を有している。隣接する走査
線１４と信号線１５とが形作る矩形の領域には保護絶縁
膜を介して絵素電極１１が形成されている。また、各領
域の一方の走査線１４と一方の信号線１５との交点付近
に近接してＴＦＴ１６が形成されている。各絵素電極１
１はＴＦＴ１６のドレイン電極１０に接続され、ＴＦＴ
１６のゲート電極３は走査線１４に、ＴＦＴのソース電
極９は信号線１５に各々接続されている。

【０００４】走査線１４には走査信号が入力され、信号
線１５には画像信号が入力される。走査信号によりＴＦ
Ｔ１６がオン状態になったときに、信号線１５から各絵
素電極１１に画像信号電流が入力される。

【０００５】図６（ａ）にトランジスタのチャネル部専
用の保護絶縁膜を有するＴＦＴ１６の断面を示す。絶縁
性基板１の上に基板保護膜２が形成されており、基板保
護膜２上にゲート電極３が形成されている。ゲート電極
３を覆って第１のゲート絶縁膜４が形成されており、こ
れらを覆って基板全面に第２のゲート絶縁膜５が形成さ
れている。

【０００６】第２のゲート絶縁膜５上であって、ゲート
電極３に交差してチャネル部真性半導体膜６（アモルフ
ァスシリコン膜または微結晶シリコン膜）が形成されて
いる。このチャネル部真性半導体膜６に重畳し、ゲート
電極３の上方の位置にチャネル部保護絶縁膜７が形成さ
れている。

【０００７】チャネル部真性半導体膜６の両側部のそれ
ぞれにはコンタクト部の半導体膜８（ｎ型またはｐ型、
アモルファシスシリコン膜または微結晶シリコン膜）が
形成されている。コンタクト部の半導体膜８はその一端
をチャネル部保護絶縁膜７の端部に重畳させ、残りの大
部分がチャネル部真性半導体膜６上に形成されている。

【０００８】また、チャネル部保護絶縁膜７の中央部に
はコンタクト部の半導体膜８は形成されていない。

【０００９】一方のコンタクト部の半導体膜８を覆って
ソース電極９が形成され、ソース電極９はコンタクト部
の半導体膜８を覆って基板側に延伸し、第２のゲート絶
縁膜５上に達している。

【００１０】他方のコンタクト部の半導体膜８を覆って
ドレイン電極１０が形成され、ドレイン電極１０はコン
タクト部の半導体膜８を覆って基板側に延伸し、第２の
ゲート絶縁膜５上に達している。このドレイン電極１０
は第２のゲート絶縁膜５上に達した位置から第２のゲー
ト絶縁膜５上に接してさらに延伸し、その端部では同じ
第２のゲート絶縁膜５上に形成された絵素電極１１が重
畳している。

【００１１】以上の基板要素すべてを覆って、基板全面
に保護絶縁膜１２が形成されている。

【００１２】図６（ｂ）にチャネル部専用の保護絶縁膜
７を有しないＴＦＴの断面を示す。このＴＦＴはチャネ
ル部専用の保護絶縁膜７を有しないこと以外は図６
（ａ）のＴＦＴの構成と同様であるので説明は省略す
る。

【００１３】このようなＴＦＴは以下のように作製され
る。以下、まずチャネル部専用の保護絶縁膜７を有する
図６（ａ）に示された構成のＴＦＴの作製法について説
明する。

【００１４】最初に、ガラス等の透明絶縁性の基板１上
にスパッタリング法で基板保護膜２を堆積する。

【００１５】次に、保護膜２上全面にスパッタリング法
でタンタルを堆積する。このタンタルは光を透過しない
材料である。

【００１６】タンタルの堆積後、フォトエッチングによ
って走査線（図示せず）およびこの走査線から分岐する
ゲート電極３を形成する。

【００１７】次に、陽極酸化によってこのゲート電極３
および走査線の表面を酸化して五酸化タンタルを堆積し
第１のゲート絶縁膜４を形成する。

【００１８】この第１のゲート絶縁膜４が形成されたゲ
ート電極３および走査線を覆って、第２のゲート絶縁膜
５としての窒化膜（Ｓｉ_xＮ_y）、チャネル保護膜として
のｉ型ａ−Ｓｉ膜およびチャネル部保護絶縁膜７として
の窒化膜（ＳｉＮ_x膜）の三層をプラズマＣＶＤ法によ
って連続堆積する。

【００１９】次に、上記窒化膜（ＳｉＮ_x膜）に対し
て、フォトエッチングでレジストをパターン形成し、窒
化膜（ＳｉＮ_x膜）をそのパターンでエッチングしてチ
ャネル部保護絶縁膜７を形成する。

【００２０】続いて、コンタクト部半導体膜８用のｎ⁺
型ａ−Ｓｉ膜をプラズマＣＶＤ法で堆積し、フォトエッ
チングでパターン化してコンタクト部半導体膜８を形成
する。

【００２１】さらに、スパッタリングまたは電子ビーム
蒸着によってチタン（Ｔｉ）等の金属膜を堆積し、フォ
トエッチングでパターン化してソース電極９およびドレ
イン電極１０を形成する。

【００２２】さらに、同じスパッタリングまたは電子ビ
ーム蒸着によって酸化インジウムを主成分とする透明導
電膜を堆積し、これをフォトエッチングでパターン化し
て絵素電極１１を形成する。

【００２３】最後にこれらの各層を覆って、基板全表面
にプラズマＣＶＤ法でＳｉ_xＮ_y膜を堆積し、フォトエッ
チングでパターン化して保護絶縁膜１２を形成する。

【００２４】また、図６（ｂ）に示したチャネル部保護
絶縁膜７を有しないＴＦＴは以下のように作製される。
基板上にゲート電極が形成され、この表面に第１のゲー
ト絶縁膜が形成されるまでは図６（ａ）に示された構成
のＴＦＴと同様である。

【００２５】第１のゲート絶縁膜４が形成された後、続
いて、この第１のゲート絶縁膜４が形成されたゲート電
極３を覆って、基板全面に第２のゲート絶縁膜５とチャ
ネル部半導体膜７とコンタクト部半導体膜８を連続して
堆積する。

【００２６】続いて、両半導体膜６、８上に所定の位置
形状のパターンを有するレジストマスクをフォトリソグ
ラフィーにて形成し、チャネル部半導体膜６およびコン
タクト部半導体膜８を同時にエッチング処理する。こう
して、チャネル部半導体膜６のパターンが形成される。

【００２７】さらに、半導体膜上に別の位置形状のパタ
ーンを有するレジストマスクをフォトリソグラフィーに
て形成し、コンタクト部半導体膜８のみを選択的にエッ
チング処理することでソース・ドレイン電極間のギャッ
プパターン１３を形成する。以上のＴＦＴの作製は図７
に示すＣＶＤ装置において行われる。

【００２８】この多層薄膜製造装置は６つの室からな
る。各室は上記に示した薄膜製造工程の製造工程順に並
べられている。

【００２９】最初の室が基板ロード室３１で、以降、基
板加熱室３２、プラズマＣＶＤ第１反応室３３、プラズ
マＣＶＤ第２反応室３４、プラズマＣＶＤ第３反応室３
６、基板冷却・アンロード室３７と続く。各室同士はそ
れぞれ仕切り弁４５にて仕切られた構成をとる。

【００３０】基板３８は前記の室順に従って、先ず基板
ロード室３１にロードされ、ここで真空排気が行われて
基板３８表面の汚染物が物理的に取り除かれる。

【００３１】次の、基板加熱室３２において、以降の化
学反応のため、ヒーター４１によって基板３８の加熱が
行われる。

【００３２】この加熱室３２に続くプラズマＣＶＤ第１
反応室３３で第２のゲート絶縁膜５が形成される。

【００３３】続くプラズマＣＶＤ第２反応室３４におい
ては、チャネル部半導体膜６が形成される。

【００３４】この隣がチャネル部保護絶縁膜を堆積する
ためのプラズマＣＶＤ第３反応室３６である。

【００３５】最後の基板冷却・アンロード室３７で、基
板３８が冷却され、アンロードされて大気に開放され
る。

【００３６】

【発明が解決しようとする課題】ところで、上述のよう
なＴＦＴの作製工程においては以下のような問題が存在
する。

【００３７】図６（ａ）のチャネル保護絶縁膜７を有す
るＴＦＴにあっては、チャネル保護絶縁膜７とコンタク
ト部半導体膜８との接触部のチャネル部半導体膜６表面
は、チャネル保護絶縁膜７のパターン形成のエッチング
処理の影響で膜質が劣化し、エッチング後、表面が露出
するので、表面に吸着した水分等によってさらに汚染を
受ける。従って、コンタクト部半導体膜８とチャネル部
半導体膜６との界面にてバリアーが形成され、良好な接
合が得られないので、トランジスタ特性のオン電流に悪
影響を及ぼす。

【００３８】また、図６（ｂ）のチャネル保護絶縁膜７
を有しないＴＦＴにおいて、ソース・ドレイン電極間ギ
ャップパターン１３形成時のエッチング処理による、チ
ャネル半導体膜６表面の膜質劣化を抑えるために、チャ
ネル部半導体膜６の厚みを十分厚くしなければならず、
そのためにリーク電流が増加し、トランジスタ特性のオ
フ特性に悪影響を及ぼしている。

【００３９】本発明はこのような問題を解決するために
なされたものであり、その目的とするところは、マトリ
クス型液晶表示基板におけるＴＦＴの形成において、各
種薄膜のパターン形成の際のエッチング処理がチャネル
半導体膜へ与えるダメージをなくすことによりＴＦＴの
オン−オフ特性を向上し、かつＴＦＴの小型化、高密度
化を実現してマトリクス型液晶表示基板の大型高精細化
ができる製造方法を提供することにある。

【００４０】

【課題を解決するための手段】本発明のマトリクス型液
晶表示基板の製造方法は、光透過性の基板と、該基板上
にマトリクス状に形成された複数の絵素電極と、各絵素
電極に接続された薄膜トランジスタとを備え、各薄膜ト
ランジスタは、ゲート電極、ゲート絶縁膜、チャネル部
半導体膜、コンタクト部半導体膜およびチャネル部保護
絶縁膜がこの順で該基板上に形成されているとともに、
該ゲート電極が遮光性の材料で形成されているマトリク
ス型表示基板の製造方法において、該基板上に該ゲート
電極を形成する工程と、該ゲート電極を覆って、該基板
上に該ゲート絶縁膜と、該チャネル部半導体膜と、該コ
ンタクト部半導体膜および該チャネル部保護絶縁膜をこ
の順で連続して堆積する工程とを包含し、該コンタクト
部半導体膜を堆積する工程を、光ＣＶＤ法を用いて、該
ゲート電極を遮光マスクとし、励起光を該基板の該ゲー
ト電極が形成されている側とは反対側から照射し、該基
板の該ゲート電極形成側に流された励起材料ガスを光励
起によって反応させ、該基板上の光透過部分および該ゲ
ート電極のエッヂ内側沿いにシリコン薄膜を形成して行
い、そのことにより、上記目的が達成される。

【００４１】また、本発明の多層薄膜製造方法は、光透
過性の基板上に形成されたゲート電極を覆って、該基板
上に該ゲート絶縁膜と、該チャネル部半導体膜と、該コ
ンタクト部半導体膜および該チャネル部保護絶縁膜をこ
の順で連続して堆積する工程を包含し、該コンタクト部
半導体膜を堆積する工程を、光ＣＶＤ法を用いて、該ゲ
ート電極を遮光マスクとし、励起光を該基板の該ゲート
電極が形成されている側とは反対側から照射し、該基板
の該ゲート電極形成側に流された励起材料ガスを光励起
によって反応させ、該基板上の光透過部分および該ゲー
ト電極のエッヂ内側沿いにシリコン薄膜を堆積して行
い、そのことにより、上記目的が達成される。

【００４２】また、本発明の多層薄膜製造装置は光透過
性の基板の上に形成されるゲート電極を覆って、該基板
上に、ゲート絶縁膜と、チャネル部半導体膜と、コンタ
クト部半導体膜およびチャネル部保護絶縁膜をこの順で
連続して堆積する多層薄膜製造装置であって、該基板上
に、該ゲート絶縁膜と、該チャネル部半導体膜および該
チャネル部保護絶縁膜を堆積する工程をプラズマＣＶＤ
法で行うための反応室と、該コンタクト部半導体膜を堆
積する工程を光ＣＶＤ法で行うための反応室とを有し、
そのことにより、上記目的が達成される。

【００４３】

【作用】上記構成によれば、コンタクト部半導体膜を堆
積する際に、ゲート電極を遮光マスクとして紫外光を基
板の裏側から照射する。基板表面側に流される材料ガス
を光励起によって反応させ、基板上の光透過部分および
ゲート電極のエッヂ内側沿いにａ−Ｓｉ薄膜または微結
晶シリコン薄膜を堆積する。このことにより、ソース・
ドレイン電極間のギャップパターンがフォトエッチング
プロセスを介さずにシリコン薄膜堆積時に形成される。
従って、ゲート絶縁膜とチャネル部半導体膜とコンタク
ト部半導体膜とチャネル部保護絶縁膜を連続して堆積す
ることができる。このことにより、チャネル部半導体膜
はパターン形成時のフォトエッチング時に大気に露出さ
れることがない。

【００４４】

【実施例】以下、本発明の実施例を説明する。

【００４５】（実施例１）図１に本実施例１に係る液晶
表示基板に形成されるＴＦＴの断面を示す。従来例と同
様の要素については同じ番号を付して説明する。

【００４６】この液晶表示基板のベース基板は絶縁性基
板１の上に基板保護膜２が形成されており、基板保護膜
２上にゲート電極３が形成されている。ゲート電極３を
覆って第１のゲート絶縁膜４が形成されており、これら
を覆って基板全面に第２のゲート絶縁膜５が形成されて
いる。

【００４７】第２のゲート絶縁膜５上であって、ゲート
電極３に交差してチャネル部真性半導体膜６（アモルフ
ァスシリコン膜または微結晶シリコン膜）が形成されて
いる。このチャネル部真性半導体膜６に重畳し、ゲート
電極３の上方の位置にチャネル部保護絶縁膜７が形成さ
れている。

【００４８】チャネル部真性半導体膜６の両側部のそれ
ぞれにはコンタクト部の半導体膜８（ｎ型またはｐ型、
アモルファシスシリコン膜または微結晶シリコン膜）が
形成されている。コンタクト部の半導体膜８はその一端
をチャネル部保護絶縁膜７の端部に重畳させ、残りの大
部分がチャネル部真性半導体膜６上に形成されている。

【００４９】また、チャネル部保護絶縁膜７の中央部に
はコンタクト部の半導体膜８は形成されていない。

【００５０】一方のコンタクト部の半導体膜８を覆って
ソース電極９が形成され、ソース電極９はコンタクト部
の半導体膜８を覆って基板側に延伸し、第２のゲート絶
縁膜５上に達している。

【００５１】他方のコンタクト部の半導体膜８を覆って
ドレイン電極１０が形成され、ドレイン電極１０はコン
タクト部の半導体膜８を覆って基板側に延伸し、第２の
ゲート絶縁膜５上に達している。このドレイン電極１０
は第２のゲート絶縁膜５上に達した位置から第２のゲー
ト絶縁膜５上に接してさらに延伸し、その端部では同じ
第２のゲート絶縁膜５上に形成された絵素電極１１が重
畳している。

【００５２】以上の基板要素すべてを覆って、基板全面
に保護絶縁膜１２が形成されている。

【００５３】このようなＴＦＴは以下のようにして作製
される。まず、ガラス等の透明絶縁性の基板１上にスパ
ッタリング法により五酸化タンタルからなる基板保護膜
２（膜厚５００ｎｍ）を堆積する。

【００５４】次に、保護膜２上全面に、スパッタリング
法によってタンタル（膜厚４００ｎｍ）を堆積する。こ
のタンタルは光を透過しない材料である。

【００５５】タンタルの堆積後、フォトエッチングによ
って走査線およびこの走査線から分岐するゲート電極３
を形成する。

【００５６】次に、陽極酸化によってこのゲート電極３
および走査線の表面を酸化し、厚さ３００ｎｍの五酸化
タンタルを堆積し第１のゲート絶縁膜４を形成する。

【００５７】この表面に第１のゲート絶縁膜４が形成さ
れたゲート電極および走査線を覆って、第２のゲート絶
縁膜５を基板全面にわたって形成する。この第２のゲー
ト絶縁膜としては窒化膜（Ｓｉ_xＮ_y）を用い、プラズマ
ＣＶＤ法によって厚さ３００ｎｍに堆積する。

【００５８】続いて、第２のゲート絶縁膜５上であっ
て、ゲート電極３に交差する位置にチャネル部半導体膜
６を形成する。このチャネル部半導体膜６としてはｉ型
アモルファスシリコン（ｉ型ａ−Ｓｉ）を用い、プラズ
マＣＶＤ法によって厚さ３０ｎｍに堆積する。

【００５９】次に、ゲート電極３を遮光マスクとして基
板の裏面側から紫外光を照射しコンタクト部半導体膜８
を光ＣＶＤ法によって形成する。紫外光の励起源として
は水銀ランプを用いる。照射光はレーザーでもよい。こ
のことにより、基板表面側に流されたＳｉＨ₄、Ｈ₂、お
よびＰＨ₃の材料ガスが光励起によって反応し、基板上
の光透過部分およびゲート電極３のエッヂ内側沿いにｎ
⁺型アモルファスシリコン膜が堆積する。膜厚は４０ｎ
ｍとする。

【００６０】この時、図２に示すように、ゲート電極３
のエッヂより内側数μｍまでｎ⁺型ａ−Ｓｉ膜が堆積さ
れるが、チャネル領域となるゲート電極３の中央部分に
は光が回り込まないため、このｎ⁺型ａ−Ｓｉ膜が堆積
されない。

【００６１】従って、裏面照射による光ＣＶＤ法によっ
て、チャネル領域のみｎ⁺型ａ−Ｓｉ膜を堆積させず
に、ソース・ドレイン電極間のギャップパターン１３が
コンタクト部半導体膜８の成膜時に自己整合的に形成さ
れる。

【００６２】次に、このギャップ位置に厚さ２００ｎｍ
の窒化膜（ＳｉＮ_x膜）をプラズマＣＶＤ法により形成
する。

【００６３】以上の４層の薄膜は図３に示す多層薄膜製
造装置によって連続的に堆積するが、この多層薄膜製造
装置については後述する。

【００６４】次にこの窒化膜（ＳｉＮ_x膜）に対して、
フォトエッチングでレジストをパターン形成し、窒化膜
（ＳｉＮ_x膜）をそのパターンでエッチングしてチャネ
ル部保護絶縁膜７を形成する。この時、ｎ⁺型ａ−Ｓｉ
膜およびｉ型ａ−Ｓｉ膜もともにフォトエッチングでパ
ターン化し、ｉ型ａ−Ｓｉはチャネル部半導体膜６に、
ｎ⁺型ａ−Ｓｉ膜はコンタクト部半導体膜８となる。

【００６５】チャネル部半導体膜６およびコンタクト部
半導体膜８のそれぞれを微結晶シリコン膜で形成しても
よい。

【００６６】さらに、スパッタリングまたは電子ビーム
蒸着によってチタン（Ｔｉ）、モリブデン（Ｍｏ）、タ
ングステン（ｗ）等の金属膜を３００ｎｍの厚さに堆積
し、フォトエッチングでパターン化してソース電極９お
よびドレイン電極１０を形成する。

【００６７】次に、同じスパッタリングまたは電子ビー
ム蒸着によって酸化インジウムを主成分とする透明導電
膜を１００ｎｍの厚さに堆積し、これをフォトエッチン
グでパターン化して表示用絵素電極１１を形成する。

【００６８】最後に、これらの各層を覆って、全表面に
プラズマＣＶＤ法によってＳｉ_xＮ_y膜を３００ｎｍの厚
さに堆積する。その後、フォトエッチングでパターン化
して保護絶縁膜１２を形成する。

【００６９】このように本実施例ではチャネル部半導体
膜６の表面が露出されることなくパターン形成され、界
面近傍での膜質低下がないので、ＴＦＴの特性向上が図
られる。

【００７０】次に、上記のＴＦＴ作製のための多層薄膜
製造装置について説明する。図３に本発明に係る多層薄
膜形成法を行う薄膜製造装置を示す。本装置が従来例で
示した薄膜製造装置と異なるのはコンタクト部半導体膜
８を堆積するための光ＣＶＤ反応室が第２ＣＶＤ反応室
と第３ＣＶＤ反応室の間に設けられていることであり、
それ以外は同じ構成をとる。以下、同様のものには同じ
番号を付して説明する。

【００７１】この多層薄膜製造装置は７つの室からな
る。各室は製造工程順に並べられており、最初の室が基
板ロード室３１で、以降、基板加熱室３２、第２のゲー
ト絶縁膜５を堆積するためのプラズマＣＶＤ第１反応室
３３、チャネル半導体膜６を堆積するためのプラズマＣ
ＶＤ第２反応室３４、コンタクト部半導体膜８を堆積す
るための光ＣＶＤ反応室３５、チャネル部保護絶縁膜７
を堆積するためのプラズマＣＶＤ第３反応室３６、基板
冷却・アンロード室３７と続く。各室同士はそれぞれ仕
切り弁４５にて仕切られた構成をとる。

【００７２】基板３８は、先ず基板ロード室３１にロー
ドされ、ここで真空排気が行われて基板表面の汚染物が
物理的に取り除かれる。以降、第２のＣＶＤ反応室まで
は、従来例の装置と同様であるのでここでは説明を省略
し、この第２ＣＶＤ反応室の隣に設けられる光ＣＶＤ室
３５について説明する。

【００７３】図４に本発明に係る光ＣＶＤ法を行う光Ｃ
ＶＤ反応室３５を示す。この光ＣＶＤ反応室３５では基
板裏面からの励起光照射によりコンタクト部半導体膜８
を堆積する工程を行う。

【００７４】基板３８が反応室内のステージ４０に設置
されると、励起光源５１より発せられたレーザー光ある
いは水銀ランプによる紫外光等の励起光５２が、基板裏
面のボックス５３内を通って基板３８の裏面に照射され
る。

【００７５】成膜に必要なガスは流量計４３にて流量制
御され、ガス導入用シャワープレート３９を介して基板
３８表面に導入される。

【００７６】基板表面温度はランプヒーター４２によっ
て制御され、所定の温度条件にて基板表面の透過部分に
光ＣＶＤ反応を起こして薄膜を形成する。

【００７７】この時、基板裏面での反応を防ぐため、裏
面ボックス５３内にアルゴン（Ａｒ）やヘリウム（Ｈ
ｅ）等の不活性ガスを導入し、専用圧力計５７、スロッ
トバルブ５４およびロータリーポンプ５５によって基板
表面側の反応室内圧力より僅かに高い圧力に制御して半
導体材料ガスが裏面へ混入することを防止する。

【００７８】なお、基板の搬送方式に関しては、本発明
に直接関与しないので図示も含めて省略する。

【００７９】また、上記実施例は各室が直列配列の薄膜
製造装置に関するものであるが、並列配列の薄膜製造装
置（例えば、マルチチャンバー方式等）についても適応
可能である。

【００８０】

【発明の効果】このように、本発明のマトリクス型液晶
表示基板の製造方法および光ＣＶＤ法による薄膜製造装
置によれば、ゲート絶縁膜とチャネル部半導体膜とコン
タクト部半導体膜とチャネル部保護絶縁膜が連続堆積さ
れるため、チャネル部半導体膜が露出されることがな
い。従って、保護絶縁膜のパターン形成時のエッチング
処理の影響によるチャネル部半導体膜の膜質劣化がな
い。また、大気にさらされることもないので表面吸着水
分等の汚染によるチャネル部半導体膜とコンタクト部半
導体膜との界面でのバリアー形成がなく、良好な接合界
面が得られるので、トランジスタ特性のオン電流の向上
を図ることができる。

【００８１】また、コンタクト部半導体膜のパターン形
成時のエッチング処理による膜質劣化がないことから、
チャネル部半導体膜を必要以上に厚くしておくことも不
要であり、膜厚を最適化することができるので、リーク
電流を抑えてトランジスター特性のオフ電流を下げるこ
とができる。さらに、ＴＦＴの中枢ともいえるコンタク
ト部半導体膜のソース電極、ドレイン電極間のギャップ
パターンの形成がゲート電極の形状に対して自己整合的
に高精度に形成されるので、位置ズレによるトランジス
タ特性の低下を抑えることができる。従って、従来必要
であった位置合わせのための半導体膜の寸法余裕が不要
になった分、ＴＦＴの小型化が可能となり、マトリクス
型液晶表示基板を高密度化することができる。

【図面の簡単な説明】

【図１】本発明に係る実施例のＴＦＴの断面図。

【図２】本発明に係るＴＦＴの製造方法の内、励起光照
射工程を示す図。

【図３】本発明に係るＴＦＴの製造装置を示す図。

【図４】本発明に係る光ＣＶＤ装置を示す図。

【図５】マトリクス型液晶表示装置の一絵素部を示す平
面図。

【図６】図５のＣ−Ｃ’線による断面図。（ａ）はチャ
ネル部保護膜を有するＴＦＴの断面図。（ｂ）はチャネ
ル部保護絶縁膜を備えていないＴＦＴの断面図。

【図７】従来のＴＦＴの製造装置を示す図。

【符号の説明】

１基板２基板保護膜３ゲート電極４第１のゲート絶縁膜５第２のゲート絶縁膜６チャネル部真性半導体膜７チャネル部保護絶縁膜８コンタクト部半導体膜９ソース電極１０ドレイン電極１１絵素電極１２保護絶縁膜１３ソース・ドレイン間ギャップパターン３１基板ロード室３２基板加熱室３３プラズマＣＶＤ第１反応室３４プラズマＣＶＤ第２反応室３５光ＣＶＤ反応室３６プラズマＣＶＤ第３反応室３７基板冷却・アンロード室３８基板３９ガス導入用シャワープレート４０ステージ４１ヒーター４２ランプヒーター４３流量計４５仕切り弁５１励起光源５２励起光

Claims

【特許請求の範囲】

【請求項１】光透過性の基板と、該基板上にマトリクス状に形成された複数の絵素電極
と、各絵素電極に接続された薄膜トランジスタとを備え、各薄膜トランジスタは、ゲート電極、ゲート絶縁膜、チ
ャネル部半導体膜、コンタクト部半導体膜およびチャネ
ル部保護絶縁膜がこの順で該基板上に形成されていると
ともに、該ゲート電極が遮光性の材料で形成されている
マトリクス型表示基板の製造方法において、該基板上に該ゲート電極を形成する工程と、該ゲート電極を覆って、該基板上に該ゲート絶縁膜と、
該チャネル部半導体膜と、該コンタクト部半導体膜およ
び該チャネル部保護絶縁膜をこの順で連続して堆積する
工程とを包含し、該コンタクト部半導体膜を堆積する工程を、光ＣＶＤ法
を用いて、該ゲート電極を遮光マスクとし、励起光を該
基板の該ゲート電極が形成されている側とは反対側から
照射し、該基板の該ゲート電極形成側に流された励起材
料ガスを光励起によって反応させ、該基板上の光透過部
分および該ゲート電極のエッヂ内側沿いにシリコン薄膜
を形成して行うマトリクス型表示基板の製造方法。
【請求項２】光透過性の基板上に形成されたゲート電極
を覆って、該基板上に該ゲート絶縁膜と、該チャネル部
半導体膜と、該コンタクト部半導体膜および該チャネル
部保護絶縁膜をこの順で連続して堆積する工程を包含
し、該コンタクト部半導体膜を堆積する工程を、光ＣＶＤ法
を用いて、該ゲート電極を遮光マスクとし、励起光を該
基板の該ゲート電極が形成されている側とは反対側から
照射し、該基板の該ゲート電極形成側に流された励起材
料ガスを光励起によって反応させ、該基板上の光透過部
分および該ゲート電極のエッヂ内側沿いにシリコン薄膜
を堆積して行う多層薄膜の製造方法。
【請求項３】光透過性の基板の上に形成されるゲート電
極を覆って、該基板上に、ゲート絶縁膜と、チャネル部
半導体膜と、コンタクト部半導体膜およびチャネル部保
護絶縁膜をこの順で連続して堆積する多層薄膜製造装置
であって、該基板上に、該ゲート絶縁膜と、該チャネル部半導体膜
および該チャネル部保護絶縁膜を堆積する工程をプラズ
マＣＶＤ法で行うための反応室と、該コンタクト部半導
体膜を堆積する工程を光ＣＶＤ法で行うための反応室を
有する多層薄膜製造装置。