CN103811417B - 像素结构的制作方法 - Google Patents

像素结构的制作方法 Download PDF

Info

Publication number
CN103811417B
CN103811417B CN201210443855.2A CN201210443855A CN103811417B CN 103811417 B CN103811417 B CN 103811417B CN 201210443855 A CN201210443855 A CN 201210443855A CN 103811417 B CN103811417 B CN 103811417B
Authority
CN
China
Prior art keywords
layer
etch
pattern
opening
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210443855.2A
Other languages
English (en)
Other versions
CN103811417A (zh
Inventor
陈柏孝
吴健豪
吴荣彬
赵长明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hannstar Display Corp
Original Assignee
Hannstar Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hannstar Display Corp filed Critical Hannstar Display Corp
Priority to CN201210443855.2A priority Critical patent/CN103811417B/zh
Priority to US13/756,549 priority patent/US8853066B2/en
Publication of CN103811417A publication Critical patent/CN103811417A/zh
Application granted granted Critical
Publication of CN103811417B publication Critical patent/CN103811417B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种像素结构的制作方法。于基底上形成图案化导体层，包括栅极、扫描线及导体图案。于基底上形成栅绝缘层、金属氧化物材料层及蚀刻终止材料层。以图案化导体层为光掩模，通过背曝制作工艺于蚀刻终止材料层上形成图案化光致抗蚀剂层。以图案化光致抗蚀剂层为掩模，于栅极上方形成金属氧化物通道层及蚀刻终止层。于蚀刻终止层上形成源极与漏极。于基底上形成保护层。使用半色调光掩模，于保护层上形成具有开口的感光层，栅极上方的感光层的厚度大于漏极与扫描线上方的感光层的厚度，开口暴露出导体图案上方的保护层。以感光层为掩模定义保护层，以及移除扫描线及导体图案上方的金属氧化物材料层及蚀刻终止材料层。形成与漏极电连接的像素电极。

Description

像素结构的制作方法
技术领域
本发明涉及一种像素结构的制作方法，且特别是涉及一种减少光掩模数目的像素结构的制作方法。
背景技术
液晶显示器具有高画质、体积小、重量轻、低电压驱动、低消耗功率及应用范围广等优点，因此已取代阴极射线管成为新一代显示器的主流。传统的液晶面板是由彩色滤光基板、薄膜晶体管阵列基板以及设置于此两基板间的液晶层所构成。为了提升液晶面板的显示品质，许多针对液晶面板中的像素结构的布局设计陆续被提出。
一般而言，薄膜晶体管依照通道层的材料可分为非晶硅薄膜晶体管(AmorphousSiliconTransistor)以及多晶硅薄膜晶体管(LowTemperaturePolycrystallineTransistor)。然而，为了因应市场对于液晶显示器的需求遽增，新的薄膜晶体管技术研发也有更多的投入。其中，已研发出一种以金属氧化物为通道层的薄膜晶体管，其电性特性已追上多晶硅薄膜晶体管，且在元件的表现上也已经有相当不错的成果。
由于金属氧化物较容易受到诸如等离子体、蚀刻液以及去光致抗蚀剂液等物质的损害，而改变通道层的薄膜性质。因此，以诸如氧化铟镓锌(IGZO)等金属氧化物为通道层的薄膜晶体管像素结构通常包括配置于通道层上的蚀刻终止层，故在制作上需使用到六道光掩模制作工艺。此六道光掩模制作工艺包括：形成扫描线及栅极的第一道光掩模制作工艺；形成通道层的第二道光掩模制作工艺；形成蚀刻终止层的第三道光掩模制作工艺；形成数据线、源极与漏极的第四道光掩模制作工艺；形成漏极上方的接触窗开口的第五道光掩模制作工艺；以及形成像素电极的第六道光掩模制作工艺。然而，六道光掩模制作工艺使薄膜晶体管像素结构的制作成本较高，因此减少制作薄膜晶体管所需的光掩模数目为此领域共同努力的目标。
发明内容
本发明的目的在于提供一种像素结构的制作方法，能减少所需的光掩模数目。
为达上述目的，本发明提出一种像素结构的制作方法。在一基底上形成一第一图案化导体层，第一图案化导体层包括一栅极、与栅极连接的一扫描线以及一第一导体图案。于基底上形成一栅绝缘层，以覆盖第一图案化导体层。依序于栅绝缘层上形成一金属氧化物材料层与一蚀刻终止材料层。于蚀刻终止材料层上形成一光致抗蚀剂层，以第一图案化导体层为光掩模，通过一背曝制作工艺形成一图案化光致抗蚀剂层，以图案化光致抗蚀剂层为掩模，移除部分金属氧化物材料层与部分蚀刻终止材料层，以于栅极上方形成一金属氧化物通道层与一蚀刻终止层，以及于扫描线与第一导体图案上方形成一金属氧化物图案与一蚀刻终止图案。于基底上形成一第二图案化导体层，第二图案化导体层包括一源极与一漏极以及与源极连接的一数据线，源极与漏极位于栅极上方的蚀刻终止层的两侧上。于基底上形成一保护层，以覆盖第二图案化导体层。使用一半色调光掩模，于保护层上形成具有一第一开口的一感光层，其中栅极上方的感光层的厚度大于漏极与扫描线上方的感光层的厚度，第一开口暴露位于第一导体图案上方的保护层。以感光层为掩模，移除部分保护层、蚀刻终止图案以及金属氧化物图案，以于保护层中形成一第一接触窗开口、一第二接触窗开口以及一第三接触窗开口，其中第一接触窗开口暴露出第一导体图案，第二接触窗开口暴露出漏极，以及第三接触窗开口暴露出扫描线上方的栅绝缘层。移除感光层。于保护层上形成一图案化透明导电层，图案化透明导电层包括一像素电极，像素电极经由第二接触窗开口与漏极电连接。
在本发明的一实施例中，上述的移除部分保护层、蚀刻终止图案以及金属氧化物图案的步骤包括以下步骤。以具有第一开口的感光层为掩模，移除第一导体图案上方的部分保护层、部分蚀刻终止图案以及部分金属氧化物图案，以于保护层中形成暴露出第一导体图案的第一接触窗开口。移除漏极与扫描线上方厚度较薄的感光层，以于感光层中形成一第二开口与一第三开口，且留下来的感光层位于栅极上方，其中第二开口与第三开口分别暴露漏极与扫描线上方的保护层。以具有第二开口与第三开口的感光层为掩模，移除部分保护层、剩余的蚀刻终止图案以及剩余的金属氧化物图案，以在保护层中形成第二接触窗开口与第三接触窗开口。
在本发明的一实施例中，上述的经由第二开口与第三开口移除部分保护层的方法包括以下步骤。首先，通过一第一蚀刻制作工艺经由第二开口与第三开口移除保护层以及剩余的蚀刻终止图案。接着，通过一第二蚀刻制作工艺经由第三开口移除剩余的金属氧化物图案。
在本发明的一实施例中，上述的图案化透明导电层更包括一透明导电图案，透明导电图案经由第一接触窗开口与第一导电图案电连接。
在本发明的一实施例中，上述的金属氧化物材料层的材料包括氧化铟镓锌。
在本发明的一实施例中，上述的蚀刻终止材料层的材料包括氧化硅或氮化硅。
在本发明的一实施例中，上述的蚀刻终止材料层的材料与保护层的材料相同。
在本发明的一实施例中，上述的移除部分蚀刻终止材料层的方法包括一干式蚀刻制作工艺。
在本发明的一实施例中，上述的移除部分金属氧化物材料层的方法包括一湿式蚀刻制作工艺。
基于上述，在本发明的像素结构的制作方法中，使用第一图案化导体层作为光致抗蚀剂层的背曝光掩模，以通过光致抗蚀剂层于栅极上形成金属氧化物通道层以及蚀刻终止层。接着，使用半透光掩模制作用以定义保护层的光致抗蚀剂层，以移除栅极上方以外的金属氧化物图案与蚀刻终止图案。如此一来，能少掉用以定义金属氧化物通道层与蚀刻终止层的光掩模，进而提高像素结构的产能，以及提升以金属氧化物为通道层的像素结构的特性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1I为本发明的一实施例的像素结构的制作方法的流程上视示意图；
图2A至图2I为沿图1A至图1I的I-I’、II-II’、III-III’线的剖面示意图。
主要元件符号说明
100：像素结构
102：基板
110：第一图案化导体层
112：栅极
114：扫描线
116：第一导体图案
120：栅绝缘层
130：金属氧化物材料层
130a：图案化金属氧化物材料层
132：金属氧化物通道层
134：金属氧化物图案
140：蚀刻终止材料层
140a：图案化蚀刻终止材料层
142：蚀刻终止层
144：蚀刻终止图案
150：图案化光致抗蚀剂层
160：第二图案化导体层
162：源极
164：漏极
166：数据线
170：保护层
172、174、176、182、184、186：开口
180：感光层
190：图案化透明导电层
192：像素电极
194：透明导电图案
BLE：背曝制作工艺
HM：半色调光掩模
具体实施方式
图1A至图1I为本发明的一实施例的像素结构的制作方法的流程上视示意图，以及图2A至图2I为沿图1A至图1I的I-I’、II-II’、III-III’线的剖面示意图。为了附图清晰，于图2A至图2I中省略栅绝缘层、感光层以及保护层的绘示。请同时参照图1A与图2A，首先，于一基底102上形成一第一图案化导体层110，第一图案化导体层110包括一栅极112、与栅极112连接的一扫描线114以及一第一导体图案116。在本实施例中，基底102例如是包括主动区与周边区(未标示)，其中栅极112与扫描线114配置于主动区内，第一导体图案116例如是配置于周边区内。第一导体图案116例如是与扫描线114电连接，且第一导体图案116例如是焊垫。在本实施例中，第一图案化导体层110的材料可以选自由铜(Cu)、钼(Mo)、钛(Ti)、铝(Al)、钨(W)、银(Ag)、金(Au)及其合金所组成的族群中的至少一者，其形成方法包括薄膜沉积制作工艺、光刻制作工艺以及蚀刻制作工艺等制作工艺。换言之，第一图案化导体层110可以通过第一道光掩模制作工艺制作。
请同时参照图1B与图2B，接着，在基底102上形成一闸绝缘层120，以覆盖第一图案化导体层110。栅绝缘层120的材料例如是二氧化硅、氮化硅或是氮氧化硅等介电材料，其形成方法例如是化学气相沉积法。
然后，依序于栅绝缘层120上形成一金属氧化物材料层130与一蚀刻终止材料层140。在本实施例中，金属氧化物材料层的材料可以是氧化铟镓锌(IndiumGalliumZincOxide，IGZO)、氧化锌(ZnO)、氧化锡(SnO)或二氧化锡(SnO2)等材质，其形成方法例如是沉积制作工艺。图案化蚀刻终止材料层140的材料可以是氧化硅、氮化硅等材质，其形成方法例如是沉积制作工艺。
而后，在蚀刻终止材料层140上形成一光致抗蚀剂层(未绘示)，以第一图案化导体层110为光掩模，通过一背曝制作工艺BLE于蚀刻终止材料层140上形成一图案化光致抗蚀剂层150。也就是说，图案化光致抗蚀剂层150会形成于第一图案化导体层110上方，且与第一图案化导体层110具有相同图案。在本实施例中，图案化光致抗蚀剂层150例如是包括与栅极112、扫描线114以及第一导体图案116相同的图案。
请同时参照图1C与图2C，接着，以图案化光致抗蚀剂层150为掩模，移除部分金属氧化物材料层130与部分蚀刻终止材料层140，以于栅极112上方形成一金属氧化物通道层132与一蚀刻终止层142，以及于扫描线114与第一导体图案116上方形成一金属氧化物图案134与一蚀刻终止图案144。换言之，图案化金属氧化物材料层130a与图案化蚀刻终止材料层140a与第一图案化导体层110具有相同图案，其中图案化金属氧化物材料层130a包括金属氧化物通道层132与金属氧化物图案134，图案化的蚀刻终止材料层140a包括蚀刻终止层142与蚀刻终止图案144。因此，在此步骤中完成金属氧化物通道层132与蚀刻终止层142的制作。在本实施例中，移除部分蚀刻终止材料层130的方法例如是包括一干式蚀刻制作工艺，且较佳是使得所形成的蚀刻终止层142的底角例如为约50°~70°，更佳为约60°。移除部分金属氧化物材料层130的方法例如是包括一湿式蚀刻制作工艺，且较佳是使得所形成的金属氧化物通道层132的底角为约15°~35°，更佳为约25°。
请同时参照图1D与图2D，然后，在基底102上形成一第二图案化导体层160，第二图案化导体层160包括一源极162与一漏极164以及与源极162连接的数据线166，源极162与漏极164位于栅极112上方的蚀刻终止层142的两侧上。在本实施例中，第二图案化导体层160的材料例如是铝、铬、钽或其他金属材料，其形成方法包括薄膜沉积制作工艺、光刻制作工艺以及蚀刻制作工艺等制作工艺。换言之，第二图案化导体层160例如是通过第二道光掩模制作工艺制作。
接下来的步骤请参照图1E至图1I以及图2E至图2I，为了附图清晰与易于理解，于图2E至图2I中省略感光层与保护层的绘示，但以虚线表示位于感光层与保护层中的开口。请同时参照图1E与图2E，接着，于基底102上形成一保护层170，以覆盖第二图案化导体层160。在本实施例中，保护层170的材料例如是氮化硅，其形成方法例如是等离子体化学气相沉积法。
然后，使用一半色调光掩模HM，于保护层170上形成具有一第一开口182的一感光层180，其中栅极112上方的感光层180的厚度大于漏极164与扫描线114上方的感光层180的厚度，第一开口182暴露位于第一导体图案116上方的保护层170。在本实施例中，用以定义保护层170的半色调光掩模HM例如是第三道光掩模制作工艺。其中，栅极112上方的半色调光掩模HM的透光度例如是0%(以黑色表示)，漏极164与扫描线114上方的半色调光掩模HM的透光度例如是50%(以灰色表示)，以及第一导体图案116上方的半色调光掩模HM的透光度例如是100%(以白色表示)。此步骤例如是先在保护层170上形成一感光材料层(未绘示)，接着使用半色调光掩模HM对感光材料层进行曝光，以形成如图1E所示的感光层180。
请同时参照图1F与图2F至图1H与图2H，然后，以感光层180为掩模，移除部分保护层170、蚀刻终止图案144以及金属氧化物图案134，以于保护层170中形成一第一接触窗开口172、一第二接触窗开口174以及一第三接触窗开口176，其中第一接触窗开口172暴露出第一导体图案116，第二接触窗开口174暴露出漏极164，以及第三接触窗开口176暴露出扫描线114上方的栅绝缘层120。
在本实施例中，形成第一接触窗开口172、第二接触窗开口174以及第三接触窗开口176的方法例如是包括以下步骤。首先，如图1F与图2F所示，以具有第一开口182的感光层180为掩模，移除第一导体图案116上方的部分保护层170、部分蚀刻终止图案144以及部分金属氧化物图案134，以于保护层170中形成暴露出第一导体图案116的第一接触窗开口172。在本实施例中，移除份保护层170、部分蚀刻终止图案144以及部分金属氧化物图案134的方法例如是干式蚀刻制作工艺。
接着，如图1G与图2G所示，移除漏极164与扫描线114上方厚度较薄的感光层180，以在感光层180中形成一第二开口184与一第三开口186，且留下来的感光层180位于栅极112上方，其中第二开口184与第三开口186分别暴露漏极164与扫描线114上方的保护层170。在本实施例中，移除部分感光层180的方法例如是氧气(等离子体)灰化制作工艺。
然后，请同时参照图1G与图2G以及图1H与图2H，以具有第二开口184与第三开口186的感光层180为掩模，移除部分保护层170、剩余的蚀刻终止图案144以及剩余的金属氧化物图案134，以在保护层170中形成第二接触窗开口174与第三接触窗开口176，其中第二接触窗开口174暴露出漏极164，以及第三接触窗开口176暴露出扫描线114上方的栅绝缘层120。详言之，此步骤例如是先通过一第一蚀刻制作工艺经由第二开口184与第三开口186移除保护层170以及剩余的蚀刻终止图案144，再通过一第二蚀刻制作工艺经由第三开口186移除剩余的金属氧化物图案134。其中，第一蚀刻制作工艺可以是干式蚀刻制作工艺，以及第二蚀刻制作工艺可以是干式蚀刻制作工艺或湿式蚀刻制作工艺。特别一提的是，为了有利于同时移除扫描线114上方的保护层170以及蚀刻终止图案144，可以采用具有相同或相似材料的蚀刻终止材料层140的材料与保护层170，但本发明不限于此。
而后，移除留下来的感光层180。移除感光层180的方法例如是剥离法。
请同时参照图1I与图2I，继之，在保护层170上形成一图案化透明导电层190。其中，图案化透明导电层190包括一像素电极192，像素电极192经由第二接触窗开口174与漏极164电连接。在本实施例中，图案化透明导电层190例如是更包括一透明导电图案194，透明导电图案194经由第一接触窗开口172与第一导电图案116电连接。图案化透明导电层190的材料例如是铟锡氧化物(IndiumTinOxide，ITO)、铟锌氧化物(IndiumZincOxide，IZO)等。另外，图案化透明导电层190例如是通过第四道光掩模制作工艺制作而成的。因此，在本实施例中，像素结构100的制作例如是由四道光掩模制作工艺完成。
综上所述，在本发明的一实施例中，使用第一图案化导体层作为光致抗蚀剂层的背曝光掩模，以通过光致抗蚀剂层于栅极上形成金属氧化物通道层以及蚀刻终止层。接着，使用半透光掩模制作用以定义保护层的光致抗蚀剂层，以于保护层中形成多个接触窗开口，且移除栅极上方以外的金属氧化物图案与蚀刻终止图案。换言之，通过背曝制作工艺以及半透光掩模的搭配，能少掉用以定义金属氧化物通道层与蚀刻终止层的两道光掩模，而以诸如四道光掩模制作工艺来完成像素结构的制作。如此一来，能降低像素结构的制作成本，进而提高像素结构的产能。此外，虽然减少光掩模数目，但仍能在金属氧化物通道层上形成蚀刻终止层，有助于降低电阻电容的延迟效应，以及避免金属氧化物通道层暴露于等离子体、蚀刻液以及去光致抗蚀剂液等物质中，使得以诸如氧化铟镓锌(IGZO)等金属氧化物为通道层的薄膜晶体管像素结构能展现更佳的效能。因此，采用此薄膜晶体管作为驱动元件的液晶显示器具有显示品质佳以及电性稳定等优点。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

Claims (9)

1.一种像素结构的制作方法，包括:
在一基底上形成一第一图案化导体层，该第一图案化导体层包括一栅极、与该栅极连接的一扫描线以及一第一导体图案；
在该基底上形成一栅绝缘层，以覆盖该第一图案化导体层；
依序于该栅绝缘层上形成一金属氧化物材料层与一蚀刻终止材料层；
以该第一图案化导体层为光掩模，通过一背曝制作工艺于该蚀刻终止材料层上形成一图案化光致抗蚀剂层；
以该图案化光致抗蚀剂层为掩模，移除部分该金属氧化物材料层及部分该蚀刻终止材料层，以于该栅极上方形成一金属氧化物通道层与一蚀刻终止层，以及于该扫描线与该第一导体图案上方形成一金属氧化物图案与一蚀刻终止图案；
在该基底上形成一第二图案化导体层，该第二图案化导体层包括一源极与一漏极以及与该源极连接的一数据线，该源极与该漏极位于该栅极上方的该蚀刻终止层的两侧上；
在该基底上形成一保护层，以覆盖该第二图案化导体层；
使用一半色调光掩模，在该保护层上形成具有一第一开口的一感光层，其中该栅极上方的该感光层的厚度大于该漏极与该扫描线上方的该感光层的厚度，该第一开口暴露位于该第一导体图案上方的该保护层；
以该感光层为掩模，移除部分该保护层、该蚀刻终止图案以及该金属氧化物图案，以于该保护层中形成一第一接触窗开口、一第二接触窗开口以及一第三接触窗开口，其中该第一接触窗开口暴露出该第一导体图案，该第二接触窗开口暴露出该漏极，以及该第三接触窗开口暴露出该扫描线上方的该栅绝缘层；
移除该感光层；以及
在该保护层上形成一图案化透明导电层，该图案化透明导电层包括一像素电极，该像素电极经由该第二接触窗开口与该漏极电连接。
2.如权利要求1所述的像素结构的制作方法，其中移除部分该保护层、该蚀刻终止图案以及该金属氧化物图案的步骤包括：
以具有该第一开口的该感光层为掩模，移除该第一导体图案上方的部分该保护层、部分该蚀刻终止图案以及部分该金属氧化物图案，以于该保护层中形成暴露出该第一导体图案的该第一接触窗开口；
移除该漏极与该扫描线上方厚度较薄的该感光层，以于该感光层中形成一第二开口与一第三开口，且留下来的该感光层位于该栅极上方，其中该第二开口与该第三开口分别暴露该漏极与该扫描线上方的该保护层；以及
以具有该第二开口与该第三开口的该感光层为掩模，移除部分该保护层、剩余的该蚀刻终止图案以及剩余的该金属氧化物图案，以于该保护层中形成该第二接触窗开口与该第三接触窗开口。
3.如权利要求2所述的像素结构的制作方法，其中经由该第二开口与该第三开口移除部分该保护层的方法包括：
通过一第一蚀刻制作工艺经由该第二开口与该第三开口移除该保护层以及剩余的该蚀刻终止图案；以及
通过一第二蚀刻制作工艺经由该第三开口移除剩余的该金属氧化物图案。
4.如权利要求1所述的像素结构的制作方法，其中图案化透明导电层还包括一透明导电图案，该透明导电图案经由该第一接触窗开口与该第一导电图案电连接。
5.如权利要求1所述的像素结构的制作方法，其中该金属氧化物材料层的材料包括氧化铟镓锌。
6.如权利要求1所述的像素结构的制作方法，其中该蚀刻终止材料层的材料包括氧化硅或氮化硅。
7.如权利要求1所述的像素结构的制作方法，其中该蚀刻终止材料层的材料与该保护层的材料相同。
8.如权利要求1所述的像素结构的制作方法，其中移除部分该蚀刻终止材料层的方法包括一干式蚀刻制作工艺。
9.如权利要求1所述的像素结构的制作方法，其中移除部分该金属氧化物材料层的方法包括一湿式蚀刻制作工艺。
CN201210443855.2A 2012-11-08 2012-11-08 像素结构的制作方法 Active CN103811417B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210443855.2A CN103811417B (zh) 2012-11-08 2012-11-08 像素结构的制作方法
US13/756,549 US8853066B2 (en) 2012-11-08 2013-02-01 Method for manufacturing pixel structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210443855.2A CN103811417B (zh) 2012-11-08 2012-11-08 像素结构的制作方法

Publications (2)

Publication Number Publication Date
CN103811417A CN103811417A (zh) 2014-05-21
CN103811417B true CN103811417B (zh) 2016-07-27

Family

ID=50622743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210443855.2A Active CN103811417B (zh) 2012-11-08 2012-11-08 像素结构的制作方法

Country Status (2)

Country Link
US (1) US8853066B2 (zh)
CN (1) CN103811417B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035568B (zh) * 2012-12-21 2014-12-31 北京京东方光电科技有限公司 一种tft阵列基板及制作方法、显示装置
CN104157609B (zh) * 2014-08-20 2017-11-10 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
TWI651574B (zh) * 2015-01-12 2019-02-21 友達光電股份有限公司 顯示面板及其製造方法
CN105789219B (zh) * 2016-03-22 2018-07-27 京东方科技集团股份有限公司 一种用于制造显示面板的方法、显示面板以及显示装置
CN107193183A (zh) * 2017-07-20 2017-09-22 深圳市华星光电技术有限公司 液晶面板的制作方法
CN109427549A (zh) * 2017-08-21 2019-03-05 中华映管股份有限公司 开口的形成方法和像素结构的制造方法
CN110148606B (zh) 2018-04-18 2021-03-02 友达光电股份有限公司 显示面板及其制造方法
CN110797298A (zh) * 2018-08-03 2020-02-14 群创光电股份有限公司 电子装置及其制备方法
US20210032750A1 (en) * 2019-07-31 2021-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Deposition apparatus and method of forming metal oxide layer using the same
WO2021184287A1 (en) * 2020-03-19 2021-09-23 Yangtze Memory Technologies Co., Ltd. Method for forming contact structures in three-dimensional memory devices
CN112420765B (zh) * 2020-11-13 2023-01-24 深圳市华星光电半导体显示技术有限公司 灯板及其制造方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1091551A (zh) * 1992-12-29 1994-08-31 株式会社金星社 制造薄膜晶体管的方法
CN1158496A (zh) * 1995-12-11 1997-09-03 现代电子产业株式会社 曝光装置及形成薄膜晶体管的方法
CN101548367A (zh) * 2006-12-05 2009-09-30 佳能株式会社 使用碱性蚀刻剂溶液蚀刻非晶半导体氧化物
CN102315230A (zh) * 2010-07-01 2012-01-11 三星移动显示器株式会社 阵列基底及其制造方法和显示设备
CN102723269A (zh) * 2012-06-21 2012-10-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3537854B2 (ja) * 1992-12-29 2004-06-14 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタの製造方法
KR100320661B1 (ko) 1998-04-17 2002-01-17 니시무로 타이죠 액정표시장치, 매트릭스 어레이기판 및 그 제조방법
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
TWI237395B (en) 2004-02-27 2005-08-01 Au Optronics Corp Method of fabricating thin film transistor array substrate and stacked thin film structure
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
TWI313065B (en) 2006-10-20 2009-08-01 Chunghwa Picture Tubes Ltd Thin film transistor array substrate and method of fabricating the same
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP2009267399A (ja) * 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
US8278657B2 (en) 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
KR20110125105A (ko) 2010-05-12 2011-11-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1091551A (zh) * 1992-12-29 1994-08-31 株式会社金星社 制造薄膜晶体管的方法
CN1158496A (zh) * 1995-12-11 1997-09-03 现代电子产业株式会社 曝光装置及形成薄膜晶体管的方法
CN101548367A (zh) * 2006-12-05 2009-09-30 佳能株式会社 使用碱性蚀刻剂溶液蚀刻非晶半导体氧化物
CN102315230A (zh) * 2010-07-01 2012-01-11 三星移动显示器株式会社 阵列基底及其制造方法和显示设备
CN102723269A (zh) * 2012-06-21 2012-10-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
US20140127891A1 (en) 2014-05-08
US8853066B2 (en) 2014-10-07
CN103811417A (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
CN103811417B (zh) 像素结构的制作方法
CN101097371B (zh) 制造用于平板显示器件的薄膜晶体管的方法
TW487826B (en) Liquid crystal display device and method for manufacturing the same
CN100570863C (zh) 像素结构及其制造方法
US20120267631A1 (en) Array substrate for display device and method for fabricating the same
CN104022078B (zh) 一种阵列基板的制备方法
TWI477869B (zh) 顯示面板之陣列基板及其製作方法
CN104134671A (zh) 薄膜晶体管阵列基板及其制造方法
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN104201152A (zh) 制作显示面板的方法
CN104465788A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
TW201024882A (en) Array substrate for display device and method for fabricating the same
CN111180471A (zh) 阵列基板及其制造方法
CN109524419A (zh) Tft阵列基板的制作方法
TWI240111B (en) Array substrate for use in TFT-LCD and fabrication method thereof
TW201327833A (zh) 顯示裝置以及包含其之影像顯示系統
WO2015143818A1 (zh) 阵列基板及其制造方法、显示装置
CN109979882B (zh) 一种内嵌式触控面板阵列基板及其制造方法
CN110600483A (zh) 一种阵列基板及其制造方法
JP5679397B2 (ja) 薄膜トランジスタ基板の製造方法
CN108573928B (zh) 一种tft阵列基板的制备方法及tft阵列基板、显示面板
TWI490615B (zh) 用於邊緣電場切換模式液晶顯示裝置的陣列基板及其製造方法
KR101174776B1 (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
CN104733384B (zh) 显示基板及其制造方法、显示装置
CN110729250A (zh) 阵列基板的制造方法及阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant