CN109427549A - 开口的形成方法和像素结构的制造方法 - Google Patents

开口的形成方法和像素结构的制造方法 Download PDF

Info

Publication number
CN109427549A
CN109427549A CN201710717486.4A CN201710717486A CN109427549A CN 109427549 A CN109427549 A CN 109427549A CN 201710717486 A CN201710717486 A CN 201710717486A CN 109427549 A CN109427549 A CN 109427549A
Authority
CN
China
Prior art keywords
layer
photosensitive material
insulating layer
opening
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710717486.4A
Other languages
English (en)
Inventor
高金字
戴谦邦
吕培农
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chunghwa Picture Tubes Ltd
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to CN201710717486.4A priority Critical patent/CN109427549A/zh
Priority to US15/788,813 priority patent/US10256261B2/en
Publication of CN109427549A publication Critical patent/CN109427549A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种开口的形成方法，其包括在基底上依序堆叠图案化的第一导电层、第一绝缘层、图案化的第二导电层和第二绝缘层。第二导电层和第一导电层在基底的法线方向上重叠，使得第二绝缘层具有背向基底的凸起部。在第二绝缘层上覆盖感光材料层。对感光材料层进行曝光，其中曝光的深度等于凸起部的顶面至感光材料层的表面的垂直距离。通过显影将经曝光的感光材料层移除以形成暴露出第二绝缘层的第一开口。对暴露出的第二绝缘层进行蚀刻以形成第二开口并暴露出第二导电层，然后移除感光材料层。此外，使用上述开口的形成方法的像素结构的制造方法也被提出。

Description

开口的形成方法和像素结构的制造方法
技术领域
本发明涉及一种半导体工艺，尤其涉及一种开口的形成方法和像素结构的制造方法。
背景技术
随着显示技术的提升，像素结构的大小也日益缩减。为了因应缩减的像素结构，需要尽可能地减少非透光区的面积以维持开口率(aperture ratio)。作为减少非透光区的面积的方法之一为如何缩小像素结构中用于连接多个层的开口(via hole)大小。以往，对于正型感光材料层而言，开口大小主要取决于光罩的透光部，层与层之间缺乏自我对准(self-aligned)的机制。并且，单通过减少光罩的透光部大小来缩小开口大小的效果有其限制。因此，寻求一种能够解决上述问题的技术方案。
发明内容
本发明是针对一种开口的形成方法，能够限制开口大小。
本发明又是针对一种像素结构的制造方法，能够通过自我对准的方式连接多个层。
本发明的一种开口的形成方法包括在基底上依序堆叠图案化的第一导电层、第一绝缘层、图案化的第二导电层和第二绝缘层。第二导电层和第一导电层在基底的法线方向上重叠，使得第二绝缘层具有背向基底的凸起部。在第二绝缘层上覆盖感光材料层。对感光材料层进行曝光，其中曝光的深度等于凸起部的顶面至感光材料层的表面的垂直距离。通过显影将经曝光的感光材料层移除以形成暴露出第二绝缘层的一第一开口。对暴露出的第二绝缘层进行蚀刻以形成一第二开口并暴露出第二导电层，然后移除感光材料层。
在根据本发明实施例的开口的形成方法中还可包括以光罩进行曝光，其中光罩的透光部具有第一宽度，凸起部的顶面具有第二宽度，第一宽度可小于第二宽度。
在根据本发明实施例的开口的形成方法中还可包括以光罩进行曝光，其中光罩的透光部具有第一宽度，凸起部的顶面具有第二宽度，第一宽度可大于等于第二宽度。
在根据本发明实施例的开口的形成方法中，光罩的透光部可位于第一导电层的正上方。
本发明的一种开口的形成方法包括在基底上形成感光材料层。对感光材料层进行曝光。通过显影将经曝光的感光材料层移除以形成第一开口。对第一开口进行等离子体蚀刻。此外，以经曝光的感光材料层可在显影中完全被移除的曝光剂量为100％计，曝光的曝光剂量可为50％至90％。
在根据本发明实施例的开口的形成方法中，等离子体蚀刻可包括氧气等离子体蚀刻。
本发明的一种像素结构的制造方法包括在基底上形成栅极和导电凸块。在基底上形成第一绝缘层以覆盖栅极和导电凸块。在栅极上方的第一绝缘层上形成通道层。在通道层的两端形成源极和漏极，其中漏极自通道层延伸至导电凸块上方的第一绝缘层上。在第一绝缘层上形成第二绝缘层以覆盖源极和漏极。在第二绝缘层上形成感光材料层。对位于导电凸块上方的感光材料层进行曝光，其中曝光的深度等于第二绝缘层的顶面至感光材料层的表面的垂直距离。通过显影将经曝光的感光材料层移除以形成暴露出第二绝缘层的第一开口。对暴露出的第二绝缘层进行蚀刻以形成第二开口并暴露出漏极。移除感光材料层。在第二绝缘层上形成像素电极，且像素电极通过第二开口而与漏极电性连接。
在根据本发明实施例的像素结构的制造方法中，栅极和导电凸块可由不同道工艺所形成的。
在根据本发明实施例的像素结构的制造方法中，栅极和所述导电凸块可由同一道工艺所形成的。
在根据本发明实施例的像素结构的制造方法中还可包括以光罩进行曝光，其中光罩的透光部具有第一宽度，第二绝缘层的顶面具有第二宽度，第一宽度可小于第二宽度。
在根据本发明实施例的像素结构的制造方法中还可包括以光罩进行曝光，其中光罩的透光部具有第一宽度，第二绝缘层的顶面具有第二宽度，第一宽度可大于等于第二宽度。
在根据本发明实施例的像素结构的制造方法中，光罩的透光部可位于导电凸块的正上方。
本发明的一种像素结构的制造方法包括在基底上形成栅极。在基底上形成第一绝缘层以覆盖栅极。在栅极上方的第一绝缘层上形成通道层。在通道层的两端形成源极和漏极。在第一绝缘层上形成第二绝缘层以覆盖源极和漏极。在第二绝缘层上形成感光材料层。对位于漏极上方的感光材料层进行曝光，其中曝光的深度等于第二绝缘层的顶面至感光材料层的表面的垂直距离。通过显影将经曝光的感光材料层移除以形成暴露出第二绝缘层的第一开口。对第一开口进行等离子体蚀刻。对暴露出的第二绝缘层进行蚀刻以形成第二开口并暴露出漏极。移除感光材料层。在第二绝缘层上形成像素电极，像素电极通过第二开口而与漏极电性连接。此外，以经曝光的感光材料层可在显影中完全被移除的曝光剂量为100％计，曝光的曝光剂量可为50％至90％。
基于上述，在本发明一实施例的开口的形成方法中，通过图案化的第一导电层让第二绝缘层具有背向基底的凸起部，且搭配光罩透光部的大小设计可将后续所形成的开口限制在第一导电层的上方。特别是，在本发明一实施例的开口的形成方法中，开口可自动对准于第二导电层。此外，在本发明一实施例的开口的形成方法中，开口大小可通过等离子体蚀刻来调整，而不需受限于光罩的透光部。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1A至图1F为本发明第一实施例的开口的形成方法的剖面流程示意图；
图2A至图2D为本发明第二实施例的开口的形成方法的剖面流程示意图；
图3A至图3G为本发明第一实施例的像素结构的制造方法的剖面流程示意图；
图4A至图4C为本发明第三实施例的开口的形成方法的剖面流程示意图；
图5A至图5F为本发明第二实施例的像素结构的制造方法的剖面流程示意图。
附图标号说明
100、300、400：基底；
102：第一导电层；
104、302：第一绝缘层；
106：第二导电层；
108、304：第二绝缘层；
108A、108B、304A、306C、404B：第二开口；
108P、304P：凸起部；
108S、304S：顶面；
110、306、404：感光材料层；
110A、110B、306A、306B、404A：第一开口；
110S、306S：表面；
112、308、406：光罩；
112A、308A、406A：透光部；
304B：第三开口；
402：绝缘层；
C：导电凸块；
CH：通道层；
D：漏极；
G：栅极；
PE：像素电极；
S：源极；
t：距离；
TFT：主动组件；
W1：第一宽度；
W2：第二宽度。
具体实施方式
请先参照图1A。提供基底100。基底100的材质可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如：导电材料、金属、晶圆、陶瓷)、或是其它可适用的材料。在基底100上依序堆叠图案化的第一导电层102、第一绝缘层104、图案化的第二导电层106和第二绝缘层108。第二导电层106和第一导电层102在基底100的法线方向上重叠。详细而言，在基底100的法线方向上，第一导电层102的正投影位于第二导电层106的正投影以内。此时，第一导电层102的大小(例如正投影的面积)成为限定后续开口大小的因素之一。此外，较厚的第一导电层102有助于后续开口的形成。在本实施例中，由于第二导电层106和第一导电层102在基底100的法线方向上重叠，使得第二绝缘层108具有背向基底100的凸起部108P，凸起部108P具有顶面108S，顶面108S具有第二宽度W2(示于图1C)。第一导电层102(或第二导电层106)的材质可为金属材料，但不限于此，在其他实施例中，第一导电层102(或第二导电层106)的材质亦可为其他导电材料(例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠层)。第一绝缘层104(或第二绝缘层108)的材质可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料或上述组合。此外，图案化第一导电层102(或第二导电层106)的方法例如是本领域常用的光刻(photolithography)工艺或其他可形成图案化第一导电层102(或第二导电层106)的方法，在此不再赘述。
请参照图1B。在第二绝缘层108上覆盖感光材料层110，感光材料层110具有平坦的表面110S。在本实施例中，位于第一导电层102上方的感光材料层110的厚度(即：凸起部108P的顶面108S至感光材料层110的表面110S的垂直距离t)相较于非位于第一导电层102上方的感光材料层110的厚度为小。因此，对后续曝光的步骤而言，可使用较少的曝光剂量或较短的曝光时间对位于第一导电层102上方的感光材料层110进行曝光。
请参照图1C。通过光罩112所具有的透光部112A以例如紫外光对感光材料层110进行曝光。透光部112A可位于第一导电层102的正上方，使可对位于第一导电层102上方的感光材料层110进行曝光，且曝光的深度等于凸起部108P的顶面108S至感光材料层110的表面110S的垂直距离t。光罩112的透光部112A具有第一宽度W1。在本实施例中，透光部112A的第一宽度W1可小于凸起部108P的顶面108S的第二宽度W2。据此，透光部112A的第一宽度W1成为限定后续开口大小的决定性因素。不过，在其他实施例中，透光部112A的第一宽度W1可大于等于凸起部108P的顶面108S的第二宽度W2。此时，限定后续开口大小的决定性因素为第一导电层102的大小(例如正投影的面积)。
请参照图1D。通过显影将经曝光的感光材料层(未示出)移除以在感光材料层110形成暴露出第二绝缘层108的第一开口110A。
请参照图1E。对暴露出的第二绝缘层(未示出)进行蚀刻以在第二绝缘层108形成第二开口108A，且第二开口108A暴露出第二导电层106。第二开口108A的侧壁和第一开口110A的侧壁构成连续平面。此外，蚀刻的方法没有特别地限制，可为干式蚀刻或湿式蚀刻。
请参照图1F。移除感光材料层110以完成开口(例如第二开口108A)的制作。在本实施例中，第二开口108A的大小和光罩112的透光区112A的大小实质上相等，且在基底100的法线方向上第二开口108A的大小小于第一导电层102的大小。换言之，依照本发明第一实施例的开口的形成方法，自基底100的法线方向上观察，第二开口108A可限制在第一导电层102的范围内，且可搭配光罩112的透光部112A来调整第二开口108A的大小。
图2A至图2D为本发明第二实施例的开口的形成方法的剖面流程示意图。
本发明第二实施例的开口的形成方法是先进行上述图1A至图1B的步骤。接着，如图2A所示，通过光罩112所具有的透光部112A以例如紫外光对感光材料层110进行曝光。透光部112A可位于第一导电层102的正上方，使可对位于第一导电层102上方的感光材料层110进行曝光，且曝光的深度等于凸起部108P的顶面108S至感光材料层110的表面110S的垂直距离t。光罩112的透光部112A具有第一宽度W1。在本实施例中，透光部112A的第一宽度W1可大于等于凸起部108P的顶面108S的第二宽度W2。因此，限定后续开口大小的决定性因素为第一导电层102的大小(例如正投影的面积)。
请参照图2B。通过显影将经曝光的感光材料层(未示出)移除以在感光材料层110形成暴露出第二绝缘层108的第一开口110B。经曝光的感光材料层(未示出)包括位于第一导电层102上方的感光材料层和非位于第一导电层102上方的感光材料层的一部份。因此，第一开口110B的底面可由第二绝缘层108(例如凸起部108P的顶面108S)和感光材料层110共同形成。
请参照图2C。对暴露出的第二绝缘层(未示出)进行蚀刻以在第二绝缘层108形成暴露出第二导电层106的第二开口108B，第二开口108B的大小和暴露出的第二导电层106的大小相等，第二开口108B可自我对准于第二导电层106。详细而言，位于第一开口110B的底面的第二绝缘层108可被蚀刻直到暴露出第二导电层106为止。在本实施例中，第二导电层106的大小和第一导电层102的大小实质上相等。换言之，依照本发明第二实施例的开口的形成方法，第二开口108B的大小和位置取决于第一导电层102的大小和位置。此外，蚀刻的方法没有特别地限制，可为干式蚀刻或湿式蚀刻。
请参照图2D。移除感光材料层110以完成开口(例如第二开口108B)的制作。
图3A至图3G为本发明第一实施例的像素结构的制造方法的剖面流程示意图。在本实施例中，应用了本发明第二实施例的开口的形成方法，除非另有描述，否则其具体描述可参考上述第二实施例的开口的形成方法。
请参照图3A。提供基底300。基底300的材质可参考上述基底100。在基底300上形成第一导电层(未示出)。第一导电层经图案化以形成栅极G和导电凸块C，换言之，栅极G和导电凸块C可由同一道工艺形成。但本发明并不限于此，在其他实施例中，栅极G和导电凸块C可由不同道工艺形成，因此导电凸块C的厚度和栅极G的厚度可不同，举例来说，导电凸块C的厚度可大于栅极G的厚度，且厚度较厚的导电凸块C有助于后续开口的形成。接着，在基底300上形成第一绝缘层302以覆盖栅极G和导电凸块C。第一绝缘层302的形成方法没有特别地限制，举例来说，可以利用物理气相沉积法或化学气相沉积法全面性地沉积在基底300上。第一绝缘层302可作为栅绝缘层。在栅极G上方的第一绝缘层302上形成通道层CH。通道层CH在基底300的法线方向上和栅极G部分地重叠。在本实施例中，在基底300的法线方向上，通道层CH的正投影位于栅极G的正投影以内。通道层CH的材料可为半导体层(例如非晶硅、多晶硅、微晶硅、单晶硅)、氧化物半导体材料(例如氧化铟镓锌(IGZO))、有机半导体材料、其它适合的半导体材料、或其它合适的材料与前述材料的堆叠。在通道层CH的两端形成源极S和漏极D，之后便初步制作完成主动元件TFT。在本实施例中，漏极D自通道层CH的一端延伸至导电凸块C上方的第一绝缘层302上且覆盖导电凸块C。栅极G、导电凸块C、源极S和漏极D一般是使用金属材料。然而，本发明并不限于此，栅极G、导电凸块C、源极S和漏极D也可以使用金属以外的其他导电材料，例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠层。在第一绝缘层302上形成第二绝缘层304以覆盖源极S和漏极D。在本实施例中，位于导电凸块C上方的第二绝缘层304具有背向基底300的凸起部304P，凸起部304P具有顶面304S，顶面304S具有第二宽度W2(示于图3C)。第一绝缘层302和第二绝缘层304的材质包括无机材料(例如：氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆叠层)、有机材料、或其它合适的材料、或上述的组合。
请参照图3B。在第二绝缘层304上形成感光材料层306，感光材料层306具有平坦的表面306S。
请参照图3C。通过光罩308所具有的透光部308A以例如紫外光对感光材料层306进行曝光。透光部308A可位于导电凸块C的正上方，使可对位于导电凸块C上方的感光材料层306进行曝光，且曝光的深度等于凸起部304P的顶面304S至感光材料层306的表面306S的垂直距离t。光罩308的透光部308A具有第一宽度W1。在本实施例中，透光部308A的第一宽度W1大于等于凸起部304P的顶面304S的第二宽度W2。因此，限定后续开口大小的决定性因素为导电凸块C的大小(例如正投影的面积)。
请参照图3D。通过显影将经曝光的感光材料层(未示出)移除以在感光材料层306形成暴露出第二绝缘层304的第一开口306A。
请参照图3E。对暴露出的第二绝缘层(未示出)进行蚀刻以在第二绝缘层304形成暴露出漏极D的第二开口304A。第二开口304A的大小和暴露出的漏极D的大小相等，第二开口304A自我对准于漏极D。并且，暴露出漏极D的大小和导电凸块C的大小实质上相等。换言之，第二开口304A的大小可由导电凸块C的大小定义。
请参照图3F。移除感光材料层306以完成开口(例如第二开口304A)的制作。
请参照图3G。在第二绝缘层304上形成像素电极PE，且像素电极PE通过第二开口304A而与漏极D电性连接。像素电极PE可为穿透式像素电极、反射式像素电极或是半穿透半反射式像素电极。穿透式像素电极的材质包括金属氧化物，例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆叠层。反射式像素电极的材质包括具有高反射率的金属材料。
图4A至图4C为本发明第三实施例的开口的形成方法的剖面流程示意图。
请参照图4A。提供基底400。基底400的材质可参考上述基底100。在基底400上形成感光材料层404。但本发明并不限于此，在基底400和感光材料层404之间还可形成额外的层。举例来说，可在基底400上先形成绝缘层402再形成感光材料层404。接着，通过光罩406所具有的透光部406A以例如紫外光对感光材料层404进行曝光。在本实施例中，以经曝光的感光材料层可在显影中完全被移除的曝光剂量为100％计，曝光的曝光剂量可为50％至90％。
请参照图4B。通过显影将经曝光的感光材料层(未示出)移除以在感光材料层404形成暴露出绝缘层402的第一开口404A。
请参照图4C。对第一开口404A进行等离子体蚀刻以形成第二开口404B。第二开口404B的大小大于第一开口404A。换言之，依照本发明第三实施例的开口的形成方法，开口(例如第二开口404B)的大小可通过等离子体蚀刻来调整。等离子体蚀刻可包括氧气等离子体蚀刻，但不限于此。
图5A至图5F为本发明第二实施例的像素结构的制造方法的剖面流程示意图。
本发明第二实施例的像素结构的制造方法是先进行上述图3A至图3B的步骤，不过省略了在基底300形成导电凸块C的步骤。并且，本发明第二实施例的像素结构的制造方法应用了本发明第三实施例的开口的形成方法，除非另有描述，否则其具体描述可参考上述第三实施例的开口的形成方法。
请参照图5A。通过光罩308所具有的透光部308A以例如紫外光对感光材料层306进行曝光，曝光的深度等于第二绝缘层304的顶面304S至感光材料层306的表面306S的垂直距离t。在本实施例中，以经曝光的感光材料层可在显影中完全被移除的曝光剂量为100％计，曝光的曝光剂量可为50％至90％。
请参照图5B。通过显影将经曝光的感光材料层(未示出)移除以在感光材料层306形成暴露出第二绝缘层304的第一开口306B。
请参照图5C。对第一开口306B进行等离子体蚀刻以形成第二开口306C。第二开口306C的大小大于第一开口306B。
请参照图5D。对暴露出的第二绝缘层(未示出)进行蚀刻以在第二绝缘层304形成暴露出漏极D的第三开口304B。第三开口304B的大小主要取决于等离子体蚀刻的第二开口306C，故第三开口304B的孔径可较小。蚀刻第二绝缘层304的方法没有特别地限制，可为干式蚀刻或湿式蚀刻。
请参照图5E。移除感光材料层306以完成开口(例如第三开口304B)的制作。
请参照图5F。在第二绝缘层304上形成像素电极PE，且像素电极PE填入第三开口304B而与漏极D电性连接。像素电极PE的种类可参考上述实施例。
基于上述，在本发明一实施例的开口的形成方法中，通过图案化的第一导电层让第二绝缘层具有背向基底的凸起部，且搭配光罩透光部的大小设计可将后续所形成的开口限制在第一导电层的上方。特别是，在本发明一实施例的开口的形成方法中，开口可自我对准于第二导电层。此外，在本发明一实施例的开口的形成方法中，搭配等离子体蚀刻有助于形成小孔径的开口。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (13)

1.一种开口的形成方法，其特征在于，包括：
在基底上依序堆叠图案化的第一导电层、第一绝缘层、图案化的第二导电层和第二绝缘层，所述第二导电层和所述第一导电层在所述基底的法线方向上重叠，使得所述第二绝缘层具有背向所述基底的凸起部；
在所述第二绝缘层上覆盖感光材料层；
对所述感光材料层进行曝光，所述曝光的深度等于所述凸起部的顶面至所述感光材料层的表面的垂直距离；
通过显影将经曝光的所述感光材料层移除以形成暴露出所述第二绝缘层的一第一开口；
对暴露出的所述第二绝缘层进行蚀刻以形成一第二开口并暴露出所述第二导电层；以及
移除所述感光材料层。
2.根据权利要求1所述的开口的形成方法，其特征在于，还包括：
以光罩进行所述曝光，所述光罩的透光部具有第一宽度，所述凸起部的所述顶面具有第二宽度，所述第一宽度小于所述第二宽度。
3.根据权利要求1所述的开口的形成方法，其特征在于，还包括：
以光罩进行所述曝光，所述光罩的透光部具有第一宽度，所述凸起部的所述顶面具有第二宽度，所述第一宽度大于等于所述第二宽度。
4.根据权利要求2或权利要求3所述的开口的形成方法，其特征在于，所述光罩的所述透光部位于所述第一导电层的正上方。
5.一种开口的形成方法，其特征在于，包括：
在基底上形成感光材料层；
对所述感光材料层进行曝光；
通过显影将经曝光的所述感光材料层移除以形成一第一开口；以及
对所述第一开口进行等离子体蚀刻，
其中以经曝光的所述感光材料层可在所述显影中完全被移除的曝光剂量为100％计，所述曝光的曝光剂量为50％至90％。
6.根据权利要求5所述的开口的形成方法，其特征在于，所述等离子体蚀刻包括氧气等离子体蚀刻。
7.一种像素结构的制造方法，其特征在于，包括：
在基底上形成栅极和导电凸块；
在所述基底上形成第一绝缘层以覆盖所述栅极和所述导电凸块；
在所述栅极上方的所述第一绝缘层上形成通道层；
在所述通道层的两端形成源极和漏极，所述漏极自所述通道层延伸至所述导电凸块上方的所述第一绝缘层上；
在所述第一绝缘层上形成第二绝缘层以覆盖所述源极和所述漏极；
在所述第二绝缘层上形成感光材料层；
对位于所述导电凸块上方的所述感光材料层进行曝光，所述曝光的深度等于所述第二绝缘层的顶面至所述感光材料层的表面的垂直距离；
通过显影将经曝光的所述感光材料层移除以形成暴露出所述第二绝缘层的一第一开口；
对暴露出的所述第二绝缘层进行蚀刻以形成一第二开口并暴露出所述漏极；
移除所述感光材料层；以及
在所述第二绝缘层上形成像素电极，且所述像素电极通过所述第二开口而与所述漏极电性连接。
8.根据权利要求7所述的像素结构的制造方法，其特征在于，所述栅极和所述导电凸块是由不同道工艺所形成的。
9.根据权利要求7所述的像素结构的制造方法，其特征在于，所述栅极和所述导电凸块是由同一道工艺所形成的。
10.根据权利要求7所述的像素结构的制造方法，其特征在于，更包括：
以光罩进行所述曝光，所述光罩的透光部具有第一宽度，所述第二绝缘层的所述顶面具有第二宽度，所述第一宽度小于所述第二宽度。
11.根据权利要求7所述的像素结构的制造方法，其特征在于，更包括：
以光罩进行所述曝光，所述光罩的透光部具有第一宽度，所述第二绝缘层的所述顶面具有第二宽度，所述第一宽度大于等于所述第二宽度。
12.根据权利要求10或权利要求11所述的像素结构的制造方法，其特征在于，所述光罩的所述透光部位于所述导电凸块的正上方。
13.一种像素结构的制造方法，其特征在于，包括：
在基底上形成栅极；
在所述基底上形成第一绝缘层以覆盖所述栅极；
在所述栅极上方的所述第一绝缘层上形成通道层；
在所述通道层的两端形成源极和漏极；
在所述第一绝缘层上形成第二绝缘层以覆盖所述源极和所述漏极；
在所述第二绝缘层上形成感光材料层；
对位于所述漏极上方的所述感光材料层进行曝光，所述曝光的深度等于所述第二绝缘层的顶面至所述感光材料层的表面的垂直距离；
通过显影将经曝光的所述感光材料层移除以形成暴露出所述第二绝缘层的一第一开口；
对所述一第一开口进行等离子体蚀刻；
对暴露出的所述第二绝缘层进行蚀刻以形成一第二开口并暴露出所述漏极；
移除所述感光材料层；以及
在所述第二绝缘层上形成像素电极，所述像素电极通过所述第二开口而与所述漏极电性连接，
其中以经曝光的所述感光材料层可在所述显影中完全被移除的曝光剂量为100％计，所述曝光的曝光剂量为50％至90％。
CN201710717486.4A 2017-08-21 2017-08-21 开口的形成方法和像素结构的制造方法 Pending CN109427549A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710717486.4A CN109427549A (zh) 2017-08-21 2017-08-21 开口的形成方法和像素结构的制造方法
US15/788,813 US10256261B2 (en) 2017-08-21 2017-10-20 Forming method of via hole and manufacturing method of pixel structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710717486.4A CN109427549A (zh) 2017-08-21 2017-08-21 开口的形成方法和像素结构的制造方法

Publications (1)

Publication Number Publication Date
CN109427549A true CN109427549A (zh) 2019-03-05

Family

ID=65361605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710717486.4A Pending CN109427549A (zh) 2017-08-21 2017-08-21 开口的形成方法和像素结构的制造方法

Country Status (2)

Country Link
US (1) US10256261B2 (zh)
CN (1) CN109427549A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251209A (ja) * 1998-02-27 1999-09-17 Advantest Corp 電子ビーム露光装置用ブロックマスクの製作方法
CN1716062A (zh) * 2004-06-30 2006-01-04 Lg.菲利浦Lcd株式会社 液晶显示器件的阵列基板的制造方法
CN101078883A (zh) * 2006-05-25 2007-11-28 Lg.菲利浦Lcd株式会社 采用无掩模曝光设备制造薄膜晶体管基板的方法
CN101290481A (zh) * 2007-04-16 2008-10-22 应用材料公司 控制特征尺寸收缩的蚀刻工艺
CN102110642A (zh) * 2010-12-09 2011-06-29 中国电子科技集团公司第二十四研究所 提高台阶金属覆盖率的通孔刻蚀方法
US20120315578A1 (en) * 2011-06-07 2012-12-13 Samsung Electro-Mechanics Co., Ltd. Apparatus and method for spin-coating, and method for manufacturing substrate having structure
CN103219336A (zh) * 2013-03-29 2013-07-24 京东方科技集团股份有限公司 一种阵列基板、显示装置以及阵列基板的制备方法
CN103811417A (zh) * 2012-11-08 2014-05-21 瀚宇彩晶股份有限公司 像素结构的制作方法
CN104409333A (zh) * 2014-12-12 2015-03-11 中国科学院上海微系统与信息技术研究所 相变材料GeTe的耦合等离子体刻蚀方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278818B2 (en) * 2004-06-04 2012-10-02 Samsung Mobile Display Co., Ltd. Electroluminescent display device and method of fabricating the same
CN100456139C (zh) 2006-04-20 2009-01-28 友达光电股份有限公司 利用三道掩膜制造液晶显示装置用下基板的方法
US8785939B2 (en) * 2006-07-17 2014-07-22 Samsung Electronics Co., Ltd. Transparent and conductive nanostructure-film pixel electrode and method of making the same
KR101951939B1 (ko) * 2016-08-26 2019-02-25 엘지디스플레이 주식회사 표시장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251209A (ja) * 1998-02-27 1999-09-17 Advantest Corp 電子ビーム露光装置用ブロックマスクの製作方法
CN1716062A (zh) * 2004-06-30 2006-01-04 Lg.菲利浦Lcd株式会社 液晶显示器件的阵列基板的制造方法
CN101078883A (zh) * 2006-05-25 2007-11-28 Lg.菲利浦Lcd株式会社 采用无掩模曝光设备制造薄膜晶体管基板的方法
CN101290481A (zh) * 2007-04-16 2008-10-22 应用材料公司 控制特征尺寸收缩的蚀刻工艺
CN102110642A (zh) * 2010-12-09 2011-06-29 中国电子科技集团公司第二十四研究所 提高台阶金属覆盖率的通孔刻蚀方法
US20120315578A1 (en) * 2011-06-07 2012-12-13 Samsung Electro-Mechanics Co., Ltd. Apparatus and method for spin-coating, and method for manufacturing substrate having structure
CN103811417A (zh) * 2012-11-08 2014-05-21 瀚宇彩晶股份有限公司 像素结构的制作方法
CN103219336A (zh) * 2013-03-29 2013-07-24 京东方科技集团股份有限公司 一种阵列基板、显示装置以及阵列基板的制备方法
CN104409333A (zh) * 2014-12-12 2015-03-11 中国科学院上海微系统与信息技术研究所 相变材料GeTe的耦合等离子体刻蚀方法

Also Published As

Publication number Publication date
US10256261B2 (en) 2019-04-09
US20190057987A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
JP6502463B2 (ja) 薄膜トランジスタ基板
CN104516165B (zh) 显示装置及其制造方法
EP3671335A1 (en) Display panel, method for manufacturing same, and display device
WO2018219138A1 (zh) 一种阵列基板及其制备方法、显示装置
KR20070122158A (ko) Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
US8748320B2 (en) Connection to first metal layer in thin film transistor process
US7071036B2 (en) CMOS-TFT Array substrate and method for fabricating the same
CN109509707A (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
CN101661941B (zh) Tft-lcd阵列基板结构及其制备方法
TWI599834B (zh) 畫素結構及其製造方法
CN105870169A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN107946368B (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN110828476B (zh) 阵列基板及其制备方法、显示装置
WO2016065780A1 (zh) 显示基板及其制作方法、显示装置
CN105990332B (zh) 薄膜晶体管基板及其显示面板
CN106876387A (zh) 一种阵列基板及其制造方法
CN101620350B (zh) Tft-lcd阵列基板及其制造方法
US20130329157A1 (en) Liquid crystal display and manufacturing method thereof
KR20130017273A (ko) 표시 기판 및 이의 제조 방법
CN115249617B (zh) 半导体器件及其制备方法
CN109427549A (zh) 开口的形成方法和像素结构的制造方法
US10249654B1 (en) Manufacturing method of top-gate TFT and top-gate TFT
CN103219341B (zh) 一种阵列基板及制备方法、显示装置
CN109378345A (zh) 薄膜晶体管及其制造方法
CN105789049B (zh) 图案化鳍式场效应晶体管（finfet）器件的多个部件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190305

WD01 Invention patent application deemed withdrawn after publication