JPS62190768A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 砒化ガリウム等の化合物半導体基板に形成した電界効果
型半導体装置であって、ゲート電極上に形成する層間絶
縁膜中の応力によって基板が歪むことによって誘起され
る圧電電荷を打ち消し、同一基板上に形成するＭｅｓ−
ＦＥＴのゲート電極の幅方向が、装置を形成する基板の
晶帯軸の方向に対して任意の方向に形成した場合でも形
成される装置の特性に変動をきたさないようにしたもの
。

〔産業上の利用分野〕

本発明は砒化ガリウム等の化合物半導体基板を用いた電
界効果型の半導体装置に係り、特にゲート電極上に形成
する層間絶縁膜の応力によって基板が歪み、それによっ
てチャネル層近（に誘起される圧電電荷を打ち消すよう
な構造を有する半導体装置に関する。

砒化ガリウム（ＧａＡｓ）のような化合物半導体は、Ｉ
ＣやＬＳＩ等の半導体装置に主として用いられているシ
リコン（Ｓｔ）に比し、キャリアの移動度が大きいため
、高周波帯域および高速信号処理システムで使用する半
導体装置に用いられるように成っている。

このような砒化ガリウム基板を用いてＩＣ等の半導体装
置を形成する際、製造工程が簡単である等の理由によっ
て電界効果型トランジスタ、特にショットキバリア型ト
ランジスタを素子として組み込んで形成されている。

〔従来の技術〕

このようなジョツキバリア型電界効果型トランジスタは
Ｍｅｔａｌ−３ｅｍｉｃｏｎｄｕｃｔｒ−Ｆｉｅｌｄ−
Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒとも称せられ以下
これをＭｅｓ−ＦＥＴと称する。

従来のこのようなＭｅｓ−ＦＥＴの構造を第８図に示す
。

図示するように半絶縁性のＧａＡｓの基板１には、例え
ばイオン注入法によってＮ型チャネルＮ２が形成され、
このＮ型チャネル層２上にショットキ接触するゲート電
極３が配設されている。更にこのゲート電極３をマスク
きするイオン注入法によりＮ型チャネル層２より高不純
物濃度のＮ＋ソース領域４およびドレイン領域５が形成
され、二酸化シリコン（Ｓｉ０２　）膜等の層間絶縁膜
６が被着され、更にＮ＋ソース領域４およびドレイン領
域５にオーミック接触するソースおよびドレイン電極７
．８が配設されている。

〔発明が解決しようとする問題点〕

然し、上述のごときＭＥＳ　ＰＥＴを素子としてＩＣを
構成し、そのｒｃの高速化、高集積化を図るためにＭＥ
Ｓ　ＦＥＴの素子の微細化が進められ、そのゲート長が
短縮されるような構造が要求され、そのために種々の問
題が発生する。

第９図の曲線１１は、ゲート幅方向が（１００）面に於
ける晶帯軸（０１１）方向のＮチャネル型Ｍｅｓ−ＦＥ
Ｔのゲート長さとゲート闇値電圧との関係曲線を示し、
図の曲線１２はゲート幅方向が、晶帯軸（０１１）と直
交する晶帯軸（０１１）方向のＮチャネル型Ｍｅｓ−Ｆ
ＥＴのゲート長さとゲート闇値電圧との関係曲線を示す
。

図の曲線１１に示すように、ゲート長さが２μｍ以下に
なると急激に闇値電圧は低下しているが、図の曲線１２
は、ゲート長さの変動に対してゲート闇値電圧の変動は
余り見られない。

この理由に付いて述べると、第１０図に示すようにゲー
ト電極幅方向が（０１１）方向のＭｅｓ−ＦＥＴの場合
は、ゲート電極３上に層間絶縁膜としての５ｉ０２膜等
の絶縁膜６を形成した場合、この絶縁膜６の内部に発生
する応力によってゲートのチャネル層に対して矢印Ａ、
Ｂに示すような引張力が働き、この引張力によってＧａ
Ａｓ基板に圧電分極が誘起され、これによってＧａＡｓ
基板内に圧電電荷の分布が形成される。

そしてこの場合にはゲート電極直下に−の電荷が発生し
、このためソース、ドレイン間を流れる電子はこの−の
電荷によって反発され、ゲート電極直下の空乏層は厚く
なり、その結果ゲート閾値電圧は正側ヘシフトする。

然し、この場合のゲート長さに対するゲート闇値電圧の
変化は第９図の曲線１２に見られるようにそれ程太き（
ない。

これに対して第１１図に示すように、ゲート電極幅方向
が（０１１）方向のＭｅｓ−ＦＥＴの場合は、この絶縁
膜６の内部に発生する応力によって、矢印Ａ、Ｂに示す
ような引張力が働き、この場合はチャネル層直下に十の
圧電電荷が発生し、この十の圧電電荷によってソース、
ドレイン間に電流が流れやすくなり、ゲート闇値電圧は
負側へとシフトする。

またゲート長が１．５μｍ以下では、ゲート電極直下の
電界の基板表面に直交する成分が弱まることに起因する
、いわゆる短チヤネル効果によるゲート闇値電圧の負側
シフト現象も顕著になる。

そのため、曲線１１に見られるようなゲート長さに対す
る急激な閾値電圧の低下を見る。

ところで、このようにゲート電極幅方向が基板の晶帯軸
方向に対して異なるＭｅｓ−ＦＥＴを同一基板に形成す
ると、前記第９図の曲線１１．１２に示すように特性の
ばらつきが発生し、このような晶帯軸に対して特性の異
なるＭｅｓ”ＦＥｔを同一基板に形成してＩＣを形成す
ることは困難である。

本発明は層間絶縁膜の形成に依ってＧａＡｓ基板に圧電
分極が形成されるのを防止し、同一基板内にゲート幅方
向が異なるＭｅｓ−ＦＥＴを形成した場合に於いても、
このＭｅｓ−ＦＥＴ相互の間に特性の変動が発生しない
ようにしたＭｅｓ−ＦＥＴの提供を目的とする。

このような問題、並びにそれを解決する半導体装置の構
造について本発明者等は以前に特願昭５９−２３６０５
７号公報によって提案しているが、本発明は更にこれと
は別個の半導体装置の構造を提供するものである。

〔問題点を解決するための手段〕

本発明の半導体装置は、化合物半導体基板２１に形成さ
れた電界効果型半導体装置に於いて、前記ゲート電極２
３の側面に層間絶縁膜２７とは異なる材料によって絶縁
膜２４が形成されている。

〔作用〕

本発明の半導体装置は、ゲート電極２３の側壁に層間絶
縁膜２７とは異なる絶縁膜２４を形成することで、基板
２１上に形成した層間絶縁膜２７中の応力によってチャ
ネル領域２２の近傍に誘起される圧電電荷を打ち消す。

〔実施例〕

本発明の半導体装置の要部断面図を第１図に示す。

図示するように本発明の半導体装置は、第１図に示すよ
うに、半絶縁性のＧａＡｓ基板２１にｓｉ＋がイオン注
入されてＮ型のチャネル領域２２が形成され、このチャ
ネル領域２２上には、タングステンシリサイドよりなる
ゲート電極２３がスパッタ法、および反応性イオンエツ
チング法を用いて形成されている。

このゲート電極２３の側壁には化学蒸着（ＣＶ　Ｄ）法
による５ｉ０２膜２４がｄ　＋　−１０００人の厚さで
形成され、この点が従来の装置と異なる。

更にチャネル領域２２の両側にはゲート電極２３をマス
クとしてＳｉ＋がチャネル領Ｍ５２２より更に高濃度に
イオン注入され、ソース領域２５およびドレイ領域２６
が形成されている。

更にゲート電極２３上には層間絶縁膜としてプラズマＣ
ＶＤ法によって酸窒化シリコン（ＳｉＯｘＮ）１１１１
ｉ２７がｄ　２　＝２０００人の厚さで形成されている
。

このようにしてゲート電極２３の側壁に絶縁膜２４を形
成することで、チャネル領域２２近傍の基板２１に誘起
される圧電電荷量が少なくなる理由について述べる。

第１図に示すように、ゲート電極２３上に形成される層
間絶縁膜としてプラズマＣＶＤ法による酸窒化シリコン
膜の絶縁ＩＩ＊２７の厚さをｄ２、その膜中応力をσ２
とする。

またゲート電極２３の側壁に形成されるＣＶＤ法により
形成されるＳｉＯ２膜よりなる絶縁膜２４の厚さをｄｌ
、この膜中応力をσ、とする。

更にゲート電極２３の長さ、或いはゲート電極２３上に
形成する絶縁膜２７の膜厚が不連続となる部分間の距離
をＬｇ、ゲート電極２３の高さをｔｇすると、基板２１
のチャネル領域２２近傍に誘起される圧電電荷の大きさ
ｆは第（１）式に示すようになる。

ｆ＝ｔｇ・σ＋　　（１／Ｌｇ２１　／　（Ｌｇ＋２ｄ
＋　）　２）＋ｄ２σ２　／　（Ｌｇ＋２ｄｌ　＋２ｄ
２）　２・・・・・・（１）ここでゲート電極２３の高
さｔｇ、絶縁膜２４の厚さｄｌ、絶縁膜２７の厚さｄ２
、絶縁膜２４の応力σ１、絶縁膜２７の応力σ２を適当
に選んでｆ　＝Ｏの値に持ってくるようにすることで、
形成されるＭｅｓ−ＦＥＴのチャネル層領域の近くに誘
起される圧電電荷は殆ど無くなり、基板上に形成される
層間絶縁膜による圧電分極の影響を殆ど受けなくなる。

また厳密にｆ　＝Ｏの値にしなくとも、σ１〉σ２とな
るようにゲート電極上に形成する絶縁膜とゲート電極の
側壁に形成する絶縁膜の組成、並びにそれらの絶縁膜の
生成条件を調節することで、ｆの値は第＋１１式の第１
項の値であるｔｇ・σ１　（１／Ｌｇ２−１　／　（Ｌ
ｇ＋２ｄ、　）　２）によって略決定され、その値は充
分小さいので、ゲート電極上に形成される絶縁膜による
チャネル領域の圧電効果の影響は殆どなくなる。

このような半導体装置の具体的な製造方法に付いて述べ
る。

まず第２図に示すように半絶縁性のＧａＡｓの基板２１
上に所定パターンのホトレジストＩＩ！ｉ！３１を塗布
形成し、このホトレジスト膜３１をマスクとしてＳｉ４
を加速電圧５９ＫｅＶ、ドーズ量が１×１０　原子／ｃ
＋Ｉ＋２の条件でイオン注入後、８５０℃の温度で１５
分間アニールしてＮ型のチャネル領域となるＮ型層３２
を形成する。

ここで用いる半絶縁性のＧａＡｓの基板の面は（１００
）面とする。

次いで、第３図に示すようにＮ型層領域３２上にスパッ
タ法でタングステンシリサイド膜を形成後、四弗化炭素
（ＣＦ　４）ガスと酸素（０２）ガスの混合ガスを用い
て反応性イオンエツチング法によりゲート電極２３を形
成する。

次いで第４図に示すように、マスクとなるホトレジスト
ＭｆＪ３３を形成後、前記形成したゲート電極２３、並
びにホトレジスト膜３３をマスクとしてＳｆ＋を加速電
圧１７５Ｋｅ’Ｖ、　ドーズ量が１．７　ＸＩＯ／Ｃｌ
１１２の条件でイオン注入後、７５０℃の温度で１０分
間アニールしてソース領域２５とドレイン領域２６をを
形成する。

次いで第５図に示すように、該基板上に前記したゲート
電極２３の側壁に形成する絶縁膜２４としてＣＶＤ法に
より５ｉ０２膜２４を形成後、三弗化メタンガス（（Ｊ
ｌｈ　）ガスを用いた反応性イオンエツチング法により
異方性エツチングし、前記したｄ１＝　１０００人の厚
さを有する絶縁膜２４を形成する。

次いで第６図に示すように、窒素ガスの雰囲気で、アン
モニア（Ｎｉｌ　ａ　）ガスと二酸化窒素（ＮＯ２）ガ
スとシラン（５ｉｌｌ　４　）ガスの混合ガスを用いた
プラズマＣＶＤ法を用いて層間絶縁膜としての酸窒化Ｉ
Ｉ！２７を２０００人の厚さに形成する。

次いで第７図に示すように、ソース領域２５上、ドレイ
ン領域２６上を窓開き後、金−ゲルマニウム（＾ｕ−Ｇ
ｅ）合金、あるいは金（＾Ｕ）を蒸着後、リフトオフ法
で所定のパターンを形成後、合金化してオーミックなソ
ース電極３４、およびドレイン電極３５を形成する。

このようにすれば、ゲート電極上に形成される層間絶縁
膜によってチャネル領域近傍の基板に誘起される圧電電
荷の量は極めて少なく、ゲート闇値電圧等のＭｅｓ−Ｆ
ＥＴの特性の、ゲート幅方向の依在住は小さくなり、高
集積化に通したＭｅｓ−ＦＥＴが再現性良く得られる。

尚、本実施例ではＭｅｓ−ＦＥＴに例を用いて述べたが
、水弁叫はＭｅｓ−ＦＥＴに限らず、絶縁ゲート型電界
効果型半導体装置（Ｍｉｓ−ＦＥＴ）　、ヘテロ接合を
用いるＩｆｆ！ＭＴ等の電界効果型半導体装置にも応用
可能である。

また化合物半導体基板としも、ＧａＡｓ以外にインジウ
ム−燐（Ｉｎ−Ｐ）、インジウム−アンチモン（Ｉｎ−
ｓｂ）　、インジウム−砒素（Ｉｎ−Ａｓ）等の化合物
半導体、更にはアルミニウムーガリウム−砒素（Ａｌｌ
ｌ−Ｇａ−八ｓ）、アルミニウムーガリウム−砒素−燐
（八Ω−Ｇａ−Ａｓ−Ｐ）等の三元、四元混晶の基板を
用いた場合にも本発明は適用可能となる。

〔発明の効果〕

以上述べたように、本発明の半導体装置によれば、同一
基板内にゲート幅方向が、異なる任意の方向に形成され
ても、特性変動の生じない半導体装置が得られる効果が
あり、このＭｅｓ−ＦＥＴをＧａＡｓ基板に組み込めば
、Ｍｅｓ−ＦＥ’Ｔの方向を任意の向きに形成できるた
め、ＩＣのマスクパターン設計に於ける自由度が大きく
改善できる。

【図面の簡単な説明】

第１図は本発明の半導体装置の要部構造を示す断面図、 第２図より第７図迄は本発明の半導体装置の製造方法を
工程順に示す断面図、 第８図は従来の半導体装置の要部を示す断面図、第９図
は従来の半導体装置の特性図、 第１０図および第１１図は従来の半導体装置の不都合な
状態を示す説明図である。 図に於いて、 ２１はＧａＡｓ基板、２２は≠ヤネル領域、２３はゲー
ト電極、２４は絶縁膜、２５はソース領域、２６はドレ
イン領域、２７は層間絶縁膜、３１，３３はホトレジス
ト膜、３２はＮ型層、３４はソース電極、３５はドレイ
ン電極、Ａ、Ｂは層間絶縁膜により基板に掛かる応力の
方向を示す矢印である。 Ａ−肴９玖可めソーｚｒ：Ｓ、ｉひ・団しイン舖た炙１
１９’＼゛丁享ＥＵりｗＩ４図 ７ンｊ円！；）五−ヨ吃Σ１１リゾゝ［−籾イ劉、Ｑ、
ワ、ｊ≦ｅＦＪＪ形ＪシヌＪ工Ｑ’第５図 第　６図 不浴明の′配蓚′ｆ／疾ルσ剥 第７図 斑１子募坏暮動酊飴口 第　８　図 →　テ゛−ト１ミ　　　　　　　　　　　　（、Ａ’司
ンテ−）’ｆ’ｉ方介Ｑｔｒｌ１７１ミを雇レイ≧＼っ
ＦＥＴの１哩ト４・す…Ｕご４４Ｇσ第９図 グー噌方向だ（ｏｒｉ’３万１旬９ＦＥＴのチ１子ルメ
を訪矛計の羽５代図第１０図 デー）−錨２μ旬ρｙ（Ｏｔ１ｊ’Ｘ句４ＦＥＴのづ＼
ヤ子ルノを近夕欠の７桑式ｊ七つｇ　１１図

Claims (1)

1. 【特許請求の範囲】 化合物半導体基板（２１）に形成された電界効果型半導
   体装置であって、 前記電界効果型半導体装置のゲート電極（２３）の幅方
   向が、該装置を形成する基板（２１）の晶帯軸の少なく
   とも２方向以上の方向に沿って形成され、かつ前記ゲー
   ト電極（２３）の両側壁に、基板（２１）上に形成され
   る層間絶縁膜（２７）と異なる材料の絶縁膜（２４）が
   形成されていることを特徴とする半導体装置。