JP2007220713A - 薄膜トランジスタ - Google Patents

Abstract

【課題】ＴＦＴアレイ状に複数個形成された薄膜トランジスタ１０（ＴＦＴ）において、工程を簡略化できるとともに、エッチング等の工程に耐えられない半導体材料、あるいは適当なエッチャントがない半導体材料（エッチャントが電極のエッチャントと同一である場合等）であっても、素子分離が容易に行える薄膜トランジスタ１０を提供する。
【解決手段】それぞれの薄膜トランジスタ１０の周囲に隔壁５が設けられており、隔壁５表面の最大高さ（Ｒｚ）と半導体の膜厚（ｔ）の関係がＲｚ＞ｔであることを特徴とする。
【選択図】図１

Description

本発明は、ＩＣカード、電子ペーパー、ＲＦＩＤタグ等に使用する薄膜トランジスタに関するものである。

近年、ＩＣカードや電子ペーパー、ＲＦＩＤタグ等が注目されている。これらには半導体装置が使用されている。これらの電子デバイスは身近に携帯され使用されるものであるため、例えば鞄の中に入れて曲げられるなど、従来の電子デバイスで考えられない環境での使用があり得る。たとえば電子ペーパーでは、その性質上紙のようにフレキシブルであることが望ましいが、現在の半導体製造プロセスは、その基板として期待されるプラスチックフィルムが耐えることのできない高温プロセスでの加工を必要とする。このため、プラスチック基板が使用できる低温プロセスが求められており、その候補として印刷法が注目されている。

印刷法が注目されるのには、以下のような理由による。
すなわち、
（１）低温での加工が可能であるので基材に可撓性の樹脂フィルムを使用することが可能となる、
（２）このため、ロール状の樹脂フィルムを用いていわゆるロール・ツー・ロールプロセスで高速生産することが可能となる、
（３）溶液状の半導体が利用できるので、印刷加工が容易である、
等の理由が挙げられる。このような理由からフレキシブルな基材上に形成した半導体装置を大量にしかも安価に提供することが可能となる。

印刷法を用いた半導体装置の形成方法としては、例えばオフセット印刷法を使用してレジストインキや遮光性インキを塗布し半導体パターンや回路基板を形成する方法（例えば特許文献１参照。）、あるいはインクジェットプリント法により導電性高分子溶液を用いて配線パターンを形成する方法（例えば特許文献２参照。）等が知られている。

以下に公知の文献を記す。
特開平７−２４０５２３号公報 特開２００３−１２３０４７号公報 実際に印刷法が適用可能な材料としては、電極材料については導電パターンを形成するためのポリマー厚膜ペーストが広く用いられており、金や銀などのナノサイズの金属粒子をインキ状に加工したものが市販されている。

また、半導体材料についてはポリチオフェン、ポリアリルアミンの誘導体、ペンタセン前駆体等がある。また、有機物に限らず溶液として調整可能であればセレン化カドミウム、シリコン、ゲルマニウム等の微粒子、あるいはこれらの金属有機化合物等も利用することができる。

また、低温で加工できる材料は有機物に限定されず、ＩｎＧａＺｎＯ系、ＩｎＧａＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＺｎＯ、ＳｎＯ₂等の酸化物半導体が、プラスチックフィルムを使用可能な温度で製膜できる半導体材料として知られている。

さらに、絶縁膜材料としてはポリビニルフェノールやポリメチルメタアクリレート等の高分子材料が利用できるほか、コンデンサ用に用いられているチタン酸バリウム等の高誘電体を、所定の割合で適度な粘度の樹脂を練り合わせてペースト状にしたものが利用できる。

これらの材料を用いることで、印刷法による半導体装置が現実のものとなっており、その研究報告も数多く発表されている。

なお、ここで印刷法による半導体装置とは、半導体の構成要素である電極、絶縁膜、半導体の全てを印刷法により形成する場合に限らず、これらの一部の要素を印刷法により形成した場合も含めるものとする。

一般にこのような目的で用いられる半導体装置は、ゲート電極、ゲート絶縁膜、ソース・ドレイン電極及び半導体膜を積層した、いわゆるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）タイプの半導体装置である。

これを用いた電子デバイスを作成する場合には、能動素子としてトランジスタ１個で回路を構成するケースはまれであり、通常は複数個、特に電子ディスプレイの場合では、規則的にトランジスタを配列した、いわゆるＴＦＴアレイを作製して電子デバイスを作製している。

この場合、既存のシリコン半導体プロセスでは、基板全面に製膜し、エッチングの工程によりトランジスタを構成する電極や、半導体膜等を形成する。ここで用いられる半導体膜は、隣り合うトランジスタ間への電流リーク等の悪影響を減らすため、素子分離と称する工程により、基板上のトランジスタの半導体層膜は、他のトランジスタの半導体層膜と物理的に分離された構造になっている。

素子分離方法としては従来以下の方法が知られている。

（１）基板全体に半導体材料を製膜した後にエッチングして不要な半導体材料を除去する方法（エッチング法）
（２）もうひとつはシャドウマスクを介して選択的に基板上に製膜する方法（シャドウマスク法）
（３）基板上の必要な部分だけに開口部を設けたレジストを被覆して、それら全面に製膜して、レジストを剥離することにより不要な部分の半導体を除去して必要な部分のみに半導体を残す方法（リフトオフ法）
また、特に高分子有機半導体のような半導体材料が溶液化できるものを用いる場合には、
（４）インクジェット法のような印刷法で選択的に製膜する方法、
が知られている。

しかし前記エッチング法やリフトオフ法ではエッチング工程やレジスト剥離工程などを含むため、工程が複雑になる。あるいはこれらの工程で用いられる薬液により半導体が影響を受け、電気的性能が劣化することがある。

また、シャドウマスク法では微細化に限界があり、たとえばディスプレイ用のＴＦＴアレイを作製した場合には、そのディスプレイの高解像度化が困難となることがある。

また、印刷法では用いることのできる材料が溶液化できるものに限定される、といった問題点がある。

本発明は、上記課題を解決するためになされたものであって、素子分離工程を容易に行える薄膜トランジスタを提供することを課題とする。

上記課題を解決するため、本発明の請求項１の発明は、アレイ状に複数個形成された薄膜トランジスタにおいて、それぞれの薄膜トランジスタの周囲に隔壁が設けられていることを特徴とする薄膜トランジスタとしたものである。

本発明の請求項２の発明は、隔壁表面の最大高さ（Ｒｚ）と半導体の膜厚（ｔ）の関係がＲｚ＞ｔであることを特徴とする請求項１記載の薄膜トランジスタとしたものである。

本発明の請求項３の発明は、隔壁の形状が逆テーパであることを特徴とする請求項１または２記載の薄膜トランジスタとしたものである。

本発明の請求項４の発明は、隔壁が印刷法で形成されていることを特徴とする請求項１または２記載の薄膜トランジスタとしたものである。

本発明では、薄膜トランジスタ（ＴＦＴ）が複数個形成されたＴＦＴアレイにおいて、それぞれの薄膜トランジスタの周囲に隔壁が設けられている薄膜トランジスタを採用した。この構造のトランジスタでは、隔壁形成後に半導体層を製膜できる。そして、半導体が高分子有機半導体のような溶液として調整できる場合には、インクジェット、ディスペンサのような方法で隔壁内部にのみ半導体溶液を滴下すれば素子分離が自動的に行える（図３）。

また、隔壁表面の表面高さＲｚ（ＪＩＳ Ｂ ０６０１−２００１による）と半導体の膜厚ｔとの関係が、
Ｒｚ＞ｔ
であれば、連続的に製膜された半導体膜であっても隔壁表面で分離される箇所が必ず生ずる（図１）。現実的には、半導体層の膜厚は一般的に数十ナノメートル程度の薄膜であるので、隔壁を例えばスクリーン印刷法で形成すれば、印刷に用いるメッシュの影響でその表面高さは容易に１マイクロメートル程度になるため好適である。

あるいは、隔壁が図２のように逆テーパ形状になっていれば、半導体膜は隔壁近傍で必ず分離される。

なお、これらの場合であっても半導体溶液を隔壁内部のみに滴下しても良いことは言うまでもない。

本発明の薄膜トランジスタは以上のような構成であるから、隔壁により素子分離がなされ、半導体そのもののパターニングが必要なく、このため工程を簡略化できるとともに、エッチング等の工程に耐えられない半導体材料、あるいは適当なエッチャントがない半導体材料（エッチャントが電極のエッチャントと同一である場合等）であっても素子分離が容易に行える。またこのため、有機半導体材料や無機酸化物半導体材料を用いても容易に薄膜トランジスタを作製できるので、フレキシブル基板上に半導体装置を安価に大量に提供することが可能となる。

本発明の薄膜トランジスタの実施の形態図を用いてを説明する。

図１は、本発明の薄膜トランジスタの例を断面で示した模式説明図、図２は、本発明の薄膜トランジスタの他の例を断面で示した模式説明、図３は、本発明の薄膜トランジスタを用いたＴＦＴアレイの例を平面で示した模式説明図である。

図１で示した本発明の例の薄膜トランジスタ１０は、絶縁体からなる基板１上にゲート電極２が形成されており、該ゲート電極２を含む基板１面はゲート絶縁膜３により覆われている。該ゲート絶縁膜３上にはソース電極４１とドレイン電極４２が一定の距離を保って配置されている。そしてソース電極４１とドレイン電極４２に接触するように半導体層６が設けられている。

次に、本発明の薄膜トランジスタの製造方法について説明する。

図１の基板１としては、半導体素子を薄く小型に形成し、しかも折れ曲げに強い可撓性を持たせるために、ポリエステル樹脂フィルムやポリイミド樹脂フィルムを使用するのが好ましい。勿論用途によってはガラスやアルミナ等の無機絶縁基板も利用できる。

ゲート電極２は、金属薄膜を真空蒸着により製膜してエッチング等の公知の手法により所定の形状にパターニングして形成したものや、金属ナノ粒子等から構成される導電性膜ペーストを所定の位置にスクリーン印刷等を利用して印刷した後焼成して形成しても良い。

次に、上記ゲート電極２を含む基板表面にゲート絶縁膜３を形成する。
ゲート絶縁膜３は、ＳｉＯ₂やＳｉＮ等の無機物ををスパッタリング等の公知の手法で真空プロセスによりに製膜したものや、ポリイミドやポリメチルメタクリレート等の絶縁性の有機物をスピンコートやフレキソ印刷等の手段で塗布したものでも良い。

次いで、ソース電極４１とドレイン電極４２を形成する。これらの電極は真空蒸着とシャドウマスクの組み合わせにより金属薄膜を製膜してパターニングして形成したものや、導電性厚膜ペーストをスクリーン印刷等の印刷法により形成してものでも良い。

次いで、図３に示すように、薄膜トランジスタを構成する部分の外周部に絶縁性材料からなる隔壁５を形成する。

この隔壁は絶縁性材料からなる印刷ペーストを印刷してもよいし、図２に示すような断面が逆テーパ形状となるようなフォトレジストを公知の露光・現像プロセスにより形成しても良い。

次いで、図１、図２に示すように、基板全面に半導体層６を形成する。

半導体層６としては、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等、既知の有機半導体や、ＩｎＧａＺｎＯ系、ＩｎＧａＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＺｎＯ、ＳｎＯ₂等の酸化物半導体が使用可能である。

また、製膜方法は真空プロセス、溶液プロセスのどちらでも使用可能である。それぞれの半導体材料によって適当な方法を選択すればよい。

厚さ１００μｍのポリイミドフィルム１上に、アルミニウムをマスク蒸着してゲート電極２を形成した。しかる後、その表面にスパッタリング法によりＳｉＯ₂を基板全面に製膜してゲート絶縁膜３を形成した。

その後、ゲート絶縁膜上にポリマー厚膜ペーストをスクリーン印刷して、これを１５０℃で３０分間加熱硬化させて厚さ５μｍのソース電極４１、ドレイン電極４２を形成した。

しかるのち、図３に示すように、薄膜トランジスタを構成する部分の外周部に絶縁性ペーストをスクリーン印刷で印刷して隔壁５を形成した。このときの隔壁の高さは１０μｍだった。

その後、ポリチオフェン誘導体のアニソール溶液をディスペンサにより隔壁で仕切られた空間に塗布、１００℃で乾燥させて半導体層６を形成した。このときの厚さは０．０５μｍだった。

その結果、図１に示すように、半導体層は隔壁表面の凹凸により隣接する薄膜トランジスタの半導体層とは物理的に分離された。

厚さ１００μｍのポリイミドフィルム１上に、アルミニウムをマスク蒸着してゲート電極２を形成した。しかる後、その表面にスパッタリング法によりＳｉＯ₂を基板全面に製膜してゲート絶縁膜３を形成した。

その後、ゲート絶縁膜上にポリマー厚膜ペーストをスクリーン印刷して、これを１５０℃で３０分間加熱硬化させて厚さ５μｍのソース電極４１、ドレイン電極４２を形成した。

しかるのち、図３に示すように、薄膜トランジスタを構成する部分の外周部に絶縁性ペーストをスクリーン印刷で印刷して隔壁５を形成した。このときの隔壁の高さは１０μｍで、その頂部の最大高さＲｚ（ＪＩＳ Ｂ ０６０１−２００１）が１μｍだった。

その後、ポリチオフェン誘導体のアニソール溶液をスピンコート法により基板全面に塗布、１００℃で乾燥させて半導体層６を形成した。このときの厚さは０．０５μｍだった。

その結果、図１に示すように、半導体層は隔壁表面の凹凸により隣接する薄膜トランジスタの半導体層とは物理的に分離された。

厚さ１００μｍのポリイミドフィルム１上に、アルミニウムをマスク蒸着してゲート電極２を形成した。しかる後、その表面にスパッタリング法によりＳｉＯ₂を基板全面に製膜してゲート絶縁膜３を形成した。

その後ゲート絶縁膜上にポリマー厚膜ペーストをスクリーン印刷して、これを１５０℃で３０分間加熱硬化させて厚さ５μｍのソース電極４１、ドレイン電極４２を形成した。

しかるのち、逆テーパ形状が得られるフォトレジストを塗布、通常のフォトプロセスを用いてパターニングして図３に示すように、薄膜トランジスタを構成する部分の外周部に
隔壁の形状が逆テーパである隔壁５を形成した。

その後、半導体層６としてＩｎＧａＺｎＯをスパッタリング法で基板全面に製膜した。このときの厚さは０．０３μｍだった。

その結果、図２に示すように、半導体層は隔壁が逆テーパ形状になっているため隣接する薄膜トランジスタの半導体層とは物理的に分離された。

本発明の薄膜トランジスタの例を断面で示した模式説明図である。 本発明の薄膜トランジスタの他の例を断面で示した模式説明である。 本発明の薄膜トランジスタを用いたＴＦＴアレイの例を平面で示した模式説明図である。

符号の説明

１・・・・・基板
２・・・・・ゲート電極
３・・・・・ゲート絶縁膜
４・・・・・ソース・ドレイン電極
４１・・・・・ソース電極
４２・・・・・ドレイン電極
５・・・・・隔壁
６・・・・・半導体層
１０・・・・・薄膜トランジスタ

Claims (4)

1. アレイ状に複数個形成された薄膜トランジスタにおいて、それぞれの薄膜トランジスタの周囲に隔壁が設けられていることを特徴とする薄膜トランジスタ。
2. 隔壁表面の最大高さ（Ｒｚ）と半導体の膜厚（ｔ）の関係がＲｚ＞ｔであることを特徴とする請求項１記載の薄膜トランジスタ。
3. 隔壁の形状が逆テーパであることを特徴とする請求項１または２記載の薄膜トランジスタ。
4. 隔壁が印刷法で形成されていることを特徴とする請求項１または２記載の薄膜トランジスタ。