KR101577900B1 - 국부적 에칭공정을 이용한 유기박막 트랜지스터 및 이의 제조방법 - Google Patents

국부적 에칭공정을 이용한 유기박막 트랜지스터 및 이의 제조방법 Download PDF

Info

Publication number
KR101577900B1
KR101577900B1 KR1020140077485A KR20140077485A KR101577900B1 KR 101577900 B1 KR101577900 B1 KR 101577900B1 KR 1020140077485 A KR1020140077485 A KR 1020140077485A KR 20140077485 A KR20140077485 A KR 20140077485A KR 101577900 B1 KR101577900 B1 KR 101577900B1
Authority
KR
South Korea
Prior art keywords
insulating layer
semiconductor layer
type semiconductor
etching
organic semiconductor
Prior art date
Application number
KR1020140077485A
Other languages
English (en)
Inventor
노용영
Original Assignee
동국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동국대학교 산학협력단 filed Critical 동국대학교 산학협력단
Priority to KR1020140077485A priority Critical patent/KR101577900B1/ko
Application granted granted Critical
Publication of KR101577900B1 publication Critical patent/KR101577900B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L51/00Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof
    • H01L51/0001Processes specially adapted for the manufacture or treatment of devices or of parts thereof
    • H01L51/0014Processes specially adapted for the manufacture or treatment of devices or of parts thereof for changing the shape of the device layer, e.g. patterning
    • H01L51/0017Processes specially adapted for the manufacture or treatment of devices or of parts thereof for changing the shape of the device layer, e.g. patterning etching of an existing layer
    • H01L51/0019Processes specially adapted for the manufacture or treatment of devices or of parts thereof for changing the shape of the device layer, e.g. patterning etching of an existing layer using printing techniques, e.g. applying the etch liquid using an ink jet printer
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L51/00Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof
    • H01L51/05Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof specially adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential- jump barrier or surface barrier multistep processes for their manufacture
    • H01L51/0504Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof specially adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential- jump barrier or surface barrier multistep processes for their manufacture the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or swiched, e.g. three-terminal devices
    • H01L51/0508Field-effect devices, e.g. TFTs
    • H01L51/0512Field-effect devices, e.g. TFTs insulated gate field effect transistors
    • H01L51/0516Field-effect devices, e.g. TFTs insulated gate field effect transistors characterised by the gate dielectric
    • H01L51/0529Field-effect devices, e.g. TFTs insulated gate field effect transistors characterised by the gate dielectric the gate dielectric having a multilayered structure
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L51/00Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof
    • H01L51/05Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof specially adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential- jump barrier or surface barrier multistep processes for their manufacture
    • H01L51/0504Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof specially adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential- jump barrier or surface barrier multistep processes for their manufacture the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or swiched, e.g. three-terminal devices
    • H01L51/0508Field-effect devices, e.g. TFTs
    • H01L51/0512Field-effect devices, e.g. TFTs insulated gate field effect transistors
    • H01L51/0541Lateral single gate single channel transistors with non inverted structure, i.e. the organic semiconductor layer is formed before the gate electode
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L51/00Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof
    • H01L51/05Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof specially adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential- jump barrier or surface barrier multistep processes for their manufacture
    • H01L51/0504Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof specially adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential- jump barrier or surface barrier multistep processes for their manufacture the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or swiched, e.g. three-terminal devices
    • H01L51/0508Field-effect devices, e.g. TFTs
    • H01L51/0512Field-effect devices, e.g. TFTs insulated gate field effect transistors
    • H01L51/0558Field-effect devices, e.g. TFTs insulated gate field effect transistors characterised by the channel of the transistor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/283Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part comprising components of the field-effect type
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L51/00Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof
    • H01L51/0032Selection of organic semiconducting materials, e.g. organic light sensitive or organic light emitting materials
    • H01L51/0034Organic polymers or oligomers
    • H01L51/0035Organic polymers or oligomers comprising aromatic, heteroaromatic, or arrylic chains, e.g. polyaniline, polyphenylene, polyphenylene vinylene
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L51/00Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof
    • H01L51/0032Selection of organic semiconducting materials, e.g. organic light sensitive or organic light emitting materials
    • H01L51/0034Organic polymers or oligomers
    • H01L51/0035Organic polymers or oligomers comprising aromatic, heteroaromatic, or arrylic chains, e.g. polyaniline, polyphenylene, polyphenylene vinylene
    • H01L51/0036Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L51/00Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof
    • H01L51/0032Selection of organic semiconducting materials, e.g. organic light sensitive or organic light emitting materials
    • H01L51/0034Organic polymers or oligomers
    • H01L51/0043Copolymers

Abstract

본 발명은 국부적 에칭공정을 이용한 유기박막 트랜지스터 및 이의 제조방법에 관한 것으로, 유기박막트랜지스터를 제조하는 데 있어서, 반도체층 상에 절연층을 형성한 후에, 반도체층 상에 형성된 절연층을 에칭하되, 상기 절연층만을 국소적으로 에칭하고, 에칭된 부위가 포함되도록 다른 종류의 제2절연층이 형성되며, 상기 에칭은 잉크젯 프린팅을 이용하는 것을 특징으로 하는 유기박막트랜지스터 및 이의 제조방법을 제공한다.

Description

국부적 에칭공정을 이용한 유기박막 트랜지스터 및 이의 제조방법 {Thin-film transistor using sectional etching and preparing there of}

본 발명은 인쇄를 통한 에칭공정을 이용한 유기박막 트랜지스터의 제조방법 및 이로부터 제조된 유기박막 트랜지스터에 관한 것으로 보다 상세하게는 에칭공정을 실시함에 있어서 인쇄를 통한 에칭공정을 이용하여 유기박막 트랜지스터를 제조하는 기술에 관한 것이다.

최근 들어 플렉시블 디스플레이(flexible display)가 많은 관심을 받고 있다. 사람들은 어디서나 가지고 다닐 수 있으면서도 좀 더 큰 화면을 원하기 때문에 접거나 구부리는 말 수 있는(rollable) 디스플레이의 개발이 요구되고 있다. 또한 용액 공정 및 롤투롤(roll to roll) 공정이 가능해지면 이러한 플렉시블 디스플레이를 보다 낮은 제조 원가로 생산할 수 있게 된다. 이를 위해서는 플라스틱이나 스테인리스 스틸과 같이 휠 수 있는 기판을 사용하고 공정온도를 300℃ 이하의 온도로 낮출 필요가 있다. 이러한 낮은 온도에서 제작이 가능한 구동 회로용 트랜지스터로 최근 유기박막트랜지스터(organic thin film transistor; OTFT)가 활발히 연구되고 있다.

한편 고해상도와 저전력 구동을 위해서는 능동형(AM matrix) 구동방식이 필요한데 현재 사용되고 있는 실리콘과 같은 무기 박막트랜지스터는 그 제조온도가 높고, 휘거나 늘렸을 때 쉽게 깨어지기 때문에 플렉서블과 스트레쳐블 디스플레이에 적용하기에는 한계가 있으며 용액공정이 불가능하여 다른 물질과 섞어서 사용하는데 한계가 있다. 따라서 저온에서 쉽게 제조할 수 있고 용액공정이 가능하며 휘거나 구부렸을 때도 견딜 수 있는 유기박막 트랜지스터 (Organic Thin Film Transistor, OTFT)와 대한 연구가 활발히 진행되고 있다.

유기박막트랜지스터는 이러한 차세대 디스플레이 장치의 구동소자로서 활발한 연구가 진행되고 있을 뿐 아니라 개별물품단위의 인식에 응용될 수 있는 RFID (Radio Frequency Identification Tag, 무선인식단말소자) 태그 제작에도 응용될 수 있을 것으로 기대된다. 유기박막트랜지스터는 반도체층으로 실리콘막 대신에 유기반도체막를 사용하는 것으로, 유기막의 재료에 따라 올리코티오펜(oligothiophene), 펜타센(pentacene) 등과 같은 저분자 유기물 박막트랜지스터와 폴리티오펜(polythiophene) 계열 등과 같은 고분자 유기물 박막트랜지스터로 분류된다.

하지만 이러한 유기박막트랜지스터 및 이를 이용한 전자회로 제조시에 에칭공정 등이 필수적으로 들어가는 것으로 일반적인 에칭공정은 에칭이 이루어지는 여러단계에 걸쳐 이루어져야 하고, 이에 따라 불순물도 발생하여 이를 제거하는 과정이 나타난다.

이에 따라, 일반적인 유기박막트랜지스터는 연속공정으로 소자를 제조하기 힘든 문제점이 있다.

그러므로 유기박막트랜지스터를 제조시 연속공정이 가능하고 또한 절연층을 2층이상으로 하였을 때에도 소자가 향상된 유기박막트랜지스터의 개발이 소망되었다.

국제공개특허 제WO 2001/46987호, 국제공개특허 제WO 1999/21233호

본 발명은 유기박막트랜지스터 및 이를 기반으로 하는 전자회로 개발시에 성능향상 및 제조공정을 단순화하기 위한 유기박막트랜지스터 제조공정을 제공하는 데 있다.

본 발명의 다른 목적은 다양한 반도체층을 사용하였을 때 기존의 소자보다 성능을 향상시킬 수 있는 소자를 제공하는 데 있다.

상기 목적을 달성하기 위해 본 발명은 유기박막트랜지스터를 제조하는 데 있어서, 반도체층 상에 절연층을 형성한 후에, 반도체층 상에 형성된 절연층을 에칭하되, 상기 절연층만을 국소적으로 에칭하고, 에칭된 부위가 포함되도록 다른 종류의 제2절연층이 형성되며, 상기 에칭은 잉크젯 프린팅을 이용하는 것을 특징으로 하는 유기박막트랜지스터 제조방법을 제공한다.

또한 본 발명은 기판을 준비하는 단계; 상기 기판위에 소스/드레인 전극을 형성시키는 전극형성단계; 상기 소스/드레인 전극 상에 유기반도체층을 형성시키는 유기반도체층 형성단계; 상기 유기반도체층 상에 절연층을 형성하는 절연층 형성단계; 상기 절연층의 일부를 국소적으로 에칭하는 에칭단계; 상기 절연층 상에 에칭된 부위를 포함하여 제2절연층을 형성하는 제2절연층 형성단계; 및 상기 제2절연층 상에 게이트 전극을 형성시키는 게이트전극 형성단계를 포함하되, 상기 에칭단계는 잉크젯 프린팅을 이용하여 에칭 용매로 에칭하는 것을 특징으로 하는 유기박막트랜지스터 제조방법을 제공한다.

또한 본 발명의 상기 유기반도체층은 n형 반도체층과 p형 반도체층이 동시에 존재하며, 절연층 및 제2절연층이 서로 다른 종류인 것을 특징으로 하는 유기박막트랜지스터 제조방법을 제공한다.

또한 본 발명은 에칭단계 이후에 상기 n형 반도체층에는 절연층 또는 제2절연층이 적층될 수 있는 데, 상기 n형 반도체층와 접하는 절연층 또는 제2절연층은 폴리스티렌(PS), 플로오로폴리머(CYTOP), 폴리(메틸메타크릴레이트)(PMMA) 중 어느 하나인 것을 특징으로 하는 유기박막트랜지스터 제조방법을 제공한다.

또한 본 발명은 에칭단계 이후에 상기 p형 반도체층에는 절연층 또는 제2절연층이 적층될 수 있는 데, 상기 p형 반도체층와 접하는 절연층 또는 제2절연층은 P(VDF-TrFE) (Poly(vinylidene fluoride-trifluoroethylene)), (P(VDF-TrFE-CFE)) (Poly(vinylidene fluoride-trifluoroethylene-1, 1-chlorofluoroethylene)) 및 P(VDF-TrFE-CTFE) (Poly(vinylidene fluoride-trifluoroethylene-chlorotrifluoro ethylene)) 중 어느 하나인 것을 특징으로 하는 유기박막트랜지스터 제조방법을 제공한다.

또한 본 발명은 상기 에칭단계에서 에칭 용매로 잉크젯 프린팅을 이용하여 유기반도체층 상의 국소적인 부분만을 에칭시키는 데, 상기 에칭 용매로는 n-부틸아세테이트(n-Butyl Acetate, nBA), 2-ethoxyethanol (2E), 3-methoxypropiontrile (3M), Propylene glycol methyl ether acetate (PGMEA), 1,2-dichloroethane (DCE), butanol (1-BuOH) 중 어느 하나를 이용하는 것을 특징으로 하는 유기박막트랜지스터 제조방법을 제공한다.

또한 본 발명의 상기 유기반도체는 양쪽성 유기반도체, n형 유기반도체 또는 p형 유기반도체를 사용하되, 상기 양쪽성 유기반도체로는 P(NDI2OD-T2)(Naphthalene-bis(dicarboximide) bithiophene), F8BT, PFO, DPPT-TT(diketopyrrolo-pyrrole-bithiophene) 및 PTVPhI-Eh 중 어느하나를 선택하며, 상기 n형 반도체는 아센계 물질, 완전 불화된 아센계 물질, 부분 불화된 아센계 물질, 부분 불화된 올리고티오펜(oligothiophene)계 물질, 플러렌(fullerene)계 물질, 치환기를 갖는 플러렌계 물질, 완전 불화된 프탈로시아닌(phthalocyanine)계 물질, 부분 불화된 프탈로시아닌계 물질, 페릴렌 테트라카르복실릭 디이미드(perylene tetracarboxylic diimide)계 물질, 페릴렌 테트라카르복실 디안하이드라이드(perylene tetracarboxylic dianhydride)계 물질, 나프탈렌 테트라카르복실릭 디이미드(naphthalene tetracarboxylic diimide)계 물질 및 나프탈렌 테트라카르복실릭 디안하이드라이드(naphthalene tetracarboxylic dianhydride)계 중에서 어느 하나를 선택하며, 상기 p형 유기반도체는 아센(acene), 폴리-티에닐렌비닐렌(poly-thienylenevinylene), 폴리-3-헥실티오펜(poly-3-hexylthiophen), 알파-헥사티에닐렌(α-hexathienylene), 나프탈렌(naphthalene), 알파-6-티오펜(α-6-thiophene), 알파-4-티오펜 (α-4-thiophene), 루브렌(rubrene), 폴리티오펜(polythiophene), 폴리파라페닐렌비닐렌 (polyparaphenylenevinylene), 폴리파라페닐렌(polyparaphenylene), 폴리티오펜비닐렌(polythiophenevinylene), 폴리티오펜-헤테로고리방향족 공중합체(polythiophene-heterocyclicaromatic copolymer), 트리아릴아민(triarylamine) 중에서 어느 하나를 선택하는 것을 특징으로 하는 유기박막트랜지스터 제조방법을 제공한다.

또한 본 발명은 기판; 상기 기판 상에 위치한 서로 이격되어 위치하는 소스/드레인 전극; 상기 소스/드레인 전극 상부에 형성된 n형 반도체층과 p형 반도체층; 상기 유기반도체층 상의 전면에 위치하는 절연층; 상기 절연층 상의 전면에 위치하는 제2절연층; 및 상기 제2절연층 상에 위치한 게이트 전극; 을 포함하되, 상기 n형 반도체층 또는 p형 반도체층상에 잉크젯 프린팅을 이용하여 에칭된 것을 이루어지는 것을 특징으로 하는 유기박막트랜지스터를 제공한다.

또한 본 발명은 상기 절연층 및 제2절연층이 서로 다른 종류인 것을 특징으로 하는 유기박막트랜지스터를 제공한다.

또한 본 발명의 상기 n형 반도체층에는 절연층 또는 제2절연층이 적층되는 데, 상기 n형 반도체층와 접하는 절연층 또는 제2절연층은 폴리스티렌(PS), 플로오로폴리머(CYTOP), 폴리(메틸메타크릴레이트)(PMMA) 중 어느 하나인 것을 특징으로 하는 유기박막트랜지스터를 제공한다.

또한 본 발명의 상기 p형 반도체층에는 절연층 또는 제2절연층이 적층되는 데, 상기 p형 반도체층와 접하는 절연층 또는 제2절연층은 P(VDF-TrFE) (Poly(vinylidene fluoride-trifluoroethylene)), (P(VDF-TrFE-CFE)) (Poly(vinylidene fluoride-trifluoroethylene-1, 1-chlorofluoroethylene)) 및 P(VDF-TrFE-CTFE) (Poly(vinylidene fluoride-trifluoroethylene-chlorotrifluoro ethylene)) 중 어느 하나인 것을 특징으로 하는 유기박막트랜지스터를 제공한다.

또한 본 발명의 상기 에칭은 용매로 잉크젯 프린팅을 이용하여 유기반도체층 상의 국소적인 부분만을 에칭시키는 데, 상기 에칭 용매로는 n-부틸아세테이트(n-Butyl Acetate, nBA), 2-ethoxyethanol (2E), 3-methoxypropiontrile (3M), Propylene glycol methyl ether acetate (PGMEA), 1,2-dichloroethane (DCE), butanol (1-BuOH) 중 어느 하나를 이용하는 것을 특징으로 하는 유기박막트랜지스터를 제공한다.

본 발명에 따른 유기박막트랜지스터는 잉크젯 프린팅을 이용하여 용매로 에칭을 실시할 경우 용매 자체가 절연층을 녹여 에칭시키기 때문에 불순물을 제거할 필요없어 트랜지스터 제조시 연속공정으로 이루어질 수 있는 효과가 있다.

본 발명에 따른 유기박막트랜지스터는 연속공정이 가능하므로 제어할 수 있는 프로그램을 만들어 손쉽게 제어할 수 있는 효과가 있다.

본 발명에 따른 유기박막트랜지스터는 제조공정이 단순하여 제조원가를 줄일 수 있는 경제적인 효과도 기대할 수 있다.

본 발명에 따른 유기박막트랜지스터는 n형 반도체 및 p형 반도체가 동시에 구성되는 CMOS 인버터 디바이스에 이용되어 소자의 성능을 향상시킬 수 있는 효과가 있다.

도 1 및 도 2는 본 발명의 일실시예에 따른 박막트랜지스터 제조 공정을 개략적으로 나타낸 것이다.
도 3은 용매인 n-부틸아세테이트(n-Butyl Acetate)을 이용하여 유기반도체층이 에칭되지 않는 모습을 나타낸 것이다.
도 4는 본 발명의 일실시예에 따라 절연층 형성이후 에칭을 실시한 부위를 광학현미경으로 나타낸 것이다.
도 5는 본 발명의 일실시예에 따라 절연층 형성이후 에칭이 일어난 부위를 원자 현미경으로 나타낸 것이다.
도 6은 실시예 1의 유기박막트랜지스터의 두개의 반도체층의 성능을 나타낸 것이다.
도 7은 실시예 1, 비교예 1 및 비교예 2의 유기박막트랜지스터의 성능을 비교한 것이다.
도 8은 실시예 1을 이용하여 링오실레이터를 제조한 사진(a), 이의 특성(b)을 나타낸 것이며, 실시예 1, 비교예 1에서의 fosc특성을 나타낸 것이다.

이하 본 발명에 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다. 우선, 도면들 중, 동일한 구성요소 또는 부품들은 가능한 한 동일한 참조부호를 나타내고 있음에 유의하여야 한다. 본 발명을 설명함에 있어, 관련된 공지기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.

본 명세서에서 사용되는 정도의 용어 “약”, “실질적으로” 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본 발명의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다.

도 1 및 도 2은 본 발명의 일실시예에 따른 박막트랜지스터 제조 공정을 개략적으로 나타낸 것이다.

탑게이트 형태의 유기박막트랜지스터는 기판을 제공하고, 상기 기판 상에 서로 이격되게 소스/드레인 전극을 형성시킨 후, 상기 소스/드레인 전극을 덮도록 유기반도체층을 형성하고, 상기 유기반도체층 위에 절연층을 형성하고, 상기 절연층 상의 일부 영역에 게이트 전극을 형성하는 단계로 구성된다.

본 발명의 박막트랜지스터는 n형 반도체 및 p형 반도체가 동시에 구성되는 CMOS 인버터 디바이스에 이용될 수 있다.

도 1을 참조하면, 기판을 제공하고, 상기 기판 상에 서로 이격되어 있는 소스/드레인 전극을 형성한다.

상기 기판은 유리와 같은 투명 기판, 실리콘 기판, 플라스틱 기판 또는 금속 포일 기판 등 유연한 기판을 사용할 수 있다. 플라스틱 기판의 예로는 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate), 폴리에틸렌테레프탈레이드(polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트(cellulose triacetate) 및 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinoate)등을 이용할 수 있다.

상기 소스/드레인 전극은 Au, Al, Ag, Mg, Ca, Yb, Cs-ITO 또는 이들의 합금 중에서 선택되는 단일층으로 형성될 수 있으며, 기판과의 접착성을 향상시키기 위하여 Ti, Cr 또는 Ni과 같은 접착 금속층을 더욱 포함하여 다중층으로 형성될 수 있다. 또한 그라핀(graphene), 카본나노튜브(CNT), PEDOT:PSS 전도성 고분자 실버나노와이어(silver nanowire) 등을 이용하여 기존의 금속보다 탄성에 더욱 유연한 소자를 제조할 수 있으며 위 물질들을 잉크로 사용하여 잉크젯 프린팅 또는 스프레이 등의 인쇄공정을 이용하여 소스/드레인 전극을 제조할 수 있다. 이러한 인쇄공정을 통해서 소스/드레인 전극을 형성하며 진공공정을 배제할 수 있어서 제조비용의 절감효과를 기대할 수 있다.

상기 소스/드레인 전극 상에 유기반도체층을 형성할 수 있다. 상기 유기반도체층은 양쪽성 유기반도체, n형 유기반도체 및 p형 유기반도체 중 어느 하나를 이용할 수 있다.

상기 양쪽성 유기반도체로는 P(NDI2OD-T2)(Naphthalene-bis(dicarboximide) bithiophene), F8BT, PFO, DPPT-TT(diketopyrrolo-pyrrole-bithiophene) 및 PTVPhI-Eh 중 어느하나를 이용할 수 있다.

상기 n형 반도체는 아센계 물질, 완전 불화된 아센계 물질, 부분 불화된 아센계 물질, 부분 불화된 올리고티오펜(oligothiophene)계 물질, 플러렌(fullerene)계 물질, 치환기를 갖는 플러렌계 물질, 완전 불화된 프탈로시아닌(phthalocyanine)계 물질, 부분 불화된 프탈로시아닌계 물질, 페릴렌 테트라카르복실릭 디이미드(perylene tetracarboxylic diimide)계 물질, 페릴렌 테트라카르복실 디안하이드라이드(perylene tetracarboxylic dianhydride)계 물질, 나프탈렌 테트라카르복실릭 디이미드(naphthalene tetracarboxylic diimide)계 물질 또는 나프탈렌 테트라카르복실릭 디안하이드라이드(naphthalene tetracarboxylic dianhydride)계 물질 중에서 어느 하나를 선택할 수 있다. 여기서 상기 아센(acene)계 물질은 안트라센, 테트라센, 펜타센, 페릴렌 또는 코노렌 중에서 선택될 수 있다.

또한 상기 p형 유기반도체는 아센(acene), 폴리-티에닐렌비닐렌(poly-thienylenevinylene), 폴리-3-헥실티오펜(poly-3-hexylthiophen), 알파-헥사티에닐렌(α-hexathienylene), 나프탈렌(naphthalene), 알파-6-티오펜(α-6-thiophene), 알파-4-티오펜 (α-4-thiophene), 루브렌(rubrene), 폴리티오펜(polythiophene), 폴리파라페닐렌비닐렌 (polyparaphenylenevinylene), 폴리파라페닐렌(polyparaphenylene), 폴리티오펜비닐렌(polythiophenevinylene), 폴리티오펜-헤테로고리방향족 공중합체(polythiophene-heterocyclicaromatic copolymer), 트리아릴아민(triarylamine)을 포함하는 물질 또는 이들의 유도체 중에서 선택될 수 있는 데, 여기서 상기 아센족 물질은 펜타센(pentacene), 페릴렌(perylene), 테트라센(tetracene) 또는 안트라센(anthracene) 중에서 어느 하나이다.

상기 유기반도체층은 스핀코팅, 스프레이(Spray), 잉크젯(Inkjet), 플렉소그라피(Flexography), 스크린(Screen), Dip-Coating 및 Gravure 등의 방법을 통해 소스/드레인 전극위에 형성된다. 이는 전극 상 및 기판의 국부적인 영역에 패턴을 형성할 수 있으며, 유기반도체층 형성 후 반도체 결정성 및 안정성 등의 소자 성능을 향상시키기 위해 열처리나 광학적 노출(exposure) 등을 시행할 수 있다.

상기 유기반도체층 상에는 전면에 걸쳐서는 절연층을 형성할 수 있다. (절연층 형성단계)

상기 절연층은 에칭시 사용되는 용매에 의해서 완전히 녹아야 하는 것으로 유기 고분자로 이루어지는 것이 바람직하다. 그 예로는 폴리스타이렌(PS, polystyrene), 폴리메타아크릴레이트 (PMMA, polymethylmethacrylate), 페놀계 고분자, 아크릴계 고분자, 폴리이미드와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자이리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene) 등으로 이루어진 군에서 어느 하나를 사용하는 것이 바람직하다.

상기 절연층은 종류에 따라 n형 반도체에 접해졌을 때, 소자 성능이 우수하게 되는 것이 있고, p형 반도체에 접해졌을 때, 소자 성능이 우수하게 되는 것이 있다. 즉, 에칭단계에서 어느 반도체 부위를 에칭할 것인지에 따라서 절연층으로 이용될 수 있는 종류가 달라질 수 있다.

절연층이 n형 반도체에 접하도록 하는 경우에는 n형 반도체와 접했을 때 소자 성능이 향상되는 절연층을 이용하고, p형 반도체에 접하도록 하는 경우에는 p형 반도체와 접했을 때 소자 성능이 향상되는 절연층을 이용할 수 있다.

폴리스티렌(PS), 플로오로폴리머(CYTOP) 및 폴리(메틸메타크릴레이트)(PMMA) 등은 n형 반도체에 접하도록 적층되었을 때 전자이동도가 커져 소자성능이 향상된다.

또한, P(VDF-TrFE) (Poly(vinylidene fluoride-trifluoroethylene)), (P(VDF-TrFE-CFE)) (Poly(vinylidene fluoride-trifluoroethylene-1, 1-chlorofluoroethylene)) 및 P(VDF-TrFE-CTFE) (Poly(vinylidene fluoride-trifluoroethylene-chlorotrifluoro ethylene)) 등은 p형 반도체에 접하도록 적층되었을 때 전자이동도가 커져 소자성능이 향상될 수 있다.

도 2에서는 p형 반도체층 상부에 에칭을 형성하여 n형 반도체층과 접하는 절연층은 폴리스티렌(PS)으로 하였다.

다음으로 본 발명은 절연층이 형성된 부위의 일부분을 국소적으로 에칭할 수 있다. (에칭단계)

이때 유기반도체층의 위쪽 일부를 국소적으로 에칭을 하기 위하여 잉크젯 프린팅을 이용한다.

잉크젯 프린팅으로 전극, 유기반도체층의 형성 등 소자를 형성하는 기술은 다수 이용되었으나, 본 발명에서는 필요없는 부위를 제거하는 소위 에칭공정은 용매를 잉크로 하는 잉크젯 프린팅으로 에칭할 수 있다.

상기 잉크젯 프린팅으로 에칭공정이 이루어지는 경우 국소부위만을 용매로 에칭시킬 수 있어서 현재 잉크젯 프린팅을 이용하여 기술적으로 가능한 영역까지 국소적으로 실시할 수 있다. 작게는 1㎛ 내외에서 크게는 원하는 영역까지 에칭이 가능하다. 바람직하게는 1㎛ 내지 10mm 의 평균지름을 갖도록 에칭을 실시할 수 있다.반도체층 상에 에칭을 이루기 위해서는 다른 인쇄공정을 이용하기는 기술적으로 힘들고, 잉크젯 프린팅 기법만으로 이러한 공정을 실시할 수 있다.

에칭공정이 잉크젯 프린팅으로 이루어지게 되면 연속공정으로 트랜지스터의 제조가 가능하다. 일반적인 에칭공정의 경우 3 ~ 4단계의 여러공정으로 이루어지며, 에칭이 이루어지고 난 뒤 불순물을 제거하는 세척작업이 필요하다.

그러나, 본 발명에서는 잉크젯 프린팅을 이용하여 용매로 에칭을 실시할 경우 용매 자체가 절연층을 녹여 에칭시키기 때문에 불순물을 제거할 필요없어 트랜지스터 제조시 연속공정으로 이루어질 수 있는 효과가 있다.

또한 상기 에칭공정은 2개로 형성된 유기반도체층 중 어느 하나만을 에칭하는 것이 특징이다. 예를 들면 n형 반도체층 또는 p형 반도체로 구성된 유기반도체층에서 어느하나만을 에칭 시킬 수 있다.

상기 에칭 공정시 필요한 용매는 절연층을 에칭시키되, 유기반도체층은 전혀 변화가 없는 물질을 사용해야 한다.

이러한 용매의 예로는 n-부틸아세테이트(n-Butyl Acetate, nBA), 2-ethoxyethanol (2E), 3-methoxypropiontrile (3M), Propylene glycol methyl ether acetate (PGMEA), 1,2-dichloroethane (DCE), butanol (1-BuOH) 등을 이용할 수 있다.

에칭공정시 이용되는 상기 용매로 에칭이 이루어지는 경우 유기반도체층에는 영향이 없으며, 오직 절연층에만 에칭이 이루어진다.

도 3은 용매인 n-부틸아세테이트(n-Butyl Acetate)을 이용하여 유기반도체층이 에칭되지 않는 모습을 나타낸 것이다.

용매 n-부틸아세테이트(n-Butyl Acetate)는 PS등의 고분자를 녹이는 역할을 하며, 본 발명에서는 PS 등의 고분자를 절연층으로 형성한 후에 절연층의 일부를 국소적으로 에칭시킨다. 이에 에칭된 절연층의 아래에는 유기반도체층이 형성되어 있는 데, 용매로 인해 유기반도체층 마져도 에칭이 된다면, 성능저하가 현저하게 발생할 것이다.

도 3을 참조하면, 유기반도체층으로 이용될 수 있는 P(NDI2OD-T2)의 필름 상에 절연층을 에칭시킬 수 있는 용매인 n-부틸아세테이트(n-Butyl Acetate)를 올려 놓은 모습(도 3의 (a) 참조)이며, 용매인 n-부틸아세테이트(n-Butyl Acetate)를 P(NDI2OD-T2)의 필름 상에 올려 놓고 관찰한 그래프(도 3의 (b))이다.

도 3의 (b)를 참조하면, 용매를 넣지 않았을 때(파란색 그래프)와 넣었을 때(빨간색 그래프)의 자외선 흡광도(UV/vis absorption spectra)의 차이를 비교해보면, 그차이가 거의 없는 것을 확인할 수 있다. 따라서, 용매 n-부틸아세테이트(n-Butyl Acetate)는 반도체 물질로 이용되는 P(NDI2OD-T2)에 전혀 영향을 미치지 않는다는 것을 알 수 있다.

즉, 유기반도체층 및 절연층이 적층된 상태에서 에칭공정이 이루어져도 유기반도체층에는 아무런 영향을 미치지 않는다는 것을 알 수 있다.

에칭이 이루어진 후에는 에칭된 부위를 포함하여 절연층의 상부에는 제2절연층을 형성할 수 있다. (제2절연층 형성단계)

상기 제2절연층은 절연층과 종류가 다르며, 상기 제2절연층은 에칭된 부위의 유기반도체층의 성격에 따라 제2절연층의 종류가 결정될 수 있다. 즉, 에칭된 부위의 유기반도체층이 p형 반도체인 경우 p형 반도체에 적층되었을 때 좋은 성능을 나타내는 제2절연층을 형성시킬 수 있으며, 에칭되지 않은 n형 반도체층에는 절연층 형성단계에서 형성된 절연층이 적층될 수 있다.

또한, 에칭된 부위의 유기반도체층이 n형 반도체인 경우 n형 반도체에 적층되었을 때 좋은 성능을 나타내는 제2절연층을 형성시킬 수 있으며, 에칭되지 않은 p형 반도체층에는 절연층 형성단계에서 형성된 절연층이 적층될 수 있다.

상기 제2절연층의 종류로는 에칭후 n형 반도체가 제2반도체가 접하도록 하는 경우 폴리스티렌(PS), 플로오로폴리머(CYTOP) 및 폴리(메틸메타크릴레이트)(PMMA) 등으로 형성될 수 있으며, 에칭후 p형 반도체에 접하도록 하는 경우에는 P(VDF-TrFE) (Poly(vinylidene fluoride-trifluoroethylene)), (P(VDF-TrFE-CFE)) (Poly(vinylidene fluoride-trifluoroethylene-1, 1-chlorofluoroethylene)) 및 P(VDF-TrFE-CTFE) (Poly(vinylidene fluoride-trifluoroethylene-chlorotrifluoro ethylene)) 등으로 이루어질 수 있다.

상기 제2절연층의 상부의 일부영역에는 게이트 전극을 형성할 수 있다. (게이트 전극 형성단계)

상기 게이트 전극은 알루미늄(Al), 알루미늄 합금(Al-alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo-alloy), 실버나노와이어(silver nanowire), 갈륨인듐유태틱(gallium indium eutectic), PEDOT;PSS 중에서 선택되는 어느 하나로 형성할 수 있다. 상기 게이트 전극은 위 물질들을 잉크로 사용하여 잉크젯 프린팅 또는 스프레이 등의 인쇄공정을 이용하여 게이트 전극을 제조할 수 있다. 이러한 인쇄공정을 통해서 게이트 전극을 형성하며 진공공정을 배제할 수 있어서 제조비용의 절감효과를 기대할 수 있다.

이로써 본 발명의 일실시예에 따른 n형 반도체층, p형 반도체 층이 형성되며, 절연층 및 제2절연층이 포함된 유기박막트랜지스터를 완성할 수 있다.

이하, 본 발명의 구체적인 실시예에 대하여 자세히 설명한다.

실시예 1

기판준비 및 전극형성

박막트랜지스터를 제조하는 데 있어, 기판을 준비하고, 상기 기판 상에 소스/드레인 전극을 형성한다.

도 2에서 볼 수 있는 바와 같이 S/D 전극 형성시 가운데는 드레인 전극을 가운데를 중심으로 양쪽에는 소스 전극을 형성한다.

즉, n형 반도체층 및 p형 반도체층이 형성되도록 하는 CMOS 인버터 디바이스를 제조한다.

유기반도체층 형성

유기반도체층 형성은 양쪽성 유기반도체인 P(NDI2OD-T2)를 이용하여 유기반도체층을 형성하였다. 유기반도체층의 형성은 S전극과 D전극이 접하도록 2개의 반도체층을 형성하였다. (도 2 참조)

절연층 형성

유기반도체층을 포함하여 기판 상부에 형성하는 데, 절연층은 폴리스티렌(PS)를 이용하여 n-부틸아세테이트(n-Butyl Acetate)에 녹인 후에 스핀코팅을 이용하여 절연층을 형성하였다.

에칭공정

절연층을 형성한 이후에 두 개의 유기반도체층 중 어느 하나의 부위를 에칭하는 데, 에칭이 가능한 용매 중 n-부틸아세테이트(n-Butyl Acetate)를 이용하였다. 폴리스타이렌(PS, polystyrene)로 절연층을 형성한 후 용매인 n-부틸아세테이트(n-Butyl Acetate)를 이용하여 상기 절연층을 에칭할 수 있다.

n-부틸아세테이트(n-Butyl Acetate)는 폴리스타이렌(PS, polystyrene)을 녹여 절연층을 형성한 것이기 때문에 층이 형성되어 있는 절연층에 n-부틸아세테이트(n-Butyl Acetate)를 접촉시키게 되면 폴리스타이렌(PS, polystyrene)는 녹아 에칭이 이루어지게 된다.

에칭시에는 잉크젯 프린팅을 이용하여 에칭을 실시한다. 즉, 용매인 n-부틸아세테이트(n-Butyl Acetate)를 잉크로 하여 잉크젯 프린팅을 이용하였다.

도 4는 본 발명의 일실시예에 따라 절연층 형성이후 에칭을 실시한 부위를 광학현미경으로 나타낸 것이다. 또한, 도 5는 에칭이 일어난 부위를 원자 현미경으로 나타낸 것이다.

도 4 및 도 5를 참조하면, 에칭된 부위는 원형으로 이루어졌으며, 잉크젯 프린팅으로 용매를 에칭시킴에 따라 절연층이 원형 형상으로 제거됨을 확인할 수 있다.

제2절연층 형성

제2절연층은 에칭된 부위를 포함하도록 하여 절연층 상부에 형성하였다. 제2절연층의 재료로는 P(VDF-TrFE)을 이용하였으며, 에칭된 부위를 포함하여 절연층 상부 전면에 제2절연층을 형성하였다. 제2절연층을 스핀코팅법을 이용하여 제조하였다.

게이트 전극 형성

제2절연층 상부의 일부영역에는 게이트 전극을 형성을 형성하는 데, 알루미늄(Al)을 증착에 의하여 형성하였다.

비교예 1

실시예 1과 동일하게 실시하되,

에칭공정을 실시하지 않았으며, 절연층으로 이용된 폴리스티렌(PS)를 제외하고, 제2절연층으로 이용된 P(VDF-TrFE)만을 이용하여 트랜지스터를 제조하였다.

비교예 2

실시예 1과 동일하게 실시하되,

에칭공정을 실시하지 않았고 제조하여, 유기반도체층 상부에는 절연층(PS) 및 제2절연층(P(VDF-TrFE))을 형성하여 트랜지스터를 제조하였다.

도 6은 실시예 1의 유기박막트랜지스터의 두개의 유기반도체층의 성능을 나타낸 것이다.

도 6의 (a)를 살펴보면, 폴리스티렌(PS) 절연층과 유기반도체층의 계면은 전자의 축적을 늘려서 전자의 이동에 적합하며, 도 6의 (b)와 같이 P(VDF-TrFE)의 절연층과 유기반도체층의 계면은 정공의 축적을 늘려서 정공의 이동에 매우 적합하게 된다. 따라서 폴리스티렌(PS) 및 P(VDF-TrEE)의 절연층을 사용했을 경우에는 n형 반도체 트랜지스터에서 높은 전류와 이동도를 얻을 수 있었으며, 반대로 에칭을 통한 P(VDF-TrFE) 절연층을 사용했을 경우에는 p형 반도체 트랜지스터에서 높은 전류와 이동도를 얻을 수 있는 것을 확인할 수 있다.

도 7은 실시예 1, 비교예 1 및 비교예 2의 인버터(유기박막트랜지스터)의 성능을 비교한 것이다.

좋은 인버터 특성을 보이기 위해서는 전압손실이 적어야 한다. 전압손실은 전력소비와 연결 되어진다. 따라서 Vdd= -25 V 일 때, Vin = 0 V 이면 Vout = -25 V 에 가까워야 하며, Vin = -25 V 이면 Vout = 0 에 가까워야한다. 도 7의 실시예 1 및 비교예 1, 비교예 2에서 알 수 있듯이, 국부적인 에칭공정이 들어간 인버터(유기박막트랜지스터)인 실시예 1의 경우 비교예 1 및 비교예 2 에 비하여, 전압손실이 가장 낮은 것을 알 수 있다. 실시예 1에서는 Vin=0 또는 -25 V 일 때 약 2~3V의 전압손실만을 보이지만 비교예 1 및 비교예 2에서는 5~10 V 이상의 전압손실을 보이고 있다. 또한 전자회로에서 "Gain 값"은 회로를 통해 입력된 신호 등을 향상시킬 수 있는 능력을 말한다. 국부적인 에칭공정을 사용한 인버터의 경우 Vdd = -25V 일 때 35 정도로 비교예 1 의 15, 비교예 2의 30 보다 높은 값을 보이는 것을 알 수 있다.

도 8은 실시예 1을 이용하여 링오실레이터를 제조한 사진(a), 이의 특성(b)을 나타낸 것이며, 실시예 1, 비교예 1에서의 Fosc특성(c)을 나타낸 것이다.

오실리에이션 주파수(Fosc)는 이론적으로 사용된 트랜지스터의 채널의 길이(L)의 제곱에 반 비례하여 빨라진다. 비교예 1인 P(VDF-TrFE) 만을 사용했을 때보다 잉크젯을 이용한 에칭공정이 이루어진 실시예 1의 경우 더 빠른속도를 얻을 수 있었는데, 이는 에칭 공정을 통해 최적화되어진 절연층을 사용했고, 이를 통해 n형 트랜지스터와 p형 트랜지스터에서 높은 전하이동도를 얻을 수 있었다. 오실리에이션 주파수(Fosc)는 전하이동도에 비례하여 전하이동도가 높아질수록 빨라지고, 이는 에칭된 소자(실시예 1)에서 빠른 주파수를 보이게 되는 것을 알 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어서 명백할 것이다.

Claims (12)

  1. 유기박막트랜지스터를 제조하는 방법에 있어서,
    유기반도체층 상에 절연층을 형성한 후에,
    유기반도체층 상에 형성된 절연층 일부를 에칭하고, 에칭된 부위가 포함되도록 상기 절연층 상에 다른 종류의 제2절연층이 형성되며,
    상기 에칭은 잉크젯 프린팅을 이용하되,
    상기 절연층만을 국소적으로 에칭하는 것을 특징으로 하되,
    상기 유기반도체층은 n형 반도체층과 p형 반도체층이 동시에 존재하며, 절연층 및 제2절연층이 서로 다른 종류이며,
    에칭단계 이후에 상기 p형 반도체층에는 절연층 또는 제2절연층이 적층될 수 있는 데, 상기 p형 반도체층와 접하는 절연층 또는 제2절연층은 P(VDF-TrFE) (Poly(vinylidene fluoride-trifluoroethylene)), (P(VDF-TrFE-CFE)) (Poly(vinylidene fluoride-trifluoroethylene-1, 1-chlorofluoroethylene)) 및 P(VDF-TrFE-CTFE) (Poly(vinylidene fluoride-trifluoroethylene-chlorotrifluoro ethylene)) 중 어느 하나인 것을 특징으로 하는 유기박막트랜지스터 제조방법.
  2. 기판을 준비하는 단계;
    상기 기판위에 소스/드레인 전극을 형성시키는 전극형성단계;
    상기 소스/드레인 전극 상에 유기반도체층을 형성시키는 유기반도체층 형성단계;
    상기 유기반도체층 상에 절연층을 형성하는 절연층 형성단계;
    상기 절연층의 일부를 국소적으로 에칭하는 에칭단계;
    상기 절연층 상에 에칭된 부위를 포함하여 제2절연층을 형성하는 제2절연층 형성단계; 및
    상기 제2절연층 상에 게이트 전극을 형성시키는 게이트전극 형성단계를 포함하되,
    상기 에칭단계는 잉크젯 프린팅을 이용하여 에칭 용매로 상기 절연층만을 국소적으로 에칭하는 것을 특징으로 하되,
    상기 유기반도체층은 n형 반도체층과 p형 반도체층이 동시에 존재하며, 절연층 및 제2절연층이 서로 다른 종류이며,
    에칭단계 이후에 상기 p형 반도체층에는 절연층 또는 제2절연층이 적층될 수 있는 데, 상기 p형 반도체층와 접하는 절연층 또는 제2절연층은 P(VDF-TrFE) (Poly(vinylidene fluoride-trifluoroethylene)), (P(VDF-TrFE-CFE)) (Poly(vinylidene fluoride-trifluoroethylene-1, 1-chlorofluoroethylene)) 및 P(VDF-TrFE-CTFE) (Poly(vinylidene fluoride-trifluoroethylene-chlorotrifluoro ethylene)) 중 어느 하나인 것을 특징으로 하는 유기박막트랜지스터 제조방법.
  3. 삭제
  4. 제1항 또는 제2항에 있어서,
    에칭단계 이후에 상기 n형 반도체층에는 절연층 또는 제2절연층이 적층될 수 있는 데, 상기 n형 반도체층와 접하는 절연층 또는 제2절연층은 폴리스티렌(PS), 플로오로폴리머(CYTOP), 폴리(메틸메타크릴레이트)(PMMA) 중 어느 하나인 것을 특징으로 하는 유기박막트랜지스터 제조방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 에칭단계에서 에칭 용매로 잉크젯 프린팅을 이용하여 유기반도체층 상의 국소적인 부분만을 에칭시키는 데, 상기 에칭 용매로는 n-부틸아세테이트(n-Butyl Acetate, nBA), 2-ethoxyethanol (2E), 3-methoxypropiontrile (3M), Propylene glycol methyl ether acetate (PGMEA), 1,2-dichloroethane (DCE), butanol (1-BuOH) 중 어느 하나를 이용하는 것을 특징으로 하는 유기박막트랜지스터 제조방법.
  7. 제1항에 있어서,
    상기 유기반도체층은 양쪽성 유기반도체, n형 유기반도체 또는 p형 유기반도체를 사용하되,
    상기 양쪽성 유기반도체로는 P(NDI2OD-T2)(Naphthalene-bis(dicarboximide) bithiophene), F8BT, PFO, DPPT-TT(diketopyrrolo-pyrrole-bithiophene) 및 PTVPhI-Eh 중 어느하나를 선택하며,
    상기 n형 반도체는 아센계 물질, 완전 불화된 아센계 물질, 부분 불화된 아센계 물질, 부분 불화된 올리고티오펜(oligothiophene)계 물질, 플러렌(fullerene)계 물질, 치환기를 갖는 플러렌계 물질, 완전 불화된 프탈로시아닌(phthalocyanine)계 물질, 부분 불화된 프탈로시아닌계 물질, 페릴렌 테트라카르복실릭 디이미드(perylene tetracarboxylic diimide)계 물질, 페릴렌 테트라카르복실 디안하이드라이드(perylene tetracarboxylic dianhydride)계 물질, 나프탈렌 테트라카르복실릭 디이미드(naphthalene tetracarboxylic diimide)계 물질 및 나프탈렌 테트라카르복실릭 디안하이드라이드(naphthalene tetracarboxylic dianhydride)계 중에서 어느 하나를 선택하며,
    상기 p형 유기반도체는 아센(acene), 폴리-티에닐렌비닐렌(poly-thienylenevinylene), 폴리-3-헥실티오펜(poly-3-hexylthiophen), 알파-헥사티에닐렌(α-hexathienylene), 나프탈렌(naphthalene), 알파-6-티오펜(α-6-thiophene), 알파-4-티오펜 (α-4-thiophene), 루브렌(rubrene), 폴리티오펜(polythiophene), 폴리파라페닐렌비닐렌 (polyparaphenylenevinylene), 폴리파라페닐렌(polyparaphenylene), 폴리티오펜비닐렌(polythiophenevinylene), 폴리티오펜-헤테로고리방향족 공중합체(polythiophene-heterocyclicaromatic copolymer), 트리아릴아민(triarylamine) 중에서 어느 하나를 선택하는 것을 특징으로 하는 유기박막트랜지스터 제조방법.
  8. 기판;
    상기 기판 상에 위치한 서로 이격되어 위치하는 소스/드레인 전극;
    상기 소스/드레인 전극 상부에 n형 반도체층과 p형 반도체층으로 형성된 유기반도체층;
    상기 유기반도체층 상의 전면에 위치하는 절연층;
    상기 절연층 상의 전면에 위치하는 상기 절연층과 다른 종류의 제2절연층; 및
    상기 제2절연층 상에 위치한 게이트 전극;
    을 포함하되, 상기 n형 반도체층 또는 p형 반도체층상에 잉크젯 프린팅을 이용하여 상기 절연층만이 국소적으로 에칭된 것을 특징으로 하되,
    상기 p형 반도체층에는 절연층 또는 제2절연층이 적층되는 데, 상기 p형 반도체층와 접하는 절연층 또는 제2절연층은 P(VDF-TrFE) (Poly(vinylidene fluoride-trifluoroethylene)), (P(VDF-TrFE-CFE)) (Poly(vinylidene fluoride-trifluoroethylene-1, 1-chlorofluoroethylene)) 및 P(VDF-TrFE-CTFE) (Poly(vinylidene fluoride-trifluoroethylene-chlorotrifluoro ethylene)) 중 어느 하나인 것을 특징으로 하는 유기박막트랜지스터.
  9. 삭제
  10. 제8항에 있어서,
    상기 n형 반도체층에는 절연층 또는 제2절연층이 적층되는 데, 상기 n형 반도체층와 접하는 절연층 또는 제2절연층은 폴리스티렌(PS), 플로오로폴리머(CYTOP), 폴리(메틸메타크릴레이트)(PMMA) 중 어느 하나인 것을 특징으로 하는 유기박막트랜지스터.
  11. 삭제
  12. 제8항에 있어서,
    상기 에칭은 용매로 잉크젯 프린팅을 이용하여 유기반도체층 상의 국소적인 부분만을 에칭시키는 데, 상기 에칭 용매로는 n-부틸아세테이트(n-Butyl Acetate, nBA), 2-ethoxyethanol (2E), 3-methoxypropiontrile (3M), Propylene glycol methyl ether acetate (PGMEA), 1,2-dichloroethane (DCE), butanol (1-BuOH) 중 어느 하나를 이용하는 것을 특징으로 하는 유기박막트랜지스터.
KR1020140077485A 2014-06-24 2014-06-24 국부적 에칭공정을 이용한 유기박막 트랜지스터 및 이의 제조방법 KR101577900B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140077485A KR101577900B1 (ko) 2014-06-24 2014-06-24 국부적 에칭공정을 이용한 유기박막 트랜지스터 및 이의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140077485A KR101577900B1 (ko) 2014-06-24 2014-06-24 국부적 에칭공정을 이용한 유기박막 트랜지스터 및 이의 제조방법
US14/444,671 US20150372235A1 (en) 2014-06-24 2014-07-28 Organic thin film transistor using local etching and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR101577900B1 true KR101577900B1 (ko) 2015-12-29

Family

ID=54870463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140077485A KR101577900B1 (ko) 2014-06-24 2014-06-24 국부적 에칭공정을 이용한 유기박막 트랜지스터 및 이의 제조방법

Country Status (2)

Country Link
US (1) US20150372235A1 (ko)
KR (1) KR101577900B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160017785A (ko) * 2014-08-05 2016-02-17 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조방법
CN104576758A (zh) * 2015-01-22 2015-04-29 合肥京东方光电科技有限公司 薄膜晶体管、阵列基板及其制作方法
KR20160136910A (ko) * 2015-05-21 2016-11-30 삼성전자주식회사 이차원 물질을 사용한 플렉서블 인터커넥트 레이어를 포함하는 유연소자

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001046987A2 (en) 1999-12-21 2001-06-28 Plastic Logic Limited Inkjet-fabricated integrated circuits
KR20020062757A (ko) * 2000-10-16 2002-07-29 세이코 엡슨 가부시키가이샤 에칭 프로세스
JP2006151981A (ja) * 2004-11-29 2006-06-15 Samsung Electronics Co Ltd 星形(オリゴチオフェン−アリーレン)誘導体およびこれを用いた有機薄膜トランジスタ
KR20100061071A (ko) * 2008-11-28 2010-06-07 고려대학교 산학협력단 Cnt 박막 트랜지스터 및 이를 적용하는 디스플레이
KR20130101433A (ko) * 2012-03-05 2013-09-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080091105A (ko) * 2005-11-24 2008-10-09 뉴사우스 이노베이션즈 피티와이 리미티드 고효율 태양전지 제조
US7777939B2 (en) * 2007-02-28 2010-08-17 Samsung Mobile Display Co., Ltd. Method of manufacturing electrophoretic display having organic thin film transistor control circuit and electrophoretic display manufactured using the method
DE102008060404A1 (de) * 2008-07-30 2010-02-11 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Einseitig kontaktiertes Dünnschicht-Solarmodul mit einer inneren Kontaktschicht

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001046987A2 (en) 1999-12-21 2001-06-28 Plastic Logic Limited Inkjet-fabricated integrated circuits
KR20020062757A (ko) * 2000-10-16 2002-07-29 세이코 엡슨 가부시키가이샤 에칭 프로세스
JP2006151981A (ja) * 2004-11-29 2006-06-15 Samsung Electronics Co Ltd 星形(オリゴチオフェン−アリーレン)誘導体およびこれを用いた有機薄膜トランジスタ
KR20100061071A (ko) * 2008-11-28 2010-06-07 고려대학교 산학협력단 Cnt 박막 트랜지스터 및 이를 적용하는 디스플레이
KR20130101433A (ko) * 2012-03-05 2013-09-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
US20150372235A1 (en) 2015-12-24

Similar Documents

Publication Publication Date Title
US10158075B2 (en) Patterning devices using fluorinated compounds
Kim et al. High-speed, inkjet-printed carbon nanotube/zinc tin oxide hybrid complementary ring oscillators
Kumar et al. Organic thin film transistors: structures, models, materials, fabrication, and applications: a review
US20160359144A1 (en) Devices, Structures, Materials and Methods for Vertical Light Emitting Transistors and Light Emitting Displays
Ha et al. Printed, sub-3V digital circuits on plastic from aqueous carbon nanotube inks
JP5436516B2 (ja) 有機薄膜トランジスタ及びこれを備えた平板表示装置
Katz et al. Thin-film organic electronic devices
Tseng et al. All inkjet-printed, fully self-aligned transistors for low-cost circuit applications
CN1874023B (zh) 有机薄膜晶体管及其制造方法及平板显示器
JP4100351B2 (ja) 薄膜トランジスタの製造方法
US8778600B2 (en) Method of manufacturing high resolution organic thin film pattern
Rogers et al. Organic smart pixels and complementary inverter circuits formed on plastic substrates by casting and rubber stamping
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
US8043887B2 (en) Thin film transistor, flat panel display including the thin film transistor, and method for manufacturing the thin film transistor and the flat panel display
EP1670079B1 (en) Method of forming a conductive pattern of a thin film transistor
JP4204870B2 (ja) 薄膜トランジスタ・デバイスを形成する方法、及びトランジスタ構造を形成する方法
JP4384623B2 (ja) 有機薄膜トランジスタ、その製造方法、及びそれを具備した平板表示装置
KR100766513B1 (ko) 유기 반도체 장치의 제조 방법, 유기 반도체 장치, 전자장치 및 전자 기기
KR100970186B1 (ko) 유기 전계 효과 트랜지스터
US9112153B2 (en) Surface modification
JP4348644B2 (ja) 薄膜トランジスタ、電気光学装置および電子機器
Cao et al. Screen printing as a scalable and low-cost approach for rigid and flexible thin-film transistors using separated carbon nanotubes
KR100781829B1 (ko) 유기 박막 트랜지스터 및 그 제조방법
JP5575105B2 (ja) 有機薄膜トランジスタ
US7667385B2 (en) Organic thin film transistor and organic electroluminescent device using the same

Legal Events

Date Code Title Description
AMND Amendment
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181203

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 5