CN110634795B - 阵列基板的制备方法、阵列基板及显示装置 - Google Patents

阵列基板的制备方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN110634795B
CN110634795B CN201911014118.9A CN201911014118A CN110634795B CN 110634795 B CN110634795 B CN 110634795B CN 201911014118 A CN201911014118 A CN 201911014118A CN 110634795 B CN110634795 B CN 110634795B
Authority
CN
China
Prior art keywords
layer
via hole
film
groove
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911014118.9A
Other languages
English (en)
Other versions
CN110634795A (zh
Inventor
孙宏达
侯文军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201911014118.9A priority Critical patent/CN110634795B/zh
Publication of CN110634795A publication Critical patent/CN110634795A/zh
Priority to US17/028,988 priority patent/US11631705B2/en
Application granted granted Critical
Publication of CN110634795B publication Critical patent/CN110634795B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

本申请实施例提供了一种阵列基板的制备方法、阵列基板及显示装置。该制备方法，包括：利用刻蚀液浸润膜组的刻蚀点，使膜组的刻蚀点处形成浸润槽；对浸润槽处剩余的膜组进行图形化，得到贯穿剩余的膜组的过孔。阵列基板包括：膜组；膜组的一侧形成有浸润槽；浸润槽处的剩余膜组中开设有过孔，过孔贯穿剩余膜组，过孔的一端开口位于浸润槽底部，另一端开口位于膜组远离浸润槽的一侧。本申请实施例在图形化形成过孔之前，采用刻蚀液浸润膜组的刻蚀点，使膜组的刻蚀点处形成浸润槽，减少了既有的膜层需刻蚀部分的厚度，大大降低过孔边缘处的光刻胶层变性风险，并能提升缩小孔径的能力。

Description

阵列基板的制备方法、阵列基板及显示装置
技术领域
本申请涉及显示技术领域，具体而言，本申请涉及一种阵列基板的制备方法、阵列基板及显示装置。
背景技术
液晶显示器中的像素都是由阵列基板中的薄膜晶体管来驱动的。如图1所示，阵列基板作为薄膜晶体管的载体，通常通过膜组结构将薄膜晶体管的各控制线路或供电线路隔开，再通过开设在阵列基板的部分膜层中的过孔及设置在过孔内的导电膜层连通位于不同膜层的控制线路或供电线路，以实现对像素的驱动。
随着显示技术向超高分辨率发展，阵列基板上过孔的尺寸越做越小，导致过孔的制备过程中存在刻蚀困难、或刻蚀精度低等问题。
发明内容
本申请针对现有方式的缺点，提出一种阵列基板的制备方法、阵列基板及显示装置，用以解决现有技术存在阵列基板的过孔刻蚀困难的技术问题。
第一个方面，本申请实施例提供了一种阵列基板的制备方法，包括：
利用刻蚀液浸润膜组的刻蚀点，使膜组的刻蚀点处形成浸润槽；
对浸润槽处剩余的膜组进行图形化，得到贯穿剩余的膜组的过孔。
在一个可能的实现方式中，利用刻蚀液浸润膜组的刻蚀点，包括：采用打印方法，将刻蚀液定点投放在刻蚀点。
在一个可能的实现方式中，浸润槽为球冠形，浸润槽的开口尺寸大于图形化形成的过孔在浸润槽底部的开口尺寸。
在一个可能的实现方式中，刻蚀液包括：氢氟酸，浓度不大于5％。
在一个可能的实现方式中，对浸润槽处剩余的膜组进行图形化，包括：
在膜组上设置光刻胶层，并使得光刻胶层在浸润槽内形成开口；开口的尺寸与待刻蚀的过孔在浸润槽底部的开口尺寸相对应；
对膜组进行干刻，得到贯穿膜组的过孔；
对残留的光刻胶层进行剥离。
在一个可能的实现方式中，膜组包括层叠设置的第二膜层和第一膜层；
以及，本申请第一个方面的阵列基板的制备方法包括：
利用刻蚀液浸润膜组的刻蚀点，在第一膜层远离第二膜层的一侧形成浸润槽；
对浸润槽处剩余的膜组进行图形化，得到贯穿剩余的膜组的过孔。
在一个可能的实现方式中，对浸润槽处剩余的膜组进行图形化，包括：
在第一膜层上设置第一光刻胶层，并使得第一光刻胶层在浸润槽内形成第一开口；第一开口的尺寸与待刻蚀的第一过孔在浸润槽底部的开口尺寸相对应；
以第一光刻胶层为掩膜，对第一膜层进行第一次干刻，得到贯穿第一膜层的第一过孔；
对剩余的第一光刻胶层进行剥离；
在第一膜层和第一过孔中暴露的第二膜层上设置第二光刻胶层，并使得第二光刻胶层在第一过孔内形成第二开口；第二开口的尺寸与待刻蚀的第二过孔在靠近第一膜层一侧的开口尺寸相对应；
以第二光刻胶层为掩膜，对第二膜层进行第二次干刻，得到贯穿第二膜层的第二过孔；
对剩余的第二光刻胶层进行剥离。
在一个可能的实现方式中，第一过孔的轴线与第二过孔的轴线重合，和/或，第一过孔的最小孔径不小于第二过孔的最大孔径。
第二个方面，本申请实施例提供了一种由上述第一个方面提供的制备方法制备得到的阵列基板，包括：
膜组；
膜组的一侧具有浸润槽；
浸润槽处的剩余膜组中开设有过孔，过孔贯穿剩余膜组，过孔的一端开口位于浸润槽底部，另一端开口位于膜组远离浸润槽的一侧。
在一个可能的实现方式中，阵列基板还包括位于膜组远离浸润槽一侧的第一导体层，和位于浸润槽一侧的第二导体层，第一导体层和第二导体层通过过孔连接。
在一个可能的实现方式中，模组包括层叠设置的第二膜层和第一膜层；
过孔包括相互连通的第一过孔和第二过孔；
第一膜层远离第二膜层的一侧具有浸润槽，第一膜层具有第一过孔，第一过孔由浸润槽底部向第二膜层的方向贯穿第一膜层；
第二膜层具有第二过孔，第二过孔贯穿第二膜层。
在一个可能的实现方式中，第一过孔和第二过孔同轴设置；
或，浸润槽的中心轴，与第一过孔和第二过孔同轴设置。
在一个可能的实现方式中，浸润槽为球冠形，浸润槽的开口尺寸大于第一过孔在浸润槽底部的开口尺寸；和/或，第一过孔的最小孔径不小于第二过孔的最大孔径。
第三个方面，本申请实施例提供了一种显示装置，包括：上述第二个方面提供的阵列基板。
本申请实施例提供的技术方案带来的有益技术效果是：
在图形化形成过孔之前，采用刻蚀液浸润膜组的刻蚀点，使膜组的刻蚀点处形成浸润槽，减少了既有的膜层需刻蚀部分的厚度，大大降低过孔边缘处的光刻胶层变性风险，并能提升缩小孔径的能力。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为现有技术中完成第一次干刻后、准备第二次干刻的阵列基板结构示意图；
图2为现有技术中完成第一次干刻后，在过孔开口处形成变性光刻胶的示意图；
图3为现有技术中完成第一次干刻后，在过孔底部形成残留的光刻胶的示意图；
图4为现有技术中因光刻胶残留而导致第二次干刻无法刻穿膜层的示意图；
图5为本申请实施例提供的一种阵列基板的制备方法的实施方式一的流程示意图；
图6为图5中步骤S102的一种具体方法的流程示意图；
图7为本申请实施例提供的一种阵列基板的制备方法的实施方式二的流程示意图；
图8为图7中步骤S202的一种具体方法的流程示意图；
图9为本申请实施方式二提供的利用刻蚀液浸润膜组的刻蚀点，在第一膜层远离第二膜层的一侧形成浸润槽的结构示意图；
图10为本申请实施方式二提供的在第一膜层上设置第一光刻胶层，并使得第一光刻胶层在浸润槽内形成第一开口的结构示意图；
图11为本申请实施方式二提供的以第一光刻胶层为掩膜，对第一膜层进行第一次干刻，得到贯穿第一膜层的第一过孔的结构示意图；
图12为本申请实施方式二提供的在第一膜层和第一过孔中暴露的第二膜层上设置第二光刻胶层，并使得第二光刻胶层在第一过孔内形成第二开口的结构示意图；
图13为本申请实施例提供的以第二光刻胶层为掩膜，对第二膜层进行第二次干刻，得到贯穿第二膜层的第二过孔的结构示意图；
图14为本申请实施例提供的在第一膜层上、第一过孔内的第二膜层上和第二过孔内的基板上铺设第二导体层得到的一种阵列基板的结构示意图；
图15为本申请实施例提供的一种阵列基板的一个实例的结构示意图；
图中：
100-膜组；100a-浸润槽；100b-第一开口；100c-第二开口；
110-第二膜层；110a-第二过孔；
120-第一膜层；120a-第一过孔；
200-光刻胶层；200a-第一光刻胶层；200b-第二光刻胶层；
201-变性的光刻胶；202-残留的光刻胶；
300-第一导体层；400-第二导体层；
510-有源层；511-源漏区；512-沟道区；520-栅绝缘层；530-源漏极层；
600-玻璃基板；700-缓冲层；800层间介质层。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本申请的发明人进行研究发现，为实现超高分辨率，阵列基板上过孔的尺寸越做越小，导电膜层的线宽、线距也随之尺寸更小，为满足越来越高的电学要求，会增大导电膜层的厚度，而为了避免层间的短路，只能对应增大导电膜层之间的无机介质层厚度。过厚的无机介质层带来过孔刻蚀量大、刻蚀困难、或刻蚀精度低的问题。如图1和图2所示，采用现有技术进行刻蚀，随干刻刻蚀量的增大，易形成更多的变性光刻胶层，粘着于过孔的周边，导致后续的层间断路等等缺陷；如图3和图4所示，由于过孔深度较大，上层过孔完成后，在进行下层过孔的图形化时，孔内会残留光刻胶，导致下层的过孔无法完全被刻蚀，产生残留。
光刻胶变性是由刻蚀过程中刻蚀气体对光刻胶的腐蚀造成的，光刻胶变性的原因有两个：一是光刻胶的厚度较大，二是原本要刻蚀的膜层厚度较厚时，所需要刻蚀的时间较长，也就增加了刻蚀气体对光刻胶的腐蚀时间，所以容易使光刻胶变性。
本申请提供的阵列基板的制备方法、阵列基板及显示装置，旨在解决现有技术的如上技术问题。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本申请实施例提供了一种阵列基板的制备方法，该制备方法的流程示意图如图5所示，包括下述步骤：
S101：利用刻蚀液浸润膜组的刻蚀点，使膜组的刻蚀点处形成浸润槽。
S102：对浸润槽处剩余的膜组进行图形化，得到贯穿剩余的膜组的过孔。
膜组100为两个导电层之间的绝缘膜层结构。可选地，膜组100可以为阵列基板中位于薄膜晶体管的导电区域(包括栅极区域、源极区域或漏极区域)、与薄膜晶体管之外的导电膜层之间的绝缘膜层结构。可选地，膜组100可以为阵列基板中两个导电层之间的绝缘膜层结构。
传统工艺中的光刻胶厚度通常在1.0～1.5微米之间。本申请实施例在图形化形成过孔之前，采用刻蚀液浸润膜组100的刻蚀点，使膜组100的刻蚀点处形成浸润槽100a，得到的阵列基板的结构如图9所示。根据刻蚀液的量，浸润槽100a形成例如0.3～1.0微米的深度，这样使得需要刻蚀的膜组100厚度降低了0.3～1.0微米，配合后续图形化的光刻胶层厚度也可以随之降低0.3～1.0微米。
本实施例通过刻蚀液的腐蚀减小了需刻蚀的膜层厚度，缩短了刻蚀时间，并且可以降低光刻胶层的厚度，所以有效避免了光刻胶变性的发生，大大降低过孔边缘处的光刻胶层变性的几率，降低了膜组100层间短路的风险，并能提高刻蚀精度，有助于提升缩小孔径的能力。另外，刻蚀液仅对与过孔对应的刻蚀点处进行浸润腐蚀，其余大部分膜组100未被浸润，不影响整体的电容等电学特性。其中，步骤S102对浸润槽处剩余的膜组进行图形化，得到贯穿剩余的膜组的过孔的方法，将在后文中详细介绍，在此不赘述。
可选地，图形化包括光刻工艺和干刻工艺。
可选地，膜组100可以是无机介质层。
本申请的发明人考虑到，阵列基板上需要通过刻蚀得到的过孔数量众多，对应的刻蚀液的浸润点也就众多，需要提供一种高效、或精准的投放方式，以满足生产需要。为此，本申请为制备方法提供如下一种可能的实现方式：
本申请实施例的利用刻蚀液浸润膜组的刻蚀点，包括：采用打印方法，将刻蚀液定点投放在刻蚀点。
可选地，采用现有的打印设备进行，如打印EL(发光层)设备或打印墨水设备，将打印设备的储存腔和管路材质配置为适应对应刻蚀液的理化特性，如同打印EL设备一样，可以依照需求对喷涂量进行调整，一般来说，在ul级别。现有的打印设备可以做到自动对位，制作阵列基板时，在角落标明MARK(标记)，一般是十字型，打印设备中有摄像头，用来拍摄提取MARK，对位精度基本在3μm(微米)左右。
本申请的发明人考虑到，需要对浸润槽100a的形状进行设计，以更利于后续图形化形成过孔。为此，本申请为制备方法提供如下一种可能的实现方式：
如图11所示，本申请实施例的浸润槽为球冠形，浸润槽的开口尺寸D大于图形化形成的过孔在浸润槽底部的开口尺寸d。
在膜组100表面形成球冠形状的浸润槽100a，在后续图形化形成的过孔开口处形成了缓坡，为光刻胶层的涂覆构成了有利形貌，降低了光刻胶层残留的可能性。
本申请的发明人考虑到，需要选择合适的刻蚀液，以实现在膜组100表面通过浸润形成浸润槽100a。为此，本申请为制备方法提供如下一种可能的实现方式：
刻蚀液包括：氢氟酸，浓度不大于5％。
刻蚀液采用氢氟酸，氢氟酸的浓度选用5％左右就可以起到腐蚀作用。可采用微量喷涂，即将氢氟酸微量、定点投放在需要打孔的位置，由于氢氟酸量少，不具备洗脱能力，在膜组100的表面形成点状腐蚀。并且经过氢氟酸腐蚀过的这部分膜质疏松，在后续图形化中，相对于未经氢氟酸腐蚀的膜组100部分，更易于去刻蚀。
可选地，可对用于打印氢氟酸的打印设备进行一定的适应性改造，将打印设备的打印液储存腔和管路材质采用耐氢氟酸腐蚀的材料，例如特氟龙，可以有效减少被氢氟酸损伤。
上述步骤S102中对浸润槽100a处剩余的膜组100进行图形化，得到贯穿剩余的膜组100的过孔的方法，流程图如图6所示，可以包括下述步骤：
S1021：在膜组上设置光刻胶层，并使得光刻胶层在浸润槽内形成开口；该开口的尺寸与待刻蚀的过孔在浸润槽底部的开口尺寸相对应。
可选地，考虑刻蚀工艺的CDloss(Critical Dimensionloss，关键尺寸损失)，光刻胶层的图形无法百分百传递至待刻蚀的膜组中，而是会存在一定的尺寸损失，实际传递至膜组的图形的尺寸往往会稍微小于光刻胶层的图形的尺寸。可以根据实验数据、经验数据和/或运营数据预先获取得到膜组的图形与光刻胶层的图形之间尺寸偏差。
所谓开口的尺寸与待刻蚀的过孔在浸润槽底部的开口尺寸相对应，即根据待刻蚀的过孔尺寸(例如直径)和已知的上述尺寸偏差，而预留出尺寸相匹配的光刻胶层的图形(例如暴露区域)，提高刻蚀精度。
S1022：对膜组进行干刻，得到贯穿膜组的过孔。
S1023：对残留的光刻胶层进行剥离。
由于膜组100的浸润槽100a处形成了缓坡，降低了需要刻蚀的膜组100厚度，光刻胶层的厚度可以降低，大大降低过孔边缘处的光刻胶层变性的几率。光刻胶层在浸润槽100a内形成开口，该开口的大小可以根据待刻蚀过孔的尺寸适应性调节。膜组100经过干刻后，得到所需过孔，然后将残留的光刻胶层剥离，为后续其他工艺做准备。
本申请的实施例再提供一种扩展的阵列基板的制备方法，膜组包括层叠设置的第二膜层和第一膜层；该制备方法的流程示意图如图7所示，包括下述步骤：
S201：利用刻蚀液浸润膜组的刻蚀点，在第一膜层远离第二膜层的一侧形成浸润槽。
在本步骤中，第二膜层110可为缓冲层，第一膜层120可为隔离层。执行完步骤S201之后，得到如图9所示的阵列基板结构，第一膜层120远离第二膜层110的一侧形成了浸润槽100a。
S202：对浸润槽处剩余的膜组进行图形化，得到贯穿剩余的膜组的过孔。
在本实施例中，可选地，将刻蚀液浸润第一膜层120的刻蚀点，刻蚀点位于第一膜层120远离第二膜层110的一侧。即，将刻蚀点设定于第一膜层120远离第二膜层110的一侧的表面，一方面便于刻蚀液打印浸润，另一方面有利于控制浸润槽100a形成于第一膜层120远离第二膜层110的一侧，保证第一膜层120靠近第二膜层110的一侧具有足够的致密膜层结构，进而保证阵列基板的膜组100结构性能完好。
上述步骤S202中对浸润槽处剩余的膜组进行图形化，得到贯穿剩余的膜组的过孔，流程图如图8所示，可包括如下步骤：
S2021：在第一膜层上设置第一光刻胶层，并使得第一光刻胶层在浸润槽内形成第一开口；第一开口的尺寸与待刻蚀的第一过孔在浸润槽底部的开口尺寸相对应。
经本步骤得到如图10所示的阵列基板结构，第一光刻胶层200a铺设于第一膜层120的浸润槽100a一侧，并在浸润槽100a内形成第一开口100b。
S2022：以第一光刻胶层为掩膜，对第一膜层进行第一次干刻，得到贯穿第一膜层的第一过孔。
S2023：对剩余的第一光刻胶层进行剥离。
经步骤S2022和S2023之后，得到如图11所示的阵列基板结构，第一过孔120a在第一膜层120的浸润槽100a内，并贯穿第一膜层120。
S2024：在第一膜层和第一过孔中暴露的第二膜层上设置第二光刻胶层，并使得第二光刻胶层在第一过孔内形成第二开口；第二开口的尺寸与待刻蚀的第二过孔在靠近第一膜层一侧的开口尺寸相对应。
经本步骤得到如图12所示的阵列基板结构，第二光刻胶层200b铺设于第一膜层120的浸润槽100a一侧，并在第一过孔120a内形成第二开口100c。
S2025：以第二光刻胶层为掩膜，对第二膜层进行第二次干刻，得到贯穿第二膜层的第二过孔。
S2026：对剩余的第二光刻胶层进行剥离。
经步骤S2025和S2026之后，得到如图13所示的阵列基板结构，第二过孔110a贯穿第二膜层110，并与第一膜层120的第一过孔120a相连通。
在步骤S2021-S2026中，采用了两次干刻，分别对第一膜层120刻蚀得到第一过孔120a、对第二膜层110刻蚀得到第二过孔110a，减少了每次干刻的量，即降低了配合每次干刻所需的光刻胶层的厚度，可以有效降低过孔边缘处的光刻胶层变性的几率。而且每次干刻结束都会经历一次剥离，及时去除残留的光刻胶层，也可以降低过孔边缘处的光刻胶层变性的几率，以及提高刻蚀精度。
其中，第一膜层120和第二膜层110均可采用SiOx材质，0＜x≤2。第一过孔120a和第二过孔110a的刻蚀条件均可采用CF4+O2的干刻。
可选地，第一过孔的轴线与第二过孔的轴线重合，和/或，第一过孔的最小孔径不小于第二过孔的最大孔径。可选地，第一过孔120a的孔径可以略大于第二过孔110a的孔径，为干刻第二过孔110a时预留出第二光刻胶层200b的容纳空间。
可以理解，当阵列基板的膜组100还具有第三膜层、第四膜层或者更多时，可以采用上述方案对应增加干刻次数；或者，当阵列基板的膜组100只有一层膜层，或者其中的某一层膜层较厚时，也可以采用上述多次干刻的方式，对较厚膜层多次刻蚀，都能有效降低过孔边缘处的光刻胶层变性的几率。
可选地，如图14所示，在第一膜层120上、第一过孔120a内的第二膜层110上和第二过孔110a内铺设第二导体层400。第二导体层400与位于膜组100远离浸润槽100a一侧的第一导体层300通过过孔连接。
采用本实施例提供的方法制备得到的具有前述过孔结构的阵列基板，较现有技术中的加深小孔的布线方式，第一导体层300与后续其他导电层(如第二导体层400)的搭接将更容易。另一方面，过孔的作用是使后续的其他导电层和过孔下方的第一导体层300形成电连接。本方案的过孔形成台阶结构，使得坡度较缓，有利于其他导电层和过孔下方第一导体层300的连接，减小过孔侧壁发生断线的风险。
基于同一发明构思，本申请实施例提供了由上述任一种实施例提供的制备方法制备得到的阵列基板，该阵列基板的结构示意图如图13所示，该阵列基板包括：
膜组100；
膜组100的一侧形成有浸润槽100a；
浸润槽100a处的剩余膜组中开设有过孔，过孔贯穿剩余膜组，过孔的一端开口位于浸润槽100a底部，另一端开口位于膜组100远离浸润槽100a的一侧。
阵列基板的膜组100的一侧形成的浸润槽100a，降低了需要刻蚀的膜组100厚度，减少了刻蚀量，有利于降低为配合后续图形化形成过孔的光刻胶层厚度，大大降低过孔边缘处的光刻胶层变性的几率，降低了膜组100层间短路的风险，并能提高得到的过孔的精度，有助于缩小过孔的孔径。并且，阵列基板的膜组100仅在过孔处具有浸润槽100a，其余大部分膜组100未被浸润，不影响整体的电容等电学特性。
可选地，如图14所示，阵列基板还包括位于膜组100远离浸润槽100a一侧的第一导体层300，和位于浸润槽一侧的第二导体层400，第一导体层300和第二导体层400通过过孔连接。本方案的过孔形成台阶结构，使得坡度较缓，有利于其他导电层和过孔下方第一导体层300的连接，减小过孔侧壁发生断线的风险。可选地，若第一导体层400选用如铝、钢、钨、或钛等金属材质或者不透明的掺杂导电的半导体材质，第一导体层400具备遮光功能，即此时的第一导体层400也是遮光层。
本申请的发明人考虑到，阵列基板的膜组100往往为多层结构，随着膜层数的增加，膜组100厚度也会增加，这样又会带来因光刻胶层适应性增厚，而增大过孔边缘处的光刻胶层变性的几率，影响阵列基板上过孔的精度。为此，本申请为阵列基板提供如下一种可能的实现方式：
如图13所示，模组100包括层叠设置的第二膜层110和第一膜层120；
过孔包括相互连通的第一过孔120a和第二过孔110a；
第一膜层120远离第二膜层110的一侧具有浸润槽100a，第一膜层120具有第一过孔120a，第一过孔120a由浸润槽100a底部向第二膜层110的方向贯穿第一膜层120；
第二膜层110具有第二过孔110a，第二过孔110a贯穿第二膜层110。
将阵列基板上的过孔拆分为相互连通的两个，分别是贯穿第一膜层120的第一过孔120a，和贯穿第二膜层110的第二过孔110a，有利于将过孔的刻蚀工艺分为两次实施，减少了每次干刻的量，即降低了配合每次干刻所需的光刻胶层的厚度，可以有效降低过孔边缘处的光刻胶层变性的几率，提高过孔的刻蚀精度。
本申请的发明人考虑到，在上述膜组100具有两层膜层的情况下，合理的两过孔位置关系，有利于降低刻蚀工艺的难度，也有助于提高过孔的刻蚀精度。为此，本申请为阵列基板提供如下一种可能的实现方式：
如图13所示，第一过孔120a和第二过孔110a同轴设置；
或，浸润槽100a的中心轴，与第一过孔120a和第二过孔110a同轴设置。
第一过孔120a和第二过孔110a同轴设置，可在刻蚀第二过孔110a时，有利于简化第二光刻胶层200b的涂覆，降低第二次干刻工艺难度，也有利于提高第二过孔110a的刻蚀精度。
而浸润槽100a的中心轴，与第一过孔120a和第二过孔110a同轴设置，还能在刻蚀第一过孔120a时，简化第一光刻胶层200a的涂覆，降低第一次干刻工艺难度，也有利于提高第一过孔120a的刻蚀精度。
可选地，浸润槽100a为球冠形，浸润槽100a的开口尺寸大于第一过孔120a在浸润槽100a底部的开口尺寸。使得第一膜层120上位于第一过孔120a的开口处具有足够的缓坡，有利于其他导电层和过孔下方第一导体层300的连接，减小过孔侧壁发生断线的风险。
可选地，第一过孔120a的最小孔径不小于第二过孔110a的最大孔径。进一步地，第一过孔120a的孔径可以略大于第二过孔110a的孔径，为干刻第二过孔110a时预留出第二光刻胶层200b的容纳空间。
图15是采用本申请实施例提供的一种扩展的阵列基板的制备方法制备得到的阵列基板的一个实例，该阵列基板包括：玻璃基板600，第一导体层300，缓冲层700，有源层510，栅绝缘层520，栅极层530，层间介质层800以及第二导体层400等。可选地，第二导体层400可以是源漏极层；有源层510包括第一区域511和第二区域512，第一区域511与源漏极连接，第二区域512为沟道区；第一导体层300可以是遮光层，防止光线照射到有源层510的沟道区512对有源层的性能造成影响。
可以采用本申请的方法制作阵列基板上的过孔，示例的，采用本申请的方法制作缓冲层700和层间介质层800的过孔，层间介质层800远离缓冲层700的一侧具有浸润槽100a，层间介质层800中具有第一过孔120a，缓冲层700中具有第二过孔110a。浸润槽100a为球冠形，浸润槽100a的开口尺寸大于第一过孔120a在浸润槽100a底部的开口尺寸。第一过孔120a和第二过孔110a同轴设置；或，浸润槽100a的中心轴，与第一过孔120a和第二过孔110a同轴设置。第一过孔120a的最小孔径不小于第二过孔110a的最大孔径，当然第一过孔120a的孔径可以略大于第二过孔110a的孔径。第二导体层400可以通过本申请制备的过孔与第一导体层300连接。
可以理解地是，阵列基板上的其他过孔也可以采用本申请的方法制作，示例的，可以采用本申请的方法制作层间介质层800的过孔，第二导体层400和有源层510通过层间介质层800的过孔连接。
基于同一发明构思，本申请实施例提供的一种显示装置，包括：上述任一种实施例提供的阵列基板。
应用本申请实施例，至少能够实现如下有益效果：
1、在图形化形成过孔之前，采用刻蚀液浸润膜组100的刻蚀点，使膜组100的刻蚀点处形成浸润槽100a，这样降低了需要刻蚀的膜组100厚度，配合后续图形化的光刻胶层厚度也可以随之降低，大大降低过孔边缘处的光刻胶层变性的几率，降低了膜组100层间短路的风险，并能提高刻蚀精度，有助于提升缩小孔径的能力。另外，刻蚀液仅对与过孔对应的刻蚀点处进行浸润腐蚀，其余大部分膜组100未被浸润，不影响整体的电容等电学特性；
2、在膜组100表面形成球冠形状的浸润槽100a，在后续图形化形成的过孔开口出形成了缓坡，为光刻胶层的涂覆构成了有利形貌，降低了光刻胶层残留的可能性；
3、刻蚀液采用氢氟酸，微量喷涂，由于氢氟酸量少，不具备洗脱能力，在膜组100的表面形成点状腐蚀，并且经过氢氟酸腐蚀过的这部分膜质疏松，在后续图形化中，相对于未经氢氟酸腐蚀的膜组100部分，更易于去刻蚀；
4、采用两次干刻，分别对第一膜层120刻蚀得到第一过孔120a、对第二膜层110刻蚀得到第二过孔110a，减少了每次干刻的量，即降低了配合每次干刻所需的光刻胶层的厚度，可以有效降低过孔边缘处的光刻胶层变性的几率。而且每次干刻结束都会经历一次剥离，及时去除残留的光刻胶层，也进一步降低过孔边缘处的光刻胶层变性的几率，以及提高刻蚀精度；
5、采用本实施例提供的方法制备得到的具有前述过孔结构的阵列基板，较现有技术中的加深小孔的布线方式，第一导体层300与后续其他导电层(如第二导体层400)的搭接将更容易。另一方面，过孔的作用是使后续的其他导电层和过孔下方的第一导体层300形成电连接。本方案的过孔形成台阶结构，使得坡度较缓，有利于其他导电层和过孔下方第一导体层300的连接，减小过孔侧壁发生断线的风险。
本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (12)

1.一种阵列基板的制备方法，其特征在于，包括：
利用刻蚀液浸润膜组的刻蚀点，所述膜组包括层叠设置的第二膜层和第一膜层，在所述第一膜层远离所述第二膜层的一侧形成浸润槽；
对所述浸润槽处剩余的所述膜组进行图形化，得到贯穿剩余的所述膜组的过孔；
其中，所述对所述浸润槽处剩余的所述膜组进行图形化，包括：
在所述第一膜层上设置第一光刻胶层，并使得所述第一光刻胶层在所述浸润槽内形成第一开口；所述第一开口的尺寸与待刻蚀的第一过孔在所述浸润槽底部的开口尺寸相对应；
以所述第一光刻胶层为掩膜，对所述第一膜层进行第一次干刻，得到贯穿所述第一膜层的所述第一过孔；
对剩余的所述第一光刻胶层进行剥离；
在所述第一膜层和所述第一过孔中暴露的第二膜层上设置第二光刻胶层，并使得所述第二光刻胶层在所述第一过孔内形成第二开口；所述第二开口的尺寸与待刻蚀的第二过孔在靠近所述第一膜层一侧的开口尺寸相对应；
以所述第二光刻胶层为掩膜，对所述第二膜层进行第二次干刻，得到贯穿所述第二膜层的所述第二过孔；
对剩余的所述第二光刻胶层进行剥离。
2.根据权利要求1所述的制备方法，其特征在于，所述利用刻蚀液浸润膜组的刻蚀点，包括：采用打印方法，将所述刻蚀液定点投放在所述刻蚀点。
3.根据权利要求1所述的制备方法，其特征在于，所述浸润槽为球冠形，所述浸润槽的开口尺寸大于所述图形化形成的所述过孔在所述浸润槽底部的开口尺寸。
4.根据权利要求1所述的制备方法，其特征在于，所述刻蚀液包括：氢氟酸，浓度不大于5％。
5.根据权利要求1-4中任一项所述的制备方法，其特征在于，所述对所述浸润槽处剩余的所述膜组进行图形化，包括：
在所述膜组上设置光刻胶层，并使得所述光刻胶层在所述浸润槽内形成开口；所述开口的尺寸与待刻蚀的所述过孔在所述浸润槽底部的开口尺寸相对应；
对所述膜组进行干刻，得到贯穿所述膜组的过孔；
对残留的所述光刻胶层进行剥离。
6.根据权利要求1所述的制备方法，其特征在于，所述第一过孔的轴线与所述第二过孔的轴线重合，和/或，所述第一过孔的最小孔径不小于所述第二过孔的最大孔径。
7.一种根据上述权利要求1-6中任一项所述的制备方法制备得到的阵列基板，其特征在于，包括：
膜组(100)；
所述膜组(100)的一侧具有所述浸润槽(100a)；
所述浸润槽(100a)处的剩余膜组中开设有过孔，所述过孔贯穿所述剩余膜组，所述过孔的一端开口位于所述浸润槽(100a)底部，另一端开口位于所述膜组(100)远离所述浸润槽(100a)的一侧。
8.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括位于所述膜组(100)远离所述浸润槽(100a)一侧的第一导体层(300)，和位于浸润槽一侧的第二导体层(400)，第一导体层(300)和第二导体层(400)通过所述过孔连接。
9.根据权利要求8所述的阵列基板，其特征在于，所述膜组(100)包括层叠设置的第二膜层(110)和第一膜层(120)；
所述过孔包括相互连通的第一过孔(120a)和第二过孔(110a)；
所述第一膜层(120)远离所述第二膜层(110)的一侧具有浸润槽(100a)，所述第一膜层(120)具有所述第一过孔(120a)，所述第一过孔(120a)由所述浸润槽(100a)底部向所述第二膜层(110)的方向贯穿所述第一膜层(120)；
所述第二膜层(110)具有所述第二过孔(110a)，所述第二过孔(110a)贯穿所述第二膜层(110)。
10.根据权利要求9所述的阵列基板，其特征在于，所述第一过孔(120a)和所述第二过孔(110a)同轴设置；
或，所述浸润槽(100a)的中心轴，与所述第一过孔(120a)和所述第二过孔(110a)同轴设置。
11.根据权利要求9或10所述的阵列基板，其特征在于，
所述浸润槽(100a)为球冠形，所述浸润槽(100a)的开口尺寸大于所述第一过孔(120a)在所述浸润槽(100a)底部的开口尺寸；和/或，所述第一过孔(120a)的最小孔径不小于所述第二过孔(110a)的最大孔径。
12.一种显示装置，其特征在于，包括：如上述权利要求7-11中任一项所述的阵列基板。
CN201911014118.9A 2019-10-23 2019-10-23 阵列基板的制备方法、阵列基板及显示装置 Active CN110634795B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911014118.9A CN110634795B (zh) 2019-10-23 2019-10-23 阵列基板的制备方法、阵列基板及显示装置
US17/028,988 US11631705B2 (en) 2019-10-23 2020-09-22 Method of manufacturing display substrate, display substrate and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911014118.9A CN110634795B (zh) 2019-10-23 2019-10-23 阵列基板的制备方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN110634795A CN110634795A (zh) 2019-12-31
CN110634795B true CN110634795B (zh) 2022-12-02

Family

ID=68977389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911014118.9A Active CN110634795B (zh) 2019-10-23 2019-10-23 阵列基板的制备方法、阵列基板及显示装置

Country Status (2)

Country Link
US (1) US11631705B2 (zh)
CN (1) CN110634795B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244035B (zh) * 2020-01-20 2023-02-07 合肥鑫晟光电科技有限公司 一种显示基板及其制备方法、显示装置
CN112086017B (zh) * 2020-09-30 2023-05-12 京东方科技集团股份有限公司 显示面板、显示装置及显示面板的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140514A (ja) * 1997-07-23 1999-02-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2010108921A (ja) * 2008-09-30 2010-05-13 Mitsubishi Chemicals Corp 有機薄膜パターニング用基板、有機電界発光素子およびその製造方法、並びに有機ｅｌ表示装置および有機ｅｌ照明
CN104882468A (zh) * 2015-06-09 2015-09-02 京东方科技集团股份有限公司 有机电致发光显示基板及其制作方法、显示装置
CN109901338A (zh) * 2019-04-25 2019-06-18 京东方科技集团股份有限公司 一种显示面板的制作方法和显示面板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW329040B (en) * 1995-03-02 1998-04-01 Taiwan Semiconductor Mfg Co Ltd The method for etching obliquity with un-notch
KR100367696B1 (ko) * 1995-06-30 2003-03-03 주식회사 하이닉스반도체 반도체소자의미세콘택홀형성방법
KR101191402B1 (ko) * 2005-07-25 2012-10-16 삼성디스플레이 주식회사 포토레지스트 스트리퍼 조성물, 이를 이용하는 배선 형성방법 및 박막 트랜지스터 기판의 제조 방법
KR100959452B1 (ko) * 2007-12-27 2010-05-25 주식회사 동부하이텍 반도체 소자의 제조 방법
EP2245655A4 (en) * 2008-02-01 2012-11-21 Newsouth Innovations Pty Ltd METHOD FOR STRUCTURED HEATING OF CHOSEN MATERIAL
CN102148259B (zh) 2010-10-12 2014-04-16 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和液晶显示器
CN103996653B (zh) * 2014-05-09 2017-01-04 上海大学 Tft深接触孔制造方法
CN104952887A (zh) * 2015-06-26 2015-09-30 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN105742293A (zh) * 2016-03-01 2016-07-06 京东方科技集团股份有限公司 一种阵列基板及其制作方法
CN106531768A (zh) * 2016-12-07 2017-03-22 厦门天马微电子有限公司 一种有机电致发光显示面板及其制备方法
CN106711156B (zh) * 2017-01-22 2020-06-12 京东方科技集团股份有限公司 一种阵列基板、显示面板及阵列基板制备方法
CN107507807B (zh) * 2017-08-25 2020-01-07 京东方科技集团股份有限公司 基板及其制备方法、显示面板
CN108231553B (zh) * 2017-12-28 2020-08-28 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制作方法及阵列基板的制作方法
CN109659312B (zh) * 2018-10-15 2021-02-26 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN110349978A (zh) 2019-07-25 2019-10-18 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140514A (ja) * 1997-07-23 1999-02-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2010108921A (ja) * 2008-09-30 2010-05-13 Mitsubishi Chemicals Corp 有機薄膜パターニング用基板、有機電界発光素子およびその製造方法、並びに有機ｅｌ表示装置および有機ｅｌ照明
CN104882468A (zh) * 2015-06-09 2015-09-02 京东方科技集团股份有限公司 有机电致发光显示基板及其制作方法、显示装置
CN109901338A (zh) * 2019-04-25 2019-06-18 京东方科技集团股份有限公司 一种显示面板的制作方法和显示面板

Also Published As

Publication number Publication date
US11631705B2 (en) 2023-04-18
CN110634795A (zh) 2019-12-31
US20210126023A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
CN106601133B (zh) 一种柔性显示面板、其制作方法及显示装置
JP4999799B2 (ja) 半導体装置の作製方法
CN110634795B (zh) 阵列基板的制备方法、阵列基板及显示装置
US7410879B1 (en) System and method for providing a dual via architecture for thin film resistors
KR101423670B1 (ko) 금속 배선 제조 방법 및 금속 배선을 구비하는 표시 패널의제조 방법
US6815720B2 (en) Substrate having buried structure, display device including the substrate, method of making the substrate and method for fabricating the display device
JP5149603B2 (ja) 半導体装置の製造方法および半導体装置
US20220310740A1 (en) Oled display panel and manufacturing method thereof
KR20060076745A (ko) 에칭방법 및 이것을 사용한 컨택트홀의 형성방법
CN113284921B (zh) 阵列基板及显示装置
JP2007062358A (ja) 印刷板、印刷板を製造する方法及び印刷板を利用した平板表示装置の製造方法
CN109003944B (zh) 一种基板的制作方法及基板、显示装置
US10141224B2 (en) Manufacturing method of interconnection structure
US20060211269A1 (en) Semiconductor device and its fabrication method
CN112002636A (zh) 阵列基板、其制备方法以及显示面板
JP2009260166A (ja) 薄膜素子およびその製造方法
CN113745444A (zh) 一种阳极层表面平坦化处理方法、oled器件及显示装置
JP2008252001A (ja) 薄膜コンデンサの製造方法
US6949428B2 (en) Method for fabricating capacitor of semiconductor device
CN110085625B (zh) 顶发射型显示器件及其制作方法
KR100885483B1 (ko) 캐패시터 및 그의 제조 방법
CN107078027B (zh) 将用于电子装置的层堆叠图案化
JP4400408B2 (ja) 貫通電極の形成方法
CN113192847A (zh) 阵列基板及其制备方法、显示面板
JP2002043530A (ja) 導体パターンの形成方法および薄膜キャパシタ素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant