JPH04326330A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JPH04326330A JPH04326330A JP3097645A JP9764591A JPH04326330A JP H04326330 A JPH04326330 A JP H04326330A JP 3097645 A JP3097645 A JP 3097645A JP 9764591 A JP9764591 A JP 9764591A JP H04326330 A JPH04326330 A JP H04326330A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- liquid crystal
- substrate
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000011159 matrix material Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 abstract description 20
- 230000000694 effects Effects 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 59
- 229910021417 amorphous silicon Inorganic materials 0.000 description 31
- 239000004065 semiconductor Substances 0.000 description 21
- 239000011521 glass Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 2
- AZBAQHIVVLQMFX-UHFFFAOYSA-N 4-(2,4-dimethylphenyl)-5-methyl-1,3-thiazol-2-amine Chemical compound S1C(N)=NC(C=2C(=CC(C)=CC=2)C)=C1C AZBAQHIVVLQMFX-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、表示用絵素電極にスイ
ッチング素子を介して駆動信号を印加することにより表
示を実行する液晶表示装置及びその液晶表示装置の製造
方法に関するものである。
ッチング素子を介して駆動信号を印加することにより表
示を実行する液晶表示装置及びその液晶表示装置の製造
方法に関するものである。
【０００２】
【従来の技術】従来より、液晶表示装置においては、マ
トリクス状に配列された表示絵素を選択使用することに
より画面上に表示パターンを形成している。表示絵素の
選択方法としては、個々独立させた絵素電極のそれぞれ
に対しスイッチング素子を連結して表示駆動するアクテ
ィブマトリクス駆動方式が知られている。この方式は高
コントラストの表示が可能であり、テレビジョンなどに
実用化されている。
トリクス状に配列された表示絵素を選択使用することに
より画面上に表示パターンを形成している。表示絵素の
選択方法としては、個々独立させた絵素電極のそれぞれ
に対しスイッチング素子を連結して表示駆動するアクテ
ィブマトリクス駆動方式が知られている。この方式は高
コントラストの表示が可能であり、テレビジョンなどに
実用化されている。
【０００３】一方、絵素電極を選択駆動するスイッチン
グ素子としては、ＴＦＴ（薄膜トランジスタ）素子、Ｍ
ＩＭ（金属−絶縁膜−金属）素子、ＭＯＳトランジスタ
、ダイオード、バリスタ等が一般に用いられており、こ
のようなスイッチング素子を介して絵素電極に対向する
液晶部分の光学的変調を行う。この変調により、画面上
に表示パターンが視認可能に表示される。
グ素子としては、ＴＦＴ（薄膜トランジスタ）素子、Ｍ
ＩＭ（金属−絶縁膜−金属）素子、ＭＯＳトランジスタ
、ダイオード、バリスタ等が一般に用いられており、こ
のようなスイッチング素子を介して絵素電極に対向する
液晶部分の光学的変調を行う。この変調により、画面上
に表示パターンが視認可能に表示される。
【０００４】図３にスイッチング素子としてａ−Ｓｉ形
（アモルファスシリコン形）ＴＦＴを用いた従来のアク
ティブマトリクス基板の平面図を示す。また、図４に図
３に示すアクティブマトリクス基板のｂ〜ｂ’断面にお
ける断面図を示す。このアクティブマトリクス基板は、
その上に対向基板を配設すると共に、間に液晶層を介装
することにより液晶表示装置を構成するように使用され
、ベースとなるガラス基板２１の上にＴａ等からなるゲ
ート電極２２ａおよび付加容量電極３０が形成されてい
る。このゲート電極２２ａは、図３に示すゲート電極配
線２２の一部を構成する。また、付加容量電極３０は幅
を変化させてゲート電極配線２２と平行に形成している
。
（アモルファスシリコン形）ＴＦＴを用いた従来のアク
ティブマトリクス基板の平面図を示す。また、図４に図
３に示すアクティブマトリクス基板のｂ〜ｂ’断面にお
ける断面図を示す。このアクティブマトリクス基板は、
その上に対向基板を配設すると共に、間に液晶層を介装
することにより液晶表示装置を構成するように使用され
、ベースとなるガラス基板２１の上にＴａ等からなるゲ
ート電極２２ａおよび付加容量電極３０が形成されてい
る。このゲート電極２２ａは、図３に示すゲート電極配
線２２の一部を構成する。また、付加容量電極３０は幅
を変化させてゲート電極配線２２と平行に形成している
。
【０００５】上記ゲート電極配線２２、付加容量電極３
０を有するガラス基板２１の上には、ＳｉＮｘ等からな
るゲート絶縁膜２３が広い面積にわたり形成されている
。このゲート絶縁膜２３の上であって、前記ゲート電極
２２ａの上方にはノンドープａ−Ｓｉ半導体層２４が形
成され、更にノンドープａ−Ｓｉ半導体層２４より上に
２つに分断されてリンドープａ−Ｓｉ半導体層２５、２
５が形成され、各リンドープａ−Ｓｉ半導体層２５、２
５の上側にはＴｉ等からなるソース電極２６ａ及びドレ
イン電極２７がそれぞれ形成されている。このソース電
極２６ａは、図３に示すソース電極配線２６の一部を構
成する。
０を有するガラス基板２１の上には、ＳｉＮｘ等からな
るゲート絶縁膜２３が広い面積にわたり形成されている
。このゲート絶縁膜２３の上であって、前記ゲート電極
２２ａの上方にはノンドープａ−Ｓｉ半導体層２４が形
成され、更にノンドープａ−Ｓｉ半導体層２４より上に
２つに分断されてリンドープａ−Ｓｉ半導体層２５、２
５が形成され、各リンドープａ−Ｓｉ半導体層２５、２
５の上側にはＴｉ等からなるソース電極２６ａ及びドレ
イン電極２７がそれぞれ形成されている。このソース電
極２６ａは、図３に示すソース電極配線２６の一部を構
成する。
【０００６】上述したゲート電極２２ａ、付加容量電極
３０、ゲート絶縁膜２３、ノンドープａ−Ｓｉ半導体層
２４、リンドープａ−Ｓｉ半導体層２５、ソース電極２
６ａ及びドレイン電極２７によってａ−Ｓｉ形ＴＦＴ３
１が構成されている。
３０、ゲート絶縁膜２３、ノンドープａ−Ｓｉ半導体層
２４、リンドープａ−Ｓｉ半導体層２５、ソース電極２
６ａ及びドレイン電極２７によってａ−Ｓｉ形ＴＦＴ３
１が構成されている。
【０００７】上記ソース電極２６ａ及びドレイン電極２
７が形成されたゲート絶縁膜２３の上には、ＳｉＮｘ等
からなる保護絶縁膜２８が形成され、この保護絶縁膜２
８のドレイン電極２７の上部分に絵素電極２９と電気的
に接続するためのコンタクトホール３２が形成されてい
る。このコンタクトホール３２に一部を充填した状態で
、前記保護絶縁膜２８の上にＩＴＯからなる絵素電極２
９がパターニングして形成されている。絵素電極２９は
、前記コンタクトホール３２を介してドレイン電極２７
に電気的に接続される。この絵素電極２９とａ−Ｓｉ形
ＴＦＴ３１の対は、ガラス基板２１上にマトリックス状
に形成されている。
７が形成されたゲート絶縁膜２３の上には、ＳｉＮｘ等
からなる保護絶縁膜２８が形成され、この保護絶縁膜２
８のドレイン電極２７の上部分に絵素電極２９と電気的
に接続するためのコンタクトホール３２が形成されてい
る。このコンタクトホール３２に一部を充填した状態で
、前記保護絶縁膜２８の上にＩＴＯからなる絵素電極２
９がパターニングして形成されている。絵素電極２９は
、前記コンタクトホール３２を介してドレイン電極２７
に電気的に接続される。この絵素電極２９とａ−Ｓｉ形
ＴＦＴ３１の対は、ガラス基板２１上にマトリックス状
に形成されている。
【０００８】ところで、前記保護絶縁膜２８は、ＴＦＴ
３１の保護のためにその上に形成しているが、絵素電極
２９の部分では下側に位置している。このように絵素電
極２９の下側に形成するのは、上側に存在する場合には
対向電極との間に印加される電圧信号が保護絶縁膜２８
によって液晶に印加されにくくなるので、それを防止す
るためである。このため、上記コンタクトホール３２を
介することにより、保護絶縁膜２８の上に絵素電極２９
を形成させている。また、付加容量電極３０は、画像品
位を向上させるべく、スイッチング素子であるＴＦＴ３
１から送られた電圧信号を蓄積しておく為に形成してい
る。
３１の保護のためにその上に形成しているが、絵素電極
２９の部分では下側に位置している。このように絵素電
極２９の下側に形成するのは、上側に存在する場合には
対向電極との間に印加される電圧信号が保護絶縁膜２８
によって液晶に印加されにくくなるので、それを防止す
るためである。このため、上記コンタクトホール３２を
介することにより、保護絶縁膜２８の上に絵素電極２９
を形成させている。また、付加容量電極３０は、画像品
位を向上させるべく、スイッチング素子であるＴＦＴ３
１から送られた電圧信号を蓄積しておく為に形成してい
る。
【０００９】なお、このような構造は、上述したＴＦＴ
に限らず他のスイッチング素子においても同様に用いら
れている。
に限らず他のスイッチング素子においても同様に用いら
れている。
【００１０】
【発明が解決しようとする課題】しかしながら、従来装
置の場合には、付加容量電極３０と絵素電極２９との間
にゲート絶縁膜２３と保護絶縁膜２８の２層が介在し、
付加容量電極３０と絵素電極２９との離隔距離が長くな
るため、容量の確保が困難となって付加容量電極３０を
設けた効果が十分得られないという問題があった。
置の場合には、付加容量電極３０と絵素電極２９との間
にゲート絶縁膜２３と保護絶縁膜２８の２層が介在し、
付加容量電極３０と絵素電極２９との離隔距離が長くな
るため、容量の確保が困難となって付加容量電極３０を
設けた効果が十分得られないという問題があった。
【００１１】本発明はこのような従来技術の問題点を解
決するものであり、付加容量電極において確保できる容
量を大きくすることが可能な液晶表示装置及びその製造
方法を提供することを目的とする。
決するものであり、付加容量電極において確保できる容
量を大きくすることが可能な液晶表示装置及びその製造
方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の液晶表示装置は
、対向基板に対して間に液晶層を介装して対向配設した
アクティブマトリクス基板が、外側から内側へ向けて絶
縁性基板、第１絶縁膜及び第２絶縁膜をこの順に有し、
該第２絶縁膜の対向基板側表面に表示を実行する絵素電
極がマトリクス状に形成された液晶表示装置において、
該第１絶縁膜と該第２絶縁膜との間に、付加容量電極が
形成されており、そのことにより上記目的が達成される
。
、対向基板に対して間に液晶層を介装して対向配設した
アクティブマトリクス基板が、外側から内側へ向けて絶
縁性基板、第１絶縁膜及び第２絶縁膜をこの順に有し、
該第２絶縁膜の対向基板側表面に表示を実行する絵素電
極がマトリクス状に形成された液晶表示装置において、
該第１絶縁膜と該第２絶縁膜との間に、付加容量電極が
形成されており、そのことにより上記目的が達成される
。
【００１３】本発明の液晶表示装置の製造方法は、対向
基板に対して間に液晶層を介装して対向配設したアクテ
ィブマトリクス基板が、外側から内側へ向けて絶縁性基
板、第１絶縁膜及び第２絶縁膜をこの順に有し、該第２
絶縁膜の対向基板側表面に表示を実行する絵素電極がマ
トリクス状に形成されており、該第１絶縁膜と第２絶縁
膜との間に付加容量電極が形成された液晶表示装置の製
造方法であって、該絶縁性基板の上に第１絶縁膜を形成
する工程と、該第１絶縁膜の上に付加容量電極を形成す
る工程と、付加容量電極の形成された第１絶縁膜の上に
第２絶縁膜を形成する工程と、を含んでおり、そのこと
により上記目的が達成される。
基板に対して間に液晶層を介装して対向配設したアクテ
ィブマトリクス基板が、外側から内側へ向けて絶縁性基
板、第１絶縁膜及び第２絶縁膜をこの順に有し、該第２
絶縁膜の対向基板側表面に表示を実行する絵素電極がマ
トリクス状に形成されており、該第１絶縁膜と第２絶縁
膜との間に付加容量電極が形成された液晶表示装置の製
造方法であって、該絶縁性基板の上に第１絶縁膜を形成
する工程と、該第１絶縁膜の上に付加容量電極を形成す
る工程と、付加容量電極の形成された第１絶縁膜の上に
第２絶縁膜を形成する工程と、を含んでおり、そのこと
により上記目的が達成される。
【００１４】
【作用】本発明にあっては、上記構成を有することによ
り、第２絶縁膜上に形成された絵素電極と付加容量電極
との間には保護絶縁膜のみが介在するので、容量を大き
くすることができる。
り、第２絶縁膜上に形成された絵素電極と付加容量電極
との間には保護絶縁膜のみが介在するので、容量を大き
くすることができる。
【００１５】
【実施例】本発明の実施例について以下に説明する。
【００１６】図１は、本発明をスイッチング素子として
ａ−Ｓｉ形ＴＦＴを用いたアクティブマトリクス液晶表
示装置に適用した一実施例を示す断面図（図２のａ−ａ
’部分の断面図）であり、図２はアクティブマトリクス
基板１５を示す平面図である。この液晶表示装置は、間
を隔てて対向配設したアクティブマトリクス基板１５及
び対向基板１９と、両基板１５、１９間に設けた液晶層
２０とを備える。
ａ−Ｓｉ形ＴＦＴを用いたアクティブマトリクス液晶表
示装置に適用した一実施例を示す断面図（図２のａ−ａ
’部分の断面図）であり、図２はアクティブマトリクス
基板１５を示す平面図である。この液晶表示装置は、間
を隔てて対向配設したアクティブマトリクス基板１５及
び対向基板１９と、両基板１５、１９間に設けた液晶層
２０とを備える。
【００１７】アクティブマトリクス基板１５は絶縁性基
板１上に形成されており、絶縁性基板１の上にはゲート
電極２ａが形成されている。このゲート電極２ａは、図
２に示すゲート電極配線２の途中部分である。
板１上に形成されており、絶縁性基板１の上にはゲート
電極２ａが形成されている。このゲート電極２ａは、図
２に示すゲート電極配線２の途中部分である。
【００１８】上記ゲート電極配線２を有する絶縁性基板
１の上には、第１絶縁膜としてのゲート絶縁膜３が広い
面積にわたり形成されている。このゲート絶縁膜３の上
には、前記ゲート電極２ａの上方部分にノンドープａ−
Ｓｉ半導体層４が形成され、このノンドープａ−Ｓｉ半
導体層４とは離隔して付加容量電極１０が形成されてい
る。この付加容量電極１０は、図２に示すように縦方向
に接続片１０ａを介して連結して形成されている。
１の上には、第１絶縁膜としてのゲート絶縁膜３が広い
面積にわたり形成されている。このゲート絶縁膜３の上
には、前記ゲート電極２ａの上方部分にノンドープａ−
Ｓｉ半導体層４が形成され、このノンドープａ−Ｓｉ半
導体層４とは離隔して付加容量電極１０が形成されてい
る。この付加容量電極１０は、図２に示すように縦方向
に接続片１０ａを介して連結して形成されている。
【００１９】上記ノンドープａ−Ｓｉ半導体層４の上に
は、２つに分断されてリンドープａ−Ｓｉ半導体層５、
５が形成され、各リンドープａ−Ｓｉ半導体層５、５の
上側にはソース電極６ａ及びドレイン電極７がそれぞれ
形成されている。このソース電極６ａは、図２に示すソ
ース電極配線６の一部を構成する。また、上述したゲー
ト電極２ａ、付加容量電極１０、ゲート絶縁膜３、ノン
ドープａ−Ｓｉ半導体層４、リンドープａ−Ｓｉ半導体
層５、ソース電極６ａ及びドレイン電極７によってａ−
Ｓｉ形ＴＦＴ１１が構成される。
は、２つに分断されてリンドープａ−Ｓｉ半導体層５、
５が形成され、各リンドープａ−Ｓｉ半導体層５、５の
上側にはソース電極６ａ及びドレイン電極７がそれぞれ
形成されている。このソース電極６ａは、図２に示すソ
ース電極配線６の一部を構成する。また、上述したゲー
ト電極２ａ、付加容量電極１０、ゲート絶縁膜３、ノン
ドープａ−Ｓｉ半導体層４、リンドープａ−Ｓｉ半導体
層５、ソース電極６ａ及びドレイン電極７によってａ−
Ｓｉ形ＴＦＴ１１が構成される。
【００２０】上記ソース電極６ａ及びドレイン電極７が
形成されたゲート絶縁膜３の上には、第２絶縁膜として
の保護絶縁膜８が形成され、この保護絶縁膜８のドレイ
ン電極７の上部分にコンタクトホール１２が形成されて
いる。このコンタクトホール１２に一部を充填した状態
で、前記保護絶縁膜８の上にＩＴＯからなる絵素電極９
がパターニングして形成されている。絵素電極９は、前
記コンタクトホール１２を介してドレイン電極７に電気
的に接続される。この絵素電極９とａ−Ｓｉ形ＴＦＴ１
１の対は、絶縁性基板１上にマトリックス状に形成され
る。更に、絵素電極９が形成された保護絶縁膜８の上に
は図示しない配向膜が形成される。
形成されたゲート絶縁膜３の上には、第２絶縁膜として
の保護絶縁膜８が形成され、この保護絶縁膜８のドレイ
ン電極７の上部分にコンタクトホール１２が形成されて
いる。このコンタクトホール１２に一部を充填した状態
で、前記保護絶縁膜８の上にＩＴＯからなる絵素電極９
がパターニングして形成されている。絵素電極９は、前
記コンタクトホール１２を介してドレイン電極７に電気
的に接続される。この絵素電極９とａ−Ｓｉ形ＴＦＴ１
１の対は、絶縁性基板１上にマトリックス状に形成され
る。更に、絵素電極９が形成された保護絶縁膜８の上に
は図示しない配向膜が形成される。
【００２１】一方、上側の対向基板１９は、前記絶縁性
基板１と対向配設したガラス等からなる透明基板１６と
、その下面側にこの順に形成した対向電極１７、配向膜
１８とを備える。
基板１と対向配設したガラス等からなる透明基板１６と
、その下面側にこの順に形成した対向電極１７、配向膜
１８とを備える。
【００２２】次に、上述したアクティブマトリクス基板
１５の詳細な構成を製造工程順に説明する。
１５の詳細な構成を製造工程順に説明する。
【００２３】まず、ガラス又は石英等からなる絶縁性基
板１上にＴａなどの金属膜をスパッタリング法を用いて
３０００オングストローム積層し、所定の形状にパター
ニングしてゲート電極配線２を形成する。
板１上にＴａなどの金属膜をスパッタリング法を用いて
３０００オングストローム積層し、所定の形状にパター
ニングしてゲート電極配線２を形成する。
【００２４】このゲート電極配線２が形成された絶縁性
基板１の表面上に、例えばプラズマＣＶＤ法を用いてＳ
ｉＮｘからなるゲート絶縁膜３、ノンドープａ−Ｓｉ半
導体層４を、膜厚としてそれぞれ３０００オングストロ
ーム、５００オングストロームずつ順次形成し、続いて
ノンドープａ−Ｓｉ半導体層４およびゲート絶縁膜３を
順次所定の形状にパターニングする。
基板１の表面上に、例えばプラズマＣＶＤ法を用いてＳ
ｉＮｘからなるゲート絶縁膜３、ノンドープａ−Ｓｉ半
導体層４を、膜厚としてそれぞれ３０００オングストロ
ーム、５００オングストロームずつ順次形成し、続いて
ノンドープａ−Ｓｉ半導体層４およびゲート絶縁膜３を
順次所定の形状にパターニングする。
【００２５】次に、このノンドープａ−Ｓｉ半導体層４
の表面上にリンドープａ−Ｓｉ半導体層５を、例えば同
じくプラズマＣＶＤ法を用いて５００オングストローム
形成させ、所定の形状にパターニングする。続いて、上
述のようにして形成されたａ−Ｓｉ半導体層５の表面上
に、例えばスパッタリング法を用いてＴｉなどの金属膜
を２０００オングストローム推積し、所定の形状にパタ
ーニングしてソース電極６およびドレイン電極７を形成
する。以上によって絶縁性基板１の上にａ−Ｓｉ形ＴＦ
Ｔ１１が作製される。
の表面上にリンドープａ−Ｓｉ半導体層５を、例えば同
じくプラズマＣＶＤ法を用いて５００オングストローム
形成させ、所定の形状にパターニングする。続いて、上
述のようにして形成されたａ−Ｓｉ半導体層５の表面上
に、例えばスパッタリング法を用いてＴｉなどの金属膜
を２０００オングストローム推積し、所定の形状にパタ
ーニングしてソース電極６およびドレイン電極７を形成
する。以上によって絶縁性基板１の上にａ−Ｓｉ形ＴＦ
Ｔ１１が作製される。
【００２６】次に、ａ−Ｓｉ形ＴＦＴ１１の形成された
ゲート絶縁膜３上に、付加容量電極１０となる透明導電
膜のＩＴＯを例えばスパッタリング法を用いて１０００
オングストローム積層させ、所定の形状にパターニング
する。
ゲート絶縁膜３上に、付加容量電極１０となる透明導電
膜のＩＴＯを例えばスパッタリング法を用いて１０００
オングストローム積層させ、所定の形状にパターニング
する。
【００２７】次に、ａ−Ｓｉ形ＴＦＴ１１、付加容量電
極１０が形成された絶縁性基板１の表面上に、保護絶縁
膜８となるＳｉＮｘをプラズマＣＶＤ法を用いて５００
０オングストローム成膜する。形成された保護絶縁膜８
のドレイン電極７の上部分に、ドレイン電極７と絵素電
極９とを接続するためのコンタクトホール１２を所定の
形状にパターニングする。
極１０が形成された絶縁性基板１の表面上に、保護絶縁
膜８となるＳｉＮｘをプラズマＣＶＤ法を用いて５００
０オングストローム成膜する。形成された保護絶縁膜８
のドレイン電極７の上部分に、ドレイン電極７と絵素電
極９とを接続するためのコンタクトホール１２を所定の
形状にパターニングする。
【００２８】そして、保護絶縁膜８上にＩＴＯからなる
絵素電極９を、例えばスパッタリング法を用いて１００
０オングストローム形成し、所定の形状にパターンニン
グする。このとき前記絵素電極９とドレイン電極７とを
コンタクトホール１２を介して接続させる。この絵素電
極９とａ−Ｓｉ形ＴＦＴ１１とは、対となして絶縁性基
板１上にマトリックス状に形成する。更に、絵素電極９
が形成された保護絶縁膜８の上に、図示しない配向膜を
形成する。これにより本発明の液晶表示装置を構成する
アクティブマトリクス基板１５が作製される。
絵素電極９を、例えばスパッタリング法を用いて１００
０オングストローム形成し、所定の形状にパターンニン
グする。このとき前記絵素電極９とドレイン電極７とを
コンタクトホール１２を介して接続させる。この絵素電
極９とａ−Ｓｉ形ＴＦＴ１１とは、対となして絶縁性基
板１上にマトリックス状に形成する。更に、絵素電極９
が形成された保護絶縁膜８の上に、図示しない配向膜を
形成する。これにより本発明の液晶表示装置を構成する
アクティブマトリクス基板１５が作製される。
【００２９】したがって、このような構造のアクティブ
マトリクス基板１５を有する液晶表示装置においては、
保護絶縁膜８上に絵素電極９が形成されているので、対
向電極１７との間に印加される電圧信号を液晶層２０に
印加させ易くできる。また、付加容量電極１０と絵素電
極９間には保護絶縁膜８のみが介在し、両電極１０、９
の間の離隔距離を短くするので容量を大きくすることが
でき、付加容量電極１０を設けた効果を十分に得ること
が可能となり、画像品位の向上および高精細化を図るこ
とができる。
マトリクス基板１５を有する液晶表示装置においては、
保護絶縁膜８上に絵素電極９が形成されているので、対
向電極１７との間に印加される電圧信号を液晶層２０に
印加させ易くできる。また、付加容量電極１０と絵素電
極９間には保護絶縁膜８のみが介在し、両電極１０、９
の間の離隔距離を短くするので容量を大きくすることが
でき、付加容量電極１０を設けた効果を十分に得ること
が可能となり、画像品位の向上および高精細化を図るこ
とができる。
【００３０】なお、上記実施例ではスイッチング素子と
してａ−Ｓｉ形ＴＦＴを用いた場合について説明してい
るが、本発明はこれに限らず、他の構成のスイッチング
素子を用いる場合にも同様に適用できることは勿論であ
る。
してａ−Ｓｉ形ＴＦＴを用いた場合について説明してい
るが、本発明はこれに限らず、他の構成のスイッチング
素子を用いる場合にも同様に適用できることは勿論であ
る。
【００３１】また、上記実施例では透過型液晶表示装置
について説明しているが、本発明は反射型液晶表示装置
に於いても同様にして適用でき、同様な効果を得ること
が出来るのは明らかである。
について説明しているが、本発明は反射型液晶表示装置
に於いても同様にして適用でき、同様な効果を得ること
が出来るのは明らかである。
【００３２】
【発明の効果】以上説明したように本発明においては、
保護絶縁膜上に形成された絵素電極と付加容量電極との
間には保護絶縁膜のみが介在するので、容量を十分に確
保することができ、付加容量電極を設けた効果を十分に
得ることが可能となり、これにより画像品位の向上およ
び高精細化を図ることができる。
保護絶縁膜上に形成された絵素電極と付加容量電極との
間には保護絶縁膜のみが介在するので、容量を十分に確
保することができ、付加容量電極を設けた効果を十分に
得ることが可能となり、これにより画像品位の向上およ
び高精細化を図ることができる。
【図１】本発明をスイッチング素子としてａ−Ｓｉ形Ｔ
ＦＴを用いたアクティブマトリクス液晶表示装置に適用
した一実施例を示す断面図（図２のａ−ａ’線による断
面図）である。
ＦＴを用いたアクティブマトリクス液晶表示装置に適用
した一実施例を示す断面図（図２のａ−ａ’線による断
面図）である。
【図２】図１の液晶表示装置を構成しているアクティブ
マトリクス基板を示す平面図である。
マトリクス基板を示す平面図である。
【図３】従来の液晶表示装置のアクティブマトリクス基
板を示す平面図である。
板を示す平面図である。
【図４】図３に示すアクティブマトリクス基板のｂ−ｂ
’線による断面図である。
’線による断面図である。
１ 絶縁性基板
２ ゲート電極配線
２ａ ゲート電極
３ ゲート絶縁膜（第１絶縁膜）４ ノン
ドープａ−Ｓｉ半導体層５ リンドープａ−Ｓｉ
半導体層６ ソース電極配線 ６ａ ソース電極 ７ ドレイン電極 ８ 保護絶縁膜（第２絶縁膜） ９ 絵素電極 １０ 付加容量電極 １１ ａ−Ｓｉ形ＴＦＴ １２ ドレイン電極７に絵素電極９を接続するた
めのコンタクトホール
ドープａ−Ｓｉ半導体層５ リンドープａ−Ｓｉ
半導体層６ ソース電極配線 ６ａ ソース電極 ７ ドレイン電極 ８ 保護絶縁膜（第２絶縁膜） ９ 絵素電極 １０ 付加容量電極 １１ ａ−Ｓｉ形ＴＦＴ １２ ドレイン電極７に絵素電極９を接続するた
めのコンタクトホール
Claims (2)
- 【請求項１】対向基板に対して間に液晶層を介装して対
向配設したアクティブマトリクス基板が、外側から内側
へ向けて絶縁性基板、第１絶縁膜及び第２絶縁膜をこの
順に有し、該第２絶縁膜の対向基板側表面に表示を実行
する絵素電極がマトリクス状に形成された液晶表示装置
において、該第１絶縁膜と該第２絶縁膜との間に、付加
容量電極が形成された液晶表示装置。 - 【請求項２】対向基板に対して間に液晶層を介装して対
向配設したアクティブマトリクス基板が、外側から内側
へ向けて絶縁性基板、第１絶縁膜及び第２絶縁膜をこの
順に有し、該第２絶縁膜の対向基板側表面に表示を実行
する絵素電極がマトリクス状に形成されており、該第１
絶縁膜と第２絶縁膜との間に付加容量電極が形成された
液晶表示装置の製造方法であって、該絶縁性基板の上に
第１絶縁膜を形成する工程と、該第１絶縁膜の上に付加
容量電極を形成する工程と、付加容量電極の形成された
第１絶縁膜の上に第２絶縁膜を形成する工程と、を含む
液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3097645A JPH04326330A (ja) | 1991-04-26 | 1991-04-26 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3097645A JPH04326330A (ja) | 1991-04-26 | 1991-04-26 | 液晶表示装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04326330A true JPH04326330A (ja) | 1992-11-16 |
Family
ID=14197854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3097645A Withdrawn JPH04326330A (ja) | 1991-04-26 | 1991-04-26 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04326330A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07146491A (ja) * | 1993-11-24 | 1995-06-06 | Sony Corp | 表示素子基板用半導体装置 |
| US7372512B2 (en) | 2002-03-15 | 2008-05-13 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display and fabrication method thereof |
| USRE41363E1 (en) | 1995-11-21 | 2010-06-01 | Samsung Electronics Co., Ltd. | Thin film transistor substrate |
-
1991
- 1991-04-26 JP JP3097645A patent/JPH04326330A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07146491A (ja) * | 1993-11-24 | 1995-06-06 | Sony Corp | 表示素子基板用半導体装置 |
| USRE41363E1 (en) | 1995-11-21 | 2010-06-01 | Samsung Electronics Co., Ltd. | Thin film transistor substrate |
| US7372512B2 (en) | 2002-03-15 | 2008-05-13 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display and fabrication method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4483235B2 (ja) | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 | |
| US5771083A (en) | Active matrix substrate and liquid crystal display device | |
| KR100259909B1 (ko) | 박막트랜지스터 집적장치 및 그 제조방법 및 액정표시장치 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPS6045219A (ja) | アクテイブマトリクス型表示装置 | |
| JPH03288824A (ja) | アクティブマトリクス表示装置 | |
| JP2001013520A (ja) | アクティブマトリックス型液晶表示装置 | |
| US20070024770A1 (en) | Liquid crystal display device and method of fabricating the same | |
| JPH04326329A (ja) | 液晶表示装置およびその製造方法 | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| JP3586674B2 (ja) | 液晶表示装置 | |
| JPH05142570A (ja) | アクテイブマトリクス基板 | |
| JPH10213812A (ja) | アクティブマトリクス型液晶表示装置 | |
| US20040109120A1 (en) | In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same | |
| US6432734B1 (en) | Method of manufacturing a display unit of a flat display panel having a wide viewing angle | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JPH028821A (ja) | アクティブマトリックス基板 | |
| JPH04326330A (ja) | 液晶表示装置およびその製造方法 | |
| JPH0225A (ja) | 駆動装置 | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH06148616A (ja) | 液晶表示パネル | |
| JPS62296123A (ja) | アクテイブマトリツクス型液晶表示装置 | |
| JPH10253982A (ja) | 横電界方式アクティブマトリクス型液晶表示装置 | |
| JPH0862629A (ja) | 液晶表示装置 | |
| JPH1048660A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |