JPH1048660A

JPH1048660A - 液晶表示装置

Info

Publication number: JPH1048660A
Application number: JP20733496A
Authority: JP
Inventors: Mitsushi Ikeda; 光志池田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-08-06
Filing date: 1996-08-06
Publication date: 1998-02-20

Abstract

(57)【要約】【課題】コストの削減が可能であって、構成が容易で且
つ信頼性の高い機能を呈する液晶表示装置を提供するこ
とを目的とする。【解決手段】基板１０上に所定の間隔でマトリクス状に
ＴＦＴアレイ１４が形成されている。また、同一の基板
１０上であって、且つＴＦＴアレイ１４の間隙には、Ｔ
ＦＴアレイに対して画像信号を転送したり、液晶表示装
置全体を統括的に制御するＣＰＵ１６、メモリ１７等が
形成されている。このＴＦＴアレイ１４等が形成された
基板１０上には、層間絶縁膜２７が形成された後、画素
電極１５が形成される。画素電極１５とＴＦＴ１４のソ
ース電極とはコンタクトホールに充填された導電性部材
２８により導通されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電子回路の形成
に適する配線材料を利用したアクティブマトリクス型液
晶表示装置に関する。

【０００２】

【従来の技術】近年、非晶質シリコン（ａ−Ｓｉ）膜を
用いた薄膜トランジスタ（以下、ＴＦＴと称する）をス
イッチング素子として備えたアクティブマトリクス型液
晶表示装置（ＴＦＴ−ＬＣＤ）が注目されている。この
ＴＦＴ−ＬＣＤによれば、安価な非晶質基板に低温成膜
ができるａ−Ｓｉ膜を用いてＴＦＴアレイを形成するこ
とにより、大面積、高精細、高画質且つ安価なパネルデ
ィスプレイ（フラット型テレビジョン）を実現できる可
能性がある。

【０００３】ところで、このようなＴＦＴ−ＬＣＤ、特
に大面積ＴＦＴ−ＬＣＤをさらに低コスト化するため
に、コストの占める割合の大きいＴＦＴアレイ基板のコ
ストを削減することが重要となる。

【０００４】図９には、一般的なアクティブマトリクス
型液晶表示素子の等価回路が示されている。図９に示す
ように、ガラス基板１上にアドレス配線２（２ａ、２
ｂ）とデータ配線３（３ａ、３ｂ）とがマトリクス状に
配線され、その各交差位置にＴＦＴ４が配置される。Ｔ
ＦＴ４は、ゲート電極がアドレス配線２に、またドレイ
ン電極がデータ線３にそれぞれ接続され、ソース電極が
画素電極５を介して液晶セル６に接続されている。ＴＦ
Ｔ４のゲート電極は、アドレス配線２と一体的に形成さ
れている。

【０００５】

【発明が解決しようとする課題】上述したような従来の
ＴＦＴ−ＬＣＤにおいては、基板の略全面にわたってア
ドレス配線及びデータ配線をマトリクス状に形成し、ま
た、各配線の交差位置にＴＦＴを形成している。このた
め、基板の全面に配線に必要な導電性部材、絶縁性部
材、及びレジスト材等を成膜する必要があり、また製造
工程が煩雑となるため、画面サイズの拡大とともにコス
トが増大し、コストアップの問題を引き起こす。ＴＦＴ
−ＬＣＤ、特に大面積ＴＦＴ−ＬＣＤを低コスト化する
ためには、コストの占める割合の大きいＴＦＴアレイ基
板のコストを削減することが重要である。

【０００６】また、ＣＰＵをはじめとする各種機能素子
は、機能毎に別途用意されたボード等に組み込まれてい
るため、重量、容量と共に増加する問題もある。透過型
の液晶表示装置の場合、バックライトの利用効率を改善
するために、画素部の開口率を増大することが必要であ
る。

【０００７】また、ＴＦＴの光リークを抑えるために
は、ＴＦＴの周囲を広く遮光することが必要となる。そ
こで、ＴＦＴを他の機能素子と機能を共有したり、ＴＦ
Ｔ及び各配線の配置位置を工夫してＴＦＴアレイ基板の
コストを削減できるＴＦＴ配置とすることが効果的であ
る。この発明の目的は、コストの削減が可能であって、
構成が容易で且つ信頼性の高い機能を呈する液晶表示装
置を提供することにある。

【０００８】

【課題を解決するための手段】この発明は、上記問題点
に基づきなされたもので、第１の基板上にマトリクス状
に形成された複数の画素電極と、前記画素電極に対向配
置され、第２の基板上に形成された対向電極と、前記画
素電極と対向電極との間に配置された液晶層と、前記画
素電極の各々に電圧を印加してそれぞれ独立に駆動する
複数の駆動手段と、を有する液晶表示装置において、前
記複数の駆動手段は、それぞれ対応して駆動する前記画
素電極とは異なる位置に集積して設けられていることを
特徴とする液晶表示装置を提供するものである。

【０００９】この発明の液晶表示装置によれば、複数の
駆動手段は、画素電極とは異なる位置に集積して形成さ
れるため、製造コストの低減を図ることができる。ま
た、駆動手段を集積して形成することにより、配線不良
を防止でき、信頼性の高い液晶表示装置を提供すること
ができる。

【００１０】また、この発明によれば、マトリクス状に
形成された複数の画素電極と、前記画素電極に対向配置
された対向電極と、前記画素電極と対向電極との間に配
置された液晶層と、前記画素電極の各々に対応して設け
られ、前記画素電極に電圧を印加してそれぞれ独立に駆
動する複数の駆動手段と、前記複数の駆動手段の動作を
制御する制御手段と、を有する液晶表示装置において、
前記制御手段は、前記複数の駆動手段が形成されている
基板上であって、かつ前駆複数の駆動手段の間隙に形成
され、前記制御手段及び駆動手段の上に形成された絶縁
膜を介して前記複数の画素電極が形成されているととも
に、前記絶縁膜を貫通する電極配線により前記画素電極
及び駆動手段がそれぞれ電気的に接続されていることを
特徴とする液晶表示装置が提供される。

【００１１】この発明の液晶表示装置によれば、駆動手
段の動作を制御する制御手段は、駆動手段の間隙に形成
されている。したがって、駆動手段と制御手段とを同一
の工程で製造することが可能となり、製造コストを低減
することができる。また、駆動手段と制御手段とを近接
配置することにより、配線距離を短くすることができる
とともに、高機能化を実現できる。

【００１２】

【発明の実施の形態】以下、図面を参照してこの発明に
係る液晶表示装置の第１の実施の形態について詳細に説
明する。図１は、この発明の第１の実施の形態に係る液
晶表示装置の一例を概略的に示す断面図である。

【００１３】図１に示すように、この液晶表示装置は、
スイッチング素子として機能するトランジスタアレイ、
ＣＰＵ等の各種機能素子としてのＬＳＩ等が形成された
アレイ基板Ａ、及びこのアレイ基板Ａに対向して設けら
れる対向基板Ｂを有している。

【００１４】アレイ基板Ａは、以下のような手順によっ
て形成される。まず、シリコン（Ｓｉ）基板１０上に、
ゲート熱酸化膜１１を形成し、さらにこの酸化膜上に多
結晶質シリコン（ｐ−Ｓｉ）等のゲート電極１２を形成
する。そして、所定の形状にパターニングする。

【００１５】続いて、Ｓｉ基板１０にイオンインプラン
テーションによりｎ型イオンを注入することにより、不
純物領域としてのｎ型ウエル１３を形成する。このｎ型
ウエル１３は、ドレイン電極、またはソース電極として
機能する。

【００１６】このようにして、基板１０にＬＣＤ画素駆
動用のｎ−チャネルＭＯＳの画素トランジスタ、すなわ
ちＴＦＴ１４のアレイを等間隔に、且つ画面の画素領域
に対応して形成する。

【００１７】この時、同時に、図１及び図２に示すよう
に、ＴＦＴアレイ１４の隙間にメモリ１６、ＣＰＵ１
７、キャッシュメモリ１８等の各種ＬＳＩをＣＭＯＳト
ランジスタで形成する。

【００１８】続いて、ＴＦＴ１４、及び各種ＬＳＩ１６
乃至１８が形成された基板１０上に、層間絶縁膜１９を
低圧ガス化学蒸着（ＬＰＣＶＤ）で堆積させ、第１層を
形成する。

【００１９】続いて、この第１層の所定位置にコンタク
ト用のホールを形成し、アルミニウム（Ａｌ）等の導電
性部材を充填して、接続配線２０を形成する。なお、こ
の時、ＴＦＴ１４のゲート電極部１２に対しても、コン
タクトホールが形成され、図示しない導電性部材２０が
充填されている。

【００２０】続いて、層間絶縁膜１９上に、図示しない
走査線、及びその他の各種配線２１を形成し、コンタク
トホールに充填された導電性部材２０にコンタクトす
る。そして、各種配線２１上に層間絶縁膜２２を堆積さ
せて第２層を形成する。

【００２１】さらに、必要に応じて層間絶縁膜、配線部
等を有する第３層２３、第４層…を形成する。このよう
にして、ＣＰＵ、メモリ、キャッシュメモリなどのＬＳ
Ｉを形成する。この際、周辺の画素駆動回路、すなわち
ゲートパルス用のシフトレジスタ、信号線のシフトレジ
スタサンプルホールド回路をＬＳＩ回路と同時に形成す
ることがさらなるコスト削減に有効的である。

【００２２】続いて、第３層２３の上にＴＦＴ−ＬＣＤ
の信号線２５をアルミニウムまたはＩＴＯ等で形成す
る。この信号線２５は、ＴＦＴ１４のソース電極１３の
直上に形成された第１乃至第３層の層間絶縁膜を貫通し
たコンタクトホールに、タングステン（Ｗ）等の金属の
埋め込みＣＶＤやスパッタにより形成される導電性部材
を充填した接続配線２６により、ＴＦＴ１４のソース電
極１３にコンタクトされている。

【００２３】続いて、信号線を被覆するように層間絶縁
膜２７を形成する。続いて、ＴＦＴ１４のドレイン電極
１３の直上に形成された層間絶縁膜１９、２２、２３、
２７を貫通するコンタクトホールを形成し、導電性部材
を充填することにより、ドレイン電極１３にコンタクト
された接続配線２８を形成する。

【００２４】続いて、層間絶縁膜２７上にＩＴＯやアル
ミニウムなどの導電性部材を成膜し、マトリクス状にパ
ターニングすることにより、画素電極１５を形成する。
このようにして、画素電極１５は、接続配線２８にコン
タクトされ、この接続配線２８を介してＴＦＴ１４のド
レイン電極１３に接続される。

【００２５】また、この画素電極１５の上には、プラズ
マＣＶＤにより、チッ化シリコン（ＳｉＮ）膜によって
形成されるパシベーション膜２９を成膜してもよい。な
お、上述した製造プロセスにおいては、コンタクトホー
ルに導電性部材を充填して接続配線を形成した後、その
上に信号線、画素電極などを形成してコンタクトさせた
が、これらを同時に形成してもよい。すなわち、コンタ
クトホールを形成した後、流動性の高い導電性部材で信
号線、画素電極などを形成することでコンタクトホール
内にこの導電性部材が流れ込み、接続配線として一体に
形成することができる。従って、接続不良、及び配線不
良を防止できる。

【００２６】一方、対向基板Ｂは、以下に示すような手
順によって形成される。まず、ガラス基板などの透明な
絶縁性基板３０上に赤（Ｒ）、青（Ｂ）、緑（Ｇ）のカ
ラーフィルタ３１を形成する。このカラーフィルタ３１
は、１画素に付き、すなわち１画素電極に付き赤、青、
緑のいずれか１色が対応するように、画素電極１５に対
向配置される。

【００２７】このカラーフィルタ３１を覆うようにガラ
ス基板３０上にＩＴＯ等の透明な対向電極３２を形成す
る。さらに、この対向基板３２上に配向膜３３を形成す
る。

【００２８】このようにして形成された基板Ａ、及び基
板Ｂを所定の間隔をおいて貼り合わせる。このとき、基
板Ａの画素電極１５が形成された面と、基板Ｂの対向電
極３２が形成された面とが互いに向き合うように配置さ
れる。

【００２９】続いて、基板Ａと基板Ｂとの間に液晶材料
を封入することにより、液晶表示装置を形成する。上述
したように、第１の実施の形態に係る液晶表示装置は、
画素電極を駆動するＴＦＴが形成された基板におけるＴ
ＦＴの隙間にＣＰＵをはじめとする各種ＬＳＩを形成す
ることにより、容量及び重量の増大を防止することがで
きる。また、各種ＬＳＩは、ＴＦＴ等とともに同一の工
程で形成することができるため、コストを削減すること
ができる。

【００３０】次に、この発明の第２の実施の形態に係る
液晶表示装置について説明する。図３には、第２の実施
の形態に係る液晶表示装置の断面が概略的に示されてい
る。

【００３１】図３に示すように、まず、ガラスなどの絶
縁性基板４０上にモリブデン−タングステン（Ｍｏ−
Ｗ）、またはモリブデン−タンタル（Ｍｏ−Ｔａ）等の
金属３００ｎｍでゲート配線を形成する。続いて、プラ
ズマＣＶＤにより、酸化シリコン（ＳｉＯ２）３００ｎ
ｍ及びチッ化シリコン（ＳｉＮｘ）５０ｎｍの積層体、
または、酸化シリコン３５０ｎｍの単層体、またはチッ
化シリコン３５０ｎｍの単層体でゲート絶縁膜を形成す
る。続いて、この上に非晶質シリコン（ａ−Ｓｉ）を２
００乃至３００ｎｍ、好ましくは２００ｎｍ堆積し、さ
らにｎ＋ａ−Ｓｉを５０ｎｍ堆積してトランジスタに相
当する部分のａ−Ｓｉの島を形成する。続いて、モリブ
デン５０ｎｍ、アルミニウム３００ｎｍをそれぞれ積層
して、ソース電極、ドレイン電極、及び信号線を形成す
る。この電極をマスクにしてチャネル部のｎ＋ａ−Ｓｉ
をエッチング除去する。続いて、この上にチッ化シリコ
ン２００ｎｍのパシベーション膜を形成する。

【００３２】このようにして、絶縁性基板４０上にＴＦ
Ｔアレイ、信号線、ゲート線のアレイ層４１を形成す
る。この基板４０上に形成されたアレイ層４１のサイズ
は、画面サイズとは一致させずに画面よりも小さいこと
がアレイコストを削減するのに有効である。

【００３３】続いて、アレイ層４１の信号線、及びゲー
ト線は、図示しない外部の駆動回路、すなわちシフトレ
ジスタ、サンプルホールド回路等の駆動回路に接続され
る。続いて、上述したように形成されたアレイ層４１を
有するＴＦＴアレイ基板４０をガラス、または透明もし
くは不透明の樹脂などの基板４２に接着する。この基板
４２のサイズは、画面サイズに相当するものである。な
お、ＴＦＴアレイ基板４０を大型の基板サイズの型に入
れ、エポキシ等の溶融樹脂を封入して硬化させることに
より、基板４２を形成してもよい。

【００３４】続いて、基板４２に１乃至１０μｍ、好ま
しくは、５μｍ程度のレジストまたはポリイミド等の層
間絶縁膜４３を形成する。そして、ＴＦＴのソース電極
部分に相当する直上に積層された層間絶縁膜４３、及び
基板４２にコンタクトホールを形成する。

【００３５】続いて、画素電極とこの画素電極に対応す
るＴＦＴのソース電極とを電気的に接続するために、Ｉ
ＴＯ等の透明な導電性部材４４で配線を形成する。すな
わち、このコンタクトホール導電性部材４４を充填して
ＴＦＴのソース電極とコンタクトすると共に、層間絶縁
膜４３上に各コンタクトホールから対応する画素電極が
形成される位置までＩＴＯ等の導電性部材によって透明
な配線４４’を形成する。

【００３６】例えば、図４にその一例を示すように、基
板４０上に形成されたＴＦＴ４１から対応する画素電極
４６まで透明電極配線４４’により、電気的に導通する
ものである。

【００３７】このようにして、透明電極配線層４４Ａを
形成する。続いて、この透明電極配線層４４Ａの上にレ
ジストまたはポリイミド等の層間絶縁膜４５を１乃至１
０μｍ、好ましくは５μｍ積層する。

【００３８】続いて、この層間絶縁膜４５の画素に対応
する部分、すなわち、対応する画素電極の位置まで配線
された透明電極配線４４の直上に位置する部分にコンタ
クトホールを形成する。

【００３９】続いて、このコンタクトホールが形成され
た層間絶縁膜４５上にＩＴＯまたはその他の金属膜を成
膜し、パターニングにより画素電極４６を形成する。Ｉ
ＴＯまたはその他の金属膜を成膜する際には、コンタク
トホールにも同様にＩＴＯまたはその他の金属が充填さ
れるため、画素電極４６とその画素電極に対応する透明
電極配線４４’とがコンタクトホールに充填された導電
性部材により導通される。

【００４０】透過型の液晶表示装置を構成する場合に
は、ＩＴＯ等の透明電極が画素電極として使用される。
また、反射型の液晶表示装置を構成する場合には、アル
ミニウム（Ａｌ）等の金属材料が画素電極として使用さ
れる。

【００４１】続いて、この画素電極４６の上にポリイミ
ドを５０ｎｍ塗布し、ベークした後、ラビング処理し、
配向膜４７を形成する。一方、透明な絶縁性基板５０上
には、ＩＴＯにより透明な共通画素電極５１を形成し、
対向電極とする。

【００４２】続いて、対向電極５１上にポリイミドを５
０ｎｍ塗布し、ベークした後、ラビング処理し、配向膜
５２を形成する。続いて、画素電極４６が形成された基
板４２と、対向電極５１が形成された対向基板５０とが
互いに対向するように所定の間隔をおいて貼り合わせ
る。

【００４３】続いて、両基板間に液晶材料５３を封入し
て、液晶表示装置を形成する。なお、透明基板５０と対
向電極５１との間に赤、緑、青の各フィルタを配置する
ことにより、カラー表示装置とすることも可能である。

【００４４】上述したように、この第２の実施の形態に
係る液晶表示装置によれば、製造工程数の多いＴＦＴア
レイを集積して小面積化することができるため、コスト
の低下が図れる。

【００４５】この第２の実施の形態に係る液晶表示装置
は、図４に示すように、全ての画素電極をそれぞれ駆動
するためのＴＦＴアレイ４１を集積したチップ、すなわ
ち基板４０を画素電極４６が形成される基板４２の一部
に組み込むように構成したが、基板４２内に分離して複
数のチップを配置するようにしてもよい。通常のＬＳＩ
チップサイズにすれば、ＬＳＩ製造工程との互換性が特
によく、基本的にはＤＲＡＭと同様の構造のＬＳＩチッ
プを適用すればよい。ＴＦＴアレイを形成する基板は、
ガラスやプラスチックでも良く、石英等の透明基板でも
よい。

【００４６】次に、上述した第２の実施の形態に係る液
晶表示装置の変形例について説明する。図５には、第２
の実施の形態に係る液晶表示装置の変形例が示されてい
る。

【００４７】すなわち、図５に示すように、この液晶表
示装置は、ＴＦＴアレイが形成された基板６０ａ乃至６
０ｄ、及びマトリクス状に軽視された画素電極アレイ４
６を有する基板４２を備えている。

【００４８】このＴＦＴアレイ基板６０ａ乃至６０ｄ
は、図３を用いて既に説明したように、ＴＦＴアレイを
有しているとともに、このＴＦＴアレイの周辺にゲート
線、信号線、ゲートドライバ、及び信号ドライバを備え
ている。

【００４９】基板４２も、既に説明したように、ＴＦＴ
アレイと対応する画素電極とを導通するための透明電極
配線層４４Ａ、及び画素電極アレイ４６を備えている。
ＴＦＴアレイ基板６０ａ乃至６０ｄは、基板４２の周囲
４辺に配置されている。なお、ＴＦＴアレイ基板は、基
板４２の周囲の１乃至３辺に配置されてもよい。

【００５０】そして、ＴＦＴアレイの各ソース電極と対
応する画素電極とを電気的に接続する。この接続方法も
既に説明した通りである。図５に示したような構成とす
ることにより、画素電極が配置されている基板上には、
開口率を低減させる要素の１つとして挙げられるＴＦＴ
アレイ、ゲート線、及び信号線が存在しないので開口率
を増大することができる。また、製造工程数の多いＴＦ
Ｔアレイを集積して小面積化することができるため、コ
ストの低下が図れる。

【００５１】また、図６には、第２の実施の形態に係る
液晶表示装置の他の変形例が示されている。すなわち、
この液晶表示装置は、図６に示すように、基板４２上に
形成された画素アレイ４６の画素間のストライプにＴＦ
Ｔアレイ４０を備えている。そして、このＴＦＴアレイ
４０は、例えばストライプの左右２列の画素電極にそれ
ぞれ接続されている。すなわち、ＴＦＴアレイ４０は、
画素電極４列毎に配置されている。

【００５２】より詳細には、予め所定の間隔、この実施
の形態では、４画素間隔で溝部が形成された基板４２
に、図３及び図４に示した実施の形態と同様に、ｐ−Ｓ
ｉまたはｃ−Ｓｉのシフトレジスタ、及び画素トランジ
スタを形成したストライプ状のチップ４０を埋設し、溶
融プラスチックまたは接着剤で固定し、平坦化する。

【００５３】ＴＦＴアレイが形成されたチップ４０に
は、画像信号を転送するシフトレジスタがＴＦＴアレイ
に平行して設置されている。続いて、図３に示したよう
に、層間絶縁膜４３を形成し、この層間絶縁膜４３にお
ける画素電極に対応する位置、及びＴＦＴのソース電極
に相当する位置にコンタクトパッドを開け、さらに、Ｉ
ＴＯ等の透明電極でＴＦＴのソース電極と画素電極との
間の配線４４を形成する。

【００５４】続いて、この透明電極配線層４４Ａの上に
レジストまたはポリイミド等の層間絶縁膜４５を１乃至
１０μｍ、好ましくは５μｍ積層する。続いて、この層
間絶縁膜４５の画素に対応する部分、すなわち、対応す
る画素電極の位置まで配線された透明電極配線４４の直
上に位置する部分にコンタクトホールを形成する。

【００５５】続いて、このコンタクトホールが形成され
た層間絶縁膜４５上にＩＴＯまたはその他の金属膜を成
膜し、パターニングにより画素電極４６を形成する。Ｉ
ＴＯまたはその他の金属膜を成膜する際には、コンタク
トホールにも同様にＩＴＯまたはその他の金属が充填さ
れるため、画素電極４６とその画素電極に対応する透明
電極配線４４’とがコンタクトホールに充填された導電
性部材により導通される。

【００５６】透過型の液晶表示装置を構成する場合に
は、ＩＴＯ等の透明電極が画素電極として使用される。
また、反射型の液晶表示装置を構成する場合には、金属
材料が画素電極として使用される。

【００５７】続いて、この画素電極４６の上にポリイミ
ドを５０ｎｍ塗布し、ベークした後、ラビング処理し、
配向膜４７を形成する。一方、透明な絶縁性基板５０上
には、ＩＴＯにより透明な共通画素電極５１を形成し、
対向電極とする。

【００５８】続いて、対向電極５１上にポリイミドを５
０ｎｍ塗布し、ベークした後、ラビング処理し、配向膜
５２を形成する。続いて、画素電極４６が形成された基
板４２と、対向電極５１が形成された対向基板５０とが
互いに対向するように所定の間隔をおいて貼り合わせ
る。

【００５９】続いて、両基板間に液晶材料５３を封入し
て、液晶表示装置を形成する。上述したように、この変
形例によれば、ＴＦＴの部分を小面積に集積し、コスト
の大部分を占めるＴＦＴアレイのコストを低減できる。
また、ＴＦＴと対応する画素との配線距離を短くするこ
とも可能となる。

【００６０】なお、カラー液晶表示装置に適用する場
合、図７に示すように、例えば２列のＴＦＴアレイ７
１、７２を有するストライプ状のＴＦＴアレイ基板４０
が基板４２の溝部に埋設されている。このＴＦＴアレイ
基板４０の各ＴＦＴは、基板４２上に形成された赤
（Ｒ）、緑（Ｇ）、青（Ｂ）に対応する各画素電極４６
Ｒ、４６Ｇ、４６Ｂに対してそれぞれ透明電極配線７３
により電気的に接続されている。この例では、ＴＦＴア
レイ基板４０を中心として、左右９列の画素電極を電気
的に接続することができる。

【００６１】また、図８に示すように、画面サイズの１
／４、または１／ｎのサイズのＴＦＴアレイ基板８０を
基板４２に組み込み、ＴＦＴアレイ基板自体８０を画面
の一部分として利用してもよい。すなわち、ＴＦＴアレ
イ基板８０上には、ＴＦＴ、ゲート線、信号線などのＴ
ＦＴアレイ８１を形成し、さらに必要に応じてＴＦＴア
レイ基板８０の周囲に駆動回路８２、８３を設けてもよ
い。このＴＦＴアレイ基板８０を画素電極アレイ４６が
形成される基板４２に組み込み、透明電極配線８４によ
り、各ＴＦＴと画素電極４６とを電気的に接続するもの
である。

【００６２】上述したような第２の実施の形態に係る液
晶表示装置の変形例においても、製造工程数の多いＴＦ
Ｔアレイをまとめて小面積化することにより、コストの
削減が可能となる。また、ＴＦＴを集合して形成し、オ
ペレーションアンプ、画素メモリ回路等の画像信号デー
タ処理回路と近接形成することにより、ＴＦＴ−ＬＣＤ
の高機能化を容易に実現できる。さらに、ＴＦＴアレイ
を集積して形成するため、構造が簡素化し、且つ配線不
良を防止できる信頼性の高い液晶表示装置を提供するこ
とができる。

【００６３】なお、上述した第１及び第２の実施の形態
において、使用する液晶材料としては、ツイステッド・
ネマチック（ＴＮ）に限らず、ゲストホスト型、コレス
テリックテクスチャー型、フェーズチェンジゲストホス
ト型等何であってもよい。

【００６４】また、画素電極を形成する材料を適宜選択
することにより、透過型、または反射型のいずれの液晶
表示装置も構成することができる。なお、反射型の液晶
表示装置の方がＴＦＴと画素電極間の配線を反射膜等で
隠すことができるので好適である。また、画素駆動用の
トランジスタアレイのトランジスタは、薄膜トランジス
タ（ＴＦＴ）に限らず、単結晶シリコンでも、多結晶シ
リコンでもよい。

【００６５】さらに、ＴＦＴ基板は、ｃ−Ｓｉ、ｐ−Ｓ
ｉ、またはａ−Ｓｉ等のいずれであってもよい。なお、
ＬＣＤが透過型の場合には、透明基板を適用することが
望ましく、また反射型の場合には、ｃ−Ｓｉ等の不透明
基板を適用することが望ましい。したがって、反射型の
ＬＣＤの場合、ＴＦＴと画素電極との間は金属配線を使
用してもよい。また、ＴＦＴは、上述した実施の形態の
ようなバックチャネル型に限らず、チャネルストッパ型
でも、ゲート上置き型構造でもよい。

【００６６】この発明に係る液晶表示装置は、上述した
実施の形態に制限されるものではなく、ＴＦＴと対応す
る画素が隔離した構造であればどのような構成であって
も同様の効果を得ることができる。

【００６７】以上説明したように、この発明に係るＴＦ
Ｔ−ＬＣＤによれば、ＴＦＴアレイはコストが高く耐光
性の対策が必要であるＴＦＴ−ＬＣＤの画素部より分離
して集合し、他のオペレーションアンプなどの回路と近
接配線することにより、配線を短くしてパルス遅延を防
止できるため、高機能化を容易に実現でき、コスト削減
及び高性能化に有効であるとともに、画面サイズの大型
化への対応が容易となる効果を奏するものである。

【００６８】

【発明の効果】以上説明したように、この発明によれ
ば、コストの削減が可能であって、構成が容易で且つ信
頼性の高い機能を呈する液晶表示装置を提供することが
できる。

【図面の簡単な説明】

【図１】図１は、この発明の第１の実施の形態に係る液
晶表示装置の断面を概略的に示す図である。

【図２】図２は、図１に示した液晶表示装置の積層構造
を概略的に示す図である。

【図３】図３は、この発明の第２の実施の形態に係る液
晶表示装置の断面を概略的に示す図である。

【図４】図４は、図３に示した液晶表示装置のＴＦＴア
レイ基板と画素電極アレイとの配線を概略的に示す図で
ある。

【図５】図５は、この発明の第２の実施の形態に係る液
晶表示装置の変形例を示す図である。

【図６】図６は、この発明の第２の実施の形態に係る液
晶表示装置の変形例を示す図である。

【図７】図７は、この発明の第２の実施の形態に係る液
晶表示装置の変形例を示す図である。

【図８】図８は、この発明の第２の実施の形態に係る液
晶表示装置の変形例を示す図である。

【図９】図９は、従来のアクティブマトリクス型液晶表
示装置の等価回路を示す図である。

【符号の説明】

１０…アレイ基板１４…ＴＦＴ１５…画素電極１６、１７、１８…ＣＰＵ、メモリ１９…層間絶縁膜２０…接続配線２２…層間絶縁膜２５…信号線２６…接続配線２７…層間絶縁膜２８…接続配線２９…配向膜３０…対向基板３１…カラーフィルタ３２…対向電極３３…配向膜３４…液晶材料４０…ＴＦＴ基板４１…ＴＦＴアレイ層４２…基板４４…透明電極配線４６…画素電極５０…対向基板５１…対向電極５３…液晶材料６０ａ〜６０ｄ…ＴＦＴアレイ基板７１、７２…ＴＦＴアレイ８０…ＴＦＴアレイ基板

Claims

【特許請求の範囲】

【請求項１】第１の基板上にマトリクス状に形成された
複数の画素電極と、前記画素電極に対向配置され、第２
の基板上に形成された対向電極と、前記画素電極と対向
電極との間に配置された液晶層と、前記画素電極の各々
に電圧を印加してそれぞれ独立に駆動する複数の駆動手
段と、を有する液晶表示装置において、前記複数の駆動手段は、それぞれ対応して駆動する前記
画素電極とは異なる位置に集積して設けられていること
を特徴とする液晶表示装置。
【請求項２】前記複数の駆動手段は、少なくとも１つの
基板上に集積して形成され、前記第１の基板の周囲に設
置されていることを特徴とする請求項１に記載の液晶表
示装置。
【請求項３】前記複数の駆動手段は、少なくとも１つの
基板上に集積して形成され、この少なくとも１つの基板
は、前記第１の基板上にマトリクス状に形成された複数
の画素電極の間隙に形成された溝部に埋設されているこ
とを特徴とする請求項１に記載の液晶表示装置。
【請求項４】マトリクス状に形成された複数の画素電極
と、前記画素電極に対向配置された対向電極と、前記画
素電極と対向電極との間に配置された液晶層と、前記画
素電極の各々に対応して設けられ、前記画素電極に電圧
を印加してそれぞれ独立に駆動する複数の駆動手段と、
前記複数の駆動手段の動作を制御する制御手段と、を有
する液晶表示装置において、前記制御手段は、前記複数の駆動手段が形成されている
基板上であって、かつ前駆複数の駆動手段の間隙に形成
され、前記制御手段及び駆動手段の上に形成された絶縁
膜を介して前記複数の画素電極が形成されているととも
に、前記絶縁膜を貫通する電極配線により前記画素電極
及び駆動手段がそれぞれ電気的に接続されていることを
特徴とする液晶表示装置。