JPH063698A - 薄膜トランジスタ装置 - Google Patents

薄膜トランジスタ装置

Info

Publication number
JPH063698A
JPH063698A JP18617392A JP18617392A JPH063698A JP H063698 A JPH063698 A JP H063698A JP 18617392 A JP18617392 A JP 18617392A JP 18617392 A JP18617392 A JP 18617392A JP H063698 A JPH063698 A JP H063698A
Authority
JP
Japan
Prior art keywords
wiring
film
formed
gate
terminal portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18617392A
Other languages
English (en)
Inventor
Satoshi Itoida
悟史 井樋田
Original Assignee
Nec Corp
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp, 日本電気株式会社 filed Critical Nec Corp
Priority to JP18617392A priority Critical patent/JPH063698A/ja
Publication of JPH063698A publication Critical patent/JPH063698A/ja
Application status is Pending legal-status Critical

Links

Abstract

(57)【要約】 【目的】 上層配線と下層配線のコンタクト抵抗を低減
化する。基板切断面にAlが露出しないようにして後工
程でのAlの溶出を防止する。 【構成】 絶縁性基板11上に、ゲート配線となるAl
配線12を形成し、Cr膜13によりAl配線12の端
子部を覆うとともにCr膜により基板の切断部(A−A
線)外で全ゲート配線が接続されるようにする。陽極酸
化によりAl23 膜14を形成する。SiNX 膜15
を形成した後、その上に島状にa−Si膜を形成する。
ドレイン配線を形成するときに同時にゲート配線の端子
部にCr膜16を形成し、画素電極形成時に端子部にI
TO膜17を形成する。

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、液晶表示装置のアクテ
ィブマトリックス基板等に用いられる薄膜トランジスタ
装置に関する。

【0002】

【従来の技術】図4は、この種薄膜トランジスタ装置
の、周辺部を切断する前の状態を示す平面図である。同
図に示されるように、基板の中央部分には素子部21が
設けられ素子部内にはゲート配線とドレイン配線とが直
交して設けられている。図示されてはいないが、ゲート
配線とドレイン配線との各交差点には薄膜トランジスタ
が設けられている。

【0003】素子部21の外側には、端子部22が設け
られ、ドライバICをゲート配線とドレイン配線に接続
するための端子が形成されている。各端子は高抵抗23
を介して周辺部導体24と接続されている。

【0004】図5の(a)は、従来の薄膜トランジスタ
装置の端子部の断面図であり、図5の(b)は、図5の
(a)における切断線A−Aにおける断面図である。こ
の装置を形成するには、まず絶縁性基板11上にゲート
配線となるAl配線12を形成する。このとき、ゲート
配線と接続されるとともにゲート配線の反対側に延びる
Al配線とも接続される端子を端子部(22)に形成
し、各端子が高抵抗(23)を介して周辺部導体(2
4)と接続されるようにパターニングする。各配線が高
抵抗を通して周辺部導体と接続されたことにより静電破
壊に対する耐性の高い基板が得られる。

【0005】次に、酒石酸等を用いて、Al配線12の
表面を陽極酸化し、ゲート絶縁膜となるAl23 膜1
4を形成する。次に、プラズマCVD法によりSiNX
膜15、アンドープアモルファスシリコン、リンドープ
アモルファスシリコンを連続成膜し、これをパターニン
グして各トランジスタ形成予定個所にシリコンアイラン
ドを形成する。このときの端子部の平面図を図6の
(a)に、またその切断線A−Aでの断面図を図6の
(b)に示す。

【0006】Al配線12の端子部分にコンタクト孔を
開口した後Cr膜16を被着し、これをパターニングし
てドレイン/ソース配線を形成するとともに端子部分に
もCr膜を残す。トランジスタ部分においては、ドレイ
ン/ソース配線をマスクとしてドープアモルファスシリ
コン、アンドープアモルファスシリコンをドライエッチ
してチャネルを形成する。

【0007】次に、ITO膜17を被着し、これをパタ
ーニングして画素電極を形成するとともに端子部にもI
TO膜を残す。その後、パッシベーション膜としてSi
X 膜を形成し、端子部の外側において基板を切断して
アクティブマトリックス基板の製作を完了する。その
後、この基板は、カラーフィルタ基板と結合され液晶注
入を経て液晶パネルに組み立てられる。

【0008】

【発明が解決しようとする課題】上述した従来の薄膜ト
ランジスタ装置では、Al配線を全面に渡って陽極酸化
しているため、端子部において上層のCr膜とのコンタ
クトをとるためにAl23 を除去しなければならない
が、一般にAl23 膜の完全な除去は困難であり、ま
たその除去した表面が酸化され易いため、ここでのコン
タクトがオーミックにならないという欠点があった。ま
た、端子を周辺部導体から切り離した際、切断面にAl
が露出するため、後工程での薬品処理等によりAl内に
薬品が浸入し易く、Al溶出により断線不良をおこすと
いう欠点があった。

【0009】

【課題を解決するための手段】本発明の薄膜トランジス
タ装置は、ガラス基板上に基板周辺部に端子を有するゲ
ート配線が複数本並行に設けられ、ゲート配線と直交す
るように複数本のドレイン配線が設けられ、ゲート配線
とドレイン配線との交差する位置に薄膜トランジスタが
配置されたものであって、前記ゲート配線が陽極酸化が
可能な材料で形成されかつゲート配線の少なくとも端子
部分は、基板端面にまで延びる陽極酸化されない金属膜
により被覆されていることを特徴としている。

【0010】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1の(a)は、本発明の第1の実施例の
端子部分の断面図であり、図1の(b)はその切断線A
−A部分の断面図である。本実施例を作製するには、ま
ず、絶縁性基板11上にAlまたはAlを主成分とする
合金をスパッタリング法またはCVD法で膜厚2000
Åに堆積し、フォトリソグラフィ法によりゲート配線と
なるAl配線12を形成する。このとき各ゲート配線は
各々独立している。

【0011】次に、膜厚約1000ÅのCr膜13をス
パッタ法により堆積し、Al配線12の端子部分、高抵
抗との接続部および周辺部導体を残すようにパターニン
グする。この時のエッチングは、CF4 をエッチングガ
スとしたドライエッチであるため、Alは侵されない。

【0012】次に、酒石酸を用いてAlの陽極酸化を行
い、ゲート配線上に膜厚500ÅのAl23 膜14を
形成する。この時端子部分はCrが表面にあるため、酸
化されない。

【0013】この上に更に、絶縁膜としてSiNX 膜1
5、半導体膜として、アンドープアモルファスシリコ
ン、不純物ドープアモルファスシリコンの3層を、各々
膜厚2000Å、3000Å、300ÅにプラズマCV
D法により堆積した後、パターニングを行って、トラン
ジスタ形成個所にシリコンアイランドを形成する。図2
はこのときの端子部の状態を示すものであって、図2の
(a)は平面図、図2の(b)、(c)は、それぞれそ
のB−B′線、A−A線(切断線)における断面図であ
る。

【0014】ゲート配線にコンタクトをとるために、端
子部分にコンタクトホールを開口した後、膜厚2000
ÅのCr膜16をスパッタ法により堆積した後、これを
パターニングしてドレイン/ソース配線を形成するとと
もに端子部分にもCr膜を残す。トランジスタ部分にお
いては、ドレイン/ソース配線をマスクとしてドープア
モルファスシリコン、アンドープアモルファスシリコン
をドライエッチしてチャネルを形成する。

【0015】次に、ITO膜17を被着し、これをパタ
ーニングして画素電極を形成するとともに端子部にもI
TO膜を残す。その後、パッシベーション膜としてSi
X 膜を形成し、端子部の外側において基板を切断して
薄膜トランジスタ装置の製作を完了する。

【0016】本実施例では、ゲート配線の端子に対する
コンタクトホールの形成は窒化膜のみのエッチングで済
むため容易であり、またコンタクト部の表面は酸化され
難い金属により覆われているから信頼性の高いコンタク
トが形成できる。また、端子の接続線の切断によって切
断面に露出する材料はCrであるため、薬品の進入によ
り断線事故を起こすことがなくなり、歩留りを向上させ
ることが可能となる。

【0017】図3の(a)は、本発明の第2の実施例の
端子部の断面図であり、図3の(b)はそのA−A線
(切断線)での断面図である。本実施例を作製するに
は、まずAl(またはAlを主成分とする合金)を用い
てゲート電極となるAl配線12を形成する。ここでA
l配線は各々独立している。次にAl配線を完全に被覆
し、かつ端子部を接続し、周辺部金属膜と高抵抗で接続
するようにCr膜16で配線を形成し、ゲート配線を2
層化する。これ以降の工程は先の実施例の場合と同様で
ある。本実施例もこの構成により、先の実施例と同様の
効果を得ることができる。

【0018】

【発明の効果】以上説明したように、本発明の薄膜トラ
ンジスタ装置は、ゲート配線をAl(またはその合金)
で形成し、ゲート配線のドライブ用ICと接続するため
の端子部分を、Alの陽極酸化工程時に酸化されること
のない金属で被覆し、さらに該金属の配線を基板切断部
にまで敷設したものであるので、本発明によれば、ゲー
ト配線の端子部上にAl23 膜が形成されることがな
くなり、ここでの上層配線とのコンタクトをオーミック
性のものとすることができる。また、本発明によれば、
基板切断によって切断面にAlが露出することがないた
め、後工程の処理により配線材料が溶出してしまうこと
がなくなり、断線事故を防止して歩留りを大幅に向上さ
せることができる。

【図面の簡単な説明】

【図1】 本発明の第1の実施例の端子部の断面図。

【図2】 本発明の第1の実施例の端子部の平面図と断
面図。

【図3】 本発明の第2の実施例の端子部の断面図。

【図4】 アクティブマトリックス基板の平面図。

【図5】 従来例の端子部の断面図。

【図6】 従来例の端子部の平面図と断面図。

【符号の説明】

11 絶縁性基板 12 Al配線(ゲート配線) 13 Cr膜 14 Al23 膜 15 SiNX 膜 16 Cr膜(ドレイン/ソース配線) 17 ITO膜(画素電極) 21 素子部 22 端子部 23 高抵抗 24 周辺部導体

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ガラス基板上に基板周辺部に端子を有す
    るゲート配線が複数本並行に設けられ、ゲート配線と直
    交するように複数本のドレイン配線が設けられ、ゲート
    配線とドレイン配線との交差する位置に薄膜トランジス
    タが配置されている薄膜トランジスタ装置において、前
    記ゲート配線が陽極酸化が可能な材料で形成され、かつ
    ゲート配線の少なくとも端子部分は、基板端面にまで延
    びる陽極酸化されない金属膜により被覆されていること
    を特徴とする薄膜トランジスタ装置。
JP18617392A 1992-06-19 1992-06-19 薄膜トランジスタ装置 Pending JPH063698A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18617392A JPH063698A (ja) 1992-06-19 1992-06-19 薄膜トランジスタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18617392A JPH063698A (ja) 1992-06-19 1992-06-19 薄膜トランジスタ装置

Publications (1)

Publication Number Publication Date
JPH063698A true JPH063698A (ja) 1994-01-14

Family

ID=16183671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18617392A Pending JPH063698A (ja) 1992-06-19 1992-06-19 薄膜トランジスタ装置

Country Status (1)

Country Link
JP (1) JPH063698A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0775931A3 (en) * 1995-11-21 1998-03-25 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
JP2014067057A (ja) * 2000-02-22 2014-04-17 Semiconductor Energy Lab Co Ltd 表示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0775931A3 (en) * 1995-11-21 1998-03-25 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
US6008065A (en) * 1995-11-21 1999-12-28 Samsung Electronics Co., Ltd. Method for manufacturing a liquid crystal display
US6331443B1 (en) 1995-11-21 2001-12-18 Samsung Electronics Co., Ltd. Method for manufacturing a liquid crystal display
EP1338914A2 (en) * 1995-11-21 2003-08-27 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
EP1338914A3 (en) * 1995-11-21 2003-11-19 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
US6661026B2 (en) 1995-11-21 2003-12-09 Samsung Electronics Co., Ltd. Thin film transistor substrate
USRE41363E1 (en) * 1995-11-21 2010-06-01 Samsung Electronics Co., Ltd. Thin film transistor substrate
JP2014067057A (ja) * 2000-02-22 2014-04-17 Semiconductor Energy Lab Co Ltd 表示装置
US9318610B2 (en) 2000-02-22 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9869907B2 (en) 2000-02-22 2018-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US5835177A (en) Array substrate with bus lines takeout/terminal sections having multiple conductive layers
KR100293760B1 (ko) Ito 막 접촉 구조, tft 기판 및 그 제조방법
JP3541856B2 (ja) 薄膜トランジスタからなるマトリクスを製造するための方法
CN1145840C (zh) 液晶表示装置及其制造方法
US8173492B2 (en) Method of manufacturing thin film transistor substrate
TWI385803B (zh) 薄膜電晶體陣列面板及其製造方法
US6562645B2 (en) Method of fabricating fringe field switching mode liquid crystal display
EP0913719B1 (en) Connection terminal structure for liquid crystal display and semiconductor device, and method of producing the same
KR920005538B1 (ko) 비정질실리콘 박막트랜지스터 어레이 기판의 제조방법
US6856372B2 (en) Liquid crystal display (LCD) devices having redundant patterns
JP3420135B2 (ja) アクティブマトリクス基板の製造方法
US5825449A (en) Liquid crystal display device and method of manufacturing the same
KR100262953B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR0156202B1 (ko) 액정표시장치 및 그 제조방법
US7205570B2 (en) Thin film transistor array panel
KR100392909B1 (ko) 박막트랜지스터및그의제조방법
KR100670982B1 (ko) 박막 트랜지스터 및 그 제조 방법
US6191835B1 (en) Thin film transistor liquid crystal display and method for manufacturing the same
KR0165990B1 (ko) 신호 라인과 픽셀 전극 사이의 단락 회로를 방지할 수 있는 액정표시 장치 및 이의 제조방법
KR100496420B1 (ko) 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
JP3228202B2 (ja) 横方向電界方式アクティブマトリクス型液晶表示装置およびその製造方法
TWI393970B (zh) 薄膜電晶體陣列面板及其製造方法
US6414730B1 (en) Liquid crystal display device and method for manufacturing the same
KR100333180B1 (ko) Tft-lcd제조방법
KR0175410B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법