KR20210053373A - 광 센서의 제조 방법 - Google Patents
광 센서의 제조 방법 Download PDFInfo
- Publication number
- KR20210053373A KR20210053373A KR1020190138503A KR20190138503A KR20210053373A KR 20210053373 A KR20210053373 A KR 20210053373A KR 1020190138503 A KR1020190138503 A KR 1020190138503A KR 20190138503 A KR20190138503 A KR 20190138503A KR 20210053373 A KR20210053373 A KR 20210053373A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- conductive layer
- photoconductive
- photoresist pattern
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 74
- 230000003287 optical effect Effects 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 23
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 266
- 239000003990 capacitor Substances 0.000 description 45
- 238000000151 deposition Methods 0.000 description 13
- 239000010949 copper Substances 0.000 description 10
- 238000010891 electric arc Methods 0.000 description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02016—Circuit arrangements of general character for the devices
- H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02024—Position sensitive and lateral effect photodetectors; Quadrant photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
- H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
광 센서의 제조 방법은 기판 상에 금속층 및 금속층 상에 형성되는 투명 도전성 산화물층을 포함하는 제1 도전층을 형성하는 단계, 제1 도전층 상에 광도전층을 형성하는 단계, 광도전층 상에 제2 도전층을 형성하는 단계, 제2 도전층 상에 포토레지스트 패턴을 형성하는 단계, 포토레지스트 패턴을 이용하여 제2 도전층을 식각하여 제2 전극을 형성하는 단계, 그리고 포토레지스트 패턴을 이용하여 광도전층 및 제1 도전층을 식각하여 광도전 패턴 및 제1 전극을 각각 형성하는 단계를 포함할 수 있다.
Description
본 발명은 광 센서에 관한 것이다. 보다 상세하게는, 본 발명은 표시 장치에 사용되는 광 센서의 제조 방법에 관한 것이다.
표시 장치는 사용자에게 시각적인 정보를 제공할 수 있다. 최근 들어, 스마트폰, 태블릿 컴퓨터 등과 같이 표시 장치를 포함하는 휴대 기기의 사용이 증가하고 있다. 이러한 휴대 기기를 통한 전자 상거래 등에 있어서 보안이 요구된다.
한편, 사용자 확인, 보안 등을 위해 지문 인식 기술, 홍채 인식 기술, 안면 인식 기술 등과 같은 생체 인식 기술이 사용되고 있다. 특히, 스마트폰, 태블릿 컴퓨터 등과 같은 휴대 기기에 있어서 지문 인식 기술을 이용하는 지문 인식 센서가 널리 사용되고 있다. 이러한 지문 인식 센서는 정전식 지문 인식 센서, 광방식 지문 인식 센서, 초음파식 지문 인식 센서 등을 포함할 수 있다.
본 발명의 일 목적은 포토 공정의 횟수가 감소되는 광 센서의 제조 방법을 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 광 센서의 제조 방법은 기판 상에 금속층 및 상기 금속층 상에 형성되는 투명 도전성 산화물층을 포함하는 제1 도전층을 형성하는 단계, 상기 제1 도전층 상에 광도전층을 형성하는 단계, 상기 광도전층 상에 제2 도전층을 형성하는 단계, 상기 제2 도전층 상에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 이용하여 상기 제2 도전층을 식각하여 제2 전극을 형성하는 단계, 그리고 상기 포토레지스트 패턴을 이용하여 상기 광도전층 및 상기 제1 도전층을 식각하여 광도전 패턴 및 제1 전극을 각각 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 투명 도전성 산화물층은 스퍼터링(sputtering)으로 형성될 수 있다.
일 실시예에 있어서, 상기 투명 도전성 산화물층의 저항은 상기 금속층의 저항보다 클 수 있다.
일 실시예에 있어서, 상기 투명 도전성 산화물층의 두께는 상기 금속층의 두께보다 작을 수 있다.
일 실시예에 있어서, 상기 광도전층은 화학 기상 증착(CVD)으로 형성될 수 있다.
일 실시예에 있어서, 상기 광도전층은 N형 반도체층, 상기 N형 반도체층 상에 형성되는 I형 반도체층, 그리고 상기 I형 반도체층 상에 형성되는 P형 반도체층을 포함할 수 있다.
일 실시예에 있어서, 상기 제2 도전층은 투명 도전성 산화물을 포함할 수 있다.
일 실시예에 있어서, 상기 제2 도전층은 습식 식각법으로 식각될 수 있다.
일 실시예에 있어서, 상기 제2 도전층은 상기 포토레지스트 패턴의 가장자리보다 일정한 폭만큼 안쪽까지 식각될 수 있다.
일 실시예에 있어서, 상기 광 센서의 제조 방법은 상기 제2 도전층을 식각한 후 및 상기 광도전층 및 상기 제1 도전층을 식각하기 전에 상기 포토레지스트 패턴을 리플로우(reflow)하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 광도전층 및 상기 제1 도전층은 건식 식각법으로 식각될 수 있다.
일 실시예에 있어서, 상기 광도전 패턴의 폭 및 상기 제1 전극의 폭 각각은 상기 제2 전극의 폭보다 클 수 있다.
일 실시예에 있어서, 상기 광 센서의 제조 방법은 상기 광도전층 및 상기 제1 도전층을 식각한 후에 상기 제1 전극을 열처리하는 단계를 더 포함할 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 광 센서의 제조 방법은 기판 상에 제1 도전층을 형성하는 단계, 상기 제1 도전층 상에 제1 포토레지스트 패턴을 형성하는 단계, 상기 제1 포토레지스트 패턴을 이용하여 상기 제1 도전층을 식각하여 제1 전극을 형성하는 단계, 상기 제1 전극 상에 광도전층을 형성하는 단계, 상기 광도전층 상에 제2 도전층을 형성하는 단계, 상기 제2 도전층 상에 제2 포토레지스트 패턴을 형성하는 단계, 상기 제2 포토레지스트 패턴을 이용하여 상기 제2 도전층을 식각하여 제2 전극을 형성하는 단계, 그리고 상기 제2 포토레지스트 패턴을 이용하여 상기 광도전층을 식각하여 광도전 패턴을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 도전층은 금속을 포함할 수 있다.
일 실시예에 있어서, 상기 제2 도전층은 습식 식각법으로 식각될 수 있다.
일 실시예에 있어서, 상기 제2 도전층은 상기 제2 포토레지스트 패턴의 가장자리보다 일정한 폭만큼 안쪽까지 식각될 수 있다.
일 실시예에 있어서, 상기 광 센서의 제조 방법은 상기 제2 도전층을 식각한 후 및 상기 광도전층을 식각하기 전에 상기 제2 포토레지스트 패턴을 리플로우(reflow)하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 광도전층은 건식 식각법으로 식각될 수 있다.
일 실시예에 있어서, 상기 광도전 패턴의 폭은 상기 제2 전극의 폭보다 클 수 있다.
본 발명의 실시예들에 따른 광 센서의 제조 방법에 있어서, 1 회의 포토 공정을 이용하여 제2 도전층, 광도전층, 및 제1 도전층을 식각하거나 제2 도전층 및 광도전층을 식각함으로써, 포토 다이오드를 형성하기 위한 포토 공정의 횟수가 1 회 또는 2 회로 감소할 수 있다. 이에 따라, 광 센서를 제조하기 위한 제조 시간 및 제조 비용이 절감될 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 광 센서를 나타내는 단면도이다.
도 2, 도 3, 도 4, 도 5, 도 6, 도 7, 도 8, 도 9, 도 10, 도 11, 및 도 12는 도 1의 광 센서의 제조 방법을 나타내는 단면도들이다.
도 13은 본 발명의 다른 실시예에 따른 광 센서를 나타내는 단면도이다.
도 14, 도 15, 도 16, 도 17, 도 18, 도 19, 도 20, 도 21, 및 도 22는 도 13의 광 센서의 제조 방법을 나타내는 단면도들이다.
도 2, 도 3, 도 4, 도 5, 도 6, 도 7, 도 8, 도 9, 도 10, 도 11, 및 도 12는 도 1의 광 센서의 제조 방법을 나타내는 단면도들이다.
도 13은 본 발명의 다른 실시예에 따른 광 센서를 나타내는 단면도이다.
도 14, 도 15, 도 16, 도 17, 도 18, 도 19, 도 20, 도 21, 및 도 22는 도 13의 광 센서의 제조 방법을 나타내는 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 광 센서 및 광 센서의 제조 방법을 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
이하, 도 1을 참조하여 본 발명의 일 실시예에 따른 광 센서에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 광 센서를 나타내는 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 광 센서는 기판(100) 상에 배치되는 포토 다이오드(PD), 커패시터(CAP), 제1 트랜지스터(TR1), 및 제2 트랜지스터(TR2)를 포함할 수 있다. 포토 다이오드(PD)는 제1 전극(160a), 광도전 패턴(170a), 및 제2 전극(180a)을 포함하고, 커패시터(CAP)는 제1 커패시터 전극(142) 및 제2 커패시터 전극(160b)을 포함할 수 있다. 제1 트랜지스터(TR1)는 제1 액티브층(121), 제1 게이트 전극(141), 제1 소스 전극(160c), 및 제1 드레인 전극(201)을 포함하고, 제2 트랜지스터(TR2)는 제2 액티브층(122), 제2 게이트 전극(143), 제2 소스 전극(203), 및 제2 드레인 전극(204)을 포함할 수 있다.
포토 다이오드(PD)는 상부로부터 입사되는 광을 수신하고, 상기 광에 대응하는 검출 신호를 생성할 수 있다. 일 실시예에 있어서, 포토 다이오드(PD)는 광전 효과에 의해 입사되는 광을 전기적 신호로 변환하는 PIN(positive-intrinsic-negative) 다이오드일 수 있다. 커패시터(CAP)는 포토 다이오드(PD)와 병렬로 연결될 수 있다. 제1 트랜지스터(TR1)는 게이트 신호에 기초하여 포토 다이오드(PD)로부터 전송되는 상기 검출 신호를 검출 신호 처리부에 전송할 수 있다. 제2 트랜지스터(TR2)는 제1 트랜지스터(TR1)에 상기 게이트 신호를 전송할 수 있다.
상기 광 센서는 표시 장치 등에 사용될 수 있다. 예를 들면, 상기 광 센서는 표시 장치의 하부 또는 상부에 배치되어 표시 장치의 사용자를 식별하기 위한 지문 인식 센서 등으로 활용될 수 있다.
이하, 도 1 내지 도 12를 참조하여 본 발명의 일 실시예에 따른 광 센서의 제조 방법에 대해 설명한다.
도 2, 도 3, 도 4, 도 5, 도 6, 도 7, 도 8, 도 9, 도 10, 도 11, 및 도 12는 도 1의 광 센서의 제조 방법을 나타내는 단면도들이다.
도 2를 참조하면, 기판(100) 상에 제1 액티브층(121) 및 제2 액티브층(122)을 형성할 수 있다.
먼저, 기판(100) 상에 버퍼층(110)을 형성할 수 있다. 예를 들면, 기판(100) 상에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질을 증착함으로써 버퍼층(110)을 형성할 수 있다. 그 다음, 버퍼층(110) 상에 제1 액티브층(121) 및 제2 액티브층(122)을 형성할 수 있다. 예를 들면, 버퍼층(110) 상에 비정질 실리콘을 증착함으로써 비정질 실리콘층을 형성하고, 상기 비정질 실리콘층을 엑시머 레이저 등으로 결정화하여 다결정 실리콘층을 형성할 수 있다. 또한, 상기 다결정 실리콘층을 식각하여 제1 액티브층(121) 및 제2 액티브층(122)을 형성할 수 있다.
도 3을 참조하면, 제1 액티브층(121) 및 제2 액티브층(122) 상에 제1 게이트 전극(141), 제1 커패시터 전극(142), 및 제2 게이트 전극(143)을 형성할 수 있다.
먼저, 버퍼층(110) 상에 제1 액티브층(121) 및 제2 액티브층(122)을 덮는 제1 절연층(130)을 형성할 수 있다. 예를 들면, 버퍼층(110) 상에 제1 액티브층(121) 및 제2 액티브층(122)을 덮도록 실리콘 산화물(SiOx) 등과 같은 무기 절연 물질을 증착함으로써 제1 절연층(130)을 형성할 수 있다.
그 다음, 제1 절연층(130) 상에 제1 게이트 전극(141), 제1 커패시터 전극(142), 및 제2 게이트 전극(143)을 형성할 수 있다. 예를 들면, 제1 절연층(130) 상에 몰리브덴(Mo), 구리(Cu) 등과 같은 도전 물질을 증착함으로써 도전층을 형성하고, 상기 도전층을 식각하여 제1 게이트 전극(141), 제1 커패시터 전극(142), 및 제2 게이트 전극(143)을 형성할 수 있다. 제1 게이트 전극(141) 및 제2 게이트 전극(143)은 제1 액티브층(121) 및 제2 액티브층(122)에 각각 중첩할 수 있다.
한편, 제1 게이트 전극(141) 및 제2 게이트 전극(143)을 형성한 후에 제1 게이트 전극(141) 및 제2 게이트 전극(143) 각각을 마스크로 이용하여 제1 액티브층(121) 및 제2 액티브층(122) 각각에 P형(positive) 또는 N형(negative) 불순물을 주입할 수 있다. 이에 따라, 제1 액티브층(121)의 양 단부들에 각각 제1 소스 영역 및 제1 드레인 영역이 형성되고, 제2 액티브층(122)의 양 단부들에 각각 제2 소스 영역 및 제2 드레인 영역이 형성될 수 있다.
도 4를 참조하면, 제1 게이트 전극(141), 제1 커패시터 전극(142), 및 제2 게이트 전극(143) 상에 제2 절연층(150)을 형성할 수 있다.
먼저, 제1 절연층(130) 상에 제1 게이트 전극(141), 제1 커패시터 전극(142), 및 제2 게이트 전극(143)을 덮는 제2 절연층(150)을 형성할 수 있다. 예를 들면, 제1 절연층(130) 상에 제1 게이트 전극(141), 제1 커패시터 전극(142), 및 제2 게이트 전극(143)을 덮도록 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy) 등과 같은 무기 절연 물질을 증착함으로써 제2 절연층(150)을 형성할 수 있다. 그 다음, 제2 절연층(150)에 제1 소스 영역 접촉 구멍(CH1)을 형성할 수 있다. 제1 소스 영역 접촉 구멍(CH1)은 제1 액티브층(121)의 상기 제1 소스 영역을 노출할 수 있다.
도 5를 참조하면, 제2 절연층(150) 상에 제1 도전층(160), 광도전층(170), 및 제2 도전층(180)을 순차적으로 형성할 수 있다.
먼저, 제2 절연층(150) 상에 제1 소스 영역 접촉 구멍(CH1)을 채우는 제1 도전층(160)을 형성할 수 있다. 제1 도전층(160)은 금속층(161) 및 금속층(161) 상에 형성되는 투명 도전성 산화물층(162)을 포함할 수 있다. 예를 들면, 제2 절연층(150) 상에 제1 소스 영역 접촉 구멍(CH1)을 채우도록 몰리브덴(Mo), 구리(Cu) 등과 같은 도전 물질을 증착함으로써 금속층(161)을 형성하고, 금속층(161) 상에 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO) 등과 같은 투명 도전성 산화물을 증착함으로써 투명 도전성 산화물층(162)을 형성할 수 있다. 제1 도전층(160)은 제1 소스 영역 접촉 구멍(CH1)을 통해 제1 액티브층(121)의 상기 제1 소스 영역에 접촉할 수 있다.
일 실시예에 있어서, 투명 도전성 산화물층(162)의 저항은 금속층(161)의 저항보다 클 수 있다. 다시 말해, 금속층(161)의 저항은 투명 도전성 산화물층(162)의 저항보다 작을 수 있다. 또한, 투명 도전성 산화물층(162)은 스퍼터링(sputtering)을 이용하여 형성될 수 있다. 상대적으로 저항이 작은 금속층(161) 상에 화학 기상 증착(chemical vapor deposition, CVD)을 이용하여 광도전층(170)을 형성하는 경우에 전기적 아크(electric arc) 또는 아크 방전(arc discharge)이 발생할 수 있고, 이에 따라, 광 센서 및/또는 증착 설비가 손상될 수 있다. 전기적 아크(electric arc) 또는 아크 방전(arc discharge)의 발생을 방지하기 위하여, 상대적으로 저항이 작은 금속층(161) 상에 스퍼터링(sputtering)을 이용하여 상대적으로 저항이 큰 투명 도전성 산화물층(162)을 형성할 수 있다.
일 실시예에 있어서, 투명 도전성 산화물층(162)의 두께(162T)는 금속층(161)의 두께(161T)보다 작을 수 있다. 투명 도전성 산화물층(162)의 저항이 상대적으로 크기 때문에, 투명 도전성 산화물층(162)의 두께(162T)를 상대적으로 작게 형성하여 제1 도전층(160)의 저항이 증가하는 것을 방지할 수 있다.
그 다음, 제1 도전층(160) 상에 광도전층(170)을 형성할 수 있다. 광도전층(170)은 N형(negative) 반도체층(171), N형 반도체층(171) 상에 형성되는 I형(intrinsic) 반도체층(172), 및 I형 반도체층(172) 상에 형성되는 P형(positive) 반도체층(173)을 포함할 수 있다.
일 실시예에 있어서, 광도전층(170)은 화학 기상 증착을 이용하여 형성될 수 있다. 상대적으로 저항이 큰 투명 도전성 산화물층(162) 상에 광도전층(170)을 형성함으로써, 화학 기상 증착을 이용하여 광도전층(170)을 형성하더라도 전기적 아크(electric arc) 또는 아크 방전(arc discharge)이 발생하지 않을 수 있다.
그 다음, 광도전층(170) 상에 제2 도전층(180)을 형성할 수 있다. 일 실시예에 있어서, 제2 도전층(180)은 투명 도전성 산화물을 포함할 수 있다. 예를 들면, 광도전층(170) 상에 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO) 등과 같은 투명 도전성 산화물을 증착함으로써 제2 도전층(180)을 형성할 수 있다.
도 6을 참조하면, 제2 도전층(180) 상에 포토레지스트 패턴(300)을 형성할 수 있다.
예를 들면, 제2 도전층(180) 상에 포토레지스트를 코팅함으로써 포토레지스트층을 형성하고, 상기 포토레지스트층을 포토 공정(photolithography)을 이용하여 노광 및 현상함으로써 포토레지스트 패턴(300)을 형성할 수 있다. 포토레지스트 패턴(300)은 제1 액티브층(121)의 적어도 일부 및 제1 커패시터 전극(142)의 적어도 일부에 중첩할 수 있다.
도 7을 참조하면, 포토레지스트 패턴(300)을 이용하여 제2 도전층(180)을 식각할 수 있다.
포토레지스트 패턴(300)을 식각 마스크로 이용하여 제2 도전층(180)을 식각함으로써 제2 전극(180a)이 형성될 수 있다. 일 실시예에 있어서, 제2 도전층(180)은 습식 식각법으로 식각될 수 있다.
제2 도전층(180)은 포토레지스트 패턴(300)의 가장자리보다 일정한 폭(W1)만큼 안쪽까지 식각될 수 있다. 다시 말해, 제2 도전층(180)을 식각하는 과정에서 식각 스큐(etch skew)를 크게 형성할 수 있다. 식각 스큐를 크게 형성하기 위하여 제2 도전층(180)을 식각액에 노출하는 시간을 증가할 수 있다. 제2 도전층(180)이 포토레지스트 패턴(300)의 가장자리보다 일정한 폭(W1)만큼 안쪽까지 식각됨에 따라, 제2 전극(180a)의 폭(W2)은 포토레지스트 패턴(300)의 폭보다 작을 수 있다.
도 8을 참조하면, 일 실시예에 있어서, 포토레지스트 패턴(300)을 리플로우(reflow)할 수 있다. 예를 들면, 약 130도 이상의 온도로 포토레지스트 패턴(300)을 열처리하여 리플로우할 수 있다. 이 경우, 리플로우된 포토레지스트 패턴(301)은 제2 전극(180a)의 측부(180S)를 덮을 수 있다. 그러나, 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 포토레지스트 패턴(300)은 리플로우되지 않을 수도 있다.
도 9를 참조하면, 포토레지스트 패턴(301)을 이용하여 광도전층(170) 및 제1 도전층(160)을 식각할 수 있다.
포토레지스트 패턴(301)을 식각 마스크로 이용하여 광도전층(170) 및 제1 도전층(160)을 식각함으로써 광도전 패턴(170a) 및 제1 전극(160a)이 각각 형성될 수 있다. 광도전 패턴(170a)은 N형 반도체 패턴(171a), N형 반도체 패턴(171a) 상에 형성되는 I형 반도체 패턴(172a), 및 I형 반도체 패턴(172a) 상에 형성되는 P형 반도체 패턴(173a)을 포함하고, 제1 전극(160a)은 금속 패턴(161a) 및 금속 패턴(161a) 상에 형성되는 투명 도전성 산화물 패턴(162a)을 포함할 수 있다. 일 실시예에 있어서, 광도전층(170) 및 제1 도전층(160)은 건식 식각법으로 식각될 수 있다.
광도전층(170) 및 제1 도전층(160) 각각은 포토레지스트 패턴(301)의 가장자리까지 식각될 수 있다. 광도전층(170) 및 제1 도전층(160) 각각이 포토레지스트 패턴(301)의 가장자리까지 식각됨에 따라, 광도전 패턴(170a)의 폭(W3) 및 제1 전극(160a)의 폭(W3) 각각은 제2 전극(180a)의 폭(W2)보다 클 수 있다.
제1 전극(160a), 광도전 패턴(170a), 및 제2 전극(180a)은 포토 다이오드(PD)를 형성할 수 있다. 제1 커패시터 전극(142)과 제2 커패시터 전극(160b)은 커패시터(CAP)를 형성할 수 있다. 이 경우, 제2 커패시터 전극(160b)과 제1 전극(160a)은 일체로 형성될 수 있다.
도 10을 참조하면, 일 실시예에 있어서, 제1 전극(160a)을 열처리할 수 있다.
먼저, 포토레지스트 패턴(301)을 스트립(strip)할 수 있다. 그 다음, 제1 전극(160a)에 열을 공급하여 제1 전극(160a)을 열처리할 수 있다. 예를 들면, 오븐 등을 이용하여 제1 전극(160a)에 열을 공급할 수 있다. 전술한 바와 같이, 투명 도전성 산화물층(162)이 식각되어 형성된 투명 도전성 산화물 패턴(162a)은 상대적으로 높은 저항을 가질 수 있고, 투명 도전성 산화물 패턴(162a)의 저항을 감소시키기 위하여 제1 전극(160a)을 열처리할 수 있다. 이에 따라, 열처리 후의 투명 도전성 산화물 패턴(162a)의 저항은 열처리 전의 투명 도전성 산화물 패턴(162a)의 저항보다 작을 수 있다.
일 실시예에 있어서, 광도전층(170) 및 제1 도전층(160)을 식각한 후에 제1 전극(160a)을 열처리할 수 있다. 제1 도전층(160)을 식각하기 전에 제1 도전층(160)을 열처리하는 경우에는 제1 도전층(160)을 식각할 때 과도한 양의 잔사가 발생할 수 있으므로, 제1 도전층(160)을 식각한 후에 제1 전극(160a)을 열처리하는 것이 바람직할 수 있다.
도 11을 참조하면, 제2 도전층(180) 상에 제3 절연층(190)을 형성할 수 있다.
먼저, 제2 절연층(150) 상에 제2 도전층(180)을 덮는 제3 절연층(190)을 형성할 수 있다. 예를 들면, 제2 절연층(150) 상에 제2 도전층(180)을 덮도록 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy) 등과 같은 무기 절연 물질을 증착함으로써 제3 절연층(190)을 형성할 수 있다.
그 다음, 제3 절연층(190)에 제1 드레인 영역 접촉 구멍(CH21), 제2 전극 접촉 구멍(CH22), 제1 커패시터 전극 접촉 구멍(CH23), 제2 소스 영역 접촉 구멍(CH24), 및 제2 드레인 영역 접촉 구멍(CH25)을 형성할 수 있다. 제1 드레인 영역 접촉 구멍(CH21), 제2 전극 접촉 구멍(CH22), 제1 커패시터 전극 접촉 구멍(CH23), 제2 소스 영역 접촉 구멍(CH24), 및 제2 드레인 영역 접촉 구멍(CH25)은 각각 제1 액티브층(121)의 상기 제1 드레인 영역, 제2 전극(180a), 제1 커패시터 전극(142), 제2 액티브층(122)의 상기 제2 소스 영역, 및 제2 액티브층(122)의 상기 제2 드레인 영역을 노출할 수 있다.
도 12를 참조하면, 제3 절연층(190) 상에 제1 드레인 전극(201), 연결 전극(202), 제2 소스 전극(203), 및 제2 드레인 전극(204)을 형성할 수 있다. 예를 들면, 제3 절연층(190) 상에 제1 드레인 영역 접촉 구멍(CH21), 제2 전극 접촉 구멍(CH22), 제1 커패시터 전극 접촉 구멍(CH23), 제2 소스 영역 접촉 구멍(CH24), 및 제2 드레인 영역 접촉 구멍(CH25)을 채우도록 알루미늄(Al), 티타늄(Ti), 구리(Cu) 등과 같은 도전 물질을 증착함으로써 도전층을 형성하고, 상기 도전층을 식각하여 제1 드레인 전극(201), 연결 전극(202), 제2 소스 전극(203), 및 제2 드레인 전극(204)을 형성할 수 있다. 제1 드레인 전극(201)은 제1 드레인 영역 접촉 구멍(CH21)을 통해 제1 액티브층(121)의 상기 드레인 영역에 접촉하고, 연결 전극(202)은 제2 전극 접촉 구멍(CH22) 및 제1 커패시터 전극 접촉 구멍(CH23)을 통해 각각 제2 전극(180a) 및 제1 커패시터 전극(142)에 접촉할 수 있다. 제2 소스 전극(203)은 제2 소스 영역 접촉 구멍(CH24)을 통해 제2 액티브층(122)의 상기 제2 소스 영역에 접촉하고, 제2 드레인 전극(204)은 제2 드레인 영역 접촉 구멍(CH25)을 통해 제2 액티브층(122)의 상기 제2 드레인 영역에 접촉할 수 있다.
제1 액티브층(121), 제1 게이트 전극(141), 제1 소스 전극(160c), 및 제1 드레인 전극(201)은 제1 트랜지스터(TR1)를 형성할 수 있다. 이 경우, 제1 소스 전극(160c)과 제1 전극(160a)은 일체로 형성될 수 있다. 제2 액티브층(122), 제2 게이트 전극(143), 제2 소스 전극(203), 및 제2 드레인 전극(204)은 제2 트랜지스터(TR2)를 형성할 수 있다. 연결 전극(202)은 포토 다이오드(PD)의 제2 전극(180a)과 커패시터(CAP)의 제1 커패시터 전극(142)을 전기적으로 연결할 수 있다.
도 1을 참조하면, 제1 드레인 전극(201), 연결 전극(202), 제2 소스 전극(203), 및 제2 드레인 전극(204) 상에 보호층(220)을 형성할 수 있다.
먼저, 제3 절연층(190) 상에 제1 드레인 전극(201), 연결 전극(202), 제2 소스 전극(203), 및 제2 드레인 전극(204)을 덮는 제4 절연층(210)을 형성할 수 있다. 예를 들면, 제3 절연층(190) 상에 제1 드레인 전극(201), 연결 전극(202), 제2 소스 전극(203), 및 제2 드레인 전극(204)을 덮도록 폴리이미드(polyimide, PI) 등과 같은 유기 절연 물질을 증착함으로써 제3 절연층(190)을 형성할 수 있다. 제3 절연층(190)은 평탄한 상면을 가질 수 있다.
그 다음, 제4 절연층(210) 상에 보호층(220)을 형성할 수 있다. 예를 들면, 제4 절연층(210) 상에 알루미늄(Al), 티타늄(Ti), 구리(Cu) 등과 같은 도전 물질을 증착함으로써 도전층을 형성하고, 상기 도전층을 식각하여 보호층(220)을 형성할 수 있다. 보호층(220)은 제2 트랜지스터(TR2)에 중첩할 수 있다.
본 발명의 일 실시예에 따른 광 센서의 제조 방법에 있어서, 1 회의 포토 공정을 이용하여 제2 도전층(180), 광도전층(170), 및 제1 도전층(160)을 식각함으로써, 포토 다이오드(PD)를 형성하기 위한 포토 공정의 횟수가 1 회로 감소할 수 있다. 이에 따라, 광 센서를 제조하기 위한 제조 시간 및 제조 비용이 절감될 수 있다.
이하, 도 13을 참조하여 본 발명의 다른 실시예에 따른 광 센서에 대해 설명한다.
도 13은 본 발명의 다른 실시예에 따른 광 센서를 나타내는 단면도이다.
도 13을 참조하면, 본 발명의 다른 실시예에 따른 광 센서는 기판(100) 상에 배치되는 포토 다이오드(PD), 커패시터(CAP), 제1 트랜지스터(TR1), 및 제2 트랜지스터(TR2)를 포함할 수 있다. 포토 다이오드(PD)는 제1 전극(1160a), 광도전 패턴(170a), 및 제2 전극(180a)을 포함하고, 커패시터(CAP)는 제1 커패시터 전극(142) 및 제2 커패시터 전극(1160b)을 포함할 수 있다. 제1 트랜지스터(TR1)는 제1 액티브층(121), 제1 게이트 전극(141), 제1 소스 전극(1160c), 제1 드레인 연결 전극(1161), 및 제1 드레인 전극(1201)을 포함하고, 제2 트랜지스터(TR2)는 제2 액티브층(122), 제2 게이트 전극(143), 제2 소스 연결 전극(1163), 제2 소스 전극(1203), 제2 드레인 연결 전극(1164), 및 제2 드레인 전극(1204)을 포함할 수 있다.
이하, 도 13 내지 도 22를 참조하여 본 발명의 다른 실시예에 따른 광 센서의 제조 방법에 대해 설명한다. 도 13 내지 도 22를 참조하여 본 발명의 다른 실시예에 따른 광 센서의 제조 방법에 있어서, 도 1 내지 도 12를 참조하여 설명한 본 발명의 일 실시예에 따른 광 센서의 제조 방법과 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 14, 도 15, 도 16, 도 17, 도 18, 도 19, 도 20, 도 21, 및 도 22는 도 13의 광 센서의 제조 방법을 나타내는 단면도들이다.
도 14를 참조하면, 제1 게이트 전극(141), 제1 커패시터 전극(142), 및 제2 게이트 전극(143) 상에 제2 절연층(150)을 형성할 수 있다.
먼저, 제1 절연층(130) 상에 제1 게이트 전극(141), 제1 커패시터 전극(142), 및 제2 게이트 전극(143)을 덮는 제2 절연층(150)을 형성할 수 있다. 그 다음, 제2 절연층(150)에 제1 소스 영역 접촉 구멍(CH11), 제1 드레인 영역 접촉 구멍(CH12), 제1 커패시터 전극 접촉 구멍(CH13), 제2 소스 영역 접촉 구멍(CH14), 및 제2 드레인 영역 접촉 구멍(CH15)을 형성할 수 있다. 제1 소스 영역 접촉 구멍(CH11) 및 제1 드레인 영역 접촉 구멍(CH12)은 제1 액티브층(121)의 상기 제1 소스 영역 및 상기 제1 드레인 영역을 각각 노출할 수 있다. 제1 커패시터 전극 접촉 구멍(CH13)은 제1 커패시터 전극(142)을 노출할 수 있다. 제2 소스 영역 접촉 구멍(CH14) 및 제2 드레인 영역 접촉 구멍(CH15)은 제2 액티브층(122)의 상기 제2 소스 영역 및 상기 제2 드레인 영역을 각각 노출할 수 있다.
도 15를 참조하면, 제2 절연층(150) 상에 제1 도전층(1160)을 형성할 수 있다.
제2 절연층(150) 상에 제1 소스 영역 접촉 구멍(CH11), 제1 드레인 영역 접촉 구멍(CH12), 제1 커패시터 전극 접촉 구멍(CH13), 제2 소스 영역 접촉 구멍(CH14), 및 제2 드레인 영역 접촉 구멍(CH15)을 채우는 제1 도전층(1160)을 형성할 수 있다. 제1 도전층(1160)은 금속을 포함할 수 있다. 예를 들면, 제2 절연층(150) 상에 제1 소스 영역 접촉 구멍(CH11), 제1 드레인 영역 접촉 구멍(CH12), 제1 커패시터 전극 접촉 구멍(CH13), 제2 소스 영역 접촉 구멍(CH14), 및 제2 드레인 영역 접촉 구멍(CH15)을 채우도록 몰리브덴(Mo), 구리(Cu) 등과 같은 도전 물질을 증착함으로써 제1 도전층(1160)을 형성할 수 있다. 제1 도전층(160)은 제1 소스 영역 접촉 구멍(CH11) 및 제1 드레인 영역 접촉 구멍(CH12)을 통해 제1 액티브층(121)의 상기 제1 소스 영역 및 상기 제1 드레인 영역에 각각 접촉하고, 제1 커패시터 전극 접촉 구멍(CH13)을 통해 제1 커패시터 전극(142)에 접촉하며, 제2 소스 영역 접촉 구멍(CH14) 및 제2 드레인 영역 접촉 구멍(CH15)을 통해 제2 액티브층(122)의 상기 제2 소스 영역 및 상기 제2 드레인 영역에 각각 접촉할 수 있다.
도 16을 참조하면, 제1 도전층(1160) 상에 제1 포토레지스트 패턴(310)을 형성할 수 있다.
예를 들면, 제1 도전층(1160) 상에 포토레지스트를 코팅함으로써 포토레지스트층을 형성하고, 상기 포토레지스트층을 포토 공정을 이용하여 노광 및 현상함으로써 제1 포토레지스트 패턴(310)을 형성할 수 있다. 제1 포토레지스트 패턴(310)은 제1 액티브층(121)의 적어도 일부 및 제1 커패시터 전극(142)의 적어도 일부, 제1 드레인 영역 접촉 구멍(CH12), 제1 커패시터 전극 접촉 구멍(CH13), 제2 소스 영역 접촉 구멍(CH14), 및 제2 드레인 영역 접촉 구멍(CH15)에 중첩할 수 있다.
도 17을 참조하면, 제1 포토레지스트 패턴(310)을 이용하여 제1 도전층(1160)을 식각할 수 있다.
제1 포토레지스트 패턴(310)을 식각 마스크로 이용하여 제1 도전층(1160)을 식각함으로써 제1 전극(1160a), 제1 드레인 연결 전극(1161), 제1 연결 전극(1162), 제2 소스 연결 전극(1163), 및 제2 드레인 연결 전극(1164)이 형성될 수 있다. 제1 커패시터 전극(142)과 제2 커패시터 전극(1160b)은 커패시터(CAP)를 형성할 수 있다. 이 경우, 제2 커패시터 전극(1160b)과 제1 전극(1160a)은 일체로 형성될 수 있다.
도 18을 참조하면, 제1 전극(1160a), 제1 드레인 연결 전극(1161), 제1 연결 전극(1162), 제2 소스 연결 전극(1163), 및 제2 드레인 연결 전극(1164) 상에 광도전층(170), 및 제2 도전층(180)을 순차적으로 형성할 수 있다.
먼저, 제1 포토레지스트 패턴(310)을 스트립할 수 있다. 그 다음, 제2 절연층(150) 상에 제1 전극(1160a), 제1 드레인 연결 전극(1161), 제1 연결 전극(1162), 제2 소스 연결 전극(1163), 및 제2 드레인 연결 전극(1164)을 덮는 광도전층(170)을 형성할 수 있다. 그 다음, 광도전층(170) 상에 제2 도전층(180)을 형성할 수 있다.
도 19를 참조하면, 제2 도전층(180) 상에 제2 포토레지스트 패턴(320)을 형성할 수 있다.
예를 들면, 제2 도전층(180) 상에 포토레지스트를 코팅함으로써 포토레지스트층을 형성하고, 상기 포토레지스트층을 포토 공정을 이용하여 노광 및 현상함으로써 제2 포토레지스트 패턴(320)을 형성할 수 있다. 제2 포토레지스트 패턴(320)은 제1 액티브층(121)의 적어도 일부 및 제1 커패시터 전극(142)의 적어도 일부에 중첩할 수 있다.
도 20을 참조하면, 제2 포토레지스트 패턴(320)을 이용하여 제2 도전층(180)을 식각할 수 있다.
제2 포토레지스트 패턴(320)을 식각 마스크로 이용하여 제2 도전층(180)을 식각함으로써 제2 전극(180a)이 형성될 수 있다. 일 실시예에 있어서, 제2 도전층(180)은 습식 식각법으로 식각될 수 있다.
제2 도전층(180)은 제2 포토레지스트 패턴(320)의 가장자리보다 일정한 폭만큼 안쪽까지 식각될 수 있다. 제2 도전층(180)이 제2 포토레지스트 패턴(320)의 가장자리보다 일정한 폭만큼 안쪽까지 식각됨에 따라, 제2 전극(180a)의 폭은 제2 포토레지스트 패턴(320)의 폭보다 작을 수 있다.
도 21을 참조하면, 일 실시예에 있어서, 제2 포토레지스트 패턴(320)을 리플로우할 수 있다. 이 경우, 리플로우된 제2 포토레지스트 패턴(321)은 제2 전극(180a)의 측부(180S)를 덮을 수 있다. 그러나, 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 제2 포토레지스트 패턴(320)은 리플로우되지 않을 수도 있다.
도 22를 참조하면, 제2 포토레지스트 패턴(321)을 이용하여 광도전층(170)을 식각할 수 있다.
제2 포토레지스트 패턴(321)을 식각 마스크로 이용하여 광도전층(170)을 식각함으로써 광도전 패턴(170a)이 형성될 수 있다. 일 실시예에 있어서, 광도전층(170)은 건식 식각법으로 식각될 수 있다.
광도전층(170)은 제2 포토레지스트 패턴(321)의 가장자리까지 식각될 수 있다. 광도전층(170)이 제2 포토레지스트 패턴(321)의 가장자리까지 식각됨에 따라, 광도전 패턴(170a)의 폭은 제2 전극(180a)의 폭보다 클 수 있다. 제1 전극(1160a), 광도전 패턴(170a), 및 제2 전극(180a)은 포토 다이오드(PD)를 형성할 수 있다.
도 13을 참조하면, 제2 도전층(180) 상에 제3 절연층(190)을 형성하고, 제3 절연층(190) 상에 제1 드레인 전극(1201), 제2 연결 전극(1202), 제2 소스 전극(1203), 및 제2 드레인 전극(1204)을 형성할 수 있다. 제1 드레인 전극(1201), 제2 연결 전극(1202), 제2 소스 전극(1203), 및 제2 드레인 전극(1204)은 제3 절연층(190)에 형성되는 접촉 구멍들을 통해 제1 드레인 연결 전극(1161), 제1 연결 전극(1162), 제2 소스 연결 전극(1163), 및 제2 드레인 연결 전극(1164)에 각각 접촉할 수 있다.
제1 액티브층(121), 제1 게이트 전극(141), 제1 소스 전극(160c), 제1 드레인 연결 전극(1161), 및 제1 드레인 전극(1201)은 제1 트랜지스터(TR1)를 형성할 수 있다. 이 경우, 제1 소스 전극(1160c)과 제1 전극(1160a)은 일체로 형성될 수 있다. 제2 액티브층(122), 제2 게이트 전극(143), 제2 소스 연결 전극(1163), 제2 소스 전극(1203), 제2 드레인 연결 전극(1164), 및 제2 드레인 전극(1204)은 제2 트랜지스터(TR2)를 형성할 수 있다. 제1 연결 전극(1162) 및 제2 연결 전극(1202)은 포토 다이오드(PD)의 제2 전극(180a)과 커패시터(CAP)의 제1 커패시터 전극(142)을 전기적으로 연결할 수 있다.
본 발명의 다른 실시예에 따른 광 센서의 제조 방법에 있어서, 1 회의 포토 공정을 이용하여 제2 도전층(180) 및 광도전층(170)을 식각함으로써, 포토 다이오드(PD)를 형성하기 위한 포토 공정의 횟수가 2 회로 감소할 수 있다. 이에 따라, 광 센서를 제조하기 위한 제조 시간 및 제조 비용이 절감될 수 있다.
본 발명의 예시적인 실시예들에 따른 광 센서는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치의 지문 인식 센서 등으로 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 광 센서 및 광 센서의 제조 방법에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
100: 기판
160, 1160: 제1 도전층
161: 금속층 162: 투명 도전성 산화물층
170: 광도전층 171: N형 반도체층
172: I형 반도체층 173: P형 반도체층
180: 제2 도전층
161: 금속층 162: 투명 도전성 산화물층
170: 광도전층 171: N형 반도체층
172: I형 반도체층 173: P형 반도체층
180: 제2 도전층
Claims (20)
- 기판 상에 금속층 및 상기 금속층 상에 형성되는 투명 도전성 산화물층을 포함하는 제1 도전층을 형성하는 단계;
상기 제1 도전층 상에 광도전층을 형성하는 단계;
상기 광도전층 상에 제2 도전층을 형성하는 단계;
상기 제2 도전층 상에 포토레지스트 패턴을 형성하는 단계;
상기 포토레지스트 패턴을 이용하여 상기 제2 도전층을 식각하여 제2 전극을 형성하는 단계; 및
상기 포토레지스트 패턴을 이용하여 상기 광도전층 및 상기 제1 도전층을 식각하여 광도전 패턴 및 제1 전극을 각각 형성하는 단계를 포함하는, 광 센서의 제조 방법. - 제1 항에 있어서,
상기 투명 도전성 산화물층은 스퍼터링(sputtering)으로 형성되는, 광 센서의 제조 방법. - 제1 항에 있어서,
상기 투명 도전성 산화물층의 저항은 상기 금속층의 저항보다 큰, 광 센서의 제조 방법. - 제1 항에 있어서,
상기 투명 도전성 산화물층의 두께는 상기 금속층의 두께보다 작은, 광 센서의 제조 방법. - 제1 항에 있어서,
상기 광도전층은 화학 기상 증착(CVD)으로 형성되는, 광 센서의 제조 방법. - 제1 항에 있어서,
상기 광도전층은,
N형 반도체층;
상기 N형 반도체층 상에 형성되는 I형 반도체층; 및
상기 I형 반도체층 상에 형성되는 P형 반도체층을 포함하는, 광 센서의 제조 방법. - 제1 항에 있어서,
상기 제2 도전층은 투명 도전성 산화물을 포함하는, 광 센서의 제조 방법. - 제1 항에 있어서,
상기 제2 도전층은 습식 식각법으로 식각되는, 광 센서의 제조 방법. - 제1 항에 있어서,
상기 제2 도전층은 상기 포토레지스트 패턴의 가장자리보다 일정한 폭만큼 안쪽까지 식각되는, 광 센서의 제조 방법. - 제1 항에 있어서,
상기 제2 도전층을 식각한 후 및 상기 광도전층 및 상기 제1 도전층을 식각하기 전에 상기 포토레지스트 패턴을 리플로우(reflow)하는 단계를 더 포함하는, 광 센서의 제조 방법. - 제1 항에 있어서,
상기 광도전층 및 상기 제1 도전층은 건식 식각법으로 식각되는, 광 센서의 제조 방법. - 제1 항에 있어서,
상기 광도전 패턴의 폭 및 상기 제1 전극의 폭 각각은 상기 제2 전극의 폭보다 큰, 광 센서의 제조 방법. - 제1 항에 있어서,
상기 광도전층 및 상기 제1 도전층을 식각한 후에 상기 제1 전극을 열처리하는 단계를 더 포함하는, 광 센서의 제조 방법. - 기판 상에 제1 도전층을 형성하는 단계;
상기 제1 도전층 상에 제1 포토레지스트 패턴을 형성하는 단계;
상기 제1 포토레지스트 패턴을 이용하여 상기 제1 도전층을 식각하여 제1 전극을 형성하는 단계;
상기 제1 전극 상에 광도전층을 형성하는 단계;
상기 광도전층 상에 제2 도전층을 형성하는 단계;
상기 제2 도전층 상에 제2 포토레지스트 패턴을 형성하는 단계;
상기 제2 포토레지스트 패턴을 이용하여 상기 제2 도전층을 식각하여 제2 전극을 형성하는 단계; 및
상기 제2 포토레지스트 패턴을 이용하여 상기 광도전층을 식각하여 광도전 패턴을 형성하는 단계를 포함하는, 광 센서의 제조 방법. - 제14 항에 있어서,
상기 제1 도전층은 금속을 포함하는, 광 센서의 제조 방법. - 제14 항에 있어서,
상기 제2 도전층은 습식 식각법으로 식각되는, 광 센서의 제조 방법. - 제14 항에 있어서,
상기 제2 도전층은 상기 제2 포토레지스트 패턴의 가장자리보다 일정한 폭만큼 안쪽까지 식각되는, 광 센서의 제조 방법. - 제14 항에 있어서,
상기 제2 도전층을 식각한 후 및 상기 광도전층을 식각하기 전에 상기 제2 포토레지스트 패턴을 리플로우(reflow)하는 단계를 더 포함하는, 광 센서의 제조 방법. - 제14 항에 있어서,
상기 광도전층은 건식 식각법으로 식각되는, 광 센서의 제조 방법. - 제14 항에 있어서,
상기 광도전 패턴의 폭은 상기 제2 전극의 폭보다 큰, 광 센서의 제조 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190138503A KR20210053373A (ko) | 2019-11-01 | 2019-11-01 | 광 센서의 제조 방법 |
US16/887,290 US11502216B2 (en) | 2019-11-01 | 2020-05-29 | Method of manufacturing photo sensor |
CN202011083708.XA CN112786710A (zh) | 2019-11-01 | 2020-10-12 | 制造光传感器的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190138503A KR20210053373A (ko) | 2019-11-01 | 2019-11-01 | 광 센서의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20210053373A true KR20210053373A (ko) | 2021-05-12 |
Family
ID=75687883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190138503A KR20210053373A (ko) | 2019-11-01 | 2019-11-01 | 광 센서의 제조 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11502216B2 (ko) |
KR (1) | KR20210053373A (ko) |
CN (1) | CN112786710A (ko) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3202362B2 (ja) * | 1992-07-21 | 2001-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
EP0775931B1 (en) * | 1995-11-21 | 2005-10-05 | Samsung Electronics Co., Ltd. | Method of manufacturing a liquid crystal display |
EP1233082B1 (en) * | 1999-11-25 | 2009-01-07 | Idemitsu Kosan Co., Ltd. | Sputtering target, transparent conductive oxide, and method for preparing sputtering target |
KR20080018496A (ko) * | 2006-08-24 | 2008-02-28 | 삼성전자주식회사 | 표시 기판의 제조 방법 |
US7932183B2 (en) * | 2006-11-14 | 2011-04-26 | Mitsubishi Electric Corporation | Method of manufacturing multilayer thin film pattern and display device |
WO2010090394A2 (ko) * | 2009-02-06 | 2010-08-12 | 주식회사 엘지화학 | 절연된 도전성 패턴의 제조 방법 |
EP2395542A4 (en) * | 2009-02-06 | 2012-10-31 | Lg Chemical Ltd | METHOD FOR MANUFACTURING INSULATED CONDUCTOR PATTERN AND LAMINATE |
KR101156275B1 (ko) * | 2009-02-06 | 2012-06-13 | 주식회사 엘지화학 | 터치스크린 및 이의 제조방법 |
KR20120095543A (ko) | 2011-02-21 | 2012-08-29 | (주)세현 | 엑스레이 디텍터 패널 및 이의 제조방법 |
KR101407936B1 (ko) | 2013-09-27 | 2014-06-17 | 실리콘 디스플레이 (주) | 광학식 박막 트랜지스터형 지문센서 |
CN107623011A (zh) * | 2017-10-12 | 2018-01-23 | 友达光电股份有限公司 | 用于x射线探测器的薄膜晶体管阵列基板和x射线探测器 |
KR102620764B1 (ko) * | 2018-12-24 | 2024-01-02 | 엘지디스플레이 주식회사 | 디지털 엑스레이 검출장치용 어레이 패널 및 이를 포함하는 디지털 엑스레이 검출장치 |
-
2019
- 2019-11-01 KR KR1020190138503A patent/KR20210053373A/ko not_active Application Discontinuation
-
2020
- 2020-05-29 US US16/887,290 patent/US11502216B2/en active Active
- 2020-10-12 CN CN202011083708.XA patent/CN112786710A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US11502216B2 (en) | 2022-11-15 |
CN112786710A (zh) | 2021-05-11 |
US20210135039A1 (en) | 2021-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10503321B2 (en) | Optical sensing unit, touch panel, method for manufacturing optical sensing unit, method for manufacturing touch panel, and display device | |
US10818732B2 (en) | Photosensitive sensor, manufacturing method of the same, and electronic device | |
US20110204370A1 (en) | Thin-Film Transistor Substrate, Method of Manufacturing the Same, and Display Device Including the Same | |
US11961850B2 (en) | Display substrate, manufacturing method thereof, and display device | |
US20040124417A1 (en) | Active matrix display device and manufacturing method thereof | |
CN109360828B (zh) | 显示基板及其制造方法、显示装置 | |
CN109742114B (zh) | 显示背板制作方法及显示背板、显示装置 | |
US11256891B2 (en) | Array substrate, method of manufacturing array substrate, and display apparatus | |
CN106876332B (zh) | 显示装置、指纹识别单元以及薄膜晶体管及其制造方法 | |
CN107170807B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
US9224869B2 (en) | Semiconductor device and method for manufacturing same | |
CN112198729B (zh) | 阵列基板、显示面板及电子设备 | |
CN111403337A (zh) | 阵列基板、显示面板及阵列基板的制作方法 | |
KR20110008639A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
CN110197834A (zh) | 阵列基板及其制作方法、显示面板和指纹识别显示装置 | |
KR20170132130A (ko) | 센서, 그 제조 방법 및 전자 디바이스 | |
CN108807556A (zh) | 一种光学传感器件及其制作方法、显示器件、显示设备 | |
CN212010934U (zh) | 阵列基板及显示面板 | |
CN111898506A (zh) | 感光传感器、阵列基板、显示面板及电子设备 | |
CN107706196B (zh) | 一种阵列基板及其制备方法、显示装置 | |
KR20210053373A (ko) | 광 센서의 제조 방법 | |
KR20120028050A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
US20220293663A1 (en) | Semiconductor device | |
US20220399416A1 (en) | Display substrate, display substrate motherboard and manufacturing method therefor, and display device | |
US11315953B2 (en) | Substrate and method for manufacturing the same, and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal |