KR20080018496A - 표시 기판의 제조 방법 - Google Patents
표시 기판의 제조 방법 Download PDFInfo
- Publication number
- KR20080018496A KR20080018496A KR1020060080699A KR20060080699A KR20080018496A KR 20080018496 A KR20080018496 A KR 20080018496A KR 1020060080699 A KR1020060080699 A KR 1020060080699A KR 20060080699 A KR20060080699 A KR 20060080699A KR 20080018496 A KR20080018496 A KR 20080018496A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- film
- pattern
- photoresist
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 56
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims description 88
- 238000005530 etching Methods 0.000 claims description 25
- 238000002161 passivation Methods 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 11
- 238000004140 cleaning Methods 0.000 claims description 3
- 239000012212 insulator Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 114
- 239000010410 layer Substances 0.000 description 94
- 239000010409 thin film Substances 0.000 description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 239000000126 substance Substances 0.000 description 8
- 150000002739 metals Chemical class 0.000 description 7
- 238000000053 physical method Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
박막 트랜지스터가 형성된 기판상에 감광막 패턴을 형성하는 단계, 상기 감광막 패턴상에 투명 도전막을 형성하는 단계, 및 상기 감광막 패턴의 일부를 제거하면서 리프트-오프 방식으로 투명 도전막 패턴을 형성하는 단계를 포함하는 표시 기판의 제조방법이 제공된다.
액정, 유기막, 감광막, 화소 전극
Description
도 1a 내지 도 7a는 본 발명의 제1 실시예에 따른 표시 기판의 제조 방법을 설명하는 평면도들이다.
도 1b 내지 도 7b는 각각 도 1a 내지 도 7a의 Ⅰ-Ⅰ' 라인을 따라 취해진 단면도들이다.
도 8a 내지 도 13a는 본 발명의 제2 실시예에 따른 표시 기판의 제조 방법을 설명하는 평면도들이다.
도 8b 내지 도 13b는 각각 도 8a 내지 도 13a의 Ⅱ-Ⅱ' 라인을 따라 취해진 단면도들이다.
도 14a 내지 도 17a는 본 발명의 제3 실시예에 따른 표시 기판의 제조 방법을 설명하는 평면도들이다.
도 14b 내지 도 17b는 각각 도 14a 내지 도 17a의 Ⅲ-Ⅲ' 라인을 따라 취해진 단면도들이다.
도 18은 본 발명의 제조 방법에 따라 제조된 표시 기판이 적용된 액정 표시 장치의 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
100 -- 기판 110 -- 게이트 라인
111 -- 게이트 전극 140 -- 데이터 라인
141 -- 소오스 전극 142 -- 드레인 전극
170 -- 화소 전극 PA -- 화소 영역
T -- 박막 트랜지스터
본 발명은 표시 기판의 제조 방법에 관한 것으로, 더욱 상세하게는 공정 절차를 단축하는 표시 기판의 제조 방법에 관한 것이다.
일반적으로 영상을 표시하는 표시 장치는 기판을 포함한다. 상기 기판에는 영상을 표시하는 최소 단위를 나타내는 복수의 화소 영역들이 정의된다. 상기 복수의 화소 영역들 각각에는 박막 트랜지스터와 화소 전극이 구비된다. 상기 박막 트랜지스터와 화소 전극은 기판상에 도전성의 막을 형성한 후 이를 패터닝하여 형성된다.
상기 기판상에는 상기 박막 트랜지스터의 상하 또는 화소 전극의 상하에 여러가지 절연막들이 형성된다. 상기 여러가지 절연막들 중 일부는 패터닝된다. 따라서, 표시 장치용 기판을 제조함에 있어서 도전성의 막 및 절연막에 대한 다수의 패터닝 공정이 진행된다. 상기 패터닝시 노광 및 현상을 포함하는 포토 공정이 진행된다. 일반적으로, 포토 공정은 패터닝 대상막들 각각에 대해 별도로 진행되며, 상기 대상막들이 증가될수록 전체 공정의 절차나 비용이 증가된다.
본 발명의 목적은 공정 절차나 비용을 단축한 표시 기판의 제조 방법을 제공하는 데 있다.
본 발명의 일 실시예에 따른 표시 기판의 제조 방법은 다음의 단계들을 포함한다. 제1 영역, 제2 영역 및 제3 영역으로 구분된 기판상에 게이트 전극을 형성한다. 상기 게이트 전극상에 상기 게이트 전극과 평면상에서 부분적으로 중첩되도록 반도체막 패턴을 형성한다. 상기 반도체막 패턴상에 상호 이격된 소오스 전극과 드레인 전극을 형성한다. 상기 소오스 전극 및 드레인 전극상에 상기 기판의 전면을 덮도록 제1 감광막을 형성한다. 상기 제1 감광막상에 제2 감광막을 형성한다. 상기 제1 및 제2 감광막을 패터닝하여, 상기 제1 영역에서 상기 제1 및 제2 감광막이 남고 상기 제2 영역에서 상기 제1 감광막이 남고 상기 제3 영역에서 상기 드레인 전극을 노출하도록 개구된 제1 감광막 패턴을 형성한다. 상기 제1 감광막 패턴상에 상기 기판의 전면을 덮도록 투명 도전막을 형성한다. 상기 제1 영역에 대응하는 상기 제2 감광막을 제거하면서 상기 제1 영역의 투명 도전막을 함께 제거하여 투명 도전막 패턴을 형성한다.
본 발명의 다른 실시예에 따른 표시 기판의 제조 방법은 다음의 단계들을 포함한다. 제1 영역, 제2 영역 및 제3 영역으로 구분된 기판상에 게이트 전극을 형성한다. 상기 게이트 전극상에 상기 게이트 전극과 평면상에서 부분적으로 중첩되도록 반도체막 패턴을 형성한다. 상기 반도체막 패턴상에 상호 이격된 소오스 전극과 드레인 전극을 형성한다. 상기 소오스 전극 및 드레인 전극상에 상기 기판의 전면을 덮도록 감광막을 형성한다. 상기 감광막을 패터닝하여, 상기 제1 영역에서 제1 두께를 갖고 상기 제2 영역에서 상기 제1 두께보다 얇은 제2 두께를 가지며 상기 제3 영역에서 상기 드레인 전극을 노출하도록 개구된 감광막 패턴을 형성한다. 상기 감광막 패턴상에 상기 기판의 전면을 덮도록 투명 도전막을 형성한다. 상기 제1 영역에서 상기 제1 두께와 상기 제2 두께의 차이에 해당하는 두께의 상기 감광막 패턴을 제거하면서 상기 제1 영역의 투명 도전막을 함께 제거하여 투명 도전막 패턴을 형성한다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 살펴보기로 한다. 다만 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다양한 형태로 응용되어 변형될 수도 있다. 오히려 아래의 실시예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이다. 따라서 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안 될 것이다. 또한 하기 실시예와 함께 제시된 도면들에 있어서, 층 및 영역들의 크기는 명확한 설명을 강조하기 위해서 간략화되거나 다소 과장되어진 것이며, 도면상에 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 내지 도 7a는 본 발명의 제1 실시예에 따른 표시 기판의 제조 방법을 설명하는 평면도들이다. 도 1b 내지 도 7b는 각각 도 1a 내지 도 7a의 Ⅰ-Ⅰ' 라인을 따라 취해진 단면도들이다. 다만, 표시 기판에는 복수의 화소 영역이 정의되며 상기 복수의 화소 영역은 동일한 구조를 가지므로, 이하에서는 상기 복수의 화소 영역 중 어느 하나의 대한 것을 중심으로 설명한다.
도 1a 및 도 1b를 참조하면, 기판(100)상에 게이트 도전막이 형성된다. 기판(100)은 유리 또는 플라스틱으로 된 투명한 절연 기판이다. 상기 게이트 도전막은 금속을 스퍼터링 방법으로 증착하여 형성될 수 있다. 상기 금속으로는 알루미늄(Al)이나 알루미늄 합금 등의 알루미늄 계열 금속, 은(Ag)이나 은 합금 등의 은 계열 금속, 구리(Cu)나 구리 합금 등의 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등의 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위가 될 수 있다. 상기 게이트 도전막은 상기한 금속들 중 서로 물리적 성질이 다른 금속을 이용한 다중막으로 형성될 수도 있다.
상기 게이트 도전막이 패터닝되어 게이트 라인(110)과 게이트 전극(111)이 형성된다. 상기 패터닝은 상기 게이트 도전막상에 식각 마스크를 형성한 후 상기 식각 마스크에 따라 상기 게이트 도전막을 식각하여 진행된다. 상기 식각 마스크 형성을 위해 상기 게이트 도전막상에 감광막을 도포하고 노광 및 현상이 진행된다. 상기 노광시 첫번째 포토 마스크가 사용된다.
도 2a 및 도 2b를 참조하면, 게이트 전극(111)상에 게이트 절연막(120)과 반도체막이 형성된다. 게이트 절연막(120)은 실리콘 나이트라이드를 이용한 플라즈마 화학기상 증착법으로 기판(100)의 전면을 덮도록 형성된다. 상기 반도체막은 비정질 실리콘을 이용한 플라즈마 화학기상 증착법으로 기판(100)의 전면을 덮도록 형성된다.
상기 반도체막이 패터닝되어 예비 반도체막 패턴(130a)이 형성된다. 예비 반도체막 패턴(130a)은 예비 액티브막 패턴(131a)과 그 상부의 예비 오믹 콘택막 패턴(132a)의 이중막으로 구성된다. 예비 오믹 콘택막 패턴(132a)은 불순물 이온을 포함한다. 상기 패터닝은 상기 반도체막상에 식각 마스크를 형성한 후 상기 식각 마스크에 따라 상기 반도체막을 식각하여 진행된다. 상기 식각 마스크 형성을 위해 상기 반도체막상에 감광막을 도포한 후 노광 및 현상이 진행된다. 상기 노광시 두번째 포토 마스크가 사용된다.
도 3a 및 도 3b를 참조하면, 예비 반도체막 패턴(130a)상에 데이터 도전막이 형성된다. 상기 데이터 도전막은 상기 게이트 도전막 형성시 사용되는 금속들을 이용하여 단일 또는 다중막으로 형성된다.
상기 데이터 도전막이 패터닝되어 데이터 라인(140), 소오스 전극(141) 및 드레인 전극(142)이 형성된다. 상기 패터닝은 상기 데이터 도전막상에 식각 마스크를 형성한 후 상기 식각 마스크에 따라 상기 데이터 도전막을 식각하여 진행된다. 상기 식각 마스크 형성을 위해 상기 데이터 도전막상에 감광막을 도포한 후 노광 및 현상이 진행된다. 상기 노광시 세번째 포토 마스크가 사용된다.
소오스 전극(141)과 드레인 전극(142)은 게이트 전극(111)상에서 상호간에 이격되며, 상기 이격된 공간으로 예비 반도체막 패턴(130a)이 노출된다. 상기 노출된 부분이 식각되어 반도체막 패턴(130)이 형성된다. 상기 식각시 소오스 전극(141)과 드레인 전극(142)을 따라 분리되는 오믹 콘택 패턴(132)이 형성된다. 또한, 상기 식각시 오믹 콘택 패턴(132)의 하부에 액티브 패턴(131)이 형성되는데, 액티브 패턴(131)은 과식각에 의해 그 상부면이 소정 두께 제거될 수도 있다.
상기한 식각 후, 게이트 전극(111), 게이트 절연막(120), 반도체막 패턴(130), 소오스 전극(141) 및 드레인 전극(142)에 의해 박막 트랜지스터(T)가 완성된다. 또한 게이트 라인(110)과 데이터 라인(140)에 의해 화소 영역(PA)이 정의된다.
도 4a 및 도 4b를 참조하면, 박막 트랜지스터(T)상에 보호막(150)이 형성된다. 보호막(150)은 무기막, 예컨대 실리콘나이트라이드를 이용한 플라즈마 화학기상 증착법으로 기판(100)의 전면을 덮도록 형성된다. 보호막(150)상에 제1 감광막(161)과 제2 감광막(162)이 형성된다. 제1 및 제2 감광막(161,162)은 서로 다른 성분을 가지며, 특히 제1 감광막(161)은 아크릴 수지와 같은 유기막 성분을 포함한다. 제1 및 제2 감광막(161,162)은 서로 다른 두께를 가지며, 제1 감광막(161)은 제2 감광막(162)보다 두껍게 형성된다. 예컨대, 제1 감광막(161)은 4 - 5㎛ 두께로 형성되고, 제2 감광막(162)은 0.5 - 1.5㎛ 두께로 형성될 수 있다. 제1 감광막(161)은 공정이 완료된 후에도 그 일부가 절연막으로서 기판(100)에 잔류한다. 따라서, 제1 감광막(161)의 두께는 상기 절연막이 그 기능을 수행하는데 필요한 두께와 공정의 중간에 제1 감광막(161)이 감소되는 두께를 고려하여 설정된다.
제1 및 제2 감광막(161,162)에 대한 노광이 진행된다. 상기 노광시 네번째의 포토 마스크(10)가 사용된다. 상기 포토 마스크(10)는 불투광부(11), 중간 투광부(12) 및 투광부(13)를 갖는다. 불투광부(11)나 투광부(13)에서는 광의 전부가 차단되거나 투과되는데 비하여, 중간 투광부(12)에서는 광의 일부가 투과된다. 이와 같이, 중간 투광부(12)를 갖는 포토 마스크로는 슬릿 마스크나 하프톤 마스크가 있다.
슬릿 마스크는 중간 투광부(12)에 복수의 슬릿이 형성되며, 상기 슬릿의 간격을 조절하여 투과되는 광량을 조절할 수 있다. 하프톤 마스크는 중간 투광부(12)가 광의 일부만을 투과하는 물질로 구성되도록 형성되며, 상기 물질의 성분에 따라 투과되는 광량을 조절할 수 있다.
위와 같은 방법으로, 포토 마스크(10)는 중간 투광부(12)와 대응되는 영역에서 제2 감광막(162)만 노광되고 그 하부의 제1 감광막(161)은 노광되지 않도록 설정된다. 이하 설명의 편의상, 위치에 따라 기판(100)의 영역을 구분하여 불투광부(11)에 대응되는 영역을 제1 영역(A1), 중간 투광부(12)에 대응되는 영역을 제2 영역(A2), 그리고 투광부(13)에 대응되는 영역을 제3 영역(A3)이라 한다. 제1 영역(A1)은 대체로 화소 영역(PA)의 경계에 대응되어, 게이트 라인(110)과 데이터 라인(140)이 형성된 영역의 일부 또는 전부를 포함한다. 제2 영역(A2)은 대체로 대부분의 화소 영역(PA)을 차지하며, 제3 영역(A3)은 화소 영역(PA) 내부의 소정 영역으로 제한된다.
도 5a 및 도 5b를 참조하면, 제1 및 제2 감광막(161,162)이 현상되어 감광막 패턴(160)이 형성된다. 현상은 딥(dip)이나 분사(spray) 방식으로 기판(100)에 현상액을 제공하여 진행된다. 상기 현상액은 제1 및 제2 감광막(161,162)에서 노광된 부분과 반응하여 이를 제거한다.
상기 현상시, 제2 영역(A2)에서 제2 감광막(162)만이 제거되고, 제3 영 역(A3)에서 제1 및 제2 감광막(161,162)이 모두 제거된다. 따라서, 감광막 패턴(160)은 제1 영역(A1)에 남은 제1 감광막(161)에 의한 제1 부분(160a)과, 제1 및 제2 영역(A1,A2)에 남은 제2 감광막(162)에 의한 제2 부분(160b)으로 구성된다. 또한 제3 영역(A3)이 개구되어 콘택홀(155)이 형성된다.
한편, 노광 단계에서, 광은 포토 마스크(10)에 대해 수직하게 입사된 후 포토 마스크(10)에서 회절되어 포토 마스크(10)에 대해 경사지는 방향으로 출사(도 4b 참조)된다. 상기 경사지게 출사된 광에 의해 제1 부분(160a)의 측면은 기판(100)에 대해 경사지게 되어 그 하부에서 언더컷(165)이 형성된다.
감광막 패턴(160)에 대한 열처리가 진행된다. 상기 열처리는 220℃에서 대략 1시간 정도 진행되며, 열처리가 진행되면서 감광막 패턴(160)이 수축되고 경화된다. 앞선 단계에서, 현상이 진행되면서 제2 부분(160b)은 최초 제1 감광막(161)에 비해 소정 두께 감소되고, 또한 상기 열처리시 수축에 의해 대략 10% 정도로 두께가 감소된다. 따라서, 상기 열처리 후 제2 부분(160b)은 3 - 4㎛ 정도의 두께를 갖는다.
도 6a 및 도 6b를 참조하면, 감광막 패턴(160)을 식각 마스크로 이용하여 보호막(150)이 식각된다. 상기 식각에 의해, 제3 영역(A3)에서 콘택홀(155)이 보호막(150)의 내부로 확장되며, 드레인 전극(142)의 일부가 노출된다.
감광막 패턴(160)상에 투명 도전막(171)이 형성된다. 투명 도전막(171)은 산화아연인듐이나 산화주석인듐을 스퍼터링 방식으로 증착하여 형성된다. 상기 증착에 의해 투명 도전막(171)은 기판(100)의 전면을 덮게 된다. 다만, 투명 도전 막(171)은 기판(100)의 상부면 방향으로 증착되므로, 상기 언더컷(165)이 형성된 영역에서 제1 부분(160a)의 측면으로는 투명 도전막(171)이 증착되지 못하여 단절될 수 있다.
도 7a 및 도 7b를 참조하면, 감광막 패턴(160)의 제1 부분(160a)이 제거된다. 제1 부분(160a)의 제거시, 제1 부분(160a)의 표면에 증착되었던 투명 도전막(171)은 리프트 오프(lift-off)되어 제거된다. 그 결과, 투명 도전막 패턴이 형성된다. 상기 투명 도전막 패턴은 화소 영역(PA)에 대응되게 제2 영역(A2)에 형성된 화소 전극(170)에 해당한다. 또한 감광막 패턴(160)은 제1 감광막(161) 성분의 제2 부분(160b)만이 남게 된다. 상기 남게 되는 제2 부분(160b)은 화소 전극(170)과 그 하부의 박막 트랜지스터(T) 사이를 절연하는 절연막에 해당한다. 상기 절연막은 화소 전극(170)과 데이터 라인(140)간 커플링 방지를 위해, 상당한 두께를 갖는 것이 바람직하다. 본 실시예에 따르면, 상기 절연막은 제2 부분(160b)에 의해 3 - 4㎛ 정도의 충분한 두께를 가질 수 있다.
제1 부분(160a)은 화학적 방법이나 물리적 방법으로 제거될 수 있다. 화학적 방법에 의하면, 기판(100)의 전면에 화학액이 제공된다. 상기 화학액은 투명 도전막(171) 및 상기 언더컷(165)에 의해 상기 투명 도전막(171)이 단락된 부분에서 제1 부분(160a)과 접촉된다. 상기 화학액은 투명 도전막(171)과 반응하지 않으며, 제1 부분(160a)을 구성하는 제1 감광막(161)과 반응하여 이를 제거한다.
물리적 방법에 의하면, 제1 부분(160a)은 물리적 수단에 의해 충격을 받아 제거된다. 즉, 별도의 물리적 수단(20)이 구비되며 상기 물리적 수단(20)은 제2 부 분(160b)과 제1 부분(160a) 사이의 높이를 유지하면서 이동한다. 이와 같이, 일정 높이로 이동하는 물리적 수단(20)은 제1 부분(160a)과 충돌하게 되며, 상기 충돌에 따른 충격으로 제1 부분(160a)이 제거된다. 특히, 언더컷(165)이 형성된 영역에서 투명 도전막(171)이 단절되어 있어, 해당 영역에서 투명 도전막(171)이 전체적으로 연결되지 않기 때문에 상기 충돌만으로도 용이하게 제1 부분(160a)이 제거될 수 있다. 또한, 제1 부분(160a)을 구성하는 제1 감광막(161)과 제2 부분(160b)을 구성하는 제2 감광막(162)이 상호간에 접착성이 약한 재질로 선정된다면, 상기 제1 부분(160a)이 보다 용이하게 제거될 수 있다.
물리적 수단(20)은 제1 부분(160a)을 제거하는 한 특별한 제한은 없으며, 공정 중에 사용될 수 있는 여러가지 장치가 다양하게 적용될 수 있다. 예컨대, 물리적 수단(20)으로서 기판(100)의 세정을 위해 사용되는 브러시가 사용될 수 있다. 또는 기판(100)에서 수분을 제거하는데 사용되는 에어 나이프가 사용될 수 있다.
위와 같은 제조 방법에 따르면, 제2 부분(160b)에 의한 절연막과 화소 전극(170)이 동일한 포토 마스크(10)로 형성될 수 있다. 따라서, 전체적으로 4매의 포토 마스크가 사용되어 포토 마스크의 사용 매수가 감소된다. 또한 상기 사용 매수의 감소에 따라 노광 공정의 횟수가 감소되고, 전체적으로 4회의 노광만이 진행된다. 이 경우, 전체적으로 15 - 20% 정도의 공정 시간이 감소되어 생산성이 개선되고 비용이 절감된다.
도 8a 내지 도 13a는 본 발명의 제2 실시예에 따른 표시 기판의 제조 방법을 설명하는 평면도들이고, 도 8b 내지 도 13b는 각각 도 8a 내지 도 13a의 Ⅱ-Ⅱ' 라 인을 따라 취해진 단면도들이다. 본 실시예에 있어서, 제1 실시예와 공통되는 부분에 대한 상세 설명은 생략한다.
도 8a 및 도 8b를 참조하면, 기판(100)상에 게이트 도전막이 형성되며, 상기 게이트 도전막이 패터닝되어 게이트 라인(110)과 게이트 전극(111)이 형성된다. 상기 패터닝시 상기 게이트 도전막상에 식각 마스크를 형성한 후 상기 식각 마스크에 따라 상기 게이트 도전막이 식각된다. 상기 식각 마스크 형성을 위해 상기 게이트 도전막상에 감광막을 도포한 후 노광 및 현상이 진행되며, 상기 노광시 첫번째 포토 마스크가 사용된다.
도 9a 및 도 9b를 참조하면, 게이트 전극(111)상에 게이트 절연막(120), 반도체막 및 데이터 도전막이 형성된다. 상기 데이터 도전막상에 제1 감광막이 형성된다. 제1 감광막에 대한 노광 및 현상이 진행되어 제1 감광막 패턴(165)이 형성된다. 상기 노광시 두번째 포토 마스크가 사용된다. 제1 감광막 패턴(165)은 두께가 불균일하게 형성되며, 제1 두께(t1)를 갖는 부분과 제1 두께(t1)보다 두꺼운 제2 두께(t2)를 갖는 부분을 포함한다. 이와 같이, 영역별로 상이한 두께를 갖도록 상기 노광시 포토 마스크로써 슬릿 마스크나 하프톤 마스크가 사용된다.
상기 제1 감광막 패턴(165)을 식각 마스크로 하여 상기 데이터 도전막과 반도체막이 식각된다. 그 결과, 데이터 도전막 패턴(140a')이 형성되고 또한 액티브막(131a')과 오믹 콘택막(132a')의 이중층으로 된 예비 반도체막 패턴(130a')이 형성된다.
도 10a 및 도 10b를 참조하면, 제1 감광막 패턴(165)이 제1 두께(t1)만큼 제 거되어 제2 감광막 패턴(166)이 형성된다. 제2 감광막 패턴(166)은 제1 및 제2 두께(t1,t2)의 차이에 해당하는 두께를 갖는다. 제2 감광막 패턴(166)에 의해 제1 감광막 패턴(165)에서 제1 두께(t1)을 가졌던 부분의 하부가 노출된다. 제2 감광막 패턴(166)을 식각 마스크로 이용하여 상기 노출된 부분의 데이터 도전막 패턴(140a)과 예비 반도체막 패턴(130a')이 식각된다.
상기 식각 후, 데이터 라인(140)이 형성된다. 데이터 라인(140)이 게이트 라인(110)과 상호 교차하면서 화소 영역(PA)을 정의한다. 또한 상기 식각 후, 상호 분리된 소오스 전극(141)과 드레인 전극(142)이 형성되고, 그 하부에 반도체막 패턴(130')이 형성된다. 반도체막 패턴(130')은 액티브 패턴(131')과 오믹 콘택 패턴(132')을 포함한다. 액티브 패턴(131')은 데이터 도전막 패턴(140a)과 중첩되며, 오믹 콘택 패턴(132')은 소오스 전극(141)과 드레인 전극(142)을 따라 상호간에 분리된다. 이로써, 게이트 전극(111), 반도체막 패턴(130'), 소오스 전극(131) 및 드레인 전극(142)을 포함하는 박막 트랜지스터(T')가 완성된다.
본 실시예에 따르면, 상기 데이터 도전막과 반도체막이 하나의 포토 마스크를 이용하여 패터닝된다. 그 결과, 구조에 있어서 박막 트랜지스터(T')의 채널 영역을 제외하고 상기 데이터 도전막과 반도체막은 평면상에서 상호간에 중첩되게 패터닝된다. 또한 공정에 있어서 포토 마스크의 사용 매수가 단축되고 그에 따른 공정 절차가 감축된다.
도 11a 및 도 11b를 참조하면, 박막 트랜지스터(T')상에 기판(100)의 전면을 덮도록 보호막(150)이 형성된다. 보호막(150)상에 서로 다른 성분으로 된 이층의 감광막이 형성된다. 하층은 유기막 성분을 포함한 투명막으로 4 - 5㎛ 두께로 형성되고, 상층은 0.5 - 1.5㎛ 두께로 형성된다. 상기 이층의 감광막에 대한 노광 및 현상이 진행된다. 상기 노광시 슬릿 또는 하프톤 노광이 가능한 세번째 포토 마스크가 사용되며, 상기 현상에 의해 제3 감광막 패턴(167)이 형성된다. 제3 감광막 패턴(167)에 대한 열처리가 진행되어 제3 감광막 패턴(167)이 수축되고 경화된다.
제3 감광막 패턴(167)은 제1 부분(167a)과 제2 부분(167b)을 갖는다. 제1 부분(167a)은 상기 상층의 감광막이 패터닝되고 남은 부분이며, 제2 부분(167b)은 상기 하층의 감광막이 패터닝되고 남은 부분이다. 기판(100)에 있어서, 제1 및 제2 부분(167a,167b)이 동시에 남은 부분을 제1 영역(A1)이라 하고, 제2 부분(167b)만이 남은 부분을 제2 영역(A2)이라 한다. 또한, 제1 및 제2 부분(167a,167b)이 동시에 제거된 부분을 제3 영역(A3)이라 하며, 제3 영역에는 콘택홀(155)이 형성된다.
제1 영역(A1)은 대체로 화소 영역(PA)의 경계에 대응되어, 게이트 라인(110)과 데이터 라인(140)이 형성된 영역의 일부 또는 전부를 포함한다. 제2 영역(A2)은 대체로 대부분의 화소 영역(PA)을 차지하며, 제3 영역(A3)은 화소 영역(PA) 내부의 소정 영역으로 제한된다.
도 12a 및 도 12b를 참조하면, 제2 감광막 패턴(167)을 식각 마스크로 이용하여 보호막(150)이 식각된다. 상기 식각에 의해, 제3 영역(A3)에서 콘택홀(155)이 보호막(150)으로 확장되어 드레인 전극(142)이 노출된다. 감광막 패턴(167)상에 투명 도전막(171)이 증착된다. 투명 도전막(171)은 기판(100)의 전면을 덮으며, 콘택홀(155)에 삽입되어 드레인 전극(142)과 접촉된다. 다만, 제2 감광막 패턴(167)의 형성시 제1 부분(167a)의 측면에 언더컷(165)이 형성될 수 있는데, 상기 언더컷(165)이 형성된 영역 근방에서 투명 도전막(171)은 일부 단절될 수 있다.
도 13a 및 도 13b를 참조하면, 제2 감광막 패턴(167)의 제1 부분(167a)이 제거된다. 또한 제1 부분(167a)의 표면에 증착되었던 투명 도전막(171)이 제거되어 화소 전극(170)이 형성된다. 또한 제2 감광막 패턴(167)에서 제2 부분(167b)만이 남게되어 화소 전극(170)과 박막 트랜지스터(T') 사이를 절연하는 절연막이 형성된다.
제1 부분(167a)은 화학적 방법이나 물리적 방법으로 제거될 수 있다. 화학적 방법은 상기 투명 도전막(171)이 단락된 부분으로 제1 부분(167a)에만 반응하는 화학액을 주입하는 것을 포함한다. 물리적 방법은, 별도 구비된 물리적 수단(20)을 이동하면서 물리적 수단(20)과 제1 부분(167a)이 상호간에 충돌하도록 하는 것을 포함한다. 물리적 수단(20)은 공정 중에 사용될 수 있는 여러가지 장치가 적용될 수 있다. 예컨대, 기판(100)의 세정을 위해 사용되는 브러시 또는 에어 나이프가 사용될 수 있다.
위와 같은 제조 방법에 따르면, 전체 공정에 3매의 포토 마스크가 사용되어 포토 마스크의 사용 매수가 더욱 감소된다. 또한 포토 마스크를 사용하는 노광 공정의 횟수가 3회로 단축된다. 그 결과, 전체적으로 공정 시간이 감소되어 생산성이 개선되고 비용이 절감된다.
도 14a 내지 도 17a는 본 발명의 제3 실시예에 따른 표시 기판의 제조 방법을 설명하는 평면도들이고, 도 14b 내지 도 17b는 각각 도 14a 내지 도 17a의 Ⅲ- Ⅲ' 라인을 따라 취해진 단면도들이다. 본 실시예에 있어서, 제1 및 제2 실시예와 공통되는 부분에 대한 상세 설명은 생략한다.
도 14a 및 도 14b를 참조하면, 기판(100)상에 게이트 라인(110) 및 게이트 전극(111)이 형성된다. 게이트 전극(111)상에 게이트 절연막(120)이 형성된다. 게이트 절연막(120)상에 반도체막 패턴(130')이 형성된다. 반도체막 패턴(130')은 액티브 패턴(131')과 오믹 콘택 패턴(132')을 포함한다. 오믹 콘택 패턴(132')은 불순물 이온을 포함하며, 게이트 전극(111)상에서 두 부분으로 분리되게 형성된다.
반도체막 패턴(130')상에는 데이터 라인(140), 소오스 전극(141) 및 드레인 전극(142)이 형성된다. 이로써, 게이트 전극(111), 반도체막 패턴(130'), 소오스 전극(131) 및 드레인 전극(142)을 포함하는 박막 트랜지스터(T')가 완성된다. 반도체막 패턴(130')과 소오스 전극(131) 등은 동일한 포토 마스크를 이용하여 형성되어, 박막 트랜지스터(T')의 채널 영역을 제외하고 평면상에서 상호간에 중첩된다. 상기 포토 마스크로는 슬릿 마스크나 하프톤 마스크가 사용될 수 있다.
도 15a 및 도 15b를 참조하면, 박막 트랜지스터(T')상에 보호막(150)이 형성된다. 보호막(150)상에 감광막이 형성된다. 상기 감광막은 유기막 성분 성분을 포함한 투명막으로 4.5 - 6.5㎛ 두께로 형성된다. 상기 감광막에 대한 노광 및 현상이 진행되어, 감광막 패턴(163)이 형성된다. 감광막 패턴(163)에 대한 열처리가 진행되어 감광막 패턴(163)이 수축되면서 경화된다.
감광막 패턴(163)은 소정 영역이 개구되어 콘택홀(155)이 형성되며, 또한 제3 두께(t3)을 갖는 부분과 제3 두께(t3) 보다 두꺼운 제4 두께(t4)를 갖는 부분을 포함한다. 이와 같이, 감광막 패턴(163)이 영역별로 상이한 두께를 갖도록, 상기 노광시 중간톤 노광이 가능한 슬릿 마스크 또는 하프톤 마스크가 사용된다.
구체적으로, 상기 개구된 부분에서는 광이 전부 투과되도록 하고, 제4 두께(t4)를 갖는 부분에서는 광이 차단되도록 하고, 제3 두께(t3)를 갖는 부분에서는 광이 일부만 투과되도록 한다. 기판(100)에 있어서, 제4 두께(t4)를 갖는 부분을 제1 영역(A1)이라 하고, 제3 두께(t3)를 갖는 부분을 제2 영역(A2)이라 하며, 상기 콘택홀(155)에 대응되는 부분을 제3 영역(A3)이라 한다. 제1 영역(A1)은 대체로 화소 영역(PA)의 경계에 대응되어, 게이트 라인(110)과 데이터 라인(140)이 형성된 영역의 일부 또는 전부를 포함한다. 제2 영역(A2)은 대체로 대부분의 화소 영역(PA)을 차지하며, 제3 영역(A3)은 화소 영역(PA) 내부의 소정 영역으로 제한된다.
도 16a 및 도 16b를 참조하면, 감광막 패턴(163)을 식각 마스크로 이용하여 보호막(150)이 식각된다. 상기 식각에 의해, 제3 영역(A3)에서 콘택홀(155)이 확장되어 드레인 전극(142)이 노출된다.
감광막 패턴(163)상에 투명 도전막(171)이 증착된다. 투명 도전막(171)은 기판(100)의 전면을 덮으며, 콘택홀(155)에 삽입되어 드레인 전극(142)과 접촉된다. 다만, 감광막 패턴(163)의 형성시 제4 두께(t4)를 갖는 부분의 측면에 언더컷(164)이 형성될 수 있는데, 상기 언더컷(164)이 형성된 영역 근방에서 투명 도전막(171)은 일부 단절될 수 있다.
도 17a 및 도 17b를 참조하면, 제1 영역(A1)에 형성된 감광막 패턴(163)이 부분적으로 제거된다. 상기 제거된 부분은 제4 두께(t4)와 제3 두께(t3)의 차이만큼 돌출된 부분이다. 상기 돌출된 부분이 제거되면서 그 표면에 증착되었던 투명 도전막(171)이 제거되어 화소 전극(170)이 형성된다. 또한 감광막 패턴(163)은 제3 두께(t3)로 남게되어 화소 전극(170)과 박막 트랜지스터(T') 사이를 절연하는 절연막이 형성된다. 상기 절연막은 최초 4.5 - 6.5㎛ 두께로 형성된 후, 제4 두께(t4)와 제3 두께(t3)가 제거되고 또한 상기 열처리 중 경화되면서 최종적으로 3 - 4㎛ 두께를 갖는다.
상기 돌출된 부분은 물리적 방법으로 제거될 수 있다. 물리적 방법에 따르면, 별도 구비된 물리적 수단(20)을 이동하면서 물리적 수단(20)과 상기 돌출된 부분간에 충돌하도록 한다. 물리적 수단(20)은 공정 중에 사용될 수 있는 여러가지 장치, 가령 브러시나 에어 나이프가 사용될 수 있다.
위와 같은 제조 방법에 따르면, 전체 공정에 3매의 포토 마스크가 사용되어 포토 마스크의 사용 매수가 감소되고, 그에 따른 노광 공정의 횟수가 3회로 단축된다. 그 결과, 전체적으로 공정 시간이 감소되어 생산성이 개선되고 비용이 절감된다.
이하에서는 상기한 제조 방법에 따라 제조되는 표시 기판이 적용될 수 있는 표시 장치들 중 하나인 액정 표시 장치의 구조에 대해 개략적으로 설명한다.
도 18은 본 발명의 제조 방법에 따라 제조된 표시 기판이 적용된 액정 표시 장치의 단면도이다.
도 18을 참조하면, 두 장의 기판(100,200)과 그 사이에 개재된 액정층(300) 이 구비된다. 상기 두 장의 기판(100,200)을 구분하기 위해서, 하측에 배치된 것을 제1 기판(100)이라 하고 상측에 배치된 것을 제2 기판(200)이라 한다. 제1 기판(100)은 앞서 살핀 제조 방법에 따라 제조되는 표시 기판이 사용된다. 도 18에서 상기한 제2 실시예에 따라 제조된 표시 기판이 도시되었으며, 도면 부호도 동일하게 사용되었다. 제1 기판(100)과 관련하여 중복되는 부분에 대한 상세 설명은 생략한다.
제1 기판(100)상에는 게이트 전극(111), 게이트 절연막(120), 반도체막 패턴(130'), 데이터 라인(140), 소오스 전극(141)과 드레인 전극(142), 보호막(150), 절연막(160b) 및 화소 전극(171)이 형성된다.
제2 기판(200)상에는 차광막 패턴(210), 컬러 필터(220), 오버코트막(230) 및 공통 전극(240)이 형성된다. 차광막 패턴(210)은 화소 영역의 경계에서 광의 투과를 차단한다. 컬러 필터(220)는 광의 삼원색에 해당하는 적색/녹색/청색으로 이루어지며 상기 삼원색의 조합으로 컬러 영상을 표시한다. 오버코트막(230)은 컬러 필터(220)를 보호하고 제2 기판(200) 표면을 평탄화하는 역할을 한다. 공통 전극(240)은 화소 전극(160)에 대응된다.
액정 표시 장치의 동작시, 데이터 라인(140)으로 영상 정보에 대응되는 신호가 전송되어 화소 전극(170)에 데이터 전압이 인가된다. 또한 공통 전극(240)에는 일정한 공통 전압이 인가된다. 상기 데이터 전압과 공통 전압의 차이로 액정층(300)에 전기장이 형성된다.
액정층(300)을 구성하는 액정은 유전율 이방성을 가지며, 상기 전기장에 의 해 배열 상태가 변경된다. 액정은 굴절율 이방성을 가지며, 그 배열 상태에 따라 광에 대한 투과도가 달라진다. 따라서, 액정층(300)에 광을 제공하면 상기 광이 상기 액정의 배열에 대응되는 투과도를 나타내면서 해당하는 영상이 표시된다.
상기한 동작시, 데이터 라인(140)과 화소 전극(170)간 커플링되어 상기 데이터 전압이 왜곡될 수 있다. 절연막(160b)은 투명한 저유전율의 유전막으로 3 - 4㎛ 정도 두께로 형성되어, 데이터 라인(140)과 화소 전극(170) 사이를 이격하여 상기 데이터 전압의 왜곡을 방지한다. 절연막(160b) 형성을 위해서는 포토 마스크를 이용한 노광 및 현상 공정이 추가될 수 있다. 다만, 상기한 제1 내지 제3 실시예들에 따르면, 절연막(160b)과 화소 전극(170)이 동일한 포토 마스크로 형성되어, 그에 따른 공정 절차 및 비용이 감축된다.
이상 예시적인 관점에서 몇 가지 실시예를 살펴보았지만, 해당 기술 분야의 통상의 지식을 갖는 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기한 실시예들에 따르면, 공정 절차가 단축될 수 있다. 또한 상기 공정 절차가 단축됨에 따라 해당하는 공정 비용이 절감되는 효과가 있다.
Claims (20)
- 제1 영역, 제2 영역 및 제3 영역으로 구분된 기판상에 게이트 전극을 형성하는 단계;상기 게이트 전극상에 상기 게이트 전극과 평면상에서 부분적으로 중첩되도록 반도체막 패턴을 형성하는 단계;상기 반도체막 패턴상에 상호 이격된 소오스 전극과 드레인 전극을 형성하는 단계;상기 소오스 전극 및 드레인 전극상에 상기 기판의 전면을 덮도록 제1 감광막을 형성하는 단계;상기 제1 감광막상에 제2 감광막을 형성하는 단계;상기 제1 및 제2 감광막을 패터닝하여, 상기 제1 영역에서 상기 제1 및 제2 감광막이 남고 상기 제2 영역에서 상기 제1 감광막이 남고 상기 제3 영역에서 상기 드레인 전극을 노출하도록 개구된 제1 감광막 패턴을 형성하는 단계;상기 제1 감광막 패턴상에 상기 기판의 전면을 덮도록 투명 도전막을 형성하는 단계; 그리고상기 제1 영역에 대응하는 상기 제2 감광막을 제거하면서 상기 제1 영역의 투명 도전막을 함께 제거하여 투명 도전막 패턴을 형성하는 단계를 포함하는 표시 기판의 제조방법.
- 제 1항에 있어서,상기 제1 영역은 상기 기판에 정의되는 화소 영역들의 경계에 대응되고, 상기 제2 영역은 상기 화소 영역들에 대응되는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제 1항에 있어서,상기 제1 감광막 패턴을 형성한 후, 상기 제1 감광막 패턴을 열처리하는 단계를 더 포함하는 표시 기판의 제조 방법.
- 제 1항에 있어서,상기 제1 영역에 남은 제2 감광막은 물리적 또는 화학적으로 제거되는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제 1항에 있어서,상기 제1 영역에 남은 제2 감광막은 그 측면에 대응되는 소정 높이에서 이동하는 물리적 수단과의 충돌에 의해 제거되는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제 5항에 있어서,상기 물리적 수단은 상기 기판의 세정을 위해 사용되는 브러시인 것을 특징 으로 하는 표시 기판의 제조 방법.
- 제 1항에 있어서,상기 제1 영역에 남은 제2 감광막은 그 하부에 언더컷이 형성된 것을 특징으로 하는 표시 기판의 제조 방법.
- 제 7항에 있어서,상기 투명 도전막은 상기 언더컷이 형성된 영역에서 단절된 것을 특징으로 하는 표시 기판의 제조 방법.
- 제 1항에 있어서,상기 제1 감광막은 유기막인 것을 특징으로 하는 표시 기판의 제조 방법.
- 제 9항에 있어서,상기 제1 감광막은 4 - 5㎛ 두께로 형성되고, 상기 제2 감광막은 0.5 - 1.5㎛ 두께로 형성된 것을 특징으로 하는 표시 기판의 제조 방법.
- 제 10항에 있어서,상기 소오스 전극과 드레인 전극 및 상기 제1 감광막 사이에 무기 보호막을 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
- 제 11항에 있어서,상기 제3 영역에서 상기 드레인 전극이 노출되도록, 상기 제1 감광막 패턴을 식각 마스크로 상기 무기 보호막을 식각하는 단계를 더 포함하는 표시 기판의 제조 방법.
- 제 1항에 있어서,상기 제1 감광막 패턴을 형성하는 단계는 상기 제1 및 제2 감광막에 대한 노광 및 현상을 포함하고, 상기 노광시 상기 제2 영역에서 상기 제2 감광막은 슬릿 노광되거나 하프톤 노광되는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제 1항에 있어서,상기 게이트 전극과 상기 반도체막 패턴 사이에 상기 기판의 전면을 덮도록 상기 기판의 전면에 게이트 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조방법.
- 제 14항에 있어서,상기 반도체막 패턴을 형성하는 단계는,상기 게이트 절연막상에 반도체막과 데이터 도전막을 형성하는 단계;상기 반도체막상에, 상기 데이터 도전막을 노출하고 영역에 따라 서로 다른 제1 및 제2 두께를 갖는 제2 감광막 패턴을 형성하는 단계;상기 제2 감광막 패턴에 의해 노출된 상기 데이터 도전막 및 그 하부의 상기 반도체막을 1차 제거하는 단계;상기 제2 감광막 패턴을 상기 제1 두께만큼 균일하게 제거하는 단계;상기 제1 두께만큼 제거된 제2 감광막 패턴에 의해 노출된 상기 1차 제거된 데이터 도전막을 2차 제거하여, 상기 소오스 전극과 상기 드레인 전극을 형성하는 단계; 및상기 소오스 전극과 상기 드레인 전극에 사이에서 노출된 상기 1차 제거된 반도체막을 부분적으로 2차 제거하는 단계를 포함하는 표시 기판의 제조 방법.
- 제1 영역, 제2 영역 및 제3 영역으로 구분된 기판상에 게이트 전극을 형성하는 단계;상기 게이트 전극상에 상기 게이트 전극과 평면상에서 부분적으로 중첩되도록 반도체막 패턴을 형성하는 단계;상기 반도체막 패턴상에 상호 이격된 소오스 전극과 드레인 전극을 형성하는 단계;상기 소오스 전극 및 드레인 전극상에 상기 기판의 전면을 덮도록 감광막을 형성하는 단계;상기 감광막을 패터닝하여, 상기 제1 영역에서 제1 두께를 갖고 상기 제2 영역에서 상기 제1 두께보다 얇은 제2 두께를 가지며 상기 제3 영역에서 상기 드레인 전극을 노출하도록 개구된 감광막 패턴을 형성하는 단계;상기 감광막 패턴상에 상기 기판의 전면을 덮도록 투명 도전막을 형성하는 단계; 그리고상기 제1 영역에서 상기 제1 두께와 상기 제2 두께의 차이에 해당하는 두께의 상기 감광막 패턴을 제거하면서 상기 제1 영역의 투명 도전막을 함께 제거하여 투명 도전막 패턴을 형성하는 단계를 포함하는 표시 기판의 제조방법.
- 제 16항에 있어서,상기 제1 영역은 상기 기판에 정의되는 화소 영역들의 경계에 대응되고, 상기 제2 영역은 상기 화소 영역들에 대응되는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제 16항에 있어서,상기 제1 영역에서 상기 감광막 패턴은 상기 제1 두께와 상기 제2 두께 사이의 소정 높이에서 이동하는 물리적 수단과의 충돌에 의해 제거되는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제 16항에 있어서,상기 감광막은 유기막인 것을 특징으로 하는 표시 기판의 제조 방법.
- 제 19항에 있어서,상기 감광막은 4.5 - 6.5㎛ 두께로 형성된 것을 특징으로 하는 표시 기판의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060080699A KR20080018496A (ko) | 2006-08-24 | 2006-08-24 | 표시 기판의 제조 방법 |
| US11/843,194 US20080050853A1 (en) | 2006-08-24 | 2007-08-22 | Method of fabricating display substrate |
| CNA2007101477183A CN101131965A (zh) | 2006-08-24 | 2007-08-24 | 制造显示基底的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060080699A KR20080018496A (ko) | 2006-08-24 | 2006-08-24 | 표시 기판의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080018496A true KR20080018496A (ko) | 2008-02-28 |
Family
ID=39129160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060080699A KR20080018496A (ko) | 2006-08-24 | 2006-08-24 | 표시 기판의 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20080050853A1 (ko) |
| KR (1) | KR20080018496A (ko) |
| CN (1) | CN101131965A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011139774A2 (en) * | 2010-04-27 | 2011-11-10 | Orthogonal, Inc. | Method for forming an organic device |
| US8153463B2 (en) | 2009-10-12 | 2012-04-10 | Samsung Electronics Co., Ltd. | Method of manufacturing thin film transistor substrate |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI325638B (en) * | 2007-01-22 | 2010-06-01 | Au Optronics Corp | Method for manufacturing pixel structure |
| US8871596B2 (en) * | 2012-07-23 | 2014-10-28 | International Business Machines Corporation | Method of multiple patterning to form semiconductor devices |
| CN103928397B (zh) * | 2013-10-08 | 2017-10-13 | 上海天马微电子有限公司 | 一种tft阵列基板及其制备方法和显示装置 |
| CN103839794B (zh) * | 2014-02-25 | 2016-08-17 | 京东方科技集团股份有限公司 | 透明导电电极及阵列基板的制备方法 |
| KR20210053373A (ko) * | 2019-11-01 | 2021-05-12 | 삼성디스플레이 주식회사 | 광 센서의 제조 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737205B2 (en) * | 2002-04-30 | 2004-05-18 | Motorola, Inc. | Arrangement and method for transferring a pattern from a mask to a wafer |
| KR100582202B1 (ko) * | 2003-10-13 | 2006-05-23 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 어레이 기판의 제조장치 및 방법 |
| US7612373B2 (en) * | 2004-06-30 | 2009-11-03 | Lg Display Co., Ltd. | Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor |
| KR20060016920A (ko) * | 2004-08-19 | 2006-02-23 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP2006351083A (ja) * | 2005-06-14 | 2006-12-28 | Hitachi Global Storage Technologies Netherlands Bv | 薄膜磁気ヘッドの製造方法 |
-
2006
- 2006-08-24 KR KR1020060080699A patent/KR20080018496A/ko not_active Application Discontinuation
-
2007
- 2007-08-22 US US11/843,194 patent/US20080050853A1/en not_active Abandoned
- 2007-08-24 CN CNA2007101477183A patent/CN101131965A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8153463B2 (en) | 2009-10-12 | 2012-04-10 | Samsung Electronics Co., Ltd. | Method of manufacturing thin film transistor substrate |
| WO2011139774A2 (en) * | 2010-04-27 | 2011-11-10 | Orthogonal, Inc. | Method for forming an organic device |
| WO2011139774A3 (en) * | 2010-04-27 | 2012-03-15 | Orthogonal, Inc. | Method for forming an organic device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080050853A1 (en) | 2008-02-28 |
| CN101131965A (zh) | 2008-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4994014B2 (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
| US7935579B2 (en) | Thin film transistor array substrate and method for fabricating the same | |
| JP4694671B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| KR100476366B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| CN100580937C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| US7876390B2 (en) | Liquid crystal display fabrication method | |
| KR101107246B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| US20140220747A1 (en) | Tft-lcd array substrate and manufacturing method thereof | |
| JP5280988B2 (ja) | 液晶表示装置の製造方法 | |
| JP4751305B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| US20050092991A1 (en) | Thin film transistor substrate of horizontal electric field type liquid crystal display device and fabricating method thereof | |
| KR20080018496A (ko) | 표시 기판의 제조 방법 | |
| KR20140137922A (ko) | 어레이 기판 및 이의 제조방법 | |
| JP4567589B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| JP2008033330A (ja) | 多重トーン光マスク、これの製造方法及びこれを用いる薄膜トランジスタ基板の製造方法 | |
| US20060146217A1 (en) | Liquid crystal display device and fabricating method thereof | |
| JP2004199049A (ja) | 液晶表示装置用アレイ基板とその製造方法 | |
| US7416926B2 (en) | Liquid crystal display device and method for fabricating the same | |
| US20150370109A1 (en) | Array substrate and fabrication method thereof and display device | |
| US20170219893A1 (en) | Array substrate and liquid crystal display device using the array substrate | |
| KR101450884B1 (ko) | 평판표시장치 및 이의 제조 방법 | |
| CN109188854B (zh) | 掩膜板、显示基板及其制作方法、显示装置 | |
| KR100531486B1 (ko) | 박막트랜지스터 어레이 기판의 제조방법용 마스크 | |
| KR20090041070A (ko) | 박막트랜지스터 어레이 기판의 제조방법 | |
| KR20080039030A (ko) | 표시 기판의 제조 방법 및 이를 갖는 표시 패널 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |