CN103839794B - 透明导电电极及阵列基板的制备方法 - Google Patents

透明导电电极及阵列基板的制备方法 Download PDF

Info

Publication number
CN103839794B
CN103839794B CN201410064958.7A CN201410064958A CN103839794B CN 103839794 B CN103839794 B CN 103839794B CN 201410064958 A CN201410064958 A CN 201410064958A CN 103839794 B CN103839794 B CN 103839794B
Authority
CN
China
Prior art keywords
pattern
substrate
conductive film
electrode
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410064958.7A
Other languages
English (en)
Other versions
CN103839794A (zh
Inventor
王美丽
刘凤娟
姜春生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410064958.7A priority Critical patent/CN103839794B/zh
Publication of CN103839794A publication Critical patent/CN103839794A/zh
Priority to US14/436,576 priority patent/US9659975B2/en
Priority to PCT/CN2014/086478 priority patent/WO2015127776A1/zh
Application granted granted Critical
Publication of CN103839794B publication Critical patent/CN103839794B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Liquid Crystal (AREA)
  • Weting (AREA)

Abstract

本发明实施例提供了一种透明导电电极及阵列基板的制备方法，涉及显示技术领域，在透明导电电极的制备过程中，可实现刻蚀无残留的目的；该透明导电电极的制备方法包括在基板上形成牺牲层，对牺牲层进行构图工艺处理，在除第一区域外的基板上形成第一图案；第一图案的远离基板的上表面的面积大于靠近基板的下表面的面积，以使得在形成透明导电薄膜后，在断面处露出所述第一图案；在形成有第一图案的基板上，形成透明导电薄膜；透明导电薄膜与第一图案的厚度比大于等于1:1.5，且透明导电薄膜与第一图案刻蚀的选择比大于等于1:20；采用湿法刻蚀对第一图案进行刻蚀，形成位于第一区域的透明导电电极。用于透明导电电极的制备。

Description

透明导电电极及阵列基板的制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种透明导电电极及阵列基板的制备方法。
背景技术
ITO(Indium Tin Oxides，铟锡氧化物)具有很好的导电性和透明性，因此是阵列基板中透明导电电极最常用的薄膜材料。目前制备透明导电电极最常用的方法是通过构图工艺形成，即先在基板上形成一定厚度的透明导电薄膜，在透明导电薄膜上形成光刻胶，然后采用掩膜板通过曝光、显影、刻蚀、剥离等工艺，制备出具有特定图案的透明导电电极。
然而，在上述过程的刻蚀阶段，经常会出现ITO晶粒刻蚀残留的现象，这样会造成漏电和短路，从而影响产品质量。
发明内容
本发明的实施例提供一种透明导电电极及阵列基板的制备方法，在透明导电电极的制备过程中，可实现刻蚀无残留的目的。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种透明导电电极的制备方法，包括在基板上形成位于第一区域的透明导电电极；其中，所述在基板上形成位于第一区域的透明导电电极包括：
在基板上形成牺牲层，对所述牺牲层进行构图工艺处理，在除所述第一区域外的基板上形成第一图案；所述第一图案的远离所述基板的上表面的面积大于靠近所述基板的下表面的面积，以使得在形成透明导电薄膜后，在断面处露出所述第一图案；
在形成有所述第一图案的基板上，形成所述透明导电薄膜；所述透明导电薄膜与所述第一图案的厚度比小于等于1:1.5，且所述透明导电薄膜与所述第一图案的刻蚀选择比小于等于1:20；
采用湿法刻蚀对所述第一图案进行刻蚀，形成位于所述第一区域的所述透明导电电极。
优选的，所述透明导电薄膜与所述第一图案的厚度比在1:1.5～1:3之间。
优选的，所述透明导电薄膜和所述第一图案的刻蚀选择比在1:20～1:200之间。
进一步可选的，所述透明导电薄膜的材料为铟锡氧化物(ITO)，或铟锌氧化物(IZO)。
进一步的，所述第一图案的材料包括金属氮氧化物。
进一步的，所述金属氮氧化物包括氮氧化锌(ZnON)；
所述刻蚀液为盐酸溶液，且所述盐酸溶液的浓度在0.1％～0.3％之间，温度在20℃～45℃之间。
再一方面，提供一种阵列基板的制备方法，包括：在衬底基板上形成薄膜晶体管，与所述薄膜晶体管的漏极电连接的像素电极；其中，所述像素电极通过上述制备透明导电电极的方法进行制备。
进一步的，在所述像素电极形成在所述薄膜晶体管之后的情况下，在制备形成所述像素电极的过程中，控制形成牺牲层时的工艺温度为小于200℃。
另一方面，提供一种阵列基板的制备方法，包括：在衬底基板上形成薄膜晶体管，与所述薄膜晶体管的漏极电连接的像素电极、公共电极；其中，所述像素电极和所述公共电极通过上述制备透明导电电极的方法进行制备。
进一步的，在所述像素电极和/或所述公共电极形成在所述薄膜晶体管之后的情况下，在制备形成所述像素电极和/或所述公共电极的过程中，控制形成牺牲层时的工艺温度为小于200℃。
本发明实施例提供了一种透明导电电极的制备方法，包括：在基板上形成牺牲层，对所述牺牲层进行构图工艺处理，在除所述第一区域外的基板上形成第一图案；所述第一图案的远离所述基板的上表面的面积大于靠近所述基板的下表面的面积，以使得在形成透明导电薄膜后，在断面处露出所述第一图案；在形成有所述第一图案的基板上，形成所述透明导电薄膜；所述透明导电薄膜与所述第一图案的厚度比小于等于1:1.5，且所述透明导电薄膜与所述第一图案的刻蚀选择比在小于等于1:20；采用湿法刻蚀对所述第一图案进行刻蚀，形成位于所述第一区域的所述透明导电电极。
由于透明导电薄膜和第一图案的厚度关系，使得在形成透明导电薄膜时，位于第一图案上方的这部分和位于第一区域的另一部分是断开的，从而在透明导电薄膜的断面处，可以露出所述第一图案，而所述第一图案具有较快的刻蚀速度，会快速刻蚀完并将其上的这部分透明导电薄膜带走，留下位于第一区域的另一部分透明导电薄膜形成透明导电电极，从而实现无刻蚀残留的目的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种制备透明导电电极的流程示意图；
图2-图5为本发明实施例提供的一种制备透明导电电极的过程示意图；
图6-图13为本发明实施例提供的一种制备阵列基板的过程示意图；
图14-图17为在图6-图13的基础上制备包括公共电极的阵列基板的过程示意图。
附图标记：
10-保护层；20-牺牲层；201-第一图案；30-透明导电薄膜；301-透明导电电极；41-栅极；42-栅绝缘层；43-有源层；44-源极；45-漏极；50-像素电极；60-钝化层；70-公共电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种透明导电电极的制备方法，该方法包括：在基板上形成位于第一区域的透明导电电极。
如图1所示，在基板上形成位于第一区域的透明导电电极，具体包括如下步骤：
S01、在基板上形成牺牲层，对所述牺牲层进行构图工艺处理，在除所述第一区域外的基板上形成第一图案；所述第一图案的远离所述基板的上表面的面积大于靠近所述基板的下表面的面积，以使得在形成透明导电薄膜后，在断面处露出所述第一图案。
S02、在形成有所述第一图案的基板上，形成所述透明导电薄膜；所述透明导电薄膜与所述第一图案的厚度比小于等于1:1.5，且所述透明导电薄膜与所述第一图案的刻蚀选择比小于等于1:20。
S03、采用湿法刻蚀对所述第一图案进行刻蚀，形成位于所述第一区域的所述透明导电电极。
基于上述步骤，本发明实施例将除位于所述第一区域的透明导电薄膜刻蚀掉，形成位于第一区域的透明导电电极的原理为：
在形成有第一图案的基板上，形成透明导电薄膜后，该透明导电薄膜的一部分位于所述第一图案的上方，另一部分位于第一区域，且位于第一图案上方的这部分透明导电薄膜和位于第一区域的另一部分是断开的；在将该基板放入刻蚀选择比大的刻蚀液后，由于断开的透明导电薄膜将第一图案的侧面露出，因此，刻蚀液可以从该侧面处将第一图案快速的刻蚀完而将位于其上的透明导电薄膜带走，从而留下位于第一区域的透明导电薄膜，形成透明导电电极。
需要说明的是，第一，在本发明实施例中不对所述第一区域的个数进行限定，只要是希望形成透明导电电极的区域即为一个第一区域。
例如对于阵列基板上的透明像素电极而言，在整个基板上需在每个像素单元中形成一个像素电极，而该一个像素电极所在的区域即为第一区域。
第二，为保证在形成所述透明导电薄膜后，在第一图案的断面处露出所述第一图案，需合理设置所述透明导电薄膜和所述第一图案的厚度以及所述第一图案侧面的倾斜角，以能使所述透明导电薄膜在所述第一图案的断面处断开。
第三，本发明实施例中不对所述第一图案，即牺牲层的材料进行限定，只要在所述透明导电薄膜的材料确定的前提下，使所述透明导电薄膜和所述牺牲层的刻蚀选择比小于等于1:20即可。
在此基础上，为保证将所述第一图案刻蚀后，在第一区域形成具有特定图案和厚度的透明导电电极，需合理设置所述透明导电薄膜和所述牺牲层的厚度，具体根据实际情况进行设定。
第四，本发明实施例中所指的基板，可以是衬底基板，即其上没有任何图案层，也可以是在衬底基板上形成有图案层的基板。
本发明实施例提供了一种透明导电电极的制备方法，包括：在基板上形成牺牲层，对所述牺牲层进行构图工艺处理，在除所述第一区域外的基板上形成第一图案；所述第一图案的远离所述基板的上表面的面积大于靠近所述基板的下表面的面积，以使得在形成透明导电薄膜后，在断面处露出所述第一图案；在形成有所述第一图案的基板上，形成所述透明导电薄膜；所述透明导电薄膜与所述第一图案的厚度比小于等于1:1.5，且所述透明导电薄膜与所述第一图案的刻蚀选择比在小于等于1:20；采用湿法刻蚀对所述第一图案进行刻蚀，形成位于所述第一区域的所述透明导电电极。
由于透明导电薄膜和第一图案的厚度关系，使得在形成透明导电薄膜时，位于第一图案上方的这部分和位于第一区域的另一部分是断开的，从而在透明导电薄膜的断面处，可以露出所述第一图案，而所述第一图案具有较快的刻蚀速度，会快速刻蚀完并将其上的这部分透明导电薄膜带走，留下位于第一区域的另一部分透明导电薄膜形成透明导电电极，从而实现无刻蚀残留的目的。
基于上述描述，考虑到刻蚀所述第一图案的刻蚀速率，以及刻蚀时长对位于所述第一区域的透明导电电极的影响，本发明实施例优选的，所述透明导电薄膜的厚度与所述第一图案的厚度比在1:1.5～1:3之间。
优选的，所述透明导电薄膜与所述第一图案的刻蚀选择比在1:20～1:200之间。
在上述基础上，考虑到ITO(Indium Tin Oxides，铟锡氧化物)具有电学传导和光学透明的特征，因此被广泛应用与各种类型的显示设备中作为电极来使用，基于此，本发明实施例中所述透明导电薄膜的材料优选为ITO。当然也可以为IZO(indium zinc oxide，铟锌氧化物)。
在此基础上，所述第一图案，即所述牺牲层的材料可以为金属氮氧化物，例如：ZnON。
这里，也可以在ZnON中掺杂Al(铝)、镓(Ga)、铟(In)等金属离子。
进一步的，在所述牺牲层的材料为ZnON的情况下，考虑到在制备所述透明导电电极的过程中，在刻蚀所述第一图案时，需尽量避免对透明导电薄膜的影响，在此可选择使用浓度在0.1％～0.3％之间的盐酸溶液对所述第一图案进行刻蚀。
这里，由于ITO、IZO的刻蚀液一般是浓酸或王水等高浓度的强酸，而此处使用浓度较小的盐酸进行刻蚀时，可保证对透明导电薄膜造成尽量小的影响。即，当形成有第一图案以及透明导电薄膜的基板浸泡在浓度在0.1％～0.3％之间的盐酸溶液中，所述透明导电薄膜和所述第一图案的刻蚀选择比为1：50，由此可知，该刻蚀液对透明导电薄膜的影响很小。
此外，考虑到温度可以对刻蚀选择比产生影响从而导致对透明导电薄膜的刻蚀，这里控制上述盐酸溶液的温度范围在20℃～45℃之间。
下面提供一具体实施例来详细描述本发明实施例提供的透明导电电极的制备方法，该方法包括：
S101、如图2所示，在基板的保护层10上沉积一层200nm的ZnON材料的牺牲层20，并对所述牺牲层20进行构图工艺处理，在除所述第一区域外的基板上形成如图3所示的第一图案201。
其中，所述第一图案201的远离所述基板的上表面的面积大于靠近所述基板的下表面的面积，所述第一图案201的侧面为倾斜角度较小的倾斜面，即所述第一图案201呈现很缓的倒刻蚀角。
S102、如图4所示，在形成有所述第一图案201的基板上沉积70nm的ITO材料的透明导电薄膜30。
其中，由于所述第一图案201的厚度约是所述透明导电薄膜30厚度的2.8倍，且所述第一图案201呈现很缓的倒刻蚀角，使得在沉积透明导电薄膜30时，该透明导电薄膜30在第一图案201的界面处是断开的，即所述透明导电薄膜30包括位于第一图案201上方的第一部分，和位于第一区域的第二部分，在第一部分和第二部分的交界处是断开的。
S103、将形成有第一图案201以及透明导电薄膜30的基板浸泡在浓度在0.1％～0.3％，温度在20℃～45℃的盐酸溶液中，将所述第一图案201刻蚀掉，并将位于所述第一图案201上方的所述透明导电薄膜30的第一部分带走，留下位于所述第一区域的第二部分，形成如图5所示的透明导电电极301。
其中，在上述盐酸溶液中，沿基板板面的垂直方向，ZnON的第一图案201的刻蚀速率为5nm/s～8nm/s，沿与所述垂直方向垂直的水平方向，ZnON的第一图案201的刻蚀速率为140nm/s～200nm/s，基于此，上述在盐酸溶液中的浸泡时间优选为25s～40s。
在本发明实施例中，由于第一图案201具有较快的刻蚀速度，会快速刻蚀完并将位于其上的透明导电薄膜30的第一部分带走，留下位于第一区域的透明导电薄膜30的第二部分，形成透明导电电极301，从而实现无刻蚀残留的目的。
本发明实施例还提供了一种阵列基板的制备方法，包括在衬底基板上形成薄膜晶体管，与所述薄膜晶体管的漏极电连接的像素电极；其中，所述像素电极通过上述制备透明导电电极的方法进行制备。
其中，所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极。
具体的，以所述阵列基板为底栅型阵列基板为例，所述阵列基板的制备方法具体包括如下步骤：
S201、在衬底基板上利用磁控溅射方法制作厚度为至的金属薄膜，通过一次构图工艺处理形成如图6所示的栅金属层，其中所述栅金属层包括栅极41、栅线(图中未标出)、以及栅线引线(图中未标出)。
S202、在完成步骤S201的基板上利用化学气相沉积法制作厚度为至的绝缘薄膜，形成如图7所示的栅绝缘层42。
S203、在完成步骤S202的基板上利用化学气相沉积法制作厚度为至的有源层，通过一次构图工艺处理形成如图8所示的有源层43。
S204、在完成步骤S203的基板上利用磁控溅射方法制作厚度为至的金属薄膜，通过一次构图工艺处理形成如图9所示的源漏金属层，其中所述源漏金属层包括源极44、漏极45、以及数据线引线(图中未标出)。
S205、在完成步骤S204的基板上利用化学气相沉积法制作厚度为到的保护层薄膜，通过一次构图工艺处理，形成如图10所示的包括过孔的保护层10。
其中，所述过孔露出所述漏极45。
S206、如图10所示，在完成步骤S205的基板上利用化学气相沉积法制作厚度为至的ZnON材料的牺牲层20，并对所述牺牲层20进行构图工艺处理，在除所述第一区域外的基板上形成如图11所示的第一图案201。所述第一图案201的远离所述基板的上表面的面积大于靠近所述基板的下表面的面积，所述第一图案201的侧面为倾斜角度较小的倾斜面。
其中，在利用化学气相沉积法制作所述牺牲层20时，控制工艺温度为小于200℃。
这里，所述第一区域为待形成像素电极的区域。
S207、如图12所示，在完成步骤S206的基板上，利用化学气相沉积法制作厚度为至的ITO材料的透明导电薄膜30。
这里，需保证所述透明导电薄膜30与所述第一图案201(也即牺牲层20)的厚度比为1:1.5～1:3。在此基础上，由于所述第一图案201呈现很缓的倾斜角，使得在沉积透明导电薄膜30时，该透明导电薄膜30在第一图案201的界面处是断开的，即所述透明导电薄膜30包括位于第一图案201上方的第一部分，和位于第一区域的第二部分，在第一部分和第二部分的交界处是断开的。
S208、在完成步骤S207的基板上，将基板浸泡在浓度在0.1％～0.3％，温度在20℃～45℃的盐酸溶液中，将所述第一图案201刻蚀掉，并将位于所述第一图案201上方的所述透明导电薄膜30的第一部分带走，留下位于所述第一区域的第二部分，形成如图13所示的像素电极50。
这里，在上述盐酸溶液中，沿基板板面的垂直方向，ZnON的第一图案201的刻蚀速率为5nm/s～8nm/s，沿与所述垂直方向垂直的水平方向，ZnON的第一图案201的刻蚀速率为140nm/s～200nm/s，基于此，可合理选择上述在盐酸溶液中的浸泡时间，以避免对透明导电薄膜的刻蚀，从而影响公共电极。
本发明实施例还提供了一种阵列基板的制备方法，包括在衬底基板上形成薄膜晶体管，与所述薄膜晶体管的漏极电连接的像素电极、以及公共电极；其中，所述像素电极和所述公共电极通过上述制备透明导电电极的方法进行制备。
具体的，以所述阵列基板为底栅型阵列基板为例，在上述步骤S201-S208的基础上，所述阵列基板的制备方法还可以包括如下步骤：
S209、如图14所示，在完成步骤S208的基板上利用化学气相沉积法制作厚度为至的钝化层60。
S210、如图14所示，在完成步骤S209的基板上利用化学气相沉积法制作厚度为至的ZnON材料的牺牲层20，并对所述牺牲层20进行构图工艺处理，在除所述第一区域外的基板上形成如图15所示的第一图案201。所述第一图案201的远离所述基板的上表面的面积大于靠近所述基板的下表面的面积，所述第一图案201的侧面为倾斜角度较小的倾斜面。
其中，在利用化学气相沉积法制作所述牺牲层20时，控制工艺温度为小于200℃。
这里，所述第一区域为待形成公共电极的区域。
S211、如图16所示，在完成步骤S210的基板上，利用化学气相沉积法制作厚度为至的ITO材料的透明导电薄膜30。
这里，需保证所述透明导电薄膜30与所述第一图案201(也即牺牲层20)的厚度比为1:1.5～1:3。在此基础上，由于所述第一图案201呈现很缓的倾斜角，使得在沉积透明导电薄膜30时，该透明导电薄膜30在第一图案201的界面处是断开的，即所述透明导电薄膜30包括位于第一图案201上方的第一部分，和位于第一区域的第二部分，在第一部分和第二部分的交界处是断开的。
S212、在完成步骤S211的基板上，将基板浸泡在浓度在0.1％～0.3％，温度在20℃～45℃的盐酸溶液中，将所述第一图案201刻蚀掉，并将位于所述第一图案201上方的所述透明导电薄膜30的第一部分带走，留下位于所述第一区域的第二部分，形成如图17所示的公共电极70。
这里，在上述盐酸溶液中，沿基板板面的垂直方向，ZnON的第一图案201的刻蚀速率为5nm/s～8nm/s，沿与所述垂直方向垂直的水平方向，ZnON的第一图案201的刻蚀速率为140nm/s～200nm/s，基于此，可合理选择上述在盐酸溶液中的浸泡时间，以避免对透明导电薄膜的刻蚀，从而影响公共电极。
当然，所述阵列基板还可以包括彩膜(图中未标识出)，所述彩膜包括红色光阻、绿色光阻、蓝色光阻。
在此情况下，在上述步骤中，还可以包括形成红色光阻、绿色光阻、蓝色光阻的步骤，在此不再赘述。
需要说明的是，本发明实施例并不限于制备液晶显示面板的阵列基板，还可以适用有机电致发光二极管显示面板的阵列基板的制备，在此情况下，可以按上述S201-S207步骤形成薄膜晶体管、以及位于第一区域的阳极，之后，在形成有所述阳极的基板上形成有机材料功能层和阴极；其中，当所述阴极也为透明材料例如ITO时，也可以按照制备透明导电电极的方法进行制备，在此不再赘述。
这里，所述有机材料功能层可以包括电子传输层、发光层和空穴传输层，进一步也可以包括位于所述阴极与所述电子传输层之间的电子注入层，以及位于所述阳极与所述空穴传输层之间的空穴注入层。
当然，也可以先形成阴极、再形成有机材料功能层和阳极，只要其中的电极使用透明材料，均可以按照上述制备透明导电电极的方法进行制备。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (7)

1.一种透明导电电极的制备方法，包括：在基板上形成位于第一区域的透明导电电极；其特征在于，所述在基板上形成位于第一区域的透明导电电极包括：
在基板上形成牺牲层，对所述牺牲层进行构图工艺处理，在除所述第一区域外的基板上形成第一图案；所述第一图案的远离所述基板的上表面的面积大于靠近所述基板的下表面的面积，以使得在形成透明导电薄膜后，在断面处露出所述第一图案；
在形成有所述第一图案的基板上，形成所述透明导电薄膜；所述透明导电薄膜与所述第一图案的厚度比小于等于1:1.5，且所述透明导电薄膜与所述第一图案刻蚀的选择比小于等于1:20；
采用湿法刻蚀对所述第一图案进行刻蚀，形成位于所述第一区域的所述透明导电电极；
其中，所述透明导电薄膜与所述第一图案的厚度比在1:1.5～1:3之间；
所述透明导电薄膜和所述第一图案的刻蚀选择比在1:20～1:200之间；
所述第一图案的材料包括金属氮氧化物。
2.根据权利要求1所述的方法，其特征在于，所述透明导电薄膜的材料为铟锡氧化物ITO，或铟锌氧化物IZO。
3.根据权利要求1所述的方法，其特征在于，所述金属氮氧化物包括氮氧化锌ZnON；
所述刻蚀液为盐酸溶液，且所述盐酸溶液的浓度在0.1％～0.3％之间，温度在20℃～45℃之间。
4.一种阵列基板的制备方法，包括：在衬底基板上形成薄膜晶体管，与所述薄膜晶体管的漏极电连接的像素电极；其特征在于，所述像素电极通过权利要求1至3任一项所述方法进行制备。
5.根据权利要求4所述的方法，其特征在于，在所述像素电极形成在所述薄膜晶体管之后的情况下，在制备形成所述像素电极的过程中，控制形成牺牲层时的工艺温度为小于200℃。
6.一种阵列基板的制备方法，包括在衬底基板上形成薄膜晶体管，与所述薄膜晶体管的漏极电连接的像素电极、公共电极；其特征在于，所述像素电极和所述公共电极均通过权利要求1至3任一项所述方法进行制备。
7.根据权利要求6所述的方法，其特征在于，在所述像素电极和/或所述公共电极形成在所述薄膜晶体管之后的情况下，在制备形成所述像素电极和/或所述公共电极的过程中，控制形成牺牲层时的工艺温度为小于200℃。
CN201410064958.7A 2014-02-25 2014-02-25 透明导电电极及阵列基板的制备方法 Active CN103839794B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410064958.7A CN103839794B (zh) 2014-02-25 2014-02-25 透明导电电极及阵列基板的制备方法
US14/436,576 US9659975B2 (en) 2014-02-25 2014-09-15 Fabrication methods of transparent conductive electrode and array substrate
PCT/CN2014/086478 WO2015127776A1 (zh) 2014-02-25 2014-09-15 透明导电电极及阵列基板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410064958.7A CN103839794B (zh) 2014-02-25 2014-02-25 透明导电电极及阵列基板的制备方法

Publications (2)

Publication Number Publication Date
CN103839794A CN103839794A (zh) 2014-06-04
CN103839794B true CN103839794B (zh) 2016-08-17

Family

ID=50803182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410064958.7A Active CN103839794B (zh) 2014-02-25 2014-02-25 透明导电电极及阵列基板的制备方法

Country Status (3)

Country Link
US (1) US9659975B2 (zh)
CN (1) CN103839794B (zh)
WO (1) WO2015127776A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839794B (zh) 2014-02-25 2016-08-17 京东方科技集团股份有限公司 透明导电电极及阵列基板的制备方法
CN104103645B (zh) 2014-06-16 2017-03-29 京东方科技集团股份有限公司 一种基板及其制作方法、显示装置
CN109390372B (zh) * 2017-08-08 2021-11-16 合肥视涯技术有限公司 像素结构及其形成方法、显示屏
CN110235240B (zh) 2018-04-28 2023-08-25 京东方科技集团股份有限公司 可拉伸电子装置及其制造方法、可拉伸显示设备
CN113299607B (zh) * 2021-05-11 2022-07-12 Tcl华星光电技术有限公司 阵列基板制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1727977A (zh) * 2004-07-27 2006-02-01 三菱电机株式会社 薄膜晶体管阵列衬底及其制造方法
CN101131965A (zh) * 2006-08-24 2008-02-27 三星电子株式会社 制造显示基底的方法
CN101278239A (zh) * 2005-09-30 2008-10-01 日本瑞翁株式会社 带金属配线的基板的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164594A (ja) * 1998-11-25 2000-06-16 Murata Mfg Co Ltd 配線パターンの形成方法
KR20020005152A (ko) 2000-07-08 2002-01-17 구본준, 론 위라하디락사 투명도전막 패터닝 방법
TWI354523B (en) * 2007-05-25 2011-12-11 Princo Corp Method for manufacturing metal lines in multi-laye
CN103839794B (zh) * 2014-02-25 2016-08-17 京东方科技集团股份有限公司 透明导电电极及阵列基板的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1727977A (zh) * 2004-07-27 2006-02-01 三菱电机株式会社 薄膜晶体管阵列衬底及其制造方法
CN101278239A (zh) * 2005-09-30 2008-10-01 日本瑞翁株式会社 带金属配线的基板的制造方法
CN101131965A (zh) * 2006-08-24 2008-02-27 三星电子株式会社 制造显示基底的方法

Also Published As

Publication number Publication date
CN103839794A (zh) 2014-06-04
US9659975B2 (en) 2017-05-23
US20160086981A1 (en) 2016-03-24
WO2015127776A1 (zh) 2015-09-03

Similar Documents

Publication Publication Date Title
CN103839794B (zh) 透明导电电极及阵列基板的制备方法
CN104078424B (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN102646632B (zh) 阵列基板及其制作方法和显示装置
CN103208506A (zh) 阵列基板、显示装置及制作方法
CN104253159A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
KR101504839B1 (ko) 전도성 기판 및 이의 제조방법
CN103018990B (zh) 一种阵列基板和其制备方法、及液晶显示装置
CN109326609A (zh) 一种阵列基板及其制作方法
US9793413B2 (en) Metal oxide thin film transistor having channel protection layer
CN104022123A (zh) 一种柔性显示基板及其制备方法、柔性显示装置
CN104538563B (zh) 阵列基板及其制作方法、显示面板及显示装置
CN102270604A (zh) 阵列基板的结构及其制造方法
CN109378326A (zh) 显示面板及其制作方法
CN106206620A (zh) 薄膜晶体管阵列基板及其制备方法和显示器件
CN108807556A (zh) 一种光学传感器件及其制作方法、显示器件、显示设备
CN108550625A (zh) 一种薄膜晶体管及其制作方法
CN103236419A (zh) 阵列基板的制备方法、阵列基板以及显示装置
CN105470282A (zh) 一种无像素bank的TFT-OLED及制备方法
CN104157608B (zh) Tft基板的制作方法及其结构
CN104393020B (zh) 一种阵列基板及其制备方法、显示装置
CN105633100B (zh) 薄膜晶体管阵列面板及其制作方法
CN103676377B (zh) 阵列基板及其制造方法、显示装置
CN105914227A (zh) 一种走线结构、阵列基板及其制备方法、显示面板
CN105097950A (zh) 薄膜晶体管及制作方法、阵列基板、显示装置
CN105097557A (zh) 一种tft基板、tft开关管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant