KR100582202B1 - 박막트랜지스터 어레이 기판의 제조장치 및 방법 - Google Patents
박막트랜지스터 어레이 기판의 제조장치 및 방법 Download PDFInfo
- Publication number
- KR100582202B1 KR100582202B1 KR1020030071082A KR20030071082A KR100582202B1 KR 100582202 B1 KR100582202 B1 KR 100582202B1 KR 1020030071082 A KR1020030071082 A KR 1020030071082A KR 20030071082 A KR20030071082 A KR 20030071082A KR 100582202 B1 KR100582202 B1 KR 100582202B1
- Authority
- KR
- South Korea
- Prior art keywords
- strip
- high pressure
- substrate
- thin film
- film transistor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/422—Stripping or agents therefor using liquids only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Abstract
본 발명은 제조공정을 단순화시키고 비용절감 및 생산성을 향상시킬 수 있는 박막트랜지스터 어레이 기판의 제조장치 및 방법에 관한 것이다.
이 박막트랜지스터 어레이 기판의 제조장치는 포토레지스트의 제거가 가능한 스트립 액에 포토레지스트와 투명전극이 적층된 기판을 침지시켜 상기 기판 상에 형성되어 있는 상기 포토레지스트 패턴과 상기 투명전극을 리프트 오프공정으로 동시에 제거하는 침지 스트립부와; 상기 기판 상에서 회동하는 브러쉬를 포함한 브러싱부, 고온/고압으로 상기 스트립액을 분사하는 고온/고압 스트립 분사부, 고압으로 공기를 분사하는 고압공기 분사부 중 적어도 하나를 이용하여 상기 침지 스트립부에 의해 리프트 오프된 기판 상에 잔존하는 상기 포토레지스트 및 상기 투명전극을 제거하는 물리적 제거부와; 상기 물리적 제거부를 통과한 상기 기판 상에 상기 스트립 액을 분사하는 분사 스트립부를 구비한다.
Description
도 1은 통상적인 박막트랜지스터 어레이 기판의 일부분을 도시한 평면도이다.
도 2는 도 1에 도시된 박막트랜지스터 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 3a 내지 도 3d는 도 2에 도시된 박막트랜지스터 어레이 기판의 제조방법을 단계적으로 도시한 단면도이다.
도 4는 본 발명의 실시 예에 따른 박막트랜지스터 어레이 기판의 제조장치 및 제조방법에 의해 제조되는 박막트랜지스터 어레이 기판을 도시한 평면도이다.
도 5은 도 4에 도시된 박막트랜지스터 어레이 기판을 Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도이다.
도 6a 내지 도 8d은 본 발명의 실시 예에 따른 제조방법에 의해 제조되는 박막트랜지스터 어레이 기판의 제조방법을 단계적으로 나타내는 도면이다.
도 9는 본 발명의 제 1 실시 예에 따른 박막트랜지스터 어레이 기판의 제조장치를 나타내는 도면이다.
도 10은 리프트 오프 공정 전의 박막트랜지스터 어레이 기판을 나타내는 단면도이다.
도 11은 도 10에 도시된 박막트랜지스터 어레이 기판의 제조장치를 통해 리프트 오프 공정 후의 박막트랜지스터 어레이 기판을 나타내는 단면도이다.
도 12는 본 발명의 제 2 실시 예에 따른 박막트랜지스터 어레이 기판의 제조장치를 나타내는 도면이다.
도 13은 본 발명의 제 3 실시 예에 따른 박막트랜지스터 어레이 기판의 제조장치를 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
2, 52 : 게이트 라인 4, 58 : 데이터 라인
6, 80 : 박막트랜지스터 8, 54 : 게이트 전극
10, 60 : 소스 전극 12, 62 : 드레인 전극
14, 92 : 활성층 16 : 제 1 컨택홀
18, 72 : 화소전극 20, 78 : 스토리지 캐패시터
22, 66 : 스토리지 전극 24 : 제 2 컨택홀
26, 82 : 게이트 패드부 28, 56 : 게이트 패드 하부전극
30 : 제 3 컨택홀 32, 74 : 게이트 패드 상부전극
34, 84 : 데이터 패드부 36, 64 : 데이터 패드 하부전극
38 : 제 4 컨택홀 40, 76 : 데이터 패드 상부전극
42, 88 : 하부기판 44 : 게이트 절연막
47, 147 : 반도체 패턴 48, 94 : 오믹접촉층
50 : 보호막 90 : 게이트 절연 패턴
98 : 보호막 패턴 100, 200, 300 : 제조장치
102, 202, 302 : 스트립퍼 104 : 브러쉬
106, 206, 306 : 분사노즐 108, 208, 218, 308 : 펌프
110, 210, 220, 310 : 필터 112 : 포토레지스트 패턴
114 : 증착막 116, 216, 316 : 스트립 액
118 : 패턴 140, 240, 340 : 탱크
226 : 고온/고압 분사노즐 330 : 에어 나이프
본 발명은 박막트랜지스터 어레이 기판의 제조장치 및 방법에 관한 것으로, 특히 제조공정을 단순화시키고 비용절감 및 생산성을 향상시킬 수 있는 박막트랜지스터 어레이 기판의 제조장치 및 방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널은 서로 대향하는 박막트랜지스터 어레이 기판 및 칼러필터 어레이 기판과, 두 기판 사이에 일정한 셀갭 유지를 위해 위치하는 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
박막트랜지스터 어레이 기판은 게이트 라인들 및 데이터 라인들과, 그 게이트 라인들과 데이터 라인들의 교차부마다 스위치소자로 형성된 박막트랜지스터와, 액정셀 단위로 형성되어 박막트랜지스터에 접속된 화소전극과, 그들 위에 도포된 배향막으로 구성된다. 게이트 라인들과 데이터 라인들은 각각의 패드부를 통해 구동회로들로부터 신호를 공급받는다. 박막트랜지스터는 게이트 라인에 공급되는 스캔신호에 응답하여 데이터 라인에 공급되는 화소전압신호를 화소 전극에 공급한다.
칼라필터 어레이 기판은 액정셀 단위로 형성된 칼라필터들과, 칼러필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스와, 액정셀들에 공통적으로 기준전압을 공급하는 공통 전극과, 그들 위에 도포되는 배향막으로 구성된다.
액정패널은 박막트랜지스터 어레이 기판과 칼라필터 어레이 기판을 별도로 제작하여 합착한 다음 액정을 주입하고 봉입함으로써 완성하게 된다.
이러한 액정패널에서 박막트랜지스터 어레이 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정패널의 제조단가를 상승시키는 주요원인이 되고 있다. 이를 해결하기 위하여, 박막트랜지스터 어레이 기판은 마스크 공정수를 줄이는 방향으로 발전하고 있다. 이는 하나의 마스크 공정이 증착공정, 세정공정, 포토리쏘그래피 공정, 식각공정, 포토레지스트 박리공정, 검사공정 등과 같은 많은 공정을 포함하고 있기 때문이다. 이 에 따라, 최근에는 박막트랜지스터 어레이 기판의 표준 마스크 공정이던 5 마스크 공정에서 하나의 마스크 공정을 줄인 4 마스크 공정이 대두되고 있다.
도 1은 통상적인 박막트랜지스터 어레이 기판의 일부분을 도시한 평면도이고, 도 2는 도 1에 도시된 박막트랜지스터 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 1 및 도 2에 도시된 박막트랜지스터 어레이 기판은 하부기판(42) 위에 게이트 절연막(44)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막트랜지스터(6)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(18)을 구비한다. 그리고, 박막트랜지스터 어레이 기판은 화소전극(18)과 이전단 게이트 라인(2)의 중첩부에 형성된 스토리지 캐패시터(20)와, 게이트 라인(2)에 접속되는 게이트 패드부(26)와, 데이터 라인(4)에 접속되는 데이터 패드부(34)를 구비한다.
박막트랜지스터(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(18)에 접속된 드레인 전극(12)과, 게이트 전극(8)과 중첩되고 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(14)을 구비한다. 활성층(14)은 데이터 패드 하부전극(36), 스토리지 전극(22), 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12)과 중첩되게 형성되고 소스 전극(10)과 드레인 전극(12) 사이의 채널부를 더 포함한다. 활성층(14) 위에는 데이터 패드 하부전극(36), 스토리지 전극(22), 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12)과 오믹접촉을 위한 오믹접촉층(48)이 더 형성된다. 이러한 박막트랜지스터(6)는 게이트 라인(2)에 공급되는 게이트 신호에 응답하여 데이터 라인(4)에 공급되는 화소전압 신호가 화소 전극(18)에 충전되어 유지되게 한다.
화소 전극(18)은 보호막(50)을 관통하는 제 1 컨택홀(16)을 통해 박막트랜지스터(6)의 드레인 전극(12)과 접속된다. 화소 전극(18)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(18)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(20)는 이전단 게이트라인(2)과, 그 게이트라인(2)과 게이트 절연막(44), 활성층(14) 및 오믹접촉층(48)을 사이에 두고 중첩되는 스토리지 전극(22)과, 그 스토리지 전극(22)과 보호막(50)을 사이에 두고 중첩됨과 아울러 그 보호막(50)에 형성된 제 2 컨택홀(24)을 경유하여 접속된 화소전극(18)으로 구성된다. 이러한 스토리지 캐패시터(20)는 화소 전극(18)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 안정적으로 유지되게 한다.
게이트 라인(2)은 게이트 패드부(26)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드부(26)는 게이트 라인(2)으로부터 연장되는 게이트 패드 하부전극(28)과, 게이트 절연막(44) 및 보호막(50)을 관통하는 제 3 컨택홀(30)을 통해 게이트 패드 하부전극(28)에 접속된 게이트 패드 상부전극(32)으로 구성된다.
데이터 라인(4)은 데이터 패드부(34)를 통해 데이터 드라이버(도시하지 않 음)와 접속된다. 데이터 패드부(34)는 데이터 라인(4)으로부터 연장되는 데이터 패드 하부전극(36)과, 보호막(50)을 관통하는 제 4 컨택홀(38)을 통해 데이터 패드 하부전극(36)과 접속된 데이터 패드 상부전극(40)으로 구성된다.
이러한 구성을 가지는 박막트랜지스터 어레이 기판은 4 마스크 공정으로 형성된다.
도 3a 내지 도 3d는 도 2에 도시된 박막트랜지스터 어레이 기판의 제조방법을 단계적으로 도시한 단면도이다.
도 3a를 참조하면, 하부기판(42) 상에 게이트 라인(2), 게이트 전극(8) 및 게이트 패드 하부전극(28)이 형성된다.
하부기판(42) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형성된다. 이어서, 제 1 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝됨으로써 게이트라인(2), 게이트전극(8), 게이트 패드 하부전극(28)를 포함하는 게이트 패턴들이 형성된다. 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조로 이용된다.
도 3b를 참조하면, 게이트 패턴들이 형성된 하부기판(42) 상에 게이트 절연막(44), 활성층(14), 오믹접촉층(48), 그리고 소스/드레인 패턴들이 순차적으로 형성된다.
게이트 패턴들이 형성된 하부기판(42) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(44), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/ 드레인 금속층이 순차적으로 형성된다.
소스/드레인 금속층 위에 제 2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제 2 마스크로는 박막트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(4), 소스 전극(10), 소스 전극(10)과 일체화된 드레인 전극(12), 스토리지 전극(22)을 포함하는 소스/드레인 패턴들이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹접촉층(48)과 활성층(14)을 포함하는 반도체 패턴(47)이 형성된다.
그리고, 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 애싱(Ashing) 공정으로 제거된 후 건식 식각공정으로 채널부의 소스/드레인 패턴 및 오믹접촉층(48)이 식각된다. 이에 따라, 채널부의 활성층(14)이 노출되어 소스 전극(10)과 드레인 전극(12)이 분리된다.
이어서, 스트립(Strip) 공정으로 소스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.
게이트 절연막(44)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 소스/드레인 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.
도 3c를 참조하면, 소스/드레인 패턴들이 형성된 게이트 절연막(44) 상에 제 1 내지 제 4 콘택홀들(16, 24, 30, 38)을 포함하는 보호막(50)이 형성된다.
소스/드레인 패턴들이 형성된 게이트 절연막(44) 상에 플라즈마 화학 기상 증착(Plasma Enhanced CHEMICAL Vapor Deposition : 이하"PECVD"라 함.) 등의 증착방법으로 보호막(50)이 전면 형성된다. 보호막(50)은 제 3 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 패터닝됨으로써 제 1 내지 제 4 컨택홀들(16, 24, 30, 38)이 형성된다. 제 1 컨택홀(16)은 보호막(50)을 관통하여 드레인 전극(12)이 노출되게 형성되고, 제 2 컨택홀(24)은 보호막(50)을 관통하여 스토리지 전극(22)이 노출되게 형성된다. 제 3 컨택홀(30)은 보호막(50) 및 게이트 절연막(44)을 관통하여 게이트 패드 하부전극(28)이 노출되게 형성된다. 제 4 컨택홀(38)은 보호막(50)을 관통하여 데이터 패드 하부전극(36)이 노출되게 형성된다.
보호막(50)의 재료로는 게이트 절연막(44)과 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용된다.
도 3d를 참조하면, 보호막(50) 상에 투명전극 패턴들이 형성된다.
보호막(50) 상에 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된다. 이어서 제 4 마스크를 이용한 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패텅님됨으로써 화소전극(18), 게이트 패드 상부전극(32), 데이터 패드 상부전극(40)을 포함하는 투명전극 패턴들이 형성된다. 화소 전극(18)은 제 1 컨택홀(16)을 통해 드레인 전극(12)과 전기적으로 접속되고, 제 2 컨택홀(24)을 통해 이전단 게이트라인(2)과 중첩되는 스토리지 전극(22)과 전기적으로 접속된다. 게이트 패드 상부전극(32)은 제 3 컨택홀(30)을 통해 게이트 패드 하부전극(28)과 전기적으로 접속된다. 데이터 패드 상부전극(40)은 제 4 컨택홀(38)을 통해 데이터 패드 하부전극(36)과 전기적으로 접속된다. 투명전극 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.
이와 같이 종래의 박막트랜지스터 기판 및 그 제조방법은 4마스크 공정을 채용함으로써 5마스크 공정을 이용한 경우보다 제조공정수를 줄임과 아울러 그에 비례하는 제조단가를 절감할 수 있게 된다. 그러나, 4 마스크 공정 역시 여전히 제조공정이 복잡하여 원가 절감에 한계가 있으므로 제조공정을 더욱 단순화하여 제조단가를 더욱 줄일 수 있는 박막트랜지스터 기판 및 그 제조방법이 요구된다.
따라서, 본 발명의 목적은 제조 공정을 제조 공정을 단순화시킴과 아울러 리프트 오프공정에서 잔류하는 파티클을 완전히 제거하도록 한 박막트랜지스터 어레이 기판의 제조장치 및 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 박막트랜지스터 어레이 기판의 제조장치는 포토레지스트의 제거가 가능한 스트립 액에 포토레지스트와 투명전극이 적층된 기판을 침지시켜 상기 기판 상에 형성되어 있는 상기 포토레지스트 패턴과 상기 투명전극을 리프트 오프공정으로 동시에 제거하는 침지 스트립부와; 상기 기판 상에서 회동하는 브러쉬를 포함한 브러싱부, 고온/고압으로 상기 스트립액을 분사하는 고온/고압 스트립 분사부, 고압으로 공기를 분사하는 고압공기 분사부 중 적어도 하나를 이용하여 상기 침지 스트립부에 의해 리프트 오프된 기판 상에 잔존하는 상기 포토레지스트 및 상기 투명전극을 제거하는 물리적 제거부와; 상기 물리적 제거부를 통과한 상기 기판 상에 상기 스트립 액을 분사하는 분사 스트립부를 구비한다.
상기 고온/고압 스트립 분사부는 상기 스트립 액을 고온/고압으로 분사하는 고온/고압 분사노즐을 구비한다.
상기 고압공기 분사부는 공기를 고압으로 분사하는 에어 나이프를 구비한다.
상기 브러쉬는 미세모가 형성된 표면을 갖는다.
상기 제조장치는 상기 고온/고압 스트립 분사부는 상기 고온/고압 분사노즐에 상기 스트립 액을 공급하기 위한 탱크와, 상기 고온/고압 분사노즐에 의해 분사된 상기 스트립 액을 상기 탱크로 환원 시기키 위한 펌프와, 상기 펌프에 의해 상기 탱크로 환원되는 상기 스트립 액에 포함된 불순물을 필터링 하는 필터를 더 구비한다.
상기 고온/고압 분사노즐은 상기 스트립 액을 70℃ 이상의 온도로 분사한다.
상기 고온/고압 분사노즐은 상기 스트립 액을 1㎏f/㎠ 이상의 압력으로 분사한다.
상기 분사 스트립부는 상기 스트립 액을 분사하는 다수의 분사노즐과, 상기 분사노즐에 상기 스트립 액을 공급하기 위한 탱크와, 상기 분사노즐에 의해 분사된 상기 스트립 액을 상기 탱크로 환원 시키기 위한 펌프와, 상기 펌프에 의해 상기 탱크로 환원되는 상기 스트립 액에 포함된 불순물을 필터링 하는 필터를 구비한다.
본 발명의 실시 예에 따른 박막트랜지스터 어레이 기판의 제조방법은 포토레지스트의 제거가 가능한 스트립 액에 포토레지스트와 투명전극이 적층된 기판을 침지시켜 상기 기판 상에 형성되어 있는 상기 포토레지스트 패턴과 상기 투명전극을 리프트 오프시키는 제1 단계와; 상기 기판 상에서 회동하는 브러쉬를 포함한 브러싱부, 고온/고압으로 상기 스트립액을 분사하는 고온/고압 스트립 분사부, 고압으로 공기를 분사하는 고압공기 분사부 중 적어도 하나를 이용하여 상기 침지 스트립부에 의해 리프트 오프된 기판 상에 잔존하는 상기 포토레지스트와 상기 투명전극을 제거하는 제2 단계와; 상기 기판 상에 상기 스트립 액을 분사하는 제3 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
상기 고온/고압 스트립 분사부는 상기 스트립 액을 고온/고압으로 분사하는 고온/고압 분사노즐을 구비한다.
상기 고압공기 분사부는 공기를 고압으로 분사하는 에어 나이프를 구비한다.
상기 브러쉬는 미세모가 형성된 표면을 갖는다.
상기 제조장치는 상기 고온/고압 스트립 분사부는 상기 고온/고압 분사노즐에 상기 스트립 액을 공급하기 위한 탱크와, 상기 고온/고압 분사노즐에 의해 분사된 상기 스트립 액을 상기 탱크로 환원 시기키 위한 펌프와, 상기 펌프에 의해 상기 탱크로 환원되는 상기 스트립 액에 포함된 불순물을 필터링 하는 필터를 더 구비한다.
상기 고온/고압 분사노즐은 상기 스트립 액을 70℃ 이상의 온도로 분사한다.
상기 고온/고압 분사노즐은 상기 스트립 액을 1㎏f/㎠ 이상의 압력으로 분사한다.
상기 분사 스트립부는 상기 스트립 액을 분사하는 다수의 분사노즐과, 상기 분사노즐에 상기 스트립 액을 공급하기 위한 탱크와, 상기 분사노즐에 의해 분사된 상기 스트립 액을 상기 탱크로 환원 시키기 위한 펌프와, 상기 펌프에 의해 상기 탱크로 환원되는 상기 스트립 액에 포함된 불순물을 필터링 하는 필터를 구비한다.
본 발명의 실시 예에 따른 박막트랜지스터 어레이 기판의 제조방법은 포토레지스트의 제거가 가능한 스트립 액에 포토레지스트와 투명전극이 적층된 기판을 침지시켜 상기 기판 상에 형성되어 있는 상기 포토레지스트 패턴과 상기 투명전극을 리프트 오프시키는 제1 단계와; 상기 기판 상에서 회동하는 브러쉬를 포함한 브러싱부, 고온/고압으로 상기 스트립액을 분사하는 고온/고압 스트립 분사부, 고압으로 공기를 분사하는 고압공기 분사부 중 적어도 하나를 이용하여 상기 침지 스트립부에 의해 리프트 오프된 기판 상에 잔존하는 상기 포토레지스트와 상기 투명전극을 제거하는 제2 단계와; 상기 기판 상에 상기 스트립 액을 분사하는 제3 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이하, 도 4 내지 도 13을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 박막트랜지스터 어레이 기판의 제조장치 및 제조방법에 의해 제조되는 박막트랜지스터 어레이 기판을 도시한 평면도이고, 도 5는 도 4에 도시된 박막트랜지스터 어레이 기판을 Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도이다.
도 4 및 도 5에 도시된 박막트랜지스터 어레이 기판은 하부기판(88) 위에 게이트 절연 패턴(90)을 사이에 두고 교차하게 형성된 게이트 라인(52) 및 데이터 라인(58)과, 그 교차부마다 형성된 박막트랜지스터(80)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(72)을 구비한다. 그리고, 박막트랜지스터 어레이 기판은 화소전극(72)에 접속된 스토리지 전극(66)과 이전단 게이트 라인(52)의 중첩부에 형성된 스토리지 캐패시터(78)와, 게이트 라인(52)에 접속되는 게이트 패드부(82)와, 데이터 라인(58)에 접속되는 데이터 패드부(84)를 구비한다.
박막트랜지스터(80)는 게이트 라인(52)에 접속된 게이트 전극(54)과, 데이터 라인(58)에 접속된 소스 전극(60)과, 화소 전극(72)에 접속된 드레인 전극(62)과, 게이트 전극(54)과 게이트 절연 패턴(90)을 사이에 두고 중첩되며 소스 전극(60)과 드레인 전극(62) 사이에 채널(70)을 형성하는 활성층(92) 및 오믹접촉층(94)을 포 함하는 반도체 패턴(147)을 구비한다. 이러한 박막트랜지스터(80)는 게이트 라인(52)에 공급되는 게이트 신호에 응답하여 데이터 라인(58)에 공급되는 화소전압 신호가 화소 전극(72)에 충전되어 유지되게 한다.
반도체 패턴(147)은 소스 전극(60)과 드레인 전극(62) 사이의 채널부를 포함하면서 소스 전극(60), 드레인 전극(62), 데이터 라인(58), 그리고 데이터 패드 하부전극(64)과 중첩되고, 스토리지 전극(66)과 중첩되는 부분을 포함하여 게이트 절연 패턴(90)을 사이에 두고 게이트 라인(52)과는 부분적으로 중첩되게 형성된 활성층(92)을 구비한다. 그리고, 반도체 패턴(147)은 활성층(92) 위에 소스 전극(60), 드레인 전극(62), 스토리지 전극(66), 데이터 라인(58), 그리고 데이터 패드 하부전극(64)과 오믹접촉을 위해 형성된 오믹접촉층(94)을 더 구비한다.
화소 전극(72)은 보호막패턴(98) 외부로 노출된 박막트랜지스터(80)의 드레인 전극(62)과 접속된다. 화소 전극(72)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(72)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(78)는 이전단 게이트 라인(52)과, 그 게이트 라인(52)과 게이트 절연 패턴(90), 활성층(92) 및 오믹접촉층(94)을 사이에 두고 중첩되며 화소전극(72)과 접속된 스토리지 전극(66)으로 구성된다. 여기서 화소전극(72)은 보호막(98) 외부로 노출된 스토리지 전극(66)과 접속된다. 이러한 스토리지 캐패시터(78)는 화소 전극(72)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 안정적으로 유지되게 한다.
게이트 라인(52)은 게이트 패드부(82)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드부(82)는 게이트 라인(52)으로부터 연장되는 게이트 패드 하부전극(56)과, 게이트 패드 하부전극(56) 위에 접속된 게이트 패드 상부전극(74)으로 구성된다.
데이터 라인(58)은 데이터 패드부(84)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드부(84)는 데이터 라인(58)으로부터 연장되는 데이터 패드 하부전극(64)과 데이터 패드 하부전극(64)위에 접속된 데이터 패드 상부전극(76)으로 구성된다. 또한, 데이터 패드부(84)는 데이터 패드 하부전극(64)과 하부기판(88) 사이에 형성된 게이트 절연 패턴(90), 활성층(92), 및 오믹접촉층(94)을 더 포함한다.
게이트 절연 패턴(90)과 보호막 패턴(98)은 화소전극(72)과 게이트 패드 상부전극(74) 및 데이터 패드 상부전극(76)이 형성되지 않은 영역에 형성된다.
이러한 구성을 가지는 박막트랜지스터 어레이 기판은 3마스크 공정으로 형성된다. 3마스크 공정을 이용한 본 발명의 실시 예에 따른 박막트랜지스터 어레이 기판 제조방법은 게이트 패턴들을 형성하기 위한 제 1 마스크 공정과, 반도체 패턴(147) 및 소스/드레인 패턴들을 형성하기 위한 제 2 마스크 공정과, 게이트 절연패턴(90)과 보호막(98)패턴 및 투명전극 패턴들을 형성하기 위한 제 3 마스크 공정을 포함하게 된다.
도 6a 내지 도 8d은 본 발명의 실시 예에 따른 제조방법에 의해 제조되는 박막트랜지스터 어레이 기판의 제조방법을 단계적으로 나타내는 도면이다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 박막트랜지스터 어레이 기판의 제조방법 중 제 1 마스크 공정으로 하부기판(88)상에 형성된 게이트 패턴들을 도시한 평면도 및 단면도이다.
도 6a 및 도 6b를 참조하면, 하부기판(88)상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형성된다. 이어서 , 제 1 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(52), 게이트 전극(54), 게이트 패드 하부전극(56)을 포함하는 게이트 패턴들이 형성된다. 게이트 금속으로는 Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd), Cr/Al(Nd) 등이 단일층 또는 이중층 구조로 이용된다.
도 7a 내지 도 7c는 본 발명의 실시 예에 따른 박막트랜지스터 어레이 기판 제조방법 중 제 2 마스크 공정으로 형성된 소스/드레인 패턴, 반도체 패턴(147)을 포함하는 기판의 평면도 및 단면도이다.
도 7a 내지 도 7c를 참조하면, 게이트 패턴들이 형성된 하부기판(88) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연층(90a), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다. 게이트 절연층(90a)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 소스/드레인 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.
이어서, 제 2 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 도 7b에 도시된 바와 같이 포토레지스트 패턴(71b)을 형성하게 된다. 이 경우 제 2 마스크로는 박막트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴(71b)을 이용한 습식 식각공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(58), 소스 전극(60), 그 소스 전극(60)과 일체화된 드레인 전극(62), 스토리지 전극(64)을 포함하는 소스/드레인 패턴들이 형성된다.
그 다음, 동일한 포토레지스트 패턴(71b)을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹접촉층(94)과 활성층(92)이 형성된다.
그리고, 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴(71a)이 애싱(Ashing) 공정으로 제거된 후 건식 식각공정으로 채널부의 소스/드레인 패턴 및 오믹접촉층(94)이 식각된다. 이에 따라, 채널부의 활성층(92)이 노출되어 소스 전극(60)과 드레인 전극(62)이 분리된다.
이어서, 스트립 공정으로 소스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.
도 8a 내지 도 8d는 본 발명의 실시 예에 따른 박막트랜지스터 어레이 기판 제조방법 중 제 3 마스크 공정으로 형성된 게이트 절연 패턴(90)과 보호막 패턴(98) 및 투명전극 패턴을 포함하는 기판의 평면도 및 단면도이다.
도 8a 내지 도 8d를 참조하면, 소스/드레인 패턴들이 형성된 게이트 절연막(90a)상에 스퍼터링 등의 증착방법으로 SiNx, SiOx와 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용되는 보호막(98a)이 전면 증착되고 보호막(98a)위에 포토레지스트가 전면 도포된다. 이어서, 제 3 마스크를 이용한 포토리쏘그래피 공정으로 도 8b에 도시된 바와 같이 포토레지스트 패턴(71c)이 형성된다. 이어서, 포토레지스트 패턴(71c)을 마스크로 보호막(98a) 및 게이트 절연막(90a)이 패터닝되어 이후 투명전극 패턴이 남아 형성될 영역을 제외한 나머지 영역에 게이트 절연 패턴(90) 및 보호막 패턴(98)이 형성된다. 이어서, 포토레지스트 패턴(71c)이 남아 있는 기판(88)상에 도 8c에 도시된 바와 같이 스퍼터링 등의 증착방법으로 투명전극 물질(74a)이 전면 증착된다. 투명전극(74a) 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다. 투명전극 물질(74a)이 전면 증착된 박막트랜지스터 어레이 기판에서 리프트 오프(lift 0ff) 방법을 이용한 스트립 공정에 의해 포토레지스트 패턴(71c)은 제거된다. 이때 포토레지스트 패턴(71c)위에 증착된 투명전극 물질(74a)은 포토레지스트 패턴(71c)이 떨어져 나가면서 함께 제거되어 도 8d에 도시된 바와 같이 게이트 패드 상부전극(74), 화소전극(76) 및 데이터 패드 상부전극(85)을 포함하는 투명전극 패턴이 형성된다.
게이트 패드 상부전극(74)은 게이트 패드 하부전극(56)를 덮도록 형성되고, 화소 전극(72)은 박막트랜지스터의 드레인 전극(62) 및 스토리지 캐패시터(78)의 스토리지 전극(66)과 전기적으로 접속되며, 데이터 패드 상부전극(85)은 데이터 패드 하부전극(64)와 전기적으로 접속된다.
이와 같이, 본 발명에 따른 박막트랜지스터 어레이 기판의 제조방법 중 제 3 마스크 공정에서 적용된 리프트 오프 방법에 의해 별도의 마스크 공정없이 투명전극 패턴을 형성할 수 있다.
즉, 보호 패턴 상에 남아있는 포토레지스트 상에 투명전극 물질을 증착한 후 포토레지스트 패턴과, 그 포토레지스트 패턴과 중첩되는 투명전극 물질을 리프트 오프 방법을 이용한 스트립 공정으로 제거하여 투명전극 패턴을 형성한다. 이에 따라 본 발명에 따른 박막트랜지스터 어레이 기판의 제조방법은 종래의 5마스크 또는 4마스크 공정을 이용한 제조방법에 비해 제조공정을 단순화 시켜 제조단가를 줄이는 효과가 있다.
그러나, 스트립 공정을 통해 보호 패턴 상에 남아 있는 포토레지스트 패턴과, 그 포토레지스트 패턴 상의 투명전극 물질은 일반적인 스트립 공정을 통해서는 완벽하게 제거되지 않는 문제점이 있다. 이러한 스트립 공정을 통해 포토레지스트 패턴과, 그 포토레지스트 패턴 상의 투명전극 물질을 완벽하게 제거하기 위해서는 많은 시간과 많은 량의 스트립 액 소요된다. 또한, 스트립 공정시 발생하는 포토레지스트 패턴의 파티클(Particle)에 의해 제조장치가 오염되어 박막트랜지스터 어레이 기판의 불량이 유발된다.
이를 위해, 도 9, 도 12 및 도 13에 도시된 제조장치를 이용하여 포토레지스 트 패턴과, 그 포토레지스트 패턴과 중첩되는 투명전극물질을 제거한다.
도 9는 본 발명의 제 1 실시 예에 따른 박막트랜지스터 어레이 기판의 제조장치를 나타내는 도면이다.
도 9에 도시된 본 발명의 제 1 실시 예에 따른 박막트랜지스터 어레이 기판의 제조장치(100)는 도 10에 도시된 포토레지스트 패턴(112) 및 증착막(또는 박막)(114)이 형성된 하부기판(88)이 침지되어 스트립 되는 침지 스트립부와, 침지 스트립 공정을 거친 하부기판(88) 상에 남아있는 포토레지스트 패턴(112) 및 증착막(114)을 물리적으로 제거하는 브러싱부와, 브러싱 공정을 거친 하부기판(88) 상에 잔존하는 포토레지스트 패턴의 파티클을 제거하기 위한 분사 스트립부를 구비한다.
침지 스트립부는 내부에 스트립 액이 담겨진 스트립퍼(102)를 구비한다. 이러한 스트립퍼(102) 내에 포토레지스트 패턴(112) 및 증착막(114)이 형성된 하부기판(88)을 일정시간 동안 침지시킨다. 스트립퍼(102) 내에 포토레지스트 패턴(112) 및 증착막(114)이 형성된 하부기판(88)을 침지시키면 하부기판(88) 상에 형성하고자 하는 패턴 부분을 제외한 대부분의 포토레지스트 패턴(112) 및 증착막(114)이 스트립 액에 의해 제거된다. 이와 같은 공정을 침지 스트립 공정이라 한다.
브러싱부는 표면에는 약 1㎛의 길이를 가지는 다수의 미세모가 형성된 브러쉬(104)를 구비한다. 이러한 브러쉬(104)를 이용하여 침지 스트립 공정을 통해 제거되고 남은 하부기판(88) 상의 포토레지스트 패턴(112) 및 증착막(114) 중 하부기판(88) 상에 형성하고자 하는 패턴 부분을 제외한 부분을 물리적으로 제거시킨다. 이를 보다 자세히 설명하면, 침지 스트립 공정을 통해 대부분의 포토레지스트 패턴(112) 및 증착막(114)이 제거된 하부기판(88)을 고속으로 회전하는 브러쉬(104)에 통과 시킨다. 브러쉬(104)의 표면에는 약 1㎛의 길이를 가지는 다수의 미세모가 형성되어 있어 이 미세모에 의해서 하부기판(88) 상에 형성하고자 하는 패턴 부분을 제외한 포토레지스트 패턴(112) 및 증착막(114)이 제거된다. 브러싱 공정을 사용하면 침지 공정에서 하부기판(88)이 스트립 액에 침지되는 시간을 단축시킬 수 있다.
브러쉬(104)를 이용한 브러싱 공정을 통해 하부기판(88) 상에 형성하고자 하는 패턴 부분을 제외한 포토레지스트 패턴(112) 및 증착막(114)의 제거 시간을 단축함과 아울어, 일반적인 스트립 공정시 보다 포토레지스트 패턴(112) 및 증착막(114)을 깨끗하게 제거 시켜 하부기판(88) 상에 형성되는 패턴을 일반적인 스트립 공정시 보다 완벽하게 형성할 수 있다.
브러싱 공정을 거친 하부기판(88) 상에는 형성하고자 하는 패턴이 형성된다. 그러나, 브러쉬(104)의 회전에 의한 물리적인 힘을 가해 하부기판(88) 상에 형성되었던 포토레지스트 패턴(112) 및 증착막(114)을 제거함으로써 포토레지스트 패턴의 파티클이 발생할 수 있다.
분사 스트립부는 브러싱 공정을 거친 하부기판(88) 상에 잔존하는 포토레지스트 패턴의 파트클을 제거하기 위한 스트립 액(116)을 분사하는 다수의 분사노즐(106)과, 다수의 분사노즐(106)에 의해 분사되는 스트립 액(116)을 공급하는 탱크(140)와, 다수의 분사노즐(106)에 의해 분사된 스트립 액(116)을 탱크(140)로 환원시키기 위한 펌프(108)와, 펌프(108)에 의해 탱크(140)로 환원되는 스트립 액(116)을 필터링 하는 필터(110)를 구비한다.
다수의 분사노즐(106)은 스트립 액(116)이 저장된 탱크(140)로부터 스트립 액(116)을 공급받아 이 스트립 액(116)을 하부기판(88) 상에 분사 시킨다. 하부기판(88) 상에 스트립 액(116)이 분사되면 브러싱 공정에 의해 발생될 수 있는 포토레지스트 패턴의 파티클을 하부기판(88) 상에서 제거시켜 도 11에 도시된 바와 같이, 하부기판(88) 상에 원하는 패턴(118)을 형성할 수 있다.
펌프(108)는 다수의 분사노즐(106)에 의해 분사된 스트립 액(116)을 탱크(140)로 환원시키기 위한 장치로 다수의 분사노즐(106)에 의해 분사된 스트립 액(116)을 탱크(140)로 환원시켜 스트립 액(116)의 사용량을 줄일 수 있다.
필터(110)는 펌프(108)에 의해 탱크(140)로 환원되는 스트립 액(116)을 필터링 하여 스트립 액(116)에 포함된 불순물을 제거시키고, 불순물이 제거된 스트립 액(116)을 탱크(140)로 환원시켜 제조장치(100)가 오염되는 것을 방지 할 수 있다. 특히, 포토레지스트 패턴의 파티클에 의해 스트립 액이 흐르는 배관이 오염되는 것을 방지하여 박막트랜지스터 어레이 기판의 불량을 방지하여 스트립 공정을 효율을 유지시키고 제조장치(100)의 오염을 방지한다.
본 발명의 제 1 실시 예에 다른 박막트랜지스터 어레이 기판의 제조방법은 침지 스트립 공정을 통해 하부기판(88) 상에 형성된 포토레지스트 패턴(112) 및 증착막(114)의 대부분을 제거 한 후 브러싱 공정을 통해 하부기판(88) 상에 물리적인 힘을 가하여 하부기판(88) 상에 형성하고자 하는 패턴 부분을 제외한 부분의 포토레지스트 패턴(112) 및 증착막(114)을 제거한다. 이후 분사 스트립 공정을 통해 하부기판(88) 상에 잔존하는 포토레지스트 패턴의 파티클을 제거하여 패턴(118)을 형성한다.
본 발명의 제 1 실시 예에 따른 박막트랜지스터 어레이 기판의 제조장치(100)는 리프트 오프 방법을 이용한 스트립 공정시 보호막 패턴 상에 남아 있는 포토레지스트 패턴의 제거 시간을 단축시켜 박막트랜지스터 어레이 기판의 생산성을 향상시킴과 아울러, 스트립 공정시 사용되는 스트립 액(116)의 사용량을 감소시켜 생산단가를 절감시킬 수 있다. 또한, 제조공정시 발생하는 포토레지스트 패턴의 파티클을 제거시켜 제조장치가 오염되는 것을 방지할 수 있다. 이로인해 박막트랜지스터 어레이 기판의 불량을 줄일 수 있다.
본 발명의 제 2 실시 예에 따른 박막트랜지스터 어레이 기판의 제조장치는 본 발명의 제 1 실시 예에 따른 제조장치(100)를 구성하는 브러쉬(104)가 삭제되고, 스트립 액을 고압으로 분사시키는 장치가 추가된 것을 제외하고는 본 발명의 제 1 실시 예에 따른 제조장치(100)와 동일한 구성요소를 가지므로 자세한 설명을 생략한다.
도 12는 본 발명의 제 2 실시 예에 따른 박막트랜지스터 어레이 기판의 제조장치를 나타내는 도면이다.
도 12에 도시된 본 발명의 제 2 실시 예에 따른 박막트랜지스터 어레이 기판의 제조장치(200)는 포토레지스트 패턴(112) 및 증착막(114)이 형성된 하부기판(88)이 침지되어 스트립 되는 침지 스트립부와, 침지 스트립 공정을 거친 하부기판(88) 상에 남아있는 포토레지스트 패턴(112) 및 증착막(114)을 물리적으로 제거하는 고온/고압 분사 스트립부와, 고온/고압 분사 스트립 공정을 거친 하부기판(88) 상에 잔존하는 포토레지스트 패턴의 파티클을 제거하기 위한 분사 스트립부를 구비한다.
고온/고압 분사 스트립부는 스트립 액(216)을 고온/고압으로 분사하는 고온/고압 분사노즐(226)과, 분사되는 스트립 액(216)을 고온/고압 분사노즐(226)에 공급하는 탱크(240)와, 고온/고압 분사노즐(226)에 의해 분사된 스트립 액(216)을 탱크(240)로 환원시키기 위한 제 1 펌프(218)와, 제 1 펌프(218)에 의해 탱크(240)로 환원되는 스트립 액(216)을 필터링 하는 제 1 필터(220)를 구비한다.
제 1 펌프(218) 및 제 1 필터(220)는 도 9에 도시된 본 발명의 제 1 실시 예에 따른 제조장치의 펌프(108) 및 필터(110)와 동일한 구성과 역할을 함으로 자세한 설명을 생략한다.
고온/고압 분사노즐(226)은 침지 스트립 공정을 통해 제거되고 남은 하부기판(88) 상의 포토레지스트 패턴(112) 및 증착막(114) 중 패턴을 형성할 부분을 제외한 부분에 70℃ 이상의 온도 및 1㎏f/㎠ 이상의 압력으로 스트립 액(216)을 분사하여 화학 및 물리적으로 하부기판(88) 상의 포토레지스트 패턴(112) 및 증착막(114)을 제거시킨다. 이러한 고온/고압 분사 스트립 공정을 통해 하부기판(88) 상의 포토레지스트 패턴(112) 및 증착막(114)의 제거 시간을 단축함과 아울어, 일반적인 스트립 공정시 보다 포토레지스트 패턴(112) 및 증착막(114)을 깨끗하게 제거 시켜 하부기판(88) 상에 형성되는 패턴을 일반적인 스트립 공정시 보다 완벽하게 형성할 수 있다.
고온/고압 분사 스트립 공정을 거친 하부기판(88) 상에는 형성하고자 하는 패턴이 형성된다. 그러나, 1㎏f/㎠ 이상의 고압으로 분사되는 스트립 액(216)의 물리적인 힘을 통해 하부기판(88) 상에 형성되었던 포토레지스트 패턴(112) 및 증착막(114)을 제거함으로써 포토레지스트 패턴의 파티클이 발생할 수 있다. 이러한 포토레지스트 패턴의 파티클은 스트립 액(216)을 분사하는 다수의 분사노즐(206)과, 다수의 분사노즐(206)에 의해 분사되는 스트립 액(216)을 공급하는 탱크(240)와, 다수의 분사노즐(206)에 의해 분사된 스트립 액(216)을 탱크(140)로 환원시키기 위한 펌프(208)와, 펌프(208)에 의해 탱크(240)로 환원되는 스트립 액(216)을 필터링 하는 필터(210)로 구성되는 분사 스트립부를 이용한 분사 스트립 공정을 통해 제거된다.
본 발명의 제 2 실시 예에 다른 박막트랜지스터 어레이 기판의 제조방법은 침지 스트립 공정을 통해 하부기판(88) 상에 형성된 포토레지스트 패턴(112) 및 증착막(114)의 대부분을 제거 한 후 고온/고압 분사 스트립 공정을 통해 확학 및 물리적인 방법으로 하부기판(88) 상에 형성하고자 하는 패턴 부분을 제외한 부분의 포토레지스트 패턴(112) 및 증착막(114)을 제거한다. 이후 분사 스트립 공정을 통해 하부기판(88) 상에 잔존하는 포토레지스트 패턴의 파티클을 제거하여 패턴(118)을 형성한다.
본 발명의 제 2 실시 예에 따른 박막트랜지스터 어레이 기판의 제조장치(200)는 리프트 오프 방법을 이용한 스트립 공정시 보호막 패턴 상에 남아 있는 포토레지스트 패턴의 제거 시간을 단축시켜 박막트랜지스터 어레이 기판의 생 산성을 향상시킴과 아울러, 스트립 공정시 사용되는 스트립 액(216)의 사용량을 감소시켜 생산단가를 절감시킬 수 있다. 또한, 제조공정시 발생하는 포토레지스트 패턴의 파티클을 제거시켜 제조장치가 오염되는 것을 방지할 수 있다. 이로인해 박막트랜지스터 어레이 기판의 불량을 줄일 수 있다.
본 발명의 제 3 실시 예에 따른 박막트랜지스터 어레이 기판의 제조장치는 본 발명의 제 1 실시 예에 따른 제조장치(100)를 구성하는 브러쉬(104)가 삭제되고, 공기를 고압으로 분사하는 장치가 추가된 것을 제외하고는 본 발명의 제 1 실시 예에 따른 제조장치(100)와 동일한 구성요소를 가지므로 자세한 설명을 생략한다.
도 13은 본 발명의 제 3 실시 예에 따른 박막트랜지스터 어레이 기판의 제조장치를 나타내는 도면이다.
도 13에 도시된 본 발명의 제 3 실시 예에 따른 박막트랜지스터 어레이 기판의 제조장치(300)는 포토레지스트 패턴(112) 및 증착막(114)이 형성된 하부기판(88)이 침지되어 스트립 되는 침지 스트립부와, 침지 스트립 공정을 거친 하부기판(88) 상에 남아있는 포토레지스트 패턴(112) 및 증착막(114)을 물리적인 방법으로 제거하는 고압공기 분사부와, 고압공기 분사 공정을 거친 하부기판(88) 상에 잔존하는 포토레지스트 패턴의 파티클을 제거하기 위한 분사 스트립부를 구비한다.
고압공기 분사부는 공기를 고압으로 분사하는 에어 나이프(330)를 구비한다. 에어 나이프(330)는 침지 스트립 공정을 통해 제거되고 남은 하부기판(88) 상의 포 토레지스트 패턴(112) 및 증착막(114) 중 패턴을 형성할 부분을 제외한 부분에 고압의 공기를 분사하여 물리적으로 하부기판(88) 상의 포토레지스트 패턴(112) 및 증착막(114)을 제거시킨다.
이러한 에어 나이프(330)를 이용한 고압공기 분사 공정을 통해 하부기판(88) 상에 형성되는 패턴 부분을 제외한 포토레지스트 패턴(112) 및 증착막(114)의 제거 시간을 단축함과 아울어, 일반적인 스트립 공정시 보다 포토레지스트 패턴(112) 및 증착막(114)을 깨끗하게 제거시켜 형성하고자 하는 패턴을 일반적인 스트립 공정시 보다 완벽하게 형성할 수 있다.
고압공기 분사 공정을 거친 하부기판(88) 상에는 형성하고자 하는 패턴이 형성된다. 그러나, 에어 나이프(330) 의해 고압으로 분사되는 공기에 의해 하부기판(88) 상에 포토레지스트 패턴의 파티클이 발생할 수 있다. 이러한 포토레지스트 패턴의 파티클은 스트립 액(316)을 분사하는 다수의 분사노즐(306)과, 다수의 분사노즐(306)에 의해 분사되는 스트립 액(316)을 공급하는 탱크(340)와, 다수의 분사노즐(306)에 의해 분사된 스트립 액(316)을 탱크(340)로 환원시키기 위한 펌프(308)와, 펌프(308)에 의해 탱크(340)로 환원되는 스트립 액(316)을 필터링 하는 필터(310)로 구성되는 분사 스트립부를 이용한 분사 스트립 공정을 통해 제거된다.
본 발명의 제 3 실시 예에 다른 박막트랜지스터 어레이 기판의 제조방법은 침지 스트립 공정을 통해 하부기판(88) 상에 형성된 포토레지스트 패턴(112) 및 증착막(114)의 대부분을 제거 한 후 고압공기 분사 공정을 통해 물리적인 방법으로 하부기판(88) 상에 형성하고자 하는 패턴 부분을 제외한 부분의 포토레지스트 패턴(112) 및 증착막(114)을 제거한다. 이후 분사 스트립 공정을 통해 하부기판(88) 상에 잔존하는 포토레지스트 패턴의 파티클을 제거하여 패턴(118)을 형성한다.
본 발명의 제 3 실시 예에 따른 박막트랜지스터 어레이 기판의 제조장치(300)는 리프트 오프 방법을 이용한 스트립 공정시 보호막 패턴 상에 남아 있는 포토레지스트 패턴의 제거 시간을 단축시켜 박막트랜지스터 어레이 기판의 생산성을 향상시킴과 아울러, 스트립 공정시 사용되는 스트립 액(316)의 사용량을 감소시켜 생산단가를 절감시킬 수 있다. 또한, 제조공정시 발생하는 포토레지스트 패턴의 파티클을 제거시켜 제조장치가 오염되는 것을 방지할 수 있다. 이로인해 박막트랜지스터 어레이 기판의 불량을 줄일 수 있다.
상술한 바와 같이, 본 발명 발명의 실시 예들에 따른 박막트랜지스터 어레이 기판의 제조장치 및 방법은 리프트 오프 방법을 이용한 스트립 공정시 보호막 패턴 상에 남아 있는 포토레지스트 패턴과 그 위에 적층된 투명전극을 빠른 시간 내에 완전히 제거시켜 박막트랜지스터 어레이 기판의 생산성을 향상시킴과 아울러, 스트립 공정시 사용되는 스트립 액의 사용량을 감소시켜 생산단가를 절감시킬 수 있다. 또한, 제조공정시 발생하는 포토레지스트 패턴의 파티클을 제거시켜 제조장치가 오염되는 것을 방지할 수 있다. 그 결과, 본 발명은 박막트랜지스터 어레이 기판의 불량을 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (17)
- 포토레지스트의 제거가 가능한 스트립 액에 포토레지스트 및 투명전극이 적층된 기판을 침지시켜 상기 기판 상에 형성되어 있는 상기 포토레지스트 패턴과 상기 투명전극을 리프트 오프공정으로 동시에 제거하는 침지 스트립부와;상기 기판 상에서 회동하는 브러쉬를 포함한 브러싱부, 고온/고압으로 상기 스트립액을 분사하는 고온/고압 스트립 분사부, 고압으로 공기를 분사하는 고압공기 분사부 중 적어도 하나를 이용하여 상기 침지 스트립부에 의해 리프트 오프된 기판 상에 잔존하는 상기 포토레지스트 및 상기 투명전극을 제거하는 물리적 제거부와;상기 물리적 제거부를 통과한 상기 기판 상에 상기 스트립 액을 분사하는 분사 스트립부를 구비하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조장치.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 고온/고압 스트립 분사부는 상기 스트립 액을 고온/고압으로 분사하는 고온/고압 분사노즐을 구비하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조장치.
- 제 1 항에 있어서,상기 고압공기 분사부는 공기를 고압으로 분사하는 에어 나이프를 구비하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조장치.
- 제 1 항에 있어서,상기 브러쉬는 미세모가 형성된 표면을 갖는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조장치.
- 제 4 항에 있어서,상기 고온/고압 스트립 분사부는 상기 고온/고압 분사노즐에 상기 스트립 액을 공급하기 위한 탱크와,상기 고온/고압 분사노즐에 의해 분사된 상기 스트립 액을 상기 탱크로 환원 시기키 위한 펌프와,상기 펌프에 의해 상기 탱크로 환원되는 상기 스트립 액에 포함된 불순물을 필터링 하는 필터를 더 구비하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조장치.
- 제 4 항에 있어서,상기 고온/고압 분사노즐은 상기 스트립 액을 70℃ 이상의 온도로 분사하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조장치.
- 제 4 항에 있어서,상기 고온/고압 분사노즐은 상기 스트립 액을 1㎏f/㎠ 이상의 압력으로 분사하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조장치.
- 제 1 항에 있어서,상기 분사 스트립부는,상기 스트립 액을 분사하는 다수의 분사노즐과,상기 분사노즐에 상기 스트립 액을 공급하기 위한 탱크와,상기 분사노즐에 의해 분사된 상기 스트립 액을 상기 탱크로 환원 시키기 위한 펌프와,상기 펌프에 의해 상기 탱크로 환원되는 상기 스트립 액에 포함된 불순물을 필터링 하는 필터를 구비하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조장치.
- 포토레지스트의 제거가 가능한 스트립 액에 포토레지스트 및 투명전극이 적층된 기판을 침지시켜 상기 기판 상에 형성되어 있는 상기 포토레지스트 패턴과 상기 투명전극을 리프트 오프시키는 제1 단계와;상기 기판 상에서 회동하는 브러쉬를 포함한 브러싱부, 고온/고압으로 상기 스트립액을 분사하는 고온/고압 스트립 분사부, 고압으로 공기를 분사하는 고압공기 분사부 중 적어도 하나를 이용하여 상기 침지 스트립부에 의해 리프트 오프된 기판 상에 잔존하는 상기 포토레지스트 및 상기 투명전극을 제거하는 제2 단계와;상기 기판 상에 상기 스트립 액을 분사하는 제3 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
- 삭제
- 제 11 항에 있어서,상기 제2 단계는고온/고압 분사노즐을 이용하여 상기 기판에 상기 스트립 액을 고온/고압으로 분사하여 상기 기판에 잔존하는 상기 포토레지스트 패턴과 상기 박막을 제거하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
- 제 11 항에 있어서,상기 제2 단계는에어 나이프를 이용하여 공기를 고압으로 분사하여 상기 기판에 잔존하는 상기 포토레지스트 패턴과 상기 투명전극을 제거하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
- 제 13 항에 있어서,상기 스트립 액은 70℃ 이상의 온도로 분사되는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
- 제 13 항에 있어서,상기 스트립 액은 1㎏f/㎠ 이상의 압력으로 분사되는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
- 제 13 항에 있어서,상기 제2 단계 또는 상기 제3 단계에서,분사 노즐을 통해 분사된 상기 스트립 액을 필터로 필터링하는 단계와,상기 분사 노즐에 상기 스트립 액을 공급하기 위한 탱크에 상기 필터링된 스트립 액을 공급하는 단계를 더 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030071082A KR100582202B1 (ko) | 2003-10-13 | 2003-10-13 | 박막트랜지스터 어레이 기판의 제조장치 및 방법 |
| US10/960,918 US7811937B2 (en) | 2003-10-13 | 2004-10-12 | Apparatus and method of fabricating thin film transistor array substrate |
| US12/880,761 US8828149B2 (en) | 2003-10-13 | 2010-09-13 | Apparatus for fabricating thin film transistor array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030071082A KR100582202B1 (ko) | 2003-10-13 | 2003-10-13 | 박막트랜지스터 어레이 기판의 제조장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050035419A KR20050035419A (ko) | 2005-04-18 |
| KR100582202B1 true KR100582202B1 (ko) | 2006-05-23 |
Family
ID=34420641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030071082A KR100582202B1 (ko) | 2003-10-13 | 2003-10-13 | 박막트랜지스터 어레이 기판의 제조장치 및 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7811937B2 (ko) |
| KR (1) | KR100582202B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101378346B1 (ko) * | 2014-01-22 | 2014-04-04 | 하노스 주식회사 | 바이오 마커 코팅 스트립 제조장치 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080018496A (ko) * | 2006-08-24 | 2008-02-28 | 삼성전자주식회사 | 표시 기판의 제조 방법 |
| US7888197B2 (en) * | 2007-01-11 | 2011-02-15 | International Business Machines Corporation | Method of forming stressed SOI FET having doped glass box layer using sacrificial stressed layer |
| CN102096346B (zh) * | 2009-12-15 | 2013-06-12 | 北大方正集团有限公司 | 硅片去胶方法、装置及使用显影机台进行硅片去胶的方法 |
| US20120009392A1 (en) * | 2010-07-08 | 2012-01-12 | Shih-Liang Chou | Strengthened substrate structure |
| TWI460516B (zh) * | 2012-10-23 | 2014-11-11 | Au Optronics Corp | 畫素結構及其製作方法 |
| CN104808446B (zh) * | 2015-05-07 | 2021-02-02 | 合肥京东方光电科技有限公司 | 一种涂布机 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263122A (ja) * | 1985-05-16 | 1986-11-21 | Toshiba Corp | レジストの剥離方法 |
| JPH07311469A (ja) * | 1994-05-17 | 1995-11-28 | Hitachi Chem Co Ltd | ポリイミド系樹脂膜のレジスト剥離残り除去液およびポリイミド系樹脂膜パターンの製造法 |
| KR960007446A (ko) * | 1994-08-20 | 1996-03-22 | 심경옥 | 고순도 유리 이산화염소의 제조방법 |
| KR100230625B1 (ko) * | 1995-09-06 | 1999-11-15 | 다구마시로오 | 웨이퍼처리 시스템 |
| KR20000076362A (ko) * | 1997-03-17 | 2000-12-26 | 에프 에스 아이 인터내셔날,인코포레이티드 | 포토레지스트 제거공정 |
| KR20010041221A (ko) * | 1998-02-26 | 2001-05-15 | 알파 메탈즈, 인크. | 레지스트 제거 방법 |
| KR20030026822A (ko) * | 2001-09-28 | 2003-04-03 | 후지쯔 디스플레이 테크놀로지스 코포레이션 | 레지스트용 박리액 및 레지스트 박리 방법 및 박막 회로소자의 형성방법 |
| KR20030050360A (ko) * | 2001-12-18 | 2003-06-25 | 엘지.필립스 엘시디 주식회사 | 스트립 장치 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2610844B2 (ja) * | 1986-11-26 | 1997-05-14 | 株式会社日立製作所 | 半導体ウエハの洗浄方法 |
| CA2040989A1 (en) * | 1990-05-01 | 1991-11-02 | Ichiro Yoshida | Washing/drying method and apparatus |
| US5317778A (en) * | 1991-07-31 | 1994-06-07 | Shin-Etsu Handotai Co., Ltd. | Automatic cleaning apparatus for wafers |
| US5621939A (en) * | 1993-01-08 | 1997-04-22 | Minolta Co., Ltd. | Apparatus for regenerating recording medium |
| CA2115109C (en) * | 1994-02-01 | 2000-04-25 | James P. Vanderberg | Automated sludge lance |
| US5746234A (en) * | 1994-11-18 | 1998-05-05 | Advanced Chemill Systems | Method and apparatus for cleaning thin substrates |
| JPH09283475A (ja) * | 1996-04-16 | 1997-10-31 | Rap Master S F T Kk | 半導体ウエハの搬送洗浄機 |
| US6008877A (en) * | 1996-11-28 | 1999-12-28 | Sharp Kabushiki Kaisha | Liquid crystal display having multilayered electrodes with a layer adhesive to a substrate formed of indium tin oxide |
| US5794100A (en) * | 1997-03-25 | 1998-08-11 | Xerox Corporation | Carbon fiber electrical contact for rotating elements |
| JP3772056B2 (ja) * | 1998-10-12 | 2006-05-10 | 株式会社東芝 | 半導体基板の洗浄方法 |
| AU772539B2 (en) * | 1999-07-29 | 2004-04-29 | Kaneka Corporation | Method for cleaning photovoltaic module and cleaning apparatus |
| KR100766247B1 (ko) * | 1999-12-30 | 2007-10-15 | 엘지.필립스 엘시디 주식회사 | 일체형 스트립 및 세정 장치 |
| KR100583979B1 (ko) * | 2000-02-11 | 2006-05-26 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 |
| JP2001246331A (ja) * | 2000-03-08 | 2001-09-11 | Sharp Corp | 洗浄装置 |
| US6569252B1 (en) * | 2000-06-30 | 2003-05-27 | International Business Machines Corporation | Semi-aqueous solvent cleaning of paste processing residue from substrates |
| US6558477B1 (en) * | 2000-10-16 | 2003-05-06 | Micron Technology, Inc. | Removal of photoresist through the use of hot deionized water bath, water vapor and ozone gas |
| US6861007B2 (en) * | 2001-03-02 | 2005-03-01 | Micron Technology, Inc. | Method for removing organic material from a substrate and for oxidizing oxidizable material thereon |
| US6961101B2 (en) * | 2001-10-25 | 2005-11-01 | Lg. Philips Lcd Co., Ltd. | Copper alloy, array substrate of liquid crystal display using the same and method of fabricating the same |
| JP2003133217A (ja) * | 2001-10-26 | 2003-05-09 | Tokyo Electron Ltd | 基板処理装置 |
| KR100672632B1 (ko) * | 2001-11-06 | 2007-02-09 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 약액교환방법 및 그 장치 |
| JP2004200209A (ja) * | 2002-12-16 | 2004-07-15 | Fuji Xerox Co Ltd | 電極等の導電パターンの形成方法およびこれを用いた面発光型半導体レーザ並びにその製造方法 |
| US20050034742A1 (en) * | 2003-08-11 | 2005-02-17 | Kaijo Corporation | Cleaning method and cleaning apparatus |
-
2003
- 2003-10-13 KR KR1020030071082A patent/KR100582202B1/ko not_active IP Right Cessation
-
2004
- 2004-10-12 US US10/960,918 patent/US7811937B2/en active Active
-
2010
- 2010-09-13 US US12/880,761 patent/US8828149B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263122A (ja) * | 1985-05-16 | 1986-11-21 | Toshiba Corp | レジストの剥離方法 |
| JPH07311469A (ja) * | 1994-05-17 | 1995-11-28 | Hitachi Chem Co Ltd | ポリイミド系樹脂膜のレジスト剥離残り除去液およびポリイミド系樹脂膜パターンの製造法 |
| KR960007446A (ko) * | 1994-08-20 | 1996-03-22 | 심경옥 | 고순도 유리 이산화염소의 제조방법 |
| KR100230625B1 (ko) * | 1995-09-06 | 1999-11-15 | 다구마시로오 | 웨이퍼처리 시스템 |
| KR20000076362A (ko) * | 1997-03-17 | 2000-12-26 | 에프 에스 아이 인터내셔날,인코포레이티드 | 포토레지스트 제거공정 |
| KR20010041221A (ko) * | 1998-02-26 | 2001-05-15 | 알파 메탈즈, 인크. | 레지스트 제거 방법 |
| KR20030026822A (ko) * | 2001-09-28 | 2003-04-03 | 후지쯔 디스플레이 테크놀로지스 코포레이션 | 레지스트용 박리액 및 레지스트 박리 방법 및 박막 회로소자의 형성방법 |
| KR20030050360A (ko) * | 2001-12-18 | 2003-06-25 | 엘지.필립스 엘시디 주식회사 | 스트립 장치 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101378346B1 (ko) * | 2014-01-22 | 2014-04-04 | 하노스 주식회사 | 바이오 마커 코팅 스트립 제조장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7811937B2 (en) | 2010-10-12 |
| US8828149B2 (en) | 2014-09-09 |
| US20050079449A1 (en) | 2005-04-14 |
| KR20050035419A (ko) | 2005-04-18 |
| US20100326469A1 (en) | 2010-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100904270B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100556702B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100476366B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101126396B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| US7602464B2 (en) | Organic thin film transistor array substrate and fabrication method thereof | |
| KR100556701B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| US7439586B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US8828149B2 (en) | Apparatus for fabricating thin film transistor array substrate | |
| KR20030080373A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US7300830B2 (en) | Method of fabricating liquid crystal display panel | |
| KR100499376B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20040064466A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100592383B1 (ko) | 박막트랜지스터 어레이 기판의 제조장치 및 제조방법 | |
| US7902006B2 (en) | Method of manufacturing a thin film transistor array substrate | |
| KR20040061195A (ko) | 액정표시패널 및 그 제조방법 | |
| KR100583314B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100619624B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100556699B1 (ko) | 액정표시패널의 제조방법 | |
| KR100556698B1 (ko) | 액정표시패널의 제조방법 및 그 제조장치 | |
| KR100561645B1 (ko) | 액정표시패널 및 그 제조방법 | |
| KR100558712B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100556700B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 장치 및 방법 | |
| KR100558711B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101255281B1 (ko) | 박막 패터닝 방법 및 그를 이용한 박막 트랜지스터 기판의제조 방법 | |
| KR101398325B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150429 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160428 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170413 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180416 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |