CN101217153B - 主动元件阵列结构及其制造方法 - Google Patents

Abstract

一种主动元件阵列结构，配置于基板上，其包括第一图案化导体层。图案化栅绝缘层具有暴露出部分第一图案化导体层的第一开口，第一开口暴露出扫描接垫边缘，第一图案化导体层在扫描接垫边缘具有底切的侧壁。图案化半导体层配置于图案化栅绝缘层上。第二图案化导体层配置于图案化半导体层上。图案化平坦层具有第二开口，以暴露出部分第一图案化导体层及部分第二图案化导体层。透明导电层全面地配置于基板上。配置于第一开口以及第二开口内的部分透明导电层在基板以及图案化平坦层之间断开。本发明可应用于液晶显示面板中以提升液晶显示面板的显示开口率。本发明还提供了一种主动元件阵列结构的制造方法，能降低制作主动元件阵列结构所需的工艺成本。

Description

主动元件阵列结构及其制造方法

技术领域

本发明有关于一种主动元件阵列结构及其制造方法，且特别是有关于一种具有平坦层的主动元件阵列结构及其制造方法。

背景技术

薄膜晶体管液晶显示面板(Thin Film Transistor Liquid CrystalDisplay panel，TFT LCD panel)主要是由主动元件阵列结构(Active devicearray structure)、彩色滤光阵列结构(Color filter array structure)和液晶层所构成，其中主动元件阵列结构是由多个以阵列排列的主动元件，也就是薄膜晶体管(Thin Film Transistor，TFT)，以及与每一薄膜晶体管对应配置的一像素电极(Pixel Electrode)所组成。上述的薄膜晶体管包括栅极(Gate)、通道区(Channel)、漏极(Drain)与源极(Source)，而薄膜晶体管用来作为液晶显示单元的开关元件。

图1为一种现有具有平坦层的主动元件阵列基板的俯视示意图，图2A至图2E为沿图1中剖线II’的制造工艺的剖面示意图。请参照图1与图2A，现有的主动元件阵列结构100的制造方法是首先进行第一道掩膜工艺，以在基板50上形成栅极112以及与其连接的扫描线120，并且同时在扫描线120的末端形成扫描接垫122。之后，在基板50上方覆盖一栅绝缘层130。

接着，请参照图1与图2B，进行第二道掩膜工艺，以在栅极112上方的栅绝缘层130上形成一通道区114。随之，请参照图1与图2C，进行第三道掩膜工艺，以形成源极116、漏极118以及与源极116连接的数据线140，且同时在数据线140的末端形成另一数据接垫142。然后，在基板50上方覆盖一保护层150。

接着，请参照图1与图2D，进行第四道掩膜工艺，以在保护层150上形成一图案化平坦层(patterned overcoat layer)160，并暴露出漏极118以及接垫122、142上方的保护层150。随后，以图案化平坦层160为蚀刻掩膜，移除接垫122、142上的栅绝缘层130与保护层150，并移除漏极118上的保护层150。

最后，请参照图1与图2E，进行第五道掩膜工艺，以在图案化平坦层160上形成像素电极170，并且在接垫122、142表面覆盖一图案化透明导电层172。以上述的工艺而言，于保护层150上形成图案化平坦层160的目的是为了提高液晶显示面板的显示开口率。详细来说，层厚较厚的图案化平坦层160可以避免像素电极170与数据线140之间所产生杂散电容(Parasiticcapacitor)太大，而影响液晶显示面板的特性。因此，图案化平坦层160的存在，像素电极170可以覆盖在部分数据线140的上方以提高显示开口率。

利用上述五道掩膜工艺可以有效提高液晶显示面板的显示开口率，并且可良好地控制主动元件阵列结构100的平坦度。然而，五道掩膜的使用使得工艺成本无法降低。因此，主动元件阵列结构100的制造工艺中，如何减少掩膜的使用数量成为重要的研发方向之一。

发明内容

本发明的主要目的是提供一种主动元件阵列结构，可应用于液晶显示面板中以提升液晶显示面板的显示开口率。

本发明的另一目的是提供一种主动元件阵列结构的制造方法，以降低制作主动元件阵列结构时所需的工艺成本。

本发明提出一种主动元件阵列结构，其配置于一基板上。主动元件阵列结构包括一第一图案化导体层、一图案化栅绝缘层、一图案化半导体层、一第二图案化导体层、一图案化平坦层、一透明导电层。第一图案化导体层包括多条扫描线以及与扫描线连接的多个栅极与多个扫描接垫。图案化栅绝缘层具有多个第一开口，以暴露出部分第一图案化导体层，其中该些第一开口暴露出该些扫描接垫边缘，且该第一图案化导体层在该些扫描接垫边缘具有底切的侧壁。图案化半导体层配置于图案化栅绝缘层上。第二图案化导体层直接配置于图案化半导体层上。第二图案化导体层包括多条数据线、多个漏极以及与数据线连接的多个源极与多个数据接垫。数据线与扫描线相交，而漏极与源极位于栅极上方。图案化平坦层具有多个第二开口，位于第一开口上方的第二开口暴露出第一开口所暴露出的部分第一图案化导体层，而部分第二开口暴露出部分第二图案化导体层。透明导电层全面地配置于基板上，其中配置于第一开口以及第二开口内的部分透明导电层在基板以及图案化平坦层之间断开。

在本发明的一实施例中，上述的第一图案化导体层的结构包括叠层的一第一铝金属层以及一第一钛金属层，且第二图案化导体层的结构包括叠层的一第二铝金属层以及一第二钛金属层。第一钛金属层例如是位于第一铝金属层以及基板之间。此外，第一开口所暴露出来的第一铝金属层具有底切的侧壁，以使透明导电层断开。进一步而言，第二钛金属层位于第二铝金属层以及图案化半导体层之间。部分第二开口暴露出部分数据接垫以及数据线，且第二铝金属层在暴露出来的数据接垫以及数据线处具有底切的侧壁，以使透明导电层断开。另外，部分第二开口暴露出漏极，且第二铝金属层在靠近对应的漏极处具有底切的侧壁，以使透明导电层断开。

在本发明的一实施例中，上述的第一图案化导体层的结构包括叠层的一第一铝金属层以及一第一钼金属层，而第二图案化导体层的结构包括依次堆叠的一第一钛金属层、一第二铝金属层以及一第二钛金属层。第一图案化导体层的结构更包括一第二钼金属层，第一铝金属层位于第一钼金属层以及第二钼金属层之间。

在本发明的一实施例中，上述的部分第一图案化导体层更包括多个辅助垫，位于数据接垫以及基板之间，且辅助垫具有底切的侧壁。

在本发明的一实施例中，在数据线以及扫描线相交处，第二铝金属层以及图案化半导体层具有底切的侧壁。

在本发明的一实施例中，在数据线以及扫描线相交处，图案化栅绝缘层具有底切的侧壁。

在本发明的一实施例中，上述的第一图案化导体层更包括由扫描线延伸至漏极与基板之间的多个电容电极。

在本发明的一实施例中，上述的第二图案化导体层更包括多个电容电极，扫描线位于电容电极以及基板之间，且电容电极与漏极电性连接。

本发明另提供一种主动元件阵列结构，配置于一基板上，该主动元件阵列结构包括：一第一图案化导体层，配置于该基板上，其包括多条扫描线以及与该些扫描线连接的多个栅极与多个扫描接垫；一图案化栅绝缘层，具有多个第一开口，以暴露出部分该第一图案化导体层；一图案化半导体层，配置于该图案化栅绝缘层上；一第二图案化导体层，直接配置于该图案化半导体层上，该第二图案化导体层包括多条数据线、多个漏极以及与该些数据线连接的多个源极与多个数据接垫，其中该些数据线与该些扫描线相交，而该些漏极与该些源极位于该些栅极上方；一图案化保护层，配置于该第二图案化导体层上；一图案化平坦层，该图案化平坦层具有多个第二开口，位于该些第一开口上方的该些第二开口暴露出该些第一开口所暴露出的部分该第一图案化导体层，而部分该些第二开口暴露出部分该第二图案化导体层，其中该些第二开口暴露出该些数据接垫，而在该些数据接垫与该图案化平坦层之间，该图案化保护层具有底切的侧壁；以及一透明导电层，全面地配置于该基板上，其中配置于该些第一开口以及该些第二开口内的部分该透明导电层在该基板以及该图案化平坦层之间断开。当图案化平坦层、图案化保护层及图案化栅绝缘层直接相邻堆叠时，在第一开口与第二开口连通处，图案化保护层具有底切的侧壁。此外，部分第二开口暴露出漏极，且图案化保护层在靠近对应的漏极处具有底切的侧壁。实务上，部分第二开口暴露出数据线，且在数据线与图案化平坦层之间，图案化保护层具有底切的侧壁。部分图案化半导体层更配置于图案化保护层以及图案化栅绝缘层之间，位于扫描接垫与扫描线上方。部分第一开口暴露出扫描线以及扫描接垫，且在扫描线上方，图案化半导体层以及图案化平坦层之间的图案化保护层具有底切的侧壁。第二图案化导体层更包括多个辅助扫描接垫，位于扫描接垫上方，且透明导电层透过位于图案化半导体层与扫描接垫之间的第一开口将辅助扫描接垫分别与对应的扫描接垫电性连接。

本发明另提供一种主动元件阵列结构的制造方法。首先，于一基板上形成一第一导体层。进行一第一道掩膜工艺以将第一导体层图案化成一第一图案化导体层。第一图案化导体层包括多条扫描线、多个栅极以及多个扫描接垫，扫描线连接栅极以及扫描接垫。接着，于基板上依序形成一栅绝缘层、一半导体层以及一第二导体层。进行一第二道掩膜工艺，以形成一图案化半导体层以及位于图案化半导体层上的一第二图案化导体层。第二图案化导体层包括多条数据线、多个源极、多个漏极以及多个数据接垫，其中数据线与扫描线相交，且数据线连接源极与数据接垫，而漏极与源极位于栅极上方。之后，于基板上形成一平坦材料层。进行一第三道掩膜工艺，以形成一图案化栅绝缘层以及一图案化平坦层。图案化栅绝缘层具有多个第一开口，图案化平坦层具有多个第二开口，位于第一开口上方的第二开口暴露出第一开口所暴露出的部分第一图案化导体层，而部分第二开口暴露出部分第二图案化导体层，其中该第三道掩膜工艺包括：将该平坦材料层图案化，以形成一预图案化平坦层，其具有较薄的一第一厚度区以及较厚的一第二厚度区；进行一第一蚀刻工艺，以移除未被该预图案化平坦层覆盖的部分该栅绝缘层，以形成该些第一开口；进行一第二蚀刻工艺，以在未被覆盖住的部分该第一图案化导体层及部分该第二图案化导体层中形成底切的侧壁；以及进行一氧气等离子体灰化工艺，移除该第一厚度区的部分该预图案化平坦层，以形成该些第二开口。随之，于基板上全面地形成一透明导电层，其中配置于第一开口以及第二开口内的部分透明导电层在基板以及图案化平坦层之间断开。

在本发明的一实施例中，上述的进行第二道掩膜工艺时，使用一第一半透掩膜。

在本发明的一实施例中，上述的进行第三道掩膜工艺时，使用一第二半透掩膜。

在本发明的一实施例中，上述的第二道掩膜工艺包括于第二导体层上形成一图案化光阻层，其具有较薄的一第一厚度区以及较厚的一第二厚度区。接着，进行一蚀刻工艺，以移除未被图案化光阻层覆盖的部分第二导体层以及部分半导体层。然后，完全移除图案化光阻层，同时将第一厚度区以及半导体层之间的部分第二导体层移除，以形成图案化半导体层以及第二图案化导体层。

在本发明的一实施例中，上述的形成透明导电层的方法包括化学气相沉积法或物理气相沉积法。

本发明还提供一种主动元件阵列结构的制造方法，包括：于一基板上形成一第一导体层；进行一第一道掩膜工艺以将该第一导体层图案化成一第一图案化导体层，该第一图案化导体层包括多条扫描线、多个栅极以及多个扫描接垫，该些扫描线连接该些栅极以及该些扫描接垫；于该基板上依序形成一栅绝缘层、一半导体层以及一第二导体层；进行一第二道掩膜工艺，以形成一图案化半导体层以及位于该图案化半导体层上的一第二图案化导体层，该第二图案化导体层包括多条数据线、多个源极、多个漏极以及多个数据接垫，该些数据线与该些扫描线相交，且该些数据线连接该些源极与该些数据接垫，而该些漏极与该些源极位于该些栅极上方；于该基板上形成一保护层；于该基板上形成一平坦材料层；进行一第三道掩膜工艺，以形成一图案化栅绝缘层以及一图案化平坦层，该图案化栅绝缘层具有多个第一开口，该图案化平坦层具有多个第二开口，位于该些第一开口上方的该些第二开口暴露出该些第一开口所暴露出的部分该第一图案化导体层，而部分该些第二开口暴露出部分该第二图案化导体层，其中该第三道掩膜工艺包括：将该平坦材料层图案化，以形成一预图案化平坦层，其具有较薄的一第一厚度区以及较厚的一第二厚度区；进行一蚀刻工艺，移除未被该预图案化平坦层覆盖的部分该栅绝缘层以及部分该保护层，并在未被覆盖住的部分该保护层以及部分该栅绝缘层形成底切的侧壁，以形成一图案化保护层以及该图案化栅绝缘层；以及进行一氧气等离子体灰化工艺，移除该第一厚度区的部分该预图案化平坦层，以形成该图案化平坦层并暴露出部分该图案化保护层；以及于该基板上全面地形成一透明导电层，其中配置于该些第一开口以及该些第二开口内的部分该透明导电层在该基板以及该图案化平坦层之间断开。

本发明又提供一种主动元件阵列结构的制造方法，包括：于一基板上形成一第一导体层；进行一第一道掩膜工艺以将该第一导体层图案化成一第一图案化导体层，该第一图案化导体层包括多条扫描线、多个栅极以及多个扫描接垫，该些扫描线连接该些栅极以及该些扫描接垫；于该基板上依序形成一栅绝缘层、一半导体层以及一第二导体层；进行一第二道掩膜工艺，以形成一图案化半导体层以及位于该图案化半导体层上的一第二图案化导体层，该第二图案化导体层包括多条数据线、多个源极、多个漏极以及多个数据接垫，该些数据线与该些扫描线相交，且该些数据线连接该些源极与该些数据接垫，而该些漏极与该些源极位于该些栅极上方；于该基板上形成一保护层；于该基板上形成一平坦材料层；进行一第三道掩膜工艺，以形成一图案化栅绝缘层以及一图案化平坦层，该图案化栅绝缘层具有多个第一开口，该图案化平坦层具有多个第二开口，位于该些第一开口上方的该些第二开口暴露出该些第一开口所暴露出的部分该第一图案化导体层，而部分该些第二开口暴露出部分该第二图案化导体层，其中该第三道掩膜工艺包括：将该平坦材料层图案化，以形成一预图案化平坦层，其具有较薄的一第一厚度区以及较厚的一第二厚度区；进行一第一干式蚀刻工艺，移除未被该预图案化平坦层覆盖的部分该栅绝缘层以及部分该保护层，并在未被覆盖住的部分该保护层中形成底切的侧壁，以形成一图案化保护层；进行一湿式蚀刻工艺，以在未被覆盖住的部分该第一图案化导体层及部分该第二图案化导体层形成底切的侧壁；进行一第二干式蚀刻工艺，以移除未被该预图案化平坦层覆盖的部分该图案化半导体层及部分该栅绝缘层，以形成该图案化栅绝缘层；以及进行一氧气等离子体灰化工艺，移除该第一厚度区的部分该预图案化平坦层，以形成该图案化平坦层并暴露出部分该图案化保护层；以及于该基板上全面地形成一透明导电层，其中配置于该些第一开口以及该些第二开口内的部分该透明导电层在该基板以及该图案化平坦层之间断开。

根据上述方案，本发明相对于现有技术的效果是显著的：本发明采用三道掩膜工艺制作具有平坦层的主动元件阵列结构，使得工艺成本因为掩膜使用数量的减少而大幅降低。另外，本发明的主动元件阵列结构中，平坦层的配置有助于降低像素电极与数据线之间的杂散电容。因此，透明导电层可与数据线局部地重叠以提升主动元件阵列结构的显示开口率。

附图说明

图1为现有主动元件阵列基板的俯视示意图。

图2A至图2E为图1中剖线I-I’的制造工艺的剖面示意图。

图3为本发明的第一实施例的主动元件阵列结构的第一道掩膜工艺的俯视图。

图4A～4D为图3中剖线AA’、BB’、CC’及DD’的剖面图。

图5为本发明的第一实施例的主动元件阵列结构的第二道掩膜工艺的俯视图。

图6A～6D分别为图5中剖线AA’、BB’、CC’及DD’的剖面图。

图7为图5的剖线DD’的第二道掩膜工艺的制作方法的示意图。

图8A～8D为本发明的第一实施例的主动元件阵列结构的第三道掩膜工艺中第一蚀刻工艺的剖面图。

图9A～9D为本发明的第一实施例的主动元件阵列结构的第三道掩膜工艺中第二蚀刻工艺的剖面图。

图10A～10D为本发明的第一实施例的主动元件阵列结构的第三道掩膜工艺中氧气(等离子体)灰化工艺的剖面图。

图11为本发明的第一实施例的主动元件阵列结构的示意图。

图12为本发明的第一实施例的另一种主动元件阵列结构的示意图。

图13为本发明的第一实施例的再一种主动元件阵列结构的示意图。

图14为本发明的第二实施例的主动元件阵列结构的示意图。

图15A～15D为图14的剖线AA’、BB’、CC’及DD’的剖面图。

图16为本发明的第三实施例的主动元件阵列结构的第一道掩膜工艺的示意图。

图17A～17D为沿图16的剖线AA’、BB’、CC’及DD’所绘示的剖面图。

图18为本发明的第三实施例的第二道掩膜工艺的示意图。

图19A～19D为沿图18的剖线AA’、BB’、CC’及DD’所绘示的剖面图。

图20A～20D为本发明的第三实施例的第三道掩膜工艺中第一干式蚀刻工艺的剖面图。

图21A～21D为本发明的第三实施例的第三道掩膜工艺中湿式蚀刻工艺的剖面图。

图22A～22D为本发明的第三实施例的第三道掩膜工艺中第二干式蚀刻工艺的剖面图。

图23A～23D为本发明的第三实施例的第三道掩膜工艺中氧气(等离子体)灰化工艺的剖面图。

图24A～24D为本发明的第三实施例的主动元件阵列结构的剖面图。

图25为本发明的第三实施例的主动元件阵列结构的示意图。

主要元件符号说明

100、380、380’、380”、600、790：主动元件阵列结构

112、314、708：栅极

114、322、732：通道区

116、334、748：源极

118、336、750：漏极

120、312、704：扫描线

122、316、706：扫描接垫

130、318、720：栅绝缘层

140、332、742：数据线

142、338、744：数据接垫

150：保护层

160、360、776：图案化平坦层

170：像素电极

172：图案化透明导电层

310、702：第一图案化导体层

310A：第一钛金属层

310B：第一铝金属层

320、730：图案化半导体层

320’：半导体层

330、740：第二图案化导体层

330’：第二导体层

330A：第二钛金属层

330B：第二铝金属层

340、752：电容上电极

342：薄膜晶体管

344：隔绝线

346：分支

350、722：图案化栅绝缘层

352、724：第一开口

354、770：预图案化平坦层

362、778：第二开口

370、780：透明导电层

400：图案化光致抗蚀剂层

402、356、772：第一厚度区

404、358、774：第二厚度区

50、300、700：基板

680、760：图案化保护层

710：电容下电极

712：辅助垫

746：辅助扫描接垫

734：第三开口

E：侧壁

P：开放开口

AA’、BB’、CC’、DD’、II’：剖线

具体实施方式

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

【第一实施例】

图3为本发明的第一实施例的主动元件阵列结构的第一道掩膜工艺的俯视图，而图4A～4D为图3中剖线AA’、BB’、CC’及DD’的剖面图。请先参照图3与图4A～4D，本实施例的主动元件阵列结构的制造方法是先于一基板300上形成一第一导体层(未绘示)，并进行一第一道掩膜工艺以将第一导体层(未绘示)图案化成一第一图案化导体层310。第一图案化导体层310包括多条扫描线312、多个栅极314以及多个扫描接垫316，其中扫描线312连接栅极314以及扫描接垫316。

在本实施例中，第一图案化导体层310例如是由第一钛金属层310A以及第一铝金属层310B所构成的多层金属叠层结构，其中第一钛金属层310A位于第一铝金属层310B以及基板300之间。在其它实施例中，第一图案化导体层310也可以是由其它金属层所构成的多层金属叠层结构，其中可以选用铝金属或是铝合金为上层金属的材质。另外，本实施例的第一道掩膜工艺中所使用的掩膜类型例如是正常掩膜，而第一道掩膜工艺包括光刻工艺以及蚀刻工艺。详细来说，第一道掩膜工艺例如是先将一光致抗蚀剂层(未绘示)涂布于第一导体层(未绘示)上。接着，通过光刻工艺将光致抗蚀剂层(未绘示)图案化，并以图案化的光致抗蚀剂层(未绘示)为掩膜进行蚀刻工艺以移除不需要的第一导体层(未绘示)而保留下第一图案化导体层310。随后，将第一图案化导体层310上方的图案化光致抗蚀剂层(未绘示)移除，即完成第一道掩膜工艺。

接着，图5为本发明的第一实施例的主动元件阵列结构的第二道掩膜工艺的俯视图，而图6A～6D分别为图5中剖线AA’、BB’、CC’及DD’的剖面图。请参照图5以及图6A～6D，于基板300上依序形成一栅绝缘层318、一半导体层(未绘示)以及一第二导体层(未绘示)，并进行一第二道掩膜工艺，以形成一图案化半导体层320以及位于图案化半导体层320上的一第二图案化导体层330。第二图案化导体层330包括多条数据线332、多个源极334、多个漏极336、多个数据接垫338以及多个电容上电极340。数据线332与扫描线312相交。电容上电极340位于扫描线312上，并与扫描线312部分重叠，以构成一储存电容的结构。另外，数据线332连接源极334与数据接垫338，而漏极336与源极334位于栅极314上方以构成一薄膜晶体管342。

第二图案化导体层330例如是由第二钛金属层330A以及第二铝金属层330B所构成的多层金属结构，其中第二钛金属层330A位于第二铝金属层330B及图案化半导体层320之间。当然，第二图案化导体层330也可以是由其它金属层所构成的多层金属结构。值得一提的是，本实施例中，第二图案化导体层330与图案化半导体层320是连续沉积之后再经由图案化而形成的，所以图案化半导体层320会位于第二图案化导体层330与栅绝缘层318之间。也就是说，第二图案化导体层330在本实施例中并非直接配置于栅绝缘层318上。另外，第二图案化导体层330与图案化半导体层320之间还可配置有欧姆接触层(未绘示)。

实务上，为使薄膜晶体管342能够维持正常的运作，栅极314上方的金属材料及欧姆接触层必需被移除以暴露出部分图案化半导体层320而作为通道区322之用(如图6D所示)。因此，第二道掩膜工艺必须使用半透掩膜以达到不同蚀刻深度的结果。详细来说，图7为沿图5的剖线DD’的第二道掩膜工艺的制作方法的示意图。请参照图7，于基板300上依序形成一半导体层320’、一第二导体层330’以及一图案化光致抗蚀剂层400。图案化光致抗蚀剂层400具有较薄的一第一厚度区402以及较厚的一第二厚度区404。另外，图案化光致抗蚀剂层400具有多个开放开口P以暴露出部分第二导体层330’。

接着，进行一蚀刻工艺，以移除未被图案化光致抗蚀剂层400覆盖，也就是开放开口P暴露出的部分第二导体层330’以及半导体层320’，以形成图案化半导体层320。在此，如图5所示，位于扫描线312与数据线332所围区域中的大部分第二导体层330’会被移除，而仅留下源极334、漏极336以及电容上电极340。

然后，完全移除图案化光致抗蚀剂层400，同时将第一厚度区402以及图案化半导体层320之间的部分第二导体层330’移除，以形成第二图案化导体层330。第二掩膜工艺是通过不同厚度的图案化光致抗蚀剂层400作为屏蔽，且以较厚的第二厚度区404完全移除的时间作为移除图案化光致抗蚀剂层400的蚀刻终点。因此，位于较薄的第一厚度区402下方的部分第二导体层330’可以被移除，而使通道区322被暴露出来。在此，通过一道掩膜达到不同蚀刻深度的工艺步骤有助于减少掩膜使用数量并降低主动元件阵列结构的制作成本。

之后，图8A～8D绘示了本发明的第一实施例的主动元件阵列结构的第三道掩膜工艺中第一蚀刻工艺的剖面图。请参照图8A～8D，先于基板300上形成一平坦材料层(未绘示)，并将平坦材料层(未绘示)图案化，以形成一预图案化平坦层354。预图案化平坦层354具有较薄的一第一厚度区356以及较厚的一第二厚度区358。较薄的一第一厚度区356配置于数据线332上以及漏极336远离栅极314的部分区域的表面上。在本实施例中，预图案化平坦层354的材质例如为具有光敏感性的介电材料。实务上，本步骤中例如是采用半透掩膜以于一次的光刻工艺中形成具有不同厚度的预图案化平坦层354。当然，在其它实施例中，形成预图案化平坦层354时采用的掩膜也可以是灰阶掩膜或是其它可在不同区域提供不同透光度的掩膜。

然后，进行一第一蚀刻工艺，移除未被预图案化平坦层354覆盖的部分栅绝缘层318，以形成具有第一开口352的图案化栅绝缘层350。图案化栅绝缘层350对应第一开口352的侧壁E具有底切的结构，且第一开口352将部分第一图案化导体层310暴露出来。在本实施例中，第一蚀刻工艺在图案化栅绝缘层350中所形成的多个第一开口352例如暴露出部分扫描接垫316以及扫描线312。另外，预图案化平坦层354更暴露出部分的数据接垫338与漏极336。

接着，图9A～9D为本发明的第一实施例的主动元件阵列结构的第三道掩膜工艺中第二蚀刻工艺的剖面图。请参照图9A～9D，进行一第二蚀刻工艺，以在未被覆盖住的部分第一图案化导体层310及部分第二图案化导体层330中形成底切的侧壁E。第二蚀刻工艺例如选用等向性的蚀刻工艺，以在部分第一图案化导体层310及部分第二图案化导体层330中形成底切的侧壁E。由于第一图案化导电层310与第二图案化导电层330的上层金属皆为铝金属层，所以第二蚀刻工艺中所选用的蚀刻剂例如是适于蚀刻铝材质的溶液。进行第二蚀刻工艺时，未被预图案化平坦层354遮蔽而裸露于外的第一铝金属层310B以及第二铝金属层330B所对应的位置分别为数据接垫338、扫描接垫316、扫描线312以及漏极336。因此，数据接垫338、扫描接垫316、扫描线312以及漏极336被裸露出来的部分都具有底切的侧壁E。

之后，图10A～10D为本发明的第一实施例的主动元件阵列结构的第三道掩膜工艺中氧气(等离子体)灰化工艺的剖面图。请先参照图10A～10D，进行一氧气(等离子体)灰化工艺，移除第一厚度区356的部分预图案化平坦层354，以形成具有第二开口362的图案化平坦层360。由于第一厚度区356位于数据线332上以及漏极336的部分区域上，因此数据线332以及漏极336的部分区域在此步骤中会被暴露出来。实务上，图案化平坦层360的第二开口362位于扫描接垫316、扫描线312、数据接垫338、数据线332以及漏极336的部分区域上。此外，位于扫描接垫316以及扫描线312的部分第二开口362会与图案化栅绝缘层350的第一开口352连通。

然后，于基板300上全面地沉积透明导电层370，即形成图11所示的主动元件阵列结构380。形成透明导电层370的方法包括化学气相沉积法或物理气相沉积法。透明导电层370会直接沉积于图案化平坦层360以及第一开口352与第二开口362所暴露出来的金属元件上。

为使主动元件阵列结构380可正常运作，第一图案化导体层310与第二图案化导体层330所构成的元件之间应保持适当的电性绝缘或是电性连接的关系。因此，在现有的主动元件阵列结构工艺中，必须至少再增加一道掩膜工艺，将透明导电层370图案化，而造成制作成本的提高。

在本实施例的第三道掩膜工艺中，利用工艺条件以及工艺步骤的调整，使得图案化栅绝缘层350、第一铝金属层310B以及第二铝金属层330B对应第一开口352以及第二开口362处具有底切的侧壁E。因此，透明导电层370在对应第一开口352以及第二开口362的边缘断开，以使各元件维持应有的电性特性。

详细来说，请继续参照图10A，由剖线AA’的剖面来看，部分第二开口362暴露出部分数据接垫338以及数据线332。同时，第二铝金属层330B在暴露出来的数据接垫338以及数据线332处具有底切的侧壁E，以使透明导电层370断开。如此，数据接垫338以及数据线332不会与其它元件电性连接而造成短路。

请参照图10B与图10C，由剖线BB’及剖线CC’的剖面可知，第一开口352所暴露出来的第一铝金属层310B具有底切的侧壁E，以使透明导电层370断开。这些第一开口352实质上位于扫描线312以及扫描接垫316上，所以第一铝金属层310B底切的侧壁E例如可避免扫描线312以及扫描接垫316与其它元件之间发生短路的现象。

另外，如图10D中剖线DD’的剖面所示，在第二铝金属层330B远离对应的栅极314的一侧，透明导电层370是由漏极336延伸至图案化平坦层360上。因此，位于扫描线312与数据线332所围区域中的透明导电层370可与漏极336电性连接以作为像素电极之用。在本实施例中，扫描线312与数据线332所围区域中的透明导电层370与电容上电极340之间也可保持电性连接以作为储存电容之用。

整体来说，本实施例的第二道掩膜工艺中使用半透掩膜以完成不同深度的蚀刻工艺。因此，薄膜晶体管342的源极334、漏极336与通道区322可以在同一道掩膜工艺中被图案化，而有助于节省工艺成本。另外，本实施例的第三道掩膜工艺中，利用蚀刻条件的控制以及半透掩膜的应用以在图案化栅绝缘层350以及铝金属层(310B、330B)中形成底切的侧壁E。同时，第三道掩膜工艺中形成适当的接触窗口使部分的透明导电层370电性连接漏极336及电容上电极340。因此，本实施例不须要通过其它的掩膜工艺以将透明导电层370图案化，就可以完成主动元件阵列结构380的制作，以达到降低成本的目的。

除此之外，本实施例中图案化平坦层360的厚度有助于降低数据线332以及透明导电层370之间的杂散电容。所以，主动元件阵列结构380应用于液晶显示面板时，作为像素电极用的透明导电层370可与数据线332重叠以提高液晶显示面板的显示开口率。

另外，图12为本发明的第一实施例的另一种主动元件阵列结构。请参照图12，本实施例的主动元件阵列结构380’的工艺中例如还可调整第三道掩膜上的图案，以使图案化平坦层360暴露出位于周边的扫描接垫316以及数据接垫338。在第三道掩膜工艺中，裸露出来的第一铝金属层310B与第二铝金属层330B邻近图案化平坦层360或图案化栅绝缘层350的一侧会具有底切结构的侧壁E。因此，形成透明导电层370时，扫描接垫316以及数据接垫338不会与图案化平坦层360所覆盖的元件之间产生不必要的电性连接。

另外，各个扫描接垫316以及各个数据接垫338之间必须相互电性绝缘以避免短路。所以，在本实施例中，形成第二图案化导体层330时可以在各个接垫316、338之间形成一隔绝线344。隔绝线344配置于部分图案化栅绝缘层350上，且部分图案化半导体层320位于隔绝线344与图案化栅绝缘层350之间。另外，在第三道掩膜工艺中，使图案化栅绝缘层350在隔绝线344周围具有底切的侧壁E。因此，隔绝线344的配置可使透明导电层370在各个扫描接垫316以及各个数据接垫338之间断开而避免发生短路的现象。

更进一步来说，图13绘示了本发明的第一实施例的再一种主动元件阵列结构。请参照图13，主动元件阵列结构380”与主动元件阵列结构380’相似。两者之间的差异在于，主动元件阵列结构380”的图案化平坦层360具有多个延伸于各个扫描接垫316以及各个数据接垫338之间的分支346，以使各个扫描接垫316以及各个数据接垫338之间电性绝缘。详细来说，分支346周围的图案化栅绝缘层350会具有底切的侧壁E，所以透明导电层370形成时，会在分支346周围断开，而使各个接垫316、338之间电性绝缘。在主动元件阵列结构380”中，第二图案化导体层330不需另配制分隔线于各个接垫316、338之间。

【第二实施例】

图14为本发明的第二实施例的主动元件阵列结构，而图15A～15D为图14的剖线AA’、BB’、CC’及DD’的剖面图。请参照图14与图15A～15D，主动元件阵列结构600与第一实施例的主动元件阵列结构380大致相同，其中主动元件阵列结构600更包括一图案化保护层680，配置于图案化平坦层360以及基板300之间。另外，在本实施例中构成栅极314、扫描线312以及扫描接垫316的金属叠层结构例如为铝金属与钼金属的叠层结构，或是钼/铝/钼的三层金属叠层结构。同时，构成数据线332、源极334、漏极336与数据接垫338的金属结构则例如为钛/铝/钛三层金属所构成的叠层结构。

实际上，本实施例的第三道掩膜工艺步骤与第一实施例第三道掩膜工艺步骤不同。在本实施例中，进行第二道掩膜工艺之后且形成平坦材料层(未绘示)之前，更包括于基板300上形成一保护层(未绘示)。具体来说，第三道掩膜工艺包括利用一半透掩膜将平坦材料层(未绘示)图案化，并先进行一蚀刻工艺，以形成一图案化保护层680以及图案化栅绝缘层350。未被覆盖的部分图案化保护层680以及部分图案化栅绝缘层350可以具有底切的侧壁E。

然后，进行一氧气(等离子体)灰化工艺，以形成图案化平坦层360并暴露出部分图案化保护层680。随之，将透明导电层370全面性地形成于基板300上。由于，图案化保护层680与图案化栅绝缘层350被暴露的边缘具有底切的侧壁E，因此透明导电层370在部分区域断开。所以，主动元件阵列结构600中的各元件不会因不适当的电性连接关系而发生短路。也就是说，本实施例仅利用三道掩膜就完成主动元件阵列结构600的制作，因而有效地降低制作成本。另外，主动元件阵列结构600更因为有图案化平坦层360的配置而有助于提升应用该结构的液晶显示面板的显示开口率。

本实施例的主动元件阵列结构600中图案化平坦层360的配置方式也可以如图12或是图13所示。当图案化平坦层360的配置方式如图12或是图13所绘示时，主动元件阵列结构600还可以配置有隔绝线(未绘示)或是分支(未绘示)以避免接垫316、338之间产生短路的现象。

【第三实施例】

图16绘示了本发明的第三实施例的主动元件阵列结构的第一道掩膜工艺，而图17A～17D为沿图16的剖线AA’、BB’、CC’及DD’所绘示的剖面图。请参照图16与图17A～17D，在一基板700上形成一第一图案化导体层702。第一图案化导体层702包括由第一铝金属层以及一第一钼金属层所构成的叠层结构。第一道掩膜工艺例如使用一正常掩膜进行光刻及蚀刻工艺以形成第一图案化导体层702。

另外，第一图案化导体层702包括扫描线704、扫描接垫706、栅极708、电容下电极710以及辅助垫712。扫描线704、扫描接垫706、栅极708以及电容下电极710彼此连接，其中扫描接垫706位于扫描线704的一端，而栅极708以及电容下电极710例如是分别位于扫描线704的相对的两侧。在其它实施例中，第一图案化导体层702也可以由一第一钼金属层、第一铝金属层以及一第二钼金属层依序堆叠于基板700上所构成的钼/铝/钼多层金属叠层结构。

接着，图18与图19A～19D绘示了本发明的第三实施例的第二道掩膜工艺。请参照图18与图19A～19D，于基板700上依序形成一栅绝缘层720、一图案化半导体层730以及一第二图案化导体层740。进行第二道掩膜工艺之前例如是先将半导体材料层(未绘示)以及第二导体材料层(未绘示)依序地形成于基板700上。接着，进行第二道掩膜工艺以形成图案化半导体层730以及第二图案化导体层740。第二图案化导体层740例如是由钛/铝/钛三层金属所构成的叠层结构。部分图案化半导体层730位于栅绝缘层720以及第二图案化导体层740之间。

实务上，第二图案化导体层740包括数据线742、数据接垫744、辅助扫描接垫746、源极748、漏极750以及电容上电极752。数据线742与扫描线704相交，数据接垫744位于数据线742的末端。辅助扫描接垫746位于扫描接垫706上方。另外，源极748与数据线742连接，而漏极750与源极748分别位于栅极708的两侧。电容上电极752则位于电容下电极710上方。部分图案化半导体层730不在栅绝缘层720以及第二图案化导体层740之间，其中位于漏极750与源极748之间的图案化半导体层730构成通道区732。第二道掩膜工艺例如是采用一半透掩膜进行图案化工艺以完成不同蚀刻深度的蚀刻效果，因此可使掩膜使用数目减少而节省成本。

接着，图20A～20D为本发明的第三实施例的第三道掩膜工艺中第一干式蚀刻工艺的剖面图。请参照图20A～20D，进行第二道掩膜工艺之后，本实施例例如是依序在基板700上形成保护层(未标示)以及预图案化平坦层770。预图案化平坦层770具有较薄的一第一厚度区772以及较厚的一第二厚度区774。此外，进行一第一干式蚀刻工艺以移除未被预图案化平坦层770所覆盖的部分栅绝缘层720以及保护层(未标示)。此时，在未被覆盖住的部分保护层(未标示)中可以形成底切的侧壁E，以形成图案化保护层760。

在本实施例中，第一厚度区772例如是位于辅助扫描接垫746周围、数据接垫744周围以及电容上电极752上。实务上，预图案化平坦层770的材质可以是含有感光材质的介电材料，而通过一半透掩膜进行光刻工艺可使上述的介电材料图案化以形成不同厚度的预图案化平坦层770。

随后，图21A～21D为本发明的第三实施例的第三道掩膜工艺中湿式蚀刻工艺的剖面图。请参照图21A～21D，进行一湿式蚀刻工艺，以在未被覆盖住的部分扫描接垫706以及辅助垫712周围形成底切的侧壁E。本实施例的湿式蚀刻工艺中所选用的蚀刻液例如是适于将铝金属与钼金属移除的蚀刻液。所以，辅助垫712与扫描接垫706周围被裸露出来的部分金属会被移除而具有底切的侧壁E。另外，第二图案化导体层740是钛/铝/钛金属叠层结构，所以第二图案化导体层740中被裸露出来的铝金属层也会形成底切的侧壁E。因此，上述的湿式蚀刻工艺使得扫描线704在对应与数据线742相交处具有底切的侧壁E(如图21D所示)。

之后，图22A～22D为本发明的第三实施例的第三道掩膜工艺中第二干式蚀刻工艺的剖面图。请参照图22A～22D，进行一第二干式蚀刻工艺，以移除未被预图案化平坦层770覆盖的部分图案化半导体层730及部分栅绝缘层720，以形成图案化栅绝缘层722。第二干式蚀刻工艺例如是将扫描接垫706以及扫描线704上方的部分图案化半导体层730以及栅绝缘层720移除，以使扫描接垫706以及扫描线704的部分区域被暴露出来。扫描线704与数据线742相交处的图案化半导体层730具有底切的侧壁E。图案化栅绝缘层722例如具有多个第一开口724。部分第一开口724暴露出扫描线704以及扫描接垫706，而部分第一开口724暴露出基板700。

接着，图23A～23D为本发明的第三实施例的第三道掩膜工艺中氧气(等离子体)灰化工艺的剖面图。请参照图23A～23D，进行一氧气(等离子体)灰化工艺，移除第一厚区772的部分预图案化平坦层770，以形成图案化平坦层776，并暴露出部分图案化保护层760。被暴露出来的图案化保护层760位于辅助扫描接垫746周围、电容上电极752上方以及数据接垫744的周围。另外，图案化平坦层776具有多个第二开口778，其中部分第二开口778与第一开口724连通以暴露出部分扫描线704以及部分基板700。

图24A～24D为本发明的第三实施例的主动元件阵列结构的剖面图，而图25为本发明的第三实施例的主动元件阵列结构的俯视图。请参照图24A～24D与图25，于基板700上全面性地形成透明导电层780，以完成主动元件阵列结构790的制作。透明导电层780的材质例如是铟锡氧化物或是铟锌氧化物。另外，本实施例中第一图案化导体层702、图案化半导体层730、第二图案化导体层740以及图案化保护层760中被暴露出来的部分侧壁E具有底切的结构。因此，透明导电层780在对应这些侧壁E的位置处断开，以使主动元件阵列结构790的部分元件彼此电性绝缘。

详细而言，由图24A的剖线AA’的剖面图来看，各个扫描接垫706周围具有底切的侧壁E。另外，图案化栅绝缘层722以及图案化平坦层776之间的图案化保护层760也具有底切结构。所以透明导电层780在扫描接垫706周围断开以使各个扫描接垫706保持独立的电性。另外，图案化半导体层730具有第三开口734，且对应第三开口734处，扫描接垫706与辅助扫描接垫746通过透明导电层780电性连接。此时，扫描接垫706可通过上方的辅助扫描接垫746与外部电路或是驱动芯片等元件电性连接。

在图24B的剖线BB’的剖面中，扫描线704上方的图案化保护层760具有底切结构，而使透明导电层780断开。所以，扫描线704不会通过透明导电层780与第二图案化导体层740所构成的元件电性连接。此外，电容上电极752在本实施例中直接与透明导电层780连接。所以，在主动元件阵列结构790中电容上电极752与电容下电极710的电容作用有助于在液晶显示面板中维持显示电压的稳定。

在图24C的剖线CC’的剖面图中，位于数据接垫744下方的辅助垫712具有底切结构，以使各个数据接垫744之间或是数据接垫744与扫描接垫706之间电性绝缘。另外，本实施例中辅助垫712可使数据接垫744的高度提高，而与扫描接垫706上方的辅助扫描接垫746位于相同的高度。如此一来，当主动元件阵列结构790欲与外部的驱动电路或是芯片等元件接合时，外部的驱动电路或是芯片可以在相同的高度上与接垫(706、746)连接而有助于提升工艺效率。

另外，在图24D的剖线DD’的剖面中，对应于扫描线704与数据线742相交处，图案化半导体层730具有底切的侧壁E。因此，透明导电层780不会使扫描线704与数据线742之间电性连接。对应的数据线742中，铝金属层也具有底切结构，更进一步使扫描线704与数据线742彼此绝缘。整体而言，本实施例的透明导电层780是全面性地形成于基板700上，而主动元件阵列结构790的各元件之间仍维持适当的电性绝缘或是电性连接。因此，透明导电层780不需被图案化而有助于节省工艺成本。

综上所述，本发明在第一道掩膜工艺之后，利用两道半透掩膜分别进行不同的图案化工艺，并且通过不同的蚀刻工艺使部分膜层具有底切的侧壁。因此，本发明的主动元件阵列结构中各个元件可维持其独立的电性特性。此外，主动元件阵列结构的制作过程中仅需使用三道掩膜，而有助于降低工艺成本。进一步来说，本发明的主动元件阵列结构中配置有平坦层，所以扫描线或是数据线与透明电极层间的杂散电容作用可有效地被减低。当本发明的主动元件阵列结构应用于液晶显示面板时，可使透明导电层与数据线部分重叠以提高液晶显示面板的显示开口率及显示品质。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定的范围为准。

Claims (28)

1.一种主动元件阵列结构，配置于一基板上，其特征在于，该主动元件阵列结构包括：

一第一图案化导体层，配置于该基板上，其包括多条扫描线以及与该些扫描线连接的多个栅极与多个扫描接垫；

一图案化栅绝缘层，具有多个第一开口，以暴露出部分该第一图案化导体层，其中该些第一开口暴露出该些扫描接垫边缘，且该第一图案化导体层在该些扫描接垫边缘具有底切的侧壁；

一图案化半导体层，配置于该图案化栅绝缘层上；

一第二图案化导体层，直接配置于该图案化半导体层上，该第二图案化导体层包括多条数据线、多个漏极以及与该些数据线连接的多个源极与多个数据接垫，其中该些数据线与该些扫描线相交，而该些漏极与该些源极位于该些栅极上方；

一图案化平坦层，该图案化平坦层具有多个第二开口，位于该些第一开口上方的该些第二开口暴露出该些第一开口所暴露出的部分该第一图案化导体层，而部分该些第二开口暴露出部分该第二图案化导体层；以及

一透明导电层，全面地配置于该基板上，其中配置于该些第一开口以及该些第二开口内的部分该透明导电层在该基板以及该图案化平坦层之间断开。

2.如权利要求1所述的主动元件阵列结构，其特征在于，该第一图案化导体层的结构包括叠层的一第一铝金属层以及一第一钛金属层，且该第二图案化导体层的结构包括叠层的一第二铝金属层以及一第二钛金属层。

3.如权利要求2所述的主动元件阵列结构，其特征在于，该第一钛金属层位于该第一铝金属层以及该基板之间。

4.如权利要求3所述的主动元件阵列结构，其特征在于，该些第一开口所暴露出来的该第一铝金属层具有底切的侧壁。

5.如权利要求2所述的主动元件阵列结构，其特征在于，该第二钛金属层位于该第二铝金属层以及该图案化半导体层之间。

6.如权利要求5所述的主动元件阵列结构，其特征在于，部分该些第二开口暴露出部分该些数据接垫以及该些数据线，且该第二铝金属层在暴露出来的该些数据接垫以及该些数据线处具有底切的侧壁。

7.如权利要求5所述的主动元件阵列结构，其特征在于，部分该些第二开口暴露出该些漏极，且该第二铝金属层在靠近对应的该些漏极处具有底切的侧壁。

8.如权利要求1所述的主动元件阵列结构，其特征在于，该第一图案化导体层的结构包括叠层的一第一铝金属层以及一第一钼金属层，而该第二图案化导体层的结构包括依次堆叠的一第一钛金属层、一第二铝金属层以及一第二钛金属层。

9.如权利要求8所述的主动元件阵列结构，其特征在于，该第一图案化导体层的结构更包括一第二钼金属层，该第一铝金属层位于该第一钼金属层以及该第二钼金属层之间。

10.如权利要求8所述的主动元件阵列结构，其特征在于，部分该第一图案化导体层更包括多个辅助垫，位于该些数据接垫以及该基板之间，且该些辅助垫具有底切的侧壁。

11.如权利要求8所述的主动元件阵列结构，其特征在于，在该些数据线以及该些扫描线相交处，该第二铝金属层以及该图案化半导体层具有底切的侧壁。

12.如权利要求1所述的主动元件阵列结构，其特征在于，在该些数据线以及该些扫描线相交处，该图案化栅绝缘层具有底切的侧壁。

13.如权利要求1所述的主动元件阵列结构，其特征在于，该第一图案化导体层更包括由该些扫描线延伸至该些漏极与该基板之间的多个电容电极。

14.如权利要求1所述的主动元件阵列结构，其特征在于，该第二图案化导体层更包括多个电容电极，该些扫描线位于该些电容电极以及该基板之间，且该些电容电极与该些漏极电性连接。

15.一种主动元件阵列结构，配置于一基板上，其特征在于，该主动元件阵列结构包括：

一第一图案化导体层，配置于该基板上，其包括多条扫描线以及与该些扫描线连接的多个栅极与多个扫描接垫；

一图案化栅绝缘层，具有多个第一开口，以暴露出部分该第一图案化导体层；

一图案化半导体层，配置于该图案化栅绝缘层上；

一第二图案化导体层，直接配置于该图案化半导体层上，该第二图案化导体层包括多条数据线、多个漏极以及与该些数据线连接的多个源极与多个数据接垫，其中该些数据线与该些扫描线相交，而该些漏极与该些源极位于该些栅极上方；

一图案化保护层，配置于该第二图案化导体层上；

一图案化平坦层，该图案化平坦层具有多个第二开口，位于该些第一开口上方的该些第二开口暴露出该些第一开口所暴露出的部分该第一图案化导体层，而部分该些第二开口暴露出部分该第二图案化导体层，其中该些第二开口暴露出该些数据接垫，而在该些数据接垫与该图案化平坦层之间，该图案化保护层具有底切的侧壁；以及

一透明导电层，全面地配置于该基板上，其中配置于该些第一开口以及该些第二开口内的部分该透明导电层在该基板以及该图案化平坦层之间断开。

16.如权利要求15所述的主动元件阵列结构，其特征在于，当该图案化平坦层、该图案化保护层及该图案化栅绝缘层直接相邻堆叠时，在该些第一开口与该些第二开口连通处，该图案化保护层具有底切的侧壁。

17.如权利要求15所述的主动元件阵列结构，其特征在于，部分该些第二开口暴露出该些漏极，且该图案化保护层在靠近对应的该些漏极处具有底切的侧壁。

18.如权利要求15所述的主动元件阵列结构，其特征在于，部分该些第二开口暴露出该些数据线，且在该些数据线与该图案化平坦层之间，该图案化保护层具有底切的侧壁。

19.如权利要求15所述的主动元件阵列结构，其特征在于，部分该图案化半导体层更配置于该图案化保护层以及该图案化栅绝缘层之间，位于该些扫描接垫与该些扫描线上方。

20.如权利要求19所述的主动元件阵列结构，其特征在于，部分该些第一开口暴露出该些扫描线以及该些扫描接垫，且在该些扫描线上方，该图案化半导体层以及该图案化平坦层之间的该图案化保护层具有底切的侧壁。

21.如权利要求19所述的主动元件阵列结构，其特征在于，该第二图案化导体层更包括多个辅助扫描接垫，位于该些扫描接垫上方，且该透明导电层透过位于该图案化半导体层与该扫描接垫之间的该些第一开口将该些辅助扫描接垫分别与对应的该些扫描接垫电性连接。

22.一种主动元件阵列结构的制造方法，其特征在于，包括：

于一基板上形成一第一导体层；

进行一第一道掩膜工艺以将该第一导体层图案化成一第一图案化导体层，该第一图案化导体层包括多条扫描线、多个栅极以及多个扫描接垫，该些扫描线连接该些栅极以及该些扫描接垫；

于该基板上依序形成一栅绝缘层、一半导体层以及一第二导体层；

进行一第二道掩膜工艺，以形成一图案化半导体层以及位于该图案化半导体层上的一第二图案化导体层，该第二图案化导体层包括多条数据线、多个源极、多个漏极以及多个数据接垫，该些数据线与该些扫描线相交，且该些数据线连接该些源极与该些数据接垫，而该些漏极与该些源极位于该些栅极上方；

于该基板上形成一平坦材料层；

进行一第三道掩膜工艺，以形成一图案化栅绝缘层以及一图案化平坦层，该图案化栅绝缘层具有多个第一开口，该图案化平坦层具有多个第二开口，位于该些第一开口上方的该些第二开口暴露出该些第一开口所暴露出的部分该第一图案化导体层，而部分该些第二开口暴露出部分该第二图案化导体层，其中该第三道掩膜工艺包括：

将该平坦材料层图案化，以形成一预图案化平坦层，其具有较薄的一第一厚度区以及较厚的一第二厚度区；

进行一第一蚀刻工艺，以移除未被该预图案化平坦层覆盖的部分该栅绝缘层，以形成该些第一开口；

进行一第二蚀刻工艺，以在未被覆盖住的部分该第一图案化导体层及部分该第二图案化导体层中形成底切的侧壁；以及

进行一氧气等离子体灰化工艺，移除该第一厚度区的部分该预图案化平坦层，以形成该些第二开口；以及

于该基板上全面地形成一透明导电层，其中配置于该些第一开口以及该些第二开口内的部分该透明导电层在该基板以及该图案化平坦层之间断开。

23.如权利要求22所述的主动元件阵列结构的制造方法，其特征在于，进行该第二道掩膜工艺时，使用一第一半透掩膜。

24.如权利要求22所述的主动元件阵列结构的制造方法，其特征在于，进行该第三道掩膜工艺时，使用一第二半透掩膜。

25.如权利要求22所述的主动元件阵列结构的制造方法，其特征在于，该第二道掩膜工艺包括：

于该第二导体层上形成一图案化光致抗蚀剂层，其具有较薄的一第一厚度区以及较厚的一第二厚度区；

进行一蚀刻工艺，以移除未被该图案化光致抗蚀剂层覆盖的部分该第二导体层以及部分该半导体层；

完全移除该图案化光致抗蚀剂层，同时将该第一厚度区以及该半导体层之间的部分该第二导体层移除，以形成该图案化半导体层以及该第二图案化导体层。

26.如权利要求22所述的主动元件阵列结构的制造方法，其特征在于，形成该透明导电层的方法包括化学气相沉积法或物理气相沉积法。

27.一种主动元件阵列结构的制造方法，其特征在于，包括：

于一基板上形成一第一导体层；

进行一第一道掩膜工艺以将该第一导体层图案化成一第一图案化导体层，该第一图案化导体层包括多条扫描线、多个栅极以及多个扫描接垫，该些扫描线连接该些栅极以及该些扫描接垫；

于该基板上依序形成一栅绝缘层、一半导体层以及一第二导体层；

进行一第二道掩膜工艺，以形成一图案化半导体层以及位于该图案化半导体层上的一第二图案化导体层，该第二图案化导体层包括多条数据线、多个源极、多个漏极以及多个数据接垫，该些数据线与该些扫描线相交，且该些数据线连接该些源极与该些数据接垫，而该些漏极与该些源极位于该些栅极上方；

于该基板上形成一保护层；

于该基板上形成一平坦材料层；

进行一第三道掩膜工艺，以形成一图案化栅绝缘层以及一图案化平坦层，该图案化栅绝缘层具有多个第一开口，该图案化平坦层具有多个第二开口，位于该些第一开口上方的该些第二开口暴露出该些第一开口所暴露出的部分该第一图案化导体层，而部分该些第二开口暴露出部分该第二图案化导体层，其中该第三道掩膜工艺包括：

将该平坦材料层图案化，以形成一预图案化平坦层，其具有较薄的一第一厚度区以及较厚的一第二厚度区；

进行一蚀刻工艺，移除未被该预图案化平坦层覆盖的部分该栅绝缘层以及部分该保护层，并在未被覆盖住的部分该保护层以及部分该栅绝缘层形成底切的侧壁，以形成一图案化保护层以及该图案化栅绝缘层；以及

进行一氧气等离子体灰化工艺，移除该第一厚度区的部分该预图案化平坦层，以形成该图案化平坦层并暴露出部分该图案化保护层；以及

于该基板上全面地形成一透明导电层，其中配置于该些第一开口以及该些第二开口内的部分该透明导电层在该基板以及该图案化平坦层之间断开。

28.一种主动元件阵列结构的制造方法，其特征在于，包括：

于一基板上形成一第一导体层；

进行一第一道掩膜工艺以将该第一导体层图案化成一第一图案化导体层，该第一图案化导体层包括多条扫描线、多个栅极以及多个扫描接垫，该些扫描线连接该些栅极以及该些扫描接垫；

于该基板上依序形成一栅绝缘层、一半导体层以及一第二导体层；

进行一第二道掩膜工艺，以形成一图案化半导体层以及位于该图案化半导体层上的一第二图案化导体层，该第二图案化导体层包括多条数据线、多个源极、多个漏极以及多个数据接垫，该些数据线与该些扫描线相交，且该些数据线连接该些源极与该些数据接垫，而该些漏极与该些源极位于该些栅极上方；

于该基板上形成一保护层；

于该基板上形成一平坦材料层；

进行一第三道掩膜工艺，以形成一图案化栅绝缘层以及一图案化平坦层，该图案化栅绝缘层具有多个第一开口，该图案化平坦层具有多个第二开口，位于该些第一开口上方的该些第二开口暴露出该些第一开口所暴露出的部分该第一图案化导体层，而部分该些第二开口暴露出部分该第二图案化导体层，其中该第三道掩膜工艺包括：

将该平坦材料层图案化，以形成一预图案化平坦层，其具有较薄的一第一厚度区以及较厚的一第二厚度区；

进行一第一干式蚀刻工艺，移除未被该预图案化平坦层覆盖的部分该栅绝缘层以及部分该保护层，并在未被覆盖住的部分该保护层中形成底切的侧壁，以形成一图案化保护层；

进行一湿式蚀刻工艺，以在未被覆盖住的部分该第一图案化导体层及部分该第二图案化导体层形成底切的侧壁；

进行一第二干式蚀刻工艺，以移除未被该预图案化平坦层覆盖的部分该图案化半导体层及部分该栅绝缘层，以形成该图案化栅绝缘层；以及

进行一氧气等离子体灰化工艺，移除该第一厚度区的部分该预图案化平坦层，以形成该图案化平坦层并暴露出部分该图案化保护层；以及

于该基板上全面地形成一透明导电层，其中配置于该些第一开口以及该些第二开口内的部分该透明导电层在该基板以及该图案化平坦层之间断开。

Images