CN1885511A - 薄膜晶体管基板及其制造方法 - Google Patents
薄膜晶体管基板及其制造方法 Download PDFInfo
- Publication number
- CN1885511A CN1885511A CNA2006100941123A CN200610094112A CN1885511A CN 1885511 A CN1885511 A CN 1885511A CN A2006100941123 A CNA2006100941123 A CN A2006100941123A CN 200610094112 A CN200610094112 A CN 200610094112A CN 1885511 A CN1885511 A CN 1885511A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- pattern
- layer pattern
- etching
- gate line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 31
- 239000010409 thin film Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 121
- 239000002184 metal Substances 0.000 claims abstract description 121
- 238000005530 etching Methods 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 14
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 14
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 9
- -1 AlNd Inorganic materials 0.000 claims abstract description 7
- 229910052802 copper Inorganic materials 0.000 claims abstract description 7
- 229910052709 silver Inorganic materials 0.000 claims abstract description 7
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 239000011651 chromium Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000010408 film Substances 0.000 claims description 20
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 8
- 229910016048 MoW Inorganic materials 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 130
- 239000004020 conductor Substances 0.000 description 24
- 238000003860 storage Methods 0.000 description 22
- 239000003990 capacitor Substances 0.000 description 17
- 239000004411 aluminium Substances 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 239000012212 insulator Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 238000003475 lamination Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229940037003 alum Drugs 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Abstract
提供了一种具有改进的栅极线结构的薄膜晶体管基板及其制造方法，其中在形成具有双层结构的栅极线的过程中不会产生底切现象，该方法包括：形成第一金属层，第一金属层由从下述集合中选出的至少一种低电阻材料构成：Al、AlNd、Cu和Ag；在第一金属层上形成第二金属层，第二金属层由从下述集合中选出的至少一种耐热、耐蚀刻材料构成：Cr、CrNx、Ti、Mo和MoW；在第二金属层上形成蚀刻掩模，采用蚀刻掩模依次对第二金属层和第一金属层进行蚀刻，分别形成第二金属层图案和第一金属层图案；以及利用蚀刻掩模对第二金属层图案进行有选择地再次蚀刻，从而使第二金属层图案的宽度小于或者基本等于第一金属层图案的宽度，并最终完成栅极线的制作。
Description
技术领域
本发明涉及薄膜晶体管(TFT)基板的制造方法，更具体而言，涉及所具有的栅极线具有双层结构的TFT基板的制造方法。
背景技术
液晶显示器(LCD)包括具有滤色器的公共电极显示屏板和具有TFT阵列的薄膜晶体管(TFT)显示屏板。公共电极和TFT显示屏板彼此相对并彼此面对，并且通过设置于其间的密封线相互粘附。在两个屏板之间建立的预定间隙内形成液晶层。如上所述，LCD一般包括两个基板，每一基板具有在其内表面上形成的电极，在所述两个基板之间插入液晶层。在LCD中，向电极施加电压，以便重新布置液晶分子并控制通过液晶层的光的量。由于LCD是非发射装置，因而需要背光模块为LCD的TFT提供来源光。根据液晶的配向状态控制从背光模块提供的来源光的透射率。
通常，在LCD采用的TFT基板上形成包括源极/漏极的栅极线和数据线。这里，栅极线和数据线均可以是单层，或者它们可以具有双层或三层结构，从而在后续蚀刻过程中防止栅极线和数据线受到过蚀刻。例如，栅极线通常可以具有由铬(Cr)层和铝(Al)层构成的双层结构。
现在，将对栅极线的形成过程进行简要说明。首先，在玻璃基板上依次淀积铬和铝，从而在玻璃基板上形成双层叠层，继而利用光掩模对所述双层叠层进行曝光和显影，以形成图案。之后，实施湿法蚀刻，从而依次对上方铝(Al)层和下方铬(Cr)层进行蚀刻，得到与掩模图案对应的线。
在形成栅极线的过程中，在利用掩模对上方铝(Al)层和下方铬(Cr)层进行湿法蚀刻时，可能产生歪斜现象，从而使铬栅极线的宽度与铝栅极线的宽度相比减小。所述歪斜现象可能是由底切(undercut)问题导致的。LCD中诸如横向条纹的缺陷是由下方铬(cr)层中产生的底切问题导致的。
一种避免这样的缺陷的常规方法是在每一层上单独执行光刻(photo-etch)工艺，或者，依次蚀刻上方铝(Al)层和下方铬(CR)层，随后，再对上方铝(Al)层蚀刻一次。但是，在前一种情况下，增大了工艺过程种使用的掩模的数量，从而提高了制造成本。也就是说，在后一种情况下，在对上方铝(Al)层蚀刻两次时，上方光致抗蚀剂(PR)和上方铝(Al)层之间的粘附力弱，因而不能获得具有均匀图案的栅极线。
发明内容
本发明提供了一种薄膜晶体管基板的制造方法，在将栅极线制成双层叠层时，其能够防止栅极线受到底切。本发明还提供了由所述方法制造的薄膜晶体管基板。阅读下述文字说明，本发明的上述和其他特征和方面对于本领域的技术人员而言将变得清晰。
根据本发明的一方面，提供了一种薄膜晶体管基板的制造方法。所述方法包括：形成第一金属层，所述第一金属层由从下述集合中选出的至少一种低电阻材料构成：Al、AlNd、Cu和Ag；在所述第一金属层上形成第二金属层，所述第二金属层由从下述集合中选出的至少一种耐热、耐蚀刻材料构成：Cr、CrNx、Ti、Mo和MoW；在所述第二金属层上形成蚀刻掩模，采用蚀刻掩模依次对所述第二金属层和所述第一金属层进行蚀刻，分别形成第二金属层图案和第一金属层图案；以及利用所述蚀刻掩模对所述第二金属层图案进行有选择地再次蚀刻，从而使所述第二金属层图案的宽度小于或者基本等于所述第一金属层图案的宽度，并最终完成栅极线的制作。
根据本发明的另一方面提供了一种薄膜晶体管(TFT)基板，包括：在绝缘基板上形成的多个栅极线，所述多个栅极线中的每一个均包括：第一金属层图案，所述第一金属层图案由从下述集合中选出的至少一种低电阻材料构成：Al、AlNd、Cu和Ag；位于所述第一金属层图案上的第二金属层图案，所述第二金属层图案由从下述集合中选出的至少一种耐热、耐蚀刻材料构成：Cr、CrNx、Ti、Mo和MoW，其中所述第二金属层图案的宽度小于或基本等于所述第一金属层图案的宽度；在所述栅极线上形成的半导体图案；多个数据线，每一所述数据线都包括在所述半导体图案上单独形成的源电极/漏电极；连接至所述数据线和栅极线的TFT；位于所述数据线上的钝化层，以及多个像素电极，均形成于所述栅极线和数据线界定的像素区域。
附图说明
通过参考附图详细描述本发明的优选实施例，本发明的以上和其他特征将变得更加显见，附图中：
图1是根据本发明的实施例的薄膜晶体管(TFT)基板的布局图；
图2是沿图1所示的I-I′线得到的薄膜晶体管(TFT)基板的截面图；
图3是沿图1所示的II-II′线得到的薄膜晶体管(TFT)基板的截面图；
图4A到图11B是图1所示的TFT基板的制造方法中各阶段的截面图；以及
图12A到图12F是根据本发明的实施例的栅极线形成方法中各阶段的截面图。
具体实施方式
参考以下的对优选实施例的详细说明和附图可以更容易地理解本发明的特征和方面以及实现方法。不过，本发明可以以许多不同的形式实施，不应被视为受限于此处所述的实施例。相反，提供这些实施例是为了使本公开透彻和完全，并将充分地把本发明的原理传达给本领域的技术人员，本发明仅由权利要求界定。在说明书中始终采用类似的附图标记表示类似的元件。现在，将参考图1到图3对TFT基板进行更为详细的说明。图1是根据本发明的实施例的薄膜晶体管(TFT)基板的布局图；图2是沿图1所示的I-I′线得到的薄膜晶体管(TFT)基板的截面图；图3是沿图1所示的II-II′线得到的薄膜晶体管(TFT)基板的截面图。
在绝缘基板10上形成栅极线(22，24，26)和存储电极线28。栅极线(22，24，26)包括沿横向延伸的栅极线22，连接至栅极线22的末端，从而接收来自外部源的栅极信号并将接收到的栅极信号传输至栅极线22的栅极线焊盘24，以及连接至栅极线22的TFT的栅电极26。
存储电极线28与和像素电极82连接的存储电容器导体图案68交叠，形成增强像素的电荷储存电容器的存储电容器。在由像素电极82和栅极线22的交叠产生的存储电容器足够时，可以省略存储电极线29的形成。通常，向存储电极线28施加电压，该电压与向公共电极显示屏板的公共电极施加的电压处于相同电平。
这里，可以将栅极线(22，24，26)和存储电极线28制成由金属构成的单层，或者由下方无机层和上方有机层构成的双层叠层。在下文中将对具有这样的双层叠层的栅极线(22，24，26)和存储电极线28的一个例子予以说明。
在将栅极线(22，24，26)制成双层叠层时，在玻璃基板上依次形成第一金属层和第二金属层。这里，第一金属层可以由Al、AlNd、Cu、或Ag构成，第二金属层可以由Cr、CrNx、Ti、Mo或MoW构成。在栅极线(22，24，26)和存储电极线28上形成将其覆盖的栅极绝缘层30，栅极绝缘层30由氮化硅(SiNx)构成。
在栅极绝缘层30上形成由诸如氢化非晶硅(a-Si)的半导体构成的半导体图案42、48。在半导体图案42、48上形成欧姆接触层55、56和58，欧姆接触层55、56和58由采用诸如硅化物的n型杂质重掺杂的n+氢化非晶硅构成。
在欧姆接触层55、56和58上形成数据线(62，64，65，66，68)。数据线(62，64，65，66，68)包括多个数据线单元62、65和68，多个用于TFT的漏电极66和多个存储电容器导体64。每一数据线单元62、65和68包括沿纵向延伸的数据线62，连接至数据线62的一端，以接收来自外部装置的图像信号的数据线焊盘68，以及从数据线62分支出来的多个TFT的源电极65。每一漏电极66均与数据线单元62、65和68分开，并位于相对于相应的栅电极26或TFT的沟道区“C”与相应的源电极65相对的位置。将存储电容器导体64放置在存储电极线28之上。在没有存储电极线28的情况下，也省略了存储电容器导体64。
欧姆接触层55、56和58降低了下方半导体图案42、48和上方数据线(62，64，65，66，68)之间的接触电阻，并且基本上具有与数据线(62，64，65，66，68)相同的形状。也就是说，欧姆接触层55、56和58包括多个基本上与数据线单元62、68和65具有相同形状的数据线欧姆接触层55，多个基本上与漏电极66具有相同形状的漏电极欧姆接触层56，和多个基本上与存储电容器导体64具有相同形状的存储电容器欧姆接触层58。
同时，半导体图案42、48基本上具有与数据线(62，64，65，66，68)和欧姆接触层55、56、58相同的形状，除了TFT沟道区“C”之外。具体而言，半导体图案42、48包括多个基本上与存储电容器导体64和存储电容器欧姆接触层58具有相同形状的存储电容器半导体图案48和多个与数据线和欧姆接触图案的其余部分的形状稍有不同的TFT半导体图案42。也就是说，源电极和漏电极65和66在TFT沟道区“C”处彼此分开，在这里，数据线欧姆接触层55和漏电极欧姆接触层56也彼此分开。但是，TFT半导体图案42在没有断开的情况下持续前伸，以形成TFT沟道区“C”。
由半导体图案42、48形成的侧壁，欧姆接触层55、56和58，以及数据线(62，64，65，66，68)具有改善的轮廓。在数据线(62，64，65，66，68)上形成钝化层70。钝化层70优选包括通过PECVD淀积的SiNx层、a-Si:C:O层或a-Si:O:F层(低介电CVD层)，或者有机绝缘层。钝化层70具有多个接触孔72、76和78，其暴露存储电容器导体64、漏电极66和数据线焊盘68。还为钝化层70连同栅极绝缘层30提供暴露栅极线焊盘24的多个接触孔74。
在钝化层70上形成像素电极82，其接收来自TFT的图像信号，并与上屏板的电极协同产生电场。像素电极82由诸如ITO和IZO的透明导电材料形成。像素电极82通过接触孔76物理连接和电连接至漏电极66，以接收图像信号。像素电极82与相邻的栅极线22和邻接的数据线62交叠，以提高开口率，但是，也可以省略交叠。也可以通过接触孔72将像素电极82连接至存储电容器导体64，从而将图像信号传输至导体64。同时，分别在栅极线焊盘24和数据线焊盘68上形成通过接触孔74和78连接至其上的多个辅助栅极线焊盘86和多个辅助数据线焊盘88。辅助栅极线焊盘86和辅助数据线焊盘88补偿栅极线焊盘24和68与外电路的粘附性，并保护焊盘24和68。辅助栅极线焊盘86和辅助数据线焊盘88不是必需的，但可以作为一种可选方式引入。
现在，将参考图4A到图12F，对根据本发明的实施例的TFT基板的制造方法予以详细说明。
图4A到图11B是图1所示的TFT基板的制造方法中各阶段的截面图，图12A到图12F是图4A和图4B所示的栅极线(22，24，26)的形成方法中各阶段的截面图。
首先参照图4A和图4B，在绝缘基板10上淀积包括栅极线22、栅电极26和栅极线焊盘24的栅极线(22，24，26)，以及存储电极线28。下面将参考图12A到图12F对栅极线(22，24，26)的工艺过程予以说明。
要想形成栅极线(22，24，26)，首先在绝缘基板10上叠置用于形成栅极线的导体。这里，所述导体可以是由铝构成的单层，或者可以将其制成由第一金属层220a和第二金属层220b构成的双层叠层。
在将所述导体制成双层叠层时，如图12A所示，在绝缘基板10上依次形成第一金属层220a和第二金属层220b。这里，第一金属层220a可以由诸如Al、AlNd、Cu或Ag的低电阻材料构成，第二金属层220b可以由诸如Cr、CrNx、Ti、Mo或MoW的耐热、耐蚀刻材料构成。第二金属层220b由这样的耐热、耐蚀刻材料构成。上述材料充分附着于将在后续工艺中形成的光致抗蚀剂层100，由此在第二金属层220b受到连带蚀刻(secondarilyetched)时提供均匀图案。在下文中将对一示范性实施例子以说明，其中，第一金属层220a由铝构成，第二金属层220b由铬构成。
在第二金属层220b由Cr构成时，优选在其上形成具有预定厚度的CrNx层。形成于第二金属层220b上的CrNx层，连同将在后续步骤中形成的接触孔和透明电极，降低了第二金属层220b和透明电极之间的接触电阻。
如上所述，如果在绝缘基板10上叠置第一金属层220a和第二金属层220b构成的导体，那么在第二金属层220b上涂覆用于通过光刻和显影对其构图的光致抗蚀剂层，由此在第二金属层220b上形成蚀刻掩模，如图12B所示。
参照图12C和图12D，利用蚀刻掩模依次对第二金属层220b和第一金属层220a进行蚀刻，以形成第二金属层图案22b和第一金属层图案22a。也就是说，蚀刻掩模的使用实现了通过蚀刻由第二金属层220b和第一金属层220a形成第二金属层图案22b和第一金属层图案22a。这里，可以通过湿法蚀刻对第二金属层220b和第一金属层220a构图。此外，可以在去除第二金属层220b之后去除蚀刻掩模。
或者，可以利用蚀刻掩模对第二金属层220b和第一金属层220a同时构图。这里，可以通过干法蚀刻对第二金属层220b和第一金属层220a构图。
在这种情况下，在形成第二金属层图案22b和第一金属层图案22a之后，可以利用蚀刻掩模对第二金属层图案22b进行有选择地再次蚀刻，使第二金属层图案22b的宽度小于等于第一金属层图案22a的宽度。例如，如图12E所示，第二金属层图案22b的宽度优选小于第一金属层图案22a的宽度。之后，去除存留在第二金属层图案22b上的蚀刻掩模，从而最终完成了栅极线(22，24，26)的制作，其中，使其具有的一部分第二金属层图案22b薄于第一金属层图案22a，如图12F所示。这里，第一金属层图案22a的侧壁与第二金属层图案22b的侧壁之间的距离优选小于等于1μm。
在绝缘基板10上形成栅极线(22，24，26)和存储电极线28之后，如图5A和图5B所示，通过化学气相淀积(CVD)在所得到的结构上依次叠置栅极绝缘层30、半导体层40和欧姆接触层50。之后，实施溅射以形成用于数据线的导电层60。这里，可以将用于数据线的导电层60制成由钼(Mo)构成的单层，其厚度为，例如，大约3000到大约4000。或者，用于数据线的导电层60可以具有包括钼(Mo)层和铝(Al)层的双层结构，尽管其不仅限于此。
在导电层60上涂覆厚度为1到2μm的光致抗蚀剂膜110。此后，通过掩模对光致抗蚀剂膜110曝光，并对其显影，以形成具有多个第一部分114和多个第二部分112的光致抗蚀剂图案(112和114)，如图6A和图6B所示。光致抗蚀剂图案(112和114)的每一第一部分114布置在位于源电极65和漏电极66之间的TFT沟道区“C”上。每一第二部分112位于数据线区“A”上，数据线区“A”位于将形成数据线(62，64，65，66，68)的位置。去除剩余区域“B”上的光致抗蚀剂膜110的所有部分，使第一部分114薄于第二部分112。这里，根据后续蚀刻步骤的工艺条件调整沟道区“C”上的第一部分114与数据线区“A”上的第二部分112的厚度之间的比率，第一部分114的厚度优选小于等于第二部分112的厚度的一半左右，例如小于等于4000。
如上所述，通过几项技术获得与位置相关的光致抗蚀剂图案(112和114)的厚度。在掩模上提供狭缝图案、格状图案或半透明薄膜，从而调整数据线区“A”内的透光率。
在采用狭缝图案时，狭缝的宽度和狭缝之间的间隙优选小于用于光刻的曝光器的分辨率。在采用半透明薄膜的情况下，可以采用具有不同透射率或不同厚度的薄膜来调整掩模上的透射率。
在通过这样的掩模对光致抗蚀剂膜曝光时，直接曝光的聚合物部分几乎完全分解，而通过狭缝图案或半透明薄膜曝光的聚合物部分由于光照射量小而没有完全分解。由在掩模上提供的光阻挡膜阻挡的一部分光致抗蚀剂膜的聚合物几乎不分解。在对光致抗蚀剂膜显影之后，没有分解的含有聚合物的部分保留了下来。这时，曝光较少的部分的厚度比没有曝光的部分薄。由于过长的曝光时间分解所有的分子，因此必须调整曝光时间。
可以采用回流获得光致抗蚀剂图案(112和114)的第一部分114。也就是说，光致抗蚀剂膜由可回流材料构成，并通过具有不透明部分和透明部分的普通掩模曝光。之后，对光致抗蚀剂膜显影，并使其回流，从而使光致抗蚀剂膜向下流到没有光致抗蚀剂的区域上，由此形成薄的第一部分114。
接下来，如图7A和图7B所示，通过去除导电层60暴露欧姆接触层50，在沟道区“C”上保留区域“B”。这里，可以实施湿法蚀刻。优选在这样的条件下实施蚀刻：对导电层60进行蚀刻，对光致抗蚀剂图案(112和114)几乎不蚀刻。
之后，如图8A和图8B所示，对留在保留区域“B”上的欧姆接触层50的暴露部分和下方的半导体层40进行蚀刻，从而将其连同光致抗蚀剂膜的第一部分114一起去除。这里，对光致抗蚀剂图案(112和114)、欧姆接触层50和半导体层40同时蚀刻。注意，非晶硅层和中间层不具有蚀刻选择性。可以在这样的条件下实施蚀刻：可以不对栅极绝缘层30进行蚀刻。具体而言，光致抗蚀剂图案(112和114)和半导体层40的蚀刻比率可以基本上相等。例如，采用SF6和HCl的气体混合物或者SF6和O2的气体混合物将所述膜和层蚀刻至基本相同的厚度。为了实现光致抗蚀剂图案(112和114)和半导体层40的相等蚀刻比率，第一部分114的厚度优选小于等于半导体层40和欧姆接触层50的厚度之和。以这种方法，去除沟道区“C”上的第一部分114，以暴露源极/漏极导体图案67，并且去除保留区域“B”上的欧姆接触层50和半导体层40，以暴露栅极绝缘层30的下方部分。
同时，还对数据线区“A”上的第二部分112进行蚀刻，使其具有减小的厚度。在这一步骤中，完成了半导体图案42和48的形成。附图标记57和58分别表示位于源极/漏极导体图案67之下的欧姆接触层和位于存储电容器导体之下的欧姆接触层。接下来，通过灰化处理去除保留在位于沟道区“C”上的源极/漏极导体图案67上的光致抗蚀剂的残留物。
接下来，对沟道区“C”上的源极/漏极导体图案67和欧姆接触层57的下方部分进行蚀刻，从而将其去除。这里，采用湿法蚀刻对源极/漏极导体图案67和欧姆接触层57进行蚀刻。此外，如图9B所示，可以去除半导体图案42的顶部，从而引起厚度降低，并将光致抗蚀剂图案的第二部分112蚀刻至预定厚度。以这种方法，如图9A和9B所示，将源电极和漏电极65和66彼此分开，同时完成了数据线(62，64，65，66，68)和下方的欧姆接触层55、56和58的形成。
最终，去除存留在数据线区“A”上的第二部分112。但是，可以在去除沟道区“C”上的源极/漏极导体图案67的部分和去除欧姆接触层57的下方部分之间实施对第二部分112的去除。
接下来，如图10A和10B所示，通过采用化学气相淀积(“CVD”)生长a-Si:C:O膜或a-Si:O:F膜，通过涂覆有机绝缘膜形成钝化层70。接下来，如图11A和11B所示，对钝化层70连同栅极绝缘层30一起进行光刻，以形成分别暴露漏电极66、栅极线焊盘24、数据线焊盘68和存储电容器导体图案64的接触孔76、74、78和72。
最终，还参照图1到图3，淀积ITO层或IZO层，并对其光刻以形成：多个像素电极82，每一像素电极82均连接到漏极66和存储电容器导体图案64；多个辅助栅极线焊盘86和多个辅助数据线焊盘88，每一辅助栅极线焊盘86和每一辅助数据线焊盘88分别连接至栅极线焊盘24和数据线焊盘68。在淀积ITO或IZO之前优选实施利用氮气的预加热过程。需要这一过程是为了防止在通过接触孔72、74、76和78暴露的金属层24、64、66和68的部分上形成金属氧化物。
于是，完成了对本发明的TFT基板的示范性实施例及其制造方法的示范性实施例的说明。根据这些示范性实施例，在依次淀积铬(Cr)层和铝(Al)层之后，对铬(Cr)层实施两次蚀刻，由此防止用于数据线和栅极线的导体层受到底切，并最终在LCD显示图像时图防止图像的缺陷。
尽管已经参考其示范性实施例特别展示和描述了本发明，但是本领域的普通技术人员的应当理解，可以在其中做出多种形式和细节上的变化而不脱离由权利要求所限定的本发明的精神和范围。因此，应当理解，上述实施例仅仅在描述的意义上提供，将不可被视为对本发明的范围带来任何限制。
本申请要求于2005年6月24日，在韩国知识产权局提交的韩国专利申请No.10-2005-0055046的外国优先权，在此将其全文引入以供参考。
Claims (20)
1.一种薄膜晶体管基板的制造方法，所述方法包括：
形成第一金属层，所述第一金属层由从下述集合中选出的至少一种低电阻材料构成：Al、AlNd、Cu和Ag；
在所述第一金属层上形成第二金属层，所述第二金属层由从下述集合中选出的至少一种耐热、耐蚀刻材料构成：Cr、CrNx、Ti、Mo和MoW；
在所述第二金属层上形成蚀刻掩模，采用所述蚀刻掩模依次对所述第二金属层和所述第一金属层进行蚀刻，分别形成第二金属层图案和第一金属层图案；以及
利用所述蚀刻掩模对所述第二金属层图案进行有选择地再次蚀刻，从而使所述第二金属层图案的宽度小于或者基本等于所述第一金属层图案的宽度，并最终完成栅极线的制作。
2.如权利要求1所述的方法，其中，所述第二金属层图案的形成包括对所述第二金属层进行湿法蚀刻。
3.如权利要求1所述的方法，其中，所述第一金属层图案的形成包括对所述第一金属层进行湿法蚀刻。
4.如权利要求1所述的方法，其中，所述栅极线的完成包括对所述第二金属层图案进行湿法蚀刻。
5.如权利要求1所述的方法，其中，所述第一金属层图案的侧壁和所述第二金属层图案的侧壁之间的距离小于等于1μm。
6.如权利要求1所述的方法，还包括在形成所述第二金属层之后，在所述第二金属层上形成具有预定厚度的CrNx层，其中，所述第二金属层由铬构成。
7.如权利要求6所述的方法，其中，所述CrNx层具有200或更小的厚度。
8.如权利要求1所述的方法，其中，对所述第二金属层图案的再次蚀刻包括通过提高所述第二金属层和所述蚀刻掩模之间的粘附力形成具有均匀图案的第二金属层图案。
9.如权利要求1所述的方法，在完成对所述栅极线的制作之后，还包括：
在所述栅极线上形成半导体图案和导体图案；
形成用于保护所述半导体图案和所述导体图案的钝化层，并对所述钝化层进行蚀刻，以形成局部暴露所述栅极线和所述导体图案的接触孔；以及
在所述钝化层上形成像素电极。
10.一种薄膜晶体管基板，包括：
在绝缘基板上形成的多个栅极线，所述多个栅极线中的每一个均包括：第一金属层图案，所述第一金属层图案由从下述集合中选出的至少一种低电阻材料构成：Al、AlNd、Cu和Ag；位于所述第一金属层图案上的第二金属层图案，所述第二金属层图案由从下述集合中选出的至少一种耐热、耐蚀刻材料构成：Cr、CrNx、Ti、Mo和MoW，其中所述第二金属层图案的宽度小于或基本等于所述第一金属层图案的宽度；
在所述栅极线上形成的半导体图案；
多个数据线，每一所述数据线都包括在所述半导体图案上单独形成的源电极/漏电极；
连接至所述数据线和栅极线的薄膜晶体管；
多个钝化层，每一所述钝化层均形成于所述数据线上；以及
多个像素电极，每一所述像素电极均形成于所述栅极线和数据线界定的像素区域。
11.如权利要求10所述的薄膜晶体管基板，其中，所述第一金属层图案的侧壁和所述第二金属层图案的侧壁之间的距离小于等于1μm。
12.如权利要求10所述的薄膜晶体管基板，还包括位于所述第二金属层图案上的具有预定厚度的CrNx层，其中，所述第二金属层图案由铬构成。
13.如权利要求10所述的薄膜晶体管基板，其中，所述CrNx层具有200或更小的厚度。
14.如权利要求10所述的薄膜晶体管基板，其中，所述栅极线通过提高所述第二金属层图案和在所述第二金属层图案上形成的蚀刻掩模之间的粘附力提供所述第二金属层图案的均匀图案。
15.一种薄膜晶体管基板的制造方法，所述方法包括：
形成由至少一种低电阻材料构成的第一导电层；
形成由至少一种耐热、耐蚀刻材料构成的第二导电层；
在所述第二导电层上形成蚀刻掩模，采用所述蚀刻掩模依次对所述第二导电层和所述第一导电层进行蚀刻，分别形成第二导电层图案和第一导电层图案；以及
利用所述蚀刻掩模对所述第二导电层图案有选择地再次蚀刻，从而使所述第二导电层图案的宽度小于或基本等于所述第一导电层图案的宽度。
16.如权利要求15所述的方法，还包括，由所述第二导电层和所述第一导电层完成栅极线的制作。
17.如权利要求15所述的方法，还包括：形成具有第一部分和第二部分的光致抗蚀剂图案；以及根据后续蚀刻步骤的工艺条件调整所述第一部分和所述第二部分的厚度比率。
18.如权利要求17所述的方法，其中，所述第一部分的厚度小于或等于所述第二部分的厚度的一半左右。
19.如权利要求15所述的方法，还包括：利用在所述蚀刻掩模上提供的狭缝图案、格状图案或半透明薄膜中的至少一种提供光致抗蚀剂图案的与位置相关的厚度，以调整数据线区域内的光透射率。
20.如权利要求19所述的方法，其中，采用狭缝图案，所述狭缝图案的狭缝宽度和狭缝之间的间隙的宽度小于用于光刻的曝光器的分辨率。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR55046/05 | 2005-06-24 | ||
| KR1020050055046A KR20060135995A (ko) | 2005-06-24 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1885511A true CN1885511A (zh) | 2006-12-27 |
| CN100587927C CN100587927C (zh) | 2010-02-03 |
Family
ID=37566287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610094112A Expired - Fee Related CN100587927C (zh) | 2005-06-24 | 2006-06-22 | 薄膜晶体管基板及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7666697B2 (zh) |
| JP (1) | JP2007004158A (zh) |
| CN (1) | CN100587927C (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101217153B (zh) * | 2008-01-18 | 2012-02-29 | 友达光电股份有限公司 | 主动元件阵列结构及其制造方法 |
| CN103000495A (zh) * | 2012-12-11 | 2013-03-27 | 北京京东方光电科技有限公司 | 一种基板制备方法 |
| WO2013040810A1 (zh) * | 2011-09-22 | 2013-03-28 | 深圳市华星光电技术有限公司 | 双台阶结构闸电极及相应的薄膜场效应晶体管的制作方法 |
| CN103646612A (zh) * | 2013-12-18 | 2014-03-19 | 京东方科技集团股份有限公司 | 一种电极结构、阵列基板及显示装置 |
| WO2016041285A1 (zh) * | 2014-09-18 | 2016-03-24 | 京东方科技集团股份有限公司 | 单元像素、阵列基板、显示装置及其制造方法 |
| CN107104044A (zh) * | 2017-05-12 | 2017-08-29 | 京东方科技集团股份有限公司 | 一种电极制作方法及阵列基板的制作方法 |
| CN111326531A (zh) * | 2020-03-03 | 2020-06-23 | 合肥鑫晟光电科技有限公司 | 一种显示用基板及其制备方法、显示装置 |
| CN112415799A (zh) * | 2020-11-10 | 2021-02-26 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8514340B2 (en) * | 2002-11-08 | 2013-08-20 | Lg Display Co., Ltd. | Method of fabricating array substrate having double-layered patterns |
| TWI319911B (en) * | 2005-08-11 | 2010-01-21 | Liquid crystal display device and manufacturing method thereof | |
| JP4155317B2 (ja) * | 2006-07-11 | 2008-09-24 | セイコーエプソン株式会社 | 電気光学装置、及びこれを備えた電子機器 |
| TWI413257B (zh) * | 2008-01-03 | 2013-10-21 | Au Optronics Corp | 薄膜電晶體、主動元件陣列基板以及液晶顯示面板 |
| KR101593443B1 (ko) * | 2009-02-19 | 2016-02-12 | 엘지디스플레이 주식회사 | 어레이 기판의 제조방법 |
| TWI650848B (zh) * | 2009-08-07 | 2019-02-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| KR101774256B1 (ko) * | 2010-11-15 | 2017-09-05 | 삼성디스플레이 주식회사 | 산화물 반도체 박막 트랜지스터 및 그 제조 방법 |
| KR102296294B1 (ko) * | 2013-11-05 | 2021-09-01 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2988399B2 (ja) * | 1996-11-28 | 1999-12-13 | 日本電気株式会社 | アクティブマトリクス基板 |
| KR100392909B1 (ko) * | 1997-08-26 | 2004-03-22 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터및그의제조방법 |
| KR100303446B1 (ko) * | 1998-10-29 | 2002-10-04 | 삼성전자 주식회사 | 액정표시장치용박막트랜지스터기판의제조방법 |
| US6524876B1 (en) * | 1999-04-08 | 2003-02-25 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| US6933568B2 (en) * | 2002-05-17 | 2005-08-23 | Samsung Electronics Co., Ltd. | Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same |
| JP2005062802A (ja) * | 2003-07-28 | 2005-03-10 | Advanced Display Inc | 薄膜トランジスタアレイ基板の製法 |
| KR101107245B1 (ko) * | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
-
2006
- 2006-06-13 JP JP2006163509A patent/JP2007004158A/ja not_active Withdrawn
- 2006-06-19 US US11/455,450 patent/US7666697B2/en not_active Expired - Fee Related
- 2006-06-22 CN CN200610094112A patent/CN100587927C/zh not_active Expired - Fee Related
-
2010
- 2010-01-22 US US12/691,881 patent/US20100117088A1/en not_active Abandoned
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101217153B (zh) * | 2008-01-18 | 2012-02-29 | 友达光电股份有限公司 | 主动元件阵列结构及其制造方法 |
| WO2013040810A1 (zh) * | 2011-09-22 | 2013-03-28 | 深圳市华星光电技术有限公司 | 双台阶结构闸电极及相应的薄膜场效应晶体管的制作方法 |
| CN103000495A (zh) * | 2012-12-11 | 2013-03-27 | 北京京东方光电科技有限公司 | 一种基板制备方法 |
| CN103000495B (zh) * | 2012-12-11 | 2015-07-15 | 北京京东方光电科技有限公司 | 一种基板制备方法 |
| CN103646612A (zh) * | 2013-12-18 | 2014-03-19 | 京东方科技集团股份有限公司 | 一种电极结构、阵列基板及显示装置 |
| CN103646612B (zh) * | 2013-12-18 | 2017-02-01 | 京东方科技集团股份有限公司 | 一种电极结构、阵列基板及显示装置 |
| WO2016041285A1 (zh) * | 2014-09-18 | 2016-03-24 | 京东方科技集团股份有限公司 | 单元像素、阵列基板、显示装置及其制造方法 |
| US9691836B2 (en) | 2014-09-18 | 2017-06-27 | Boe Technology Group Co., Ltd. | Pixel unit, array substrate, display device and method for manufacturing the same including MoW/Cu/MoW conductive line |
| CN107104044A (zh) * | 2017-05-12 | 2017-08-29 | 京东方科技集团股份有限公司 | 一种电极制作方法及阵列基板的制作方法 |
| CN111326531A (zh) * | 2020-03-03 | 2020-06-23 | 合肥鑫晟光电科技有限公司 | 一种显示用基板及其制备方法、显示装置 |
| CN112415799A (zh) * | 2020-11-10 | 2021-02-26 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070000025A (ko) | 2007-01-02 |
| CN100587927C (zh) | 2010-02-03 |
| US20100117088A1 (en) | 2010-05-13 |
| US7666697B2 (en) | 2010-02-23 |
| JP2007004158A (ja) | 2007-01-11 |
| US20060289871A1 (en) | 2006-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100587927C (zh) | 薄膜晶体管基板及其制造方法 | |
| CN101552242B (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| KR100905470B1 (ko) | 박막 트랜지스터 어레이 기판 | |
| JP2004163969A (ja) | 液晶表示装置の製造方法 | |
| KR100372306B1 (ko) | 박막트랜지스터의제조방법 | |
| CN1767175A (zh) | 薄膜晶体管阵列面板的制造方法 | |
| KR20040018784A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| CN1892373A (zh) | 薄膜晶体管基板及其制造方法 | |
| KR20060081470A (ko) | 박막트랜지스터 기판과 그 제조방법 | |
| KR101000451B1 (ko) | Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판 | |
| CN1637555A (zh) | 用于液晶显示器件的基板及其制造方法 | |
| KR20010010117A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20060090352A (ko) | 박막트랜지스터 기판과 그 제조방법 | |
| KR100623988B1 (ko) | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100590755B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100750914B1 (ko) | 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100796796B1 (ko) | 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법 | |
| KR20070073276A (ko) | 표시장치용 기판의 제조방법 | |
| KR100729768B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100670050B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100670059B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100709706B1 (ko) | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20010017529A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| CN117878127A (zh) | 阵列基板的制备方法、阵列基板和显示面板 | |
| KR20050079430A (ko) | Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100203 Termination date: 20110622 |