JP4544532B2 - 基板処理方法 - Google Patents
基板処理方法 Download PDFInfo
- Publication number
- JP4544532B2 JP4544532B2 JP2006057515A JP2006057515A JP4544532B2 JP 4544532 B2 JP4544532 B2 JP 4544532B2 JP 2006057515 A JP2006057515 A JP 2006057515A JP 2006057515 A JP2006057515 A JP 2006057515A JP 4544532 B2 JP4544532 B2 JP 4544532B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- substrate
- substrate processing
- processing method
- dissolved
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
しかしながら、TFT形成工程において、エッチングで得たいパターン毎に塗布現像装置と露光装置とが必要となり、装置にかかるコストが高くなるという課題があった。
レジストパターン206は、メタル層205をエッチングするためのマスクとして使用され、エッチング後は図9(b)に示すようにメタル層205の非マスク部分がエッチングされる。
次いで再現像処理により、図9(d)に示すように次のレジストパターン形成においてマスクが不要な薄膜部のレジスト206を除去し、マスクしたいターゲットTg周辺のレジスト(厚膜部)のみを残す処理が行われる。
尚、このレジスト層形成後は、図10(a)に示すようにメタル層205をマスクとしてSi層203のエッチングを行い、図10(b)に示すようにレジスト層206を除去する。そして、図10(c)に示すように、チャネル領域におけるn+a−Si層203bのエッチングが行われ、TFTが形成される。
しかしながら、従来リフロー処理においては、次のような課題があった。
第一に、図11(a)に示す変質層207の除去を行う前処理において、図11(b)に示すようにアルカリ溶液208を変質層207に滴下することにより除去している。しかしながら、メタル層205が例えばアルミニウムにより形成される場合には、図11(c)に示すようにメタル層205の露出部分(サイド部)がアルカリ溶液により溶解されるサイドエッチングが生じる虞があった。
このサイドエッチングは、さらに前処理後の再現像処理においても生じる虞があり、断線等の不良発生の原因となっていた。
一方、ターゲットTg上に充分なレジストを均一な膜厚で成膜するためには、低速でレジスト206を溶解すればよいが、その場合、時間を要するため、プロセスの効率が低下するという課題があった。
例えばマスクしたい所定エリアが広い場合に、このような方法を用いることにより、膜厚均一性を維持しながら処理時間をより短縮することができる。
また、前記所定エリアをマスクするステップにおいて、前記第一の溶解速度モードと第二の溶解速度モードとは、前記溶剤雰囲気の濃度と、溶剤雰囲気の流量と、基板温度と、処理室内の気圧のいずれか又はそれらの組み合わせにより夫々設定されることが望ましい。
このように溶剤雰囲気によりフォトレジストを溶解することで、レジスト溶解速度のきめ細かい制御を行うことができる。
これにより従来、下地層としてのメタル層の露出部分(サイド部)がアルカリ溶液により溶解されるサイドエッチングが生じる虞がなく、断線等の不良発生要因を排除することができる。
このようにすることにより、オゾンの酸化分解能力を効果的に高めることができる。
また、カセットステーション2に隣接して基板処理部3が設けられ、この基板処理部3は、各ユニット間での基板Gの搬送及び各ユニットに対する基板Gの搬入出を行うアーム装置を有する基板搬送部(M/A)4を有する。そして、図中矢印で示す基板処理方向に沿って基板搬送部4の左右には、基板Gを処理するための複数の処理ユニットが配置されている。
さらに、リムーバユニット5/再現像ユニット6に隣接して、フォトレジストを溶解し、新たなフォトレジストパターンを形成するためのリフローユニット(RF)7が配置される。
また図中、基板処理方向に沿って基板搬送部4の左側には、複数のホットプレート及びクールプレートからなる熱処理装置(HP/COL)8が配置される。
図2は、リフローユニット7の概略構成を示す断面図である。
図示するように、リフローユニット7においては、ベースチャンバ10a上にアッパーチャンバ10bが着脱自在に装着され、アッパーチャンバ10b装着時には内部に密閉空間を形成するチャンバ10を具備する。
また、チャンバ10内においては、シンナーガスをチャンバ内に拡散するための拡散スペーサ19と、拡散スペーサ19により拡散されたシンナーガスの流れる方向を均一化するための均一化プレート20と、ガス排気口15に向けてガスを整流するための排気整流板21とが設けられている。
さらには、チャンバ内温度に対して基板Gの温度が低くなるよう(例えば20℃)温調プレート11の設定がなされる。これにより基板Gにシンナーの結露が生じ易くなり、より速くレジストが溶解される。
さらには、基板Gに結露が生じないようにチャンバ内温度に対して基板Gの温度が高くなるよう(例えば22℃)温調プレート11の温度設定がなされる。
具体的には、図4(b)に示すように、基板Gを収容するチャンバ(図示せず)内がオゾン雰囲気に置換されて変質層207がオゾン雰囲気に曝され、オゾンの酸化力により変質層207(膜厚100〜200Å)を除去する処理が行われる。さらに好ましくは、変質層207にUV光が照射される。これにより、効果的にオゾンの酸化分解能力を高めることができる。
尚、このような前処理の方法により、従来メタル層205の露出部分(サイド部)がアルカリ溶液により溶解されるサイドエッチングが生じる虞がなく、断線等の不良発生要因を排除することができる。
そこで基板Gは、不要な薄膜部分のレジストを除去するために再現像処理が行われ、図5(a)に示すように厚膜部分のレジストが残る状態となされる(図3のステップS2)。即ち、マスクすべき所定エリアであるターゲットTgの周囲にレジスト206が残る状態になされる。
このリフローユニット7でのレジスト206の溶解処理は次のように行われる。先ず、図5(a)に示すレジスト206の状態から、図5(b)に示すレジスト206の状態までは、前記した高速溶解モードでレジスト206の溶解が行われる(図3のステップS3)。即ち、溶解されたレジスト206は、レジスト206の下地層であるメタル層205の縁部に形成された段差部205aを通過し、所定エリア(ターゲットTg)をマスクするが、溶解されたレジスト206が段差部205aに到達するまでは、高速溶解モードで溶解するよう制御される。
このように、溶解されたレジスト206が段差部205aに到達後は、低速溶解モードで溶解を行うことにより、レジスト206のオーバーフローを抑制することができ、所定エリア(ターゲットTg)に対し充分且つ均一な膜厚のレジストを形成することができる。
この方法により、レジスト206のオーバーフローを抑制することができ、所定エリア(ターゲットTg)に対し充分且つ均一な膜厚のレジストを形成することができる。また、低速溶解モードのみで溶解するよりも短時間で効率的にリフロー処理を行うことができる。
例えば、前処理を、変質層207を除去するための前処理液を基板に供給することにより行ってもよい。若しくは、前処理において、オゾン雰囲気、UV光、前処理液のいずれか1つを用いてもよいし、いずれかの組み合わせにより行ってもよいし、全てを併用してもよい。
実験例1では、リフローユニットにおける高速溶解モード(第一の溶解速度モード)と低速溶解モード(第二の溶解速度モード)とを決定するためのパラメータとなる、溶剤雰囲気の濃度、流量、基板温度、処理室内圧が、フォトレジストの溶解度に対しどのような影響を与えるのかを実験により検証した。
尚、広がり量とは、((リフロー後のレジストの幅)−(元のレジストの幅))/2(μm)で定義される。
この実験の結果を図6(a)〜図6(d)に示す。図6(a)は、雰囲気濃度に対するフォトレジスト広がり量の変化、図6(b)は、基板温度に対するフォトレジスト広がり量の変化、図6(c)は、チャンバ内圧に対するフォトレジスト広がり量の変化、図6(d)は、雰囲気流量に対するフォトレジスト広がり量の変化を夫々示している。
実験例2では、複数の処理条件ごとにリフロー処理を実施し、本発明に係る基板処理方法の効果を検証した。
具体的には、条件1を、一貫して高速溶解モードAで溶解した場合、条件2を、一貫して低速溶解モードBで溶解した場合とした。
また条件3を、溶解されるフォトレジストが段差部に到達するまで(広がり量1μm)は高速溶解モードAで溶解し、段差部を通過してターゲットをマスクするまで(広がり量2.5μm)は低速溶解モードBで溶解する場合とした。
さらに条件4を、溶解されるフォトレジストが段差部に到達するまで(広がり量1μm)は低速溶解モードBで溶解し、段差部を通過してターゲットをマスクするまで(広がり量2.5μm)は高速溶解モードAで溶解する場合とした。
そして、条件1〜4の夫々について、処理時間に対するフォトレジストの広がり量及び形成されたレジストパターンの膜厚差(均一性)を測定した。
実験例3では、本発明に係る基板処理方法を用いて、実験例2で使用したターゲットエリアよりも広いターゲットエリアに対しリフロー処理を実施し、その効果を検証した。
具体的には、条件5として、溶解されるフォトレジストが段差部に到達するまで(広がり量1μm)は高速溶解モードAで溶解し、その後、フォトレジスト先端が段差部を通過するまでは低速溶解モードBで溶解し、段差部を通過後、ターゲットをマスクするまで(広がり量4μm)は再び高速溶解モードAで溶解する場合について実施した。
そして、条件3、5の夫々について、処理時間に対するフォトレジストの広がり量及び形成されたレジストパターンの膜厚差(均一性)を測定した。
5 リムーバユニット
6 再現像ユニット
7 リフローユニット
200 ガラス基板
201 ゲート電極
202 絶縁層
203 Si層
205 メタル層(下地層)
205a 段差部
206 フォトレジスト
207 変質層
G 基板
Tg ターゲット(所定エリア)
Claims (6)
- フォトレジストパターンを溶解し、新たなフォトレジストパターンを形成する基板処理方法であって、
下地膜のエッチングマスクとして使用され、ハーフ露光により少なくとも厚膜部と薄膜部とを有するフォトレジストパターンから、再現像処理により前記薄膜部を除去するステップと、
前記再現像処理により前記下地膜上に形成されたフォトレジストパターンを溶解し、下地膜の縁部に形成された段差部を通過させて、該下地膜より下層の所定エリアをマスクするステップとを実行し、
前記所定エリアをマスクするステップにおいて、
前記下地膜上では第一の溶解速度モードで前記フォトレジストを溶解し、
溶解されるフォトレジストが前記段差部に到達後は、前記第一の溶解速度モードよりも溶解速度が遅い第二の溶解速度モードで前記フォトレジストを溶解することを特徴とする基板処理方法。 - 前記所定エリアをマスクするステップにおいて、前記第二の溶解速度モードで溶解されるフォトレジストの先端が前記段差部を通過後、前記第一の溶解速度モードで前記フォトレジストを溶解することを特徴とする請求項1に記載された基板処理方法。
- 前記所定エリアをマスクするステップにおいて、前記フォトレジストの溶解は、該フォトレジストを溶剤雰囲気に曝すことによりなされることを特徴とする請求項1または請求項2に記載された基板処理方法。
- 前記所定エリアをマスクするステップにおいて、前記第一の溶解速度モードと第二の溶解速度モードとは、前記溶剤雰囲気の濃度と、溶剤雰囲気の流量と、基板温度と、処理室内の気圧のいずれか又はそれらの組み合わせにより夫々設定されることを特徴とする請求項3に記載された基板処理方法。
- 前記再現像処理により前記薄膜部を除去するステップの前に、
前記フォトレジストパターンをエッチングマスクとして使用後にフォトレジスト表面に形成された変質層を、オゾン雰囲気に曝すことにより除去するステップを実行することを特徴とする請求項1乃至請求項4のいずれかに記載された基板処理方法。 - 前記変質層を除去するステップにおいて、変質層にさらにUV光を照射することにより該変質層を除去することを特徴とする請求項5に記載された基板処理方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006057515A JP4544532B2 (ja) | 2006-03-03 | 2006-03-03 | 基板処理方法 |
TW096105536A TWI336099B (en) | 2006-03-03 | 2007-02-14 | Substrate processing method |
US11/680,957 US7678532B2 (en) | 2006-03-03 | 2007-03-01 | Method of processing a substrate |
KR1020070020744A KR20070090797A (ko) | 2006-03-03 | 2007-03-02 | 기판 처리 방법 |
CN2007100861231A CN101030044B (zh) | 2006-03-03 | 2007-03-02 | 基板处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006057515A JP4544532B2 (ja) | 2006-03-03 | 2006-03-03 | 基板処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007233234A JP2007233234A (ja) | 2007-09-13 |
JP4544532B2 true JP4544532B2 (ja) | 2010-09-15 |
Family
ID=38471851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006057515A Expired - Fee Related JP4544532B2 (ja) | 2006-03-03 | 2006-03-03 | 基板処理方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7678532B2 (ja) |
JP (1) | JP4544532B2 (ja) |
KR (1) | KR20070090797A (ja) |
CN (1) | CN101030044B (ja) |
TW (1) | TWI336099B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009072451A1 (en) * | 2007-12-03 | 2009-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor and manufacturing method of display device |
KR101523951B1 (ko) * | 2008-10-09 | 2015-06-02 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
JP5238556B2 (ja) * | 2009-03-10 | 2013-07-17 | 東京エレクトロン株式会社 | 基板処理方法 |
CN107507771A (zh) * | 2017-07-24 | 2017-12-22 | 武汉华星光电技术有限公司 | 一种多晶硅蚀刻方法 |
CN110262190B (zh) * | 2019-06-19 | 2023-09-01 | 武汉新芯集成电路制造有限公司 | 半导体结构及其制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09171197A (ja) * | 1995-11-21 | 1997-06-30 | Samsung Electron Co Ltd | 液晶表示装置の製造方法 |
JP2002083765A (ja) * | 2000-06-26 | 2002-03-22 | Nec Kagoshima Ltd | パターン形成方法 |
JP2002261078A (ja) * | 2001-02-27 | 2002-09-13 | Nec Kagoshima Ltd | パターン形成方法および液晶表示装置の製造方法 |
JP2003158054A (ja) * | 2001-08-28 | 2003-05-30 | Nec Kagoshima Ltd | 基板処理装置 |
JP2005159292A (ja) * | 2003-09-18 | 2005-06-16 | Nec Kagoshima Ltd | 基板処理方法及びそれに用いる薬液 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5618384A (en) * | 1995-12-27 | 1997-04-08 | Chartered Semiconductor Manufacturing Pte, Ltd. | Method for forming residue free patterned conductor layers upon high step height integrated circuit substrates using reflow of photoresist |
JP3616584B2 (ja) | 2000-06-12 | 2005-02-02 | 鹿児島日本電気株式会社 | パターン形成方法及びそれを用いた表示装置の製造方法 |
US6756187B2 (en) * | 2002-01-04 | 2004-06-29 | Nec Lcd Technologies, Ltd. | Method for removing patterned layer from lower layer through reflow |
JP3711083B2 (ja) * | 2002-04-12 | 2005-10-26 | 株式会社東芝 | パターン形成方法 |
JP2005108904A (ja) | 2003-09-26 | 2005-04-21 | Tokyo Electron Ltd | 基板処理方法及び基板処理装置 |
US7550043B2 (en) * | 2002-12-20 | 2009-06-23 | Tokyo Electron Limited | Substrate processing method and substrate processing apparatus |
JP2005032751A (ja) * | 2003-07-07 | 2005-02-03 | Hitachi Ltd | 電子装置の製造方法 |
TWI328880B (en) * | 2007-01-31 | 2010-08-11 | Au Optronics Corp | Method for fabricating a pixel structure of a liquid crystal display device |
KR101431136B1 (ko) * | 2007-03-08 | 2014-08-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 |
-
2006
- 2006-03-03 JP JP2006057515A patent/JP4544532B2/ja not_active Expired - Fee Related
-
2007
- 2007-02-14 TW TW096105536A patent/TWI336099B/zh not_active IP Right Cessation
- 2007-03-01 US US11/680,957 patent/US7678532B2/en not_active Expired - Fee Related
- 2007-03-02 CN CN2007100861231A patent/CN101030044B/zh not_active Expired - Fee Related
- 2007-03-02 KR KR1020070020744A patent/KR20070090797A/ko not_active Application Discontinuation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09171197A (ja) * | 1995-11-21 | 1997-06-30 | Samsung Electron Co Ltd | 液晶表示装置の製造方法 |
JP2002083765A (ja) * | 2000-06-26 | 2002-03-22 | Nec Kagoshima Ltd | パターン形成方法 |
JP2002261078A (ja) * | 2001-02-27 | 2002-09-13 | Nec Kagoshima Ltd | パターン形成方法および液晶表示装置の製造方法 |
JP2003158054A (ja) * | 2001-08-28 | 2003-05-30 | Nec Kagoshima Ltd | 基板処理装置 |
JP2005159292A (ja) * | 2003-09-18 | 2005-06-16 | Nec Kagoshima Ltd | 基板処理方法及びそれに用いる薬液 |
Also Published As
Publication number | Publication date |
---|---|
TW200805447A (en) | 2008-01-16 |
TWI336099B (en) | 2011-01-11 |
CN101030044A (zh) | 2007-09-05 |
JP2007233234A (ja) | 2007-09-13 |
US7678532B2 (en) | 2010-03-16 |
KR20070090797A (ko) | 2007-09-06 |
US20070207405A1 (en) | 2007-09-06 |
CN101030044B (zh) | 2010-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4437477B2 (ja) | 基板処理装置及び基板処理方法 | |
JP5145654B2 (ja) | 基板処理装置及び基板処理方法 | |
JP4544532B2 (ja) | 基板処理方法 | |
JP2007256666A (ja) | 基板処理方法及びそれに用いる薬液 | |
JP2003303766A (ja) | パターン形成方法 | |
JP2002231696A (ja) | レジスト除去方法とその装置 | |
JP4780609B2 (ja) | 基板処理方法 | |
JP2007235026A (ja) | 基板処理方法 | |
TW200830413A (en) | Reflow method, pattern forming method and production method of TFT | |
JP4674904B2 (ja) | 基板処理装置及び基板処理方法 | |
JP2005159293A (ja) | 基板処理装置及び処理方法 | |
JP4431180B2 (ja) | 基板処理方法 | |
US20090123878A1 (en) | Patterning method | |
JP2010103551A (ja) | 基板処理装置 | |
JP2008311588A (ja) | 液浸多重露光方法及び液浸露光システム | |
JP2009105248A (ja) | パターン形成方法 | |
JP2009218340A (ja) | 基板処理方法 | |
JP2007096180A (ja) | 基板の製造方法及び基板洗浄装置 | |
JP4775092B2 (ja) | レジスト塗布基板の熱処理方法 | |
KR20060076458A (ko) | 반도체 제조용 베이킹 장치 및 방법 | |
JP2007149968A (ja) | エッチング後処理方法及びエッチング装置 | |
JPH11282009A (ja) | 液晶表示装置の製造方法 | |
JPH04342127A (ja) | レジストの除去方法 | |
JP2008153328A (ja) | 薄膜パターン形成方法及び半導体装置の製造方法 | |
JP2009088559A (ja) | 基板処理装置及び処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100325 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100624 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |