JP4544532B2 - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
JP4544532B2
JP4544532B2 JP2006057515A JP2006057515A JP4544532B2 JP 4544532 B2 JP4544532 B2 JP 4544532B2 JP 2006057515 A JP2006057515 A JP 2006057515A JP 2006057515 A JP2006057515 A JP 2006057515A JP 4544532 B2 JP4544532 B2 JP 4544532B2
Authority
JP
Japan
Prior art keywords
photoresist
substrate
substrate processing
processing method
dissolved
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006057515A
Other languages
English (en)
Other versions
JP2007233234A (ja
Inventor
豊 麻生
雅敏 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006057515A priority Critical patent/JP4544532B2/ja
Priority to TW096105536A priority patent/TWI336099B/zh
Priority to US11/680,957 priority patent/US7678532B2/en
Priority to KR1020070020744A priority patent/KR20070090797A/ko
Priority to CN2007100861231A priority patent/CN101030044B/zh
Publication of JP2007233234A publication Critical patent/JP2007233234A/ja
Application granted granted Critical
Publication of JP4544532B2 publication Critical patent/JP4544532B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/38Treatment before imagewise removal, e.g. prebaking
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、フォトリソグラフィ工程により形成されマスクとして使用されたレジストパターンを溶解し、新たなレジストパターンを形成するリフロー処理を行う基板処理方法に関する。
例えばLCD(液晶ディスプレイ)製造工程におけるアモルファスSiTFT(アモルファスシリコン薄膜トランジスタ)の形成においては、複数回のエッチング処理が必要とされる。このため従来は、複数回のフォトリソグラフィ工程、即ち露光・現像処理を行い、フォトレジストパターンを形成している。
しかしながら、TFT形成工程において、エッチングで得たいパターン毎に塗布現像装置と露光装置とが必要となり、装置にかかるコストが高くなるという課題があった。
このような課題に対し、一度エッチングマスクとして使用したレジストパターンを溶解し変形することにより、新たなレジストパターンを形成するリフロー処理が注目されている。このリフロー処理によれば、二度目のレジストパターン形成において、塗布現像装置及び露光装置を用いた処理を必要とせず、装置コストを低減し、製造効率を向上することができる。このリフロー処理を用いたTFT形成工程について図を用いて説明する。
アモルファスSiTFTを形成する場合、図9(a)に示すように、ガラス基板200に形成されたゲート電極201上に、絶縁層202、a−Si層(ノンドープアモルファスSi層)203aとn+a−Si層(リンドープアモルファスSi層)203bからなるSi層203、ドレイン・ソース電極を形成するためのメタル層205が順に積層される。
そして、メタル層205をエッチングするため、フォトリソグラフィ工程により、メタル層205上にフォトレジストが成膜され、露光、現像処理によりレジストパターン206が形成される。但し、このレジストパターン206は、光の透過率に差が設けられたハーフトーンマスクを用いるハーフ露光処理により、異なる膜厚(厚膜部と薄膜部)を有するものとなされる。尚、ハーフ露光技術については、特許文献1に開示されている。
レジストパターン206は、メタル層205をエッチングするためのマスクとして使用され、エッチング後は図9(b)に示すようにメタル層205の非マスク部分がエッチングされる。
メタルエッチングによりレジスト層206の表面には、ウェットエッチング液の影響によりレジストが変質した変質層207が形成される。そこで、リフロー処理の前処理として、この変質層207を除去する処理を行う。
この前処理においては、アルカリ溶液がウェットエッチング液として変質層207に滴下され、これにより図9(c)に示すように変質層207が除去される。
次いで再現像処理により、図9(d)に示すように次のレジストパターン形成においてマスクが不要な薄膜部のレジスト206を除去し、マスクしたいターゲットTg周辺のレジスト(厚膜部)のみを残す処理が行われる。
次いで図9(d)に示すようにレジスト206が残された状態から、レジスト206に溶解雰囲気を曝すことによりレジスト206の溶解、拡散処理(リフロー処理)が行われ、図9(e)に示すようにターゲットTg上にレジスト層が形成される。
尚、このレジスト層形成後は、図10(a)に示すようにメタル層205をマスクとしてSi層203のエッチングを行い、図10(b)に示すようにレジスト層206を除去する。そして、図10(c)に示すように、チャネル領域におけるn+a−Si層203bのエッチングが行われ、TFTが形成される。
特開2005−108904号公報
前記リフロー処理によれば、基板上にレジストパターンを再形成する際、露光装置での露光処理を必要とせず、製造コストを低減し、製造効率を向上することができる。
しかしながら、従来リフロー処理においては、次のような課題があった。
第一に、図11(a)に示す変質層207の除去を行う前処理において、図11(b)に示すようにアルカリ溶液208を変質層207に滴下することにより除去している。しかしながら、メタル層205が例えばアルミニウムにより形成される場合には、図11(c)に示すようにメタル層205の露出部分(サイド部)がアルカリ溶液により溶解されるサイドエッチングが生じる虞があった。
このサイドエッチングは、さらに前処理後の再現像処理においても生じる虞があり、断線等の不良発生の原因となっていた。
また、第二に、図12(a)に示した状態からレジストを溶解し拡散させる際、溶解したレジストは、図12(b)に示すようにメタル層205の縁部に形成された段差部を通過する直前の段階でメタル層205の表面張力の影響により一時停滞する。このとき、処理を速く進めるためレジスト206を急速に溶解していると、図12(c)に示すようにレジスト206が不均一に拡散し、不必要な部位にまで拡散してマスクされる状態(以下、オーバーフロー状態と称呼する)になりやすかった。そして、そのためにターゲットTgには充分な量のレジストパターンが形成されず、膜厚が不均一になるという課題があった。
一方、ターゲットTg上に充分なレジストを均一な膜厚で成膜するためには、低速でレジスト206を溶解すればよいが、その場合、時間を要するため、プロセスの効率が低下するという課題があった。
本発明は、前記したような事情の下になされたものであり、レジストパターンを溶解し所望のパターンを形成するリフロー処理において、断線等の不良発生を防止することができ、マスクしたい所定エリアに対し効率的に、充分な膜厚均一性を有するパターンを形成することのできる基板処理方法を提供することを目的とする。
前記課題を解決するために、本発明にかかる基板処理方法は、フォトレジストパターンを溶解し、新たなフォトレジストパターンを形成する基板処理方法であって、下地膜のエッチングマスクとして使用され、ハーフ露光により少なくとも厚膜部と薄膜部とを有するフォトレジストパターンから、再現像処理により前記薄膜部を除去するステップと、前記再現像処理により前記下地膜上に形成されたフォトレジストパターンを溶解し、下地膜の縁部に形成された段差部を通過させて、該下地膜より下層の所定エリアをマスクするステップとを実行し、前記所定エリアをマスクするステップにおいて、前記下地膜上では第一の溶解速度モードで前記フォトレジストを溶解し、溶解されるフォトレジストが前記段差部に到達後は、前記第一の溶解速度モードよりも溶解速度が遅い第二の溶解速度モードで前記フォトレジストを溶解することに特徴を有する。
このような方法によれば、フォトレジストが段差部に到達後はより遅い溶解速度で溶解するのでフォトレジストのオーバーフローを抑制することができ、所定エリアに対し充分な膜厚均一性を有する膜厚を形成することができる。また、段差部までは速い溶解速度でフォトレジストを溶解するので第二の溶解速度モードのみで溶解するよりも短時間で効率的にリフロー処理を行うことができる。
また、前記所定エリアをマスクするステップにおいて、前記第二の溶解速度モードで溶解されるフォトレジストの先端が前記段差部を通過後、前記第一の溶解速度モードで前記フォトレジストを溶解することが望ましい。
例えばマスクしたい所定エリアが広い場合に、このような方法を用いることにより、膜厚均一性を維持しながら処理時間をより短縮することができる。
また、前記所定エリアをマスクするステップにおいて、前記フォトレジストの溶解は、該フォトレジストを溶剤雰囲気に曝すことによりなされることが望ましい。
また、前記所定エリアをマスクするステップにおいて、前記第一の溶解速度モードと第二の溶解速度モードとは、前記溶剤雰囲気の濃度と、溶剤雰囲気の流量と、基板温度と、処理室内の気圧のいずれか又はそれらの組み合わせにより夫々設定されることが望ましい。
このように溶剤雰囲気によりフォトレジストを溶解することで、レジスト溶解速度のきめ細かい制御を行うことができる。
また、前記再現像処理により前記薄膜部を除去するステップの前に、前記フォトレジストパターンをエッチングマスクとして使用後にフォトレジスト表面に形成された変質層を、オゾン雰囲気に曝すことにより除去するステップを実行することが望ましい。
これにより従来、下地層としてのメタル層の露出部分(サイド部)がアルカリ溶液により溶解されるサイドエッチングが生じる虞がなく、断線等の不良発生要因を排除することができる。
また、前記変質層を除去するステップにおいて、変質層にさらにUV光を照射することにより該変質層を除去することが望ましい。
このようにすることにより、オゾンの酸化分解能力を効果的に高めることができる。
本発明によれば、レジストパターンを溶解し所望のパターンを形成するリフロー処理において、断線等の不良発生を防止することができ、マスクしたい所定エリアに対し効率的に充分な膜厚均一性を有するパターンを形成することのできる基板処理方法を得ることができる。
以下、本発明に係る基板処理方法につき、図に示す実施の形態に基づいて説明する。図1は、本発明に係る基板処理方法を実行する基板処理装置のレイアウトを示す平面ブロック図である。
図1に示す基板処理装置1は、TFT形成のため、塗布現像処理装置(COT/DEV)50及び露光装置(Exp)51においてレジストパターン形成、エッチング装置(Etching)52によりエッチング処理が施された基板Gに対し、レジストパターンのリフロー処理を行うための装置である。
この基板処理装置1は、複数の基板Gをカセット単位で外部(エッチング装置)から搬入出したり、カセットに対して基板Gを搬入出したりするカセットステーション(C/S)2を備える。
また、カセットステーション2に隣接して基板処理部3が設けられ、この基板処理部3は、各ユニット間での基板Gの搬送及び各ユニットに対する基板Gの搬入出を行うアーム装置を有する基板搬送部(M/A)4を有する。そして、図中矢印で示す基板処理方向に沿って基板搬送部4の左右には、基板Gを処理するための複数の処理ユニットが配置されている。
処理ユニットとして、図中、矢印で示す処理方向に沿って基板搬送部4の右側には、フォトレジストに生じた変質層を除去するための前処理を行うリムーバユニット(RM)5と、再現像処理を行うことにより不要なレジストを除去する再現像ユニット(RDV)6とが配置される。
さらに、リムーバユニット5/再現像ユニット6に隣接して、フォトレジストを溶解し、新たなフォトレジストパターンを形成するためのリフローユニット(RF)7が配置される。
また図中、基板処理方向に沿って基板搬送部4の左側には、複数のホットプレート及びクールプレートからなる熱処理装置(HP/COL)8が配置される。
本発明に係る基板処理方法においては、リフローユニット7における処理方法に特徴を有するため、ここでリフローユニット7についてさらに説明する。
図2は、リフローユニット7の概略構成を示す断面図である。
図示するように、リフローユニット7においては、ベースチャンバ10a上にアッパーチャンバ10bが着脱自在に装着され、アッパーチャンバ10b装着時には内部に密閉空間を形成するチャンバ10を具備する。
チャンバ10内の中央には、基板Gを載置するための温調プレート11が設けられる。この温調プレート11の内部には、温調水が循環する温調水流路12が形成され、この温調水流路12は、チャンバ外部に設けられた温調器13に接続されている。即ち、温調器13に循環水が供給され、温調器13において所定の水温に調整されて、温調プレート11が所定の温度に調整されるように構成されている。
また、チャンバ10内には、上方から下方に向けて溶剤雰囲気としてシンナーガス流が形成される。即ち、アッパーチャンバ10bの天井に形成された複数のガス供給口14からシンナーガスが供給され、ベースチャンバ10aの底面に形成された複数のガス排出口15からシンナーガスが排出されるようになされている。
ガス供給口14にはガス供給管16が接続され、このガス供給管16にはガス濃度調整器17により濃度調整されたシンナーガスが供給されるように構成されている。尚、ガス濃度調整器17には、所定流量のN2ガスが供給され、気化されたシンナーがN2ガスと共にガス供給管16に供給される。一方、ガス排出口15にはガス排気管18が接続され、チャンバ内のガスを排出するように構成されている。
また、チャンバ10内においては、シンナーガスをチャンバ内に拡散するための拡散スペーサ19と、拡散スペーサ19により拡散されたシンナーガスの流れる方向を均一化するための均一化プレート20と、ガス排気口15に向けてガスを整流するための排気整流板21とが設けられている。
このように構成されたリフローユニット7においては、レジストを溶解する際のモードとして、シンナーガスの濃度と、シンナーガスの流量と、基板温度と、処理室であるチャンバ内の気圧のいずれか、又はそれらの組み合わせにより高速溶解モード(第一の溶解速度モード)と低速溶解モード(第二の溶解速度モード)とが決定され、用いられる。
例えば、高速溶解モードでは、チャンバ10内に供給されるシンナーガス濃度が低速溶解モードよりも高く(例えば13,000ppm)設定される。また、チャンバ10内を流れるガスの流量が低速モードより多く(例えば20L/min)設定される。また、チャンバ内(処理室内)の気圧が低速溶解モードよりも高く(例えば−2kPa)設定される。
さらには、チャンバ内温度に対して基板Gの温度が低くなるよう(例えば20℃)温調プレート11の設定がなされる。これにより基板Gにシンナーの結露が生じ易くなり、より速くレジストが溶解される。
一方、低速溶解モードでは、チャンバ内に供給されるガス濃度が高速溶解モードよりも低く(例えば10,000ppm)設定される。また、チャンバ10内を流れるガスの流量が高速溶解モードより少なく(例えば10L/min)設定される。また、チャンバ内(処理室内)の気圧が高速溶解モードよりも低く(例えば−10kPa)設定される。
さらには、基板Gに結露が生じないようにチャンバ内温度に対して基板Gの温度が高くなるよう(例えば22℃)温調プレート11の温度設定がなされる。
続いて、図3のフロー図に従い、図4、図5の基板Gの状態を示す断面図を用いながら、基板処理装置1での工程について説明する。尚、図4、図5においては、図9、図10を用いて既に説明した基板層と同じものについては同じ符号で示す。
先ず、エッチング装置52より搬送された基板Gが収容されたカセットステーション2から、1枚の基板Gが基板搬送部4によりリムーバユニット5に搬送される。尚、図4(a)に示すように、この基板Gに形成されたフォトレジストパターン206は、塗布現像処理装置50及び露光装置51において、リフロー処理で必要なフォトレジストを厚膜に形成し、不要なフォトレジストを薄膜に形成するハーフ露光処理が施されている。
リムーバユニット5において基板Gは、図4(a)に示すようにエッチング処理によりフォトレジスト206の表面に生じた変質層207を除去する前処理が行われる(図3のステップS1)。
具体的には、図4(b)に示すように、基板Gを収容するチャンバ(図示せず)内がオゾン雰囲気に置換されて変質層207がオゾン雰囲気に曝され、オゾンの酸化力により変質層207(膜厚100〜200Å)を除去する処理が行われる。さらに好ましくは、変質層207にUV光が照射される。これにより、効果的にオゾンの酸化分解能力を高めることができる。
尚、このような前処理の方法により、従来メタル層205の露出部分(サイド部)がアルカリ溶液により溶解されるサイドエッチングが生じる虞がなく、断線等の不良発生要因を排除することができる。
リムーバユニット5での前処理後、図4(c)に示す状態の基板Gは、基板搬送部4により再現像ユニット6に搬送される。
そこで基板Gは、不要な薄膜部分のレジストを除去するために再現像処理が行われ、図5(a)に示すように厚膜部分のレジストが残る状態となされる(図3のステップS2)。即ち、マスクすべき所定エリアであるターゲットTgの周囲にレジスト206が残る状態になされる。
次いで基板Gは基板搬送部4により熱処理装置8に搬送されて所定の熱処理が行われた後、基板搬送部4によりリフローユニット7に搬送され、そこでレジスト206を溶解することによりターゲットTgをマスクするリフロー処理が行われる。
このリフローユニット7でのレジスト206の溶解処理は次のように行われる。先ず、図5(a)に示すレジスト206の状態から、図5(b)に示すレジスト206の状態までは、前記した高速溶解モードでレジスト206の溶解が行われる(図3のステップS3)。即ち、溶解されたレジスト206は、レジスト206の下地層であるメタル層205の縁部に形成された段差部205aを通過し、所定エリア(ターゲットTg)をマスクするが、溶解されたレジスト206が段差部205aに到達するまでは、高速溶解モードで溶解するよう制御される。
そして、溶解されたレジスト206が段差部205aに到達後は、図5(c)に示すパターン形成の最後の段階まで、前記した低速溶解モードで溶解するよう制御される(図3のステップS4)。
このように、溶解されたレジスト206が段差部205aに到達後は、低速溶解モードで溶解を行うことにより、レジスト206のオーバーフローを抑制することができ、所定エリア(ターゲットTg)に対し充分且つ均一な膜厚のレジストを形成することができる。
尚、マスクしたい所定エリア(ターゲットTg)が広い場合には、レジスト206先端が段差部205aを通過するときのみ低速溶解モードでレジスト206を溶解するように制御してもよい。即ち、レジスト206先端が段差部205aを通過後は、再び高速溶解モードでレジスト206を溶解するようにしてもよい。そのようにすれば、処理時間をより短縮することができ、且つ前記所定エリアをマスクするレジストパターンの膜厚を均一にすることができる。
また、前記のようにリフローユニット7でのレジストパターン形成がなされた基板Gは、基板搬送部4により熱処理装置8に搬送され、加熱によるレジストパターンの定着処理が行われる。そして、再び基板搬送部4によりカセットステーション2のカセットに戻され、その後、エッチング装置52に搬送される。
以上のように、本発明に係る実施の形態によれば、フォトレジスト206を溶解し、メタル層205の縁部に形成された段差部205aを通過させ所定エリアをマスクするリフロー処理のステップにおいて、メタル層205上では高速溶解モードでフォトレジスト206を溶解し、溶解されるフォトレジスト206が段差部205aに到達後は、低速溶解モードでフォトレジストが溶解される。
この方法により、レジスト206のオーバーフローを抑制することができ、所定エリア(ターゲットTg)に対し充分且つ均一な膜厚のレジストを形成することができる。また、低速溶解モードのみで溶解するよりも短時間で効率的にリフロー処理を行うことができる。
また、変質層207の除去を行う処理において、変質層207をオゾン雰囲気に曝すことでオゾンの酸化分解能力により変質層207の除去を行い、好ましくは、効果的にオゾンの酸化分解能力が高めるために、変質層207にUV光が照射される。これにより従来メタル層205の露出部分(サイド部)がアルカリ溶液により溶解されるサイドエッチングが生じる虞がなく、断線等の不良発生要因を排除することができる。
尚、本実施の形態においては、前処理での変質層207の除去をオゾン雰囲気に曝す処理と、UV光照射との併用により行ったが、本発明に係る基板処理方法においては、それに限定されるものではない。
例えば、前処理を、変質層207を除去するための前処理液を基板に供給することにより行ってもよい。若しくは、前処理において、オゾン雰囲気、UV光、前処理液のいずれか1つを用いてもよいし、いずれかの組み合わせにより行ってもよいし、全てを併用してもよい。
続いて、本発明に係る基板処理方法について、実施例に基づきさらに説明する。本実施例では、前記実施の形態に示した構成の基板処理装置を用い、実際に実験を行うことにより、その基板処理方法効果を検証した。
[実験例1]
実験例1では、リフローユニットにおける高速溶解モード(第一の溶解速度モード)と低速溶解モード(第二の溶解速度モード)とを決定するためのパラメータとなる、溶剤雰囲気の濃度、流量、基板温度、処理室内圧が、フォトレジストの溶解度に対しどのような影響を与えるのかを実験により検証した。
具体的には、溶剤雰囲気の濃度、流量、基板温度、処理室内圧の夫々をパラメータとして、それらの変化に対するフォトレジストの広がり量を測定した。
尚、広がり量とは、((リフロー後のレジストの幅)−(元のレジストの幅))/2(μm)で定義される。
この実験の結果を図6(a)〜図6(d)に示す。図6(a)は、雰囲気濃度に対するフォトレジスト広がり量の変化、図6(b)は、基板温度に対するフォトレジスト広がり量の変化、図6(c)は、チャンバ内圧に対するフォトレジスト広がり量の変化、図6(d)は、雰囲気流量に対するフォトレジスト広がり量の変化を夫々示している。
これらのグラフに示されるように、雰囲気濃度が高いほど、また、基板温度が低いほど、また、チャンバ内圧が高いほど、また、雰囲気流量が多いほどフォトレジストの広がり量が多くなることを確認することができた。したがって、広がり量が多くなる条件に設定すれば高速溶解モードを設定することができ、広がり量が少なくなる条件に設定すれば低速溶解モードを設定することができると確認した。
[実験例2]
実験例2では、複数の処理条件ごとにリフロー処理を実施し、本発明に係る基板処理方法の効果を検証した。
具体的には、条件1を、一貫して高速溶解モードAで溶解した場合、条件2を、一貫して低速溶解モードBで溶解した場合とした。
また条件3を、溶解されるフォトレジストが段差部に到達するまで(広がり量1μm)は高速溶解モードAで溶解し、段差部を通過してターゲットをマスクするまで(広がり量2.5μm)は低速溶解モードBで溶解する場合とした。
さらに条件4を、溶解されるフォトレジストが段差部に到達するまで(広がり量1μm)は低速溶解モードBで溶解し、段差部を通過してターゲットをマスクするまで(広がり量2.5μm)は高速溶解モードAで溶解する場合とした。
尚、高速溶解モードAとして、雰囲気濃度13000ppm、基板温度24℃、チャンバ内圧−2kPa、雰囲気流量10L/minとし、低速溶解モードBとして、雰囲気濃度10000ppm、基板温度24℃、チャンバ内圧−2kPa、雰囲気流量10L/minとした。
そして、条件1〜4の夫々について、処理時間に対するフォトレジストの広がり量及び形成されたレジストパターンの膜厚差(均一性)を測定した。
この実験の結果を図7に示す。図7(a)は、条件1〜4の夫々について、処理時間経過に対するフォトレジストの広がり量の変化を示すグラフであり、図7(b)は、条件1〜4の夫々について、処理時間経過に対するフォトレジストの膜厚差の変化を示すグラフである。
図7(a)、(b)のグラフに示されるように、条件1(A)では処理時間は速いが、膜厚差が大きく、不均一になることが確認された。また、条件2(B)では膜厚差が小さく、均一性を得られるが、処理時間が遅くなることが確認された。一方、本発明に係る基板処理方法である条件3(A+B)では、条件2(B)よりも処理時間を大幅に短縮することができ、且つ、膜厚差が小さく、均一性を得られることを確認することが出来た。尚、条件4(B+A)では、処理時間を条件2よりも短縮することができるが、均一性が悪化することが確認された。これは、フォトレジストが段差部を通過する際、高速溶解モードで溶解されているため、均一性が悪化するものと考えられた。
[実験例3]
実験例3では、本発明に係る基板処理方法を用いて、実験例2で使用したターゲットエリアよりも広いターゲットエリアに対しリフロー処理を実施し、その効果を検証した。
具体的には、条件5として、溶解されるフォトレジストが段差部に到達するまで(広がり量1μm)は高速溶解モードAで溶解し、その後、フォトレジスト先端が段差部を通過するまでは低速溶解モードBで溶解し、段差部を通過後、ターゲットをマスクするまで(広がり量4μm)は再び高速溶解モードAで溶解する場合について実施した。
また、実験結果を比較するために、実験例2で設定した条件3、即ち溶解されるフォトレジストが段差部に到達するまで(広がり量1μm)は高速溶解モードAで溶解し、段差部を通過してターゲットをマスクするまで(広がり量4μm)は低速溶解モードBで溶解する場合についても実施した。
そして、条件3、5の夫々について、処理時間に対するフォトレジストの広がり量及び形成されたレジストパターンの膜厚差(均一性)を測定した。
この実験の結果を図8に示す。この図8のグラフに示されるように、ターゲットエリアが広い場合には、条件5(A+B+A)のようにフォトレジスト先端が段差部を通過するときのみ低速溶解モードで溶解することにより、膜厚均一性を維持しながら処理時間をより短縮することができることを確認した。
以上の実施例の実験結果から、本発明の基板処理方法を用いたリフロー処理によれば、マスクしたい所定エリアに対し効率的に、かつ充分な膜厚均一性を有するパターンを形成することができると確認した。
本発明は、複数回に亘りフォトレジストパターンを形成する工程に適用することができ、電子デバイス製造業界等において好適に用いることができる。
図1は、本発明に係る基板処理方法を実行する基板処理装置のレイアウトを示す平面ブロック図である。 図2は、図1の基板処理装置が具備するリフローユニットの概略構成を示す断面図である。 図3は、図1の基板処理装置による基板処理方法の工程を示すフローである。 図4は、図3のフローに従い処理される基板の状態を示す断面図である。 図5は、図3のフローに従い処理される基板の状態を示す断面図である。 図6は、本発明に係る実験例1の結果を示すグラフである。 図7は、本発明に係る実験例2の結果を示すグラフである。 図8は、本発明に係る実験例3の結果を示すグラフである。 図9は、リフロー処理によりガラス基板に形成されるTFTの形成過程を説明するための基板の状態を示す断面図である。 図10は、リフロー処理によりガラス基板に形成されるTFTの形成過程を説明するための基板の状態を示す断面図である。 図11は、TFTの形成過程において、従来、リフロー処理の前処理において発生する問題を説明するための基板の状態を示す断面図である。 図12は、TFTの形成過程において、従来、リフロー処理において発生する問題を説明するための基板の状態を示す断面図である。
符号の説明
1 基板処理装置
5 リムーバユニット
6 再現像ユニット
7 リフローユニット
200 ガラス基板
201 ゲート電極
202 絶縁層
203 Si層
205 メタル層(下地層)
205a 段差部
206 フォトレジスト
207 変質層
G 基板
Tg ターゲット(所定エリア)

Claims (6)

  1. フォトレジストパターンを溶解し、新たなフォトレジストパターンを形成する基板処理方法であって、
    下地膜のエッチングマスクとして使用され、ハーフ露光により少なくとも厚膜部と薄膜部とを有するフォトレジストパターンから、再現像処理により前記薄膜部を除去するステップと、
    前記再現像処理により前記下地膜上に形成されたフォトレジストパターンを溶解し、下地膜の縁部に形成された段差部を通過させて、該下地膜より下層の所定エリアをマスクするステップとを実行し、
    前記所定エリアをマスクするステップにおいて、
    前記下地膜上では第一の溶解速度モードで前記フォトレジストを溶解し、
    溶解されるフォトレジストが前記段差部に到達後は、前記第一の溶解速度モードよりも溶解速度が遅い第二の溶解速度モードで前記フォトレジストを溶解することを特徴とする基板処理方法。
  2. 前記所定エリアをマスクするステップにおいて、前記第二の溶解速度モードで溶解されるフォトレジストの先端が前記段差部を通過後、前記第一の溶解速度モードで前記フォトレジストを溶解することを特徴とする請求項1に記載された基板処理方法。
  3. 前記所定エリアをマスクするステップにおいて、前記フォトレジストの溶解は、該フォトレジストを溶剤雰囲気に曝すことによりなされることを特徴とする請求項1または請求項2に記載された基板処理方法。
  4. 前記所定エリアをマスクするステップにおいて、前記第一の溶解速度モードと第二の溶解速度モードとは、前記溶剤雰囲気の濃度と、溶剤雰囲気の流量と、基板温度と、処理室内の気圧のいずれか又はそれらの組み合わせにより夫々設定されることを特徴とする請求項3に記載された基板処理方法。
  5. 前記再現像処理により前記薄膜部を除去するステップの前に、
    前記フォトレジストパターンをエッチングマスクとして使用後にフォトレジスト表面に形成された変質層を、オゾン雰囲気に曝すことにより除去するステップを実行することを特徴とする請求項1乃至請求項4のいずれかに記載された基板処理方法。
  6. 前記変質層を除去するステップにおいて、変質層にさらにUV光を照射することにより該変質層を除去することを特徴とする請求項5に記載された基板処理方法。
JP2006057515A 2006-03-03 2006-03-03 基板処理方法 Expired - Fee Related JP4544532B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006057515A JP4544532B2 (ja) 2006-03-03 2006-03-03 基板処理方法
TW096105536A TWI336099B (en) 2006-03-03 2007-02-14 Substrate processing method
US11/680,957 US7678532B2 (en) 2006-03-03 2007-03-01 Method of processing a substrate
KR1020070020744A KR20070090797A (ko) 2006-03-03 2007-03-02 기판 처리 방법
CN2007100861231A CN101030044B (zh) 2006-03-03 2007-03-02 基板处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006057515A JP4544532B2 (ja) 2006-03-03 2006-03-03 基板処理方法

Publications (2)

Publication Number Publication Date
JP2007233234A JP2007233234A (ja) 2007-09-13
JP4544532B2 true JP4544532B2 (ja) 2010-09-15

Family

ID=38471851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006057515A Expired - Fee Related JP4544532B2 (ja) 2006-03-03 2006-03-03 基板処理方法

Country Status (5)

Country Link
US (1) US7678532B2 (ja)
JP (1) JP4544532B2 (ja)
KR (1) KR20070090797A (ja)
CN (1) CN101030044B (ja)
TW (1) TWI336099B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009072451A1 (en) * 2007-12-03 2009-06-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
KR101523951B1 (ko) * 2008-10-09 2015-06-02 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP5238556B2 (ja) * 2009-03-10 2013-07-17 東京エレクトロン株式会社 基板処理方法
CN107507771A (zh) * 2017-07-24 2017-12-22 武汉华星光电技术有限公司 一种多晶硅蚀刻方法
CN110262190B (zh) * 2019-06-19 2023-09-01 武汉新芯集成电路制造有限公司 半导体结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09171197A (ja) * 1995-11-21 1997-06-30 Samsung Electron Co Ltd 液晶表示装置の製造方法
JP2002083765A (ja) * 2000-06-26 2002-03-22 Nec Kagoshima Ltd パターン形成方法
JP2002261078A (ja) * 2001-02-27 2002-09-13 Nec Kagoshima Ltd パターン形成方法および液晶表示装置の製造方法
JP2003158054A (ja) * 2001-08-28 2003-05-30 Nec Kagoshima Ltd 基板処理装置
JP2005159292A (ja) * 2003-09-18 2005-06-16 Nec Kagoshima Ltd 基板処理方法及びそれに用いる薬液

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618384A (en) * 1995-12-27 1997-04-08 Chartered Semiconductor Manufacturing Pte, Ltd. Method for forming residue free patterned conductor layers upon high step height integrated circuit substrates using reflow of photoresist
JP3616584B2 (ja) 2000-06-12 2005-02-02 鹿児島日本電気株式会社 パターン形成方法及びそれを用いた表示装置の製造方法
US6756187B2 (en) * 2002-01-04 2004-06-29 Nec Lcd Technologies, Ltd. Method for removing patterned layer from lower layer through reflow
JP3711083B2 (ja) * 2002-04-12 2005-10-26 株式会社東芝 パターン形成方法
JP2005108904A (ja) 2003-09-26 2005-04-21 Tokyo Electron Ltd 基板処理方法及び基板処理装置
US7550043B2 (en) * 2002-12-20 2009-06-23 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
JP2005032751A (ja) * 2003-07-07 2005-02-03 Hitachi Ltd 電子装置の製造方法
TWI328880B (en) * 2007-01-31 2010-08-11 Au Optronics Corp Method for fabricating a pixel structure of a liquid crystal display device
KR101431136B1 (ko) * 2007-03-08 2014-08-18 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09171197A (ja) * 1995-11-21 1997-06-30 Samsung Electron Co Ltd 液晶表示装置の製造方法
JP2002083765A (ja) * 2000-06-26 2002-03-22 Nec Kagoshima Ltd パターン形成方法
JP2002261078A (ja) * 2001-02-27 2002-09-13 Nec Kagoshima Ltd パターン形成方法および液晶表示装置の製造方法
JP2003158054A (ja) * 2001-08-28 2003-05-30 Nec Kagoshima Ltd 基板処理装置
JP2005159292A (ja) * 2003-09-18 2005-06-16 Nec Kagoshima Ltd 基板処理方法及びそれに用いる薬液

Also Published As

Publication number Publication date
TW200805447A (en) 2008-01-16
TWI336099B (en) 2011-01-11
CN101030044A (zh) 2007-09-05
JP2007233234A (ja) 2007-09-13
US7678532B2 (en) 2010-03-16
KR20070090797A (ko) 2007-09-06
US20070207405A1 (en) 2007-09-06
CN101030044B (zh) 2010-06-02

Similar Documents

Publication Publication Date Title
JP4437477B2 (ja) 基板処理装置及び基板処理方法
JP5145654B2 (ja) 基板処理装置及び基板処理方法
JP4544532B2 (ja) 基板処理方法
JP2007256666A (ja) 基板処理方法及びそれに用いる薬液
JP2003303766A (ja) パターン形成方法
JP2002231696A (ja) レジスト除去方法とその装置
JP4780609B2 (ja) 基板処理方法
JP2007235026A (ja) 基板処理方法
TW200830413A (en) Reflow method, pattern forming method and production method of TFT
JP4674904B2 (ja) 基板処理装置及び基板処理方法
JP2005159293A (ja) 基板処理装置及び処理方法
JP4431180B2 (ja) 基板処理方法
US20090123878A1 (en) Patterning method
JP2010103551A (ja) 基板処理装置
JP2008311588A (ja) 液浸多重露光方法及び液浸露光システム
JP2009105248A (ja) パターン形成方法
JP2009218340A (ja) 基板処理方法
JP2007096180A (ja) 基板の製造方法及び基板洗浄装置
JP4775092B2 (ja) レジスト塗布基板の熱処理方法
KR20060076458A (ko) 반도체 제조용 베이킹 장치 및 방법
JP2007149968A (ja) エッチング後処理方法及びエッチング装置
JPH11282009A (ja) 液晶表示装置の製造方法
JPH04342127A (ja) レジストの除去方法
JP2008153328A (ja) 薄膜パターン形成方法及び半導体装置の製造方法
JP2009088559A (ja) 基板処理装置及び処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees