KR0161466B1 - 액정표시장치의 제조방법 - Google Patents

액정표시장치의 제조방법 Download PDF

Info

Publication number
KR0161466B1
KR0161466B1 KR1019950044896A KR19950044896A KR0161466B1 KR 0161466 B1 KR0161466 B1 KR 0161466B1 KR 1019950044896 A KR1019950044896 A KR 1019950044896A KR 19950044896 A KR19950044896 A KR 19950044896A KR 0161466 B1 KR0161466 B1 KR 0161466B1
Authority
KR
South Korea
Prior art keywords
film
pattern
layer
semiconductor
source
Prior art date
Application number
KR1019950044896A
Other languages
English (en)
Other versions
KR970028769A (ko
Inventor
정창오
김치우
이정길
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950044896A priority Critical patent/KR0161466B1/ko
Publication of KR970028769A publication Critical patent/KR970028769A/ko
Application granted granted Critical
Publication of KR0161466B1 publication Critical patent/KR0161466B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Abstract

마스크 공정 수를 줄이면서 액정표시장치를 제조할 수 있는 액정표시장치의 제조방법이 개시되어 있다. 본 발명에 의하면, 5번의 마스크 공정으로 액정표시장치를 제조할 수 있을 뿐만 아니라 게이트 전극으로 힐락의 발생을 억제할 수 있는 알루미늄 합금을 사용하여 양극산화 과정을 생략할 수 있고, 또한 주변 IC와 게이트 패드를 직접 접속하는 액정표시장치를 제조할 수 있다.

Description

액정표시장치의 제조방법
제1도 내지 제6도는 종래 기술에 의한 액정표시장치의 제조방법을 설명하기 위한 단면도들이다.
제7도 내지 제12도는 본 발명에 의한 액정표시장치의 제조방법을 설명하기 위한 단면도들이다.
본 발명은 액정표시장치의 제조방법에 관한 것으로, 특히 사진식각 공정 수를 줄이면서 양극 산화 과정을 생략할 수 있는 알루미늄 합금의 게이트 전극을 구비하는 액정표시장치의 제조방법에 관한 것이다.
인간과 컴퓨터(및 기타의 컴퓨터화된 기계)의 인터페이스를 담당하는 표시장치의 퍼스널화, 스페이스 절약화의 요구에 부응하여 지금까지의 표시장치 특히 비교적 거대하고 거슬리는 음극선관(CRT)에 대신하여 액정표시장치(Liquid Crystal Display), PDP(Plasma Display Pannel), EL(Electroluminescence)등 각종 평면 스크린이나 평판표시장치가 개발되어 왔다. 이들 평판 패널 디스플레이 중에서도 액정표시장치(LCD)의 기술의 진전은 가장 관심을 끌고 있고, 어떤 형태로서는, CRT의 컬러화질에 필적하거나 그 이상을 실현하기까지 되었다.
제1도 내지 제6도는 종래 기술에 의한 액정표시장치의 제조방법을 설명하기 위한 단면도들이다.
제1도는 게이트 패턴을 형성하는 단계를 설명하기 위한 단면도로서, 먼저 투명한 절연 기판(10), 예컨대 글레스(glass) 상에 제1금속막(도시되지 않음), 예컨대 순수한 알루미늄을 증착한다. 이어서, 상기 제1금속막을 1차로 패터닝하여 상기 기판(10)의 소정 영역을 노출시키는 게이트 전극(20)과 게이트 패드(30)로 이루어진 게이트 패턴을 형성한다.
제2도는 알루미나(Al2O3)층(40)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 상기 게이트 패턴이 형성된 기판 전면에 포토레지스트막을 형성한다. 이어서 상기 포토레지스트막을 2차로 패터닝하여 상기 게이트 전극(20) 및 상기 게이트 패드(30) 표면의 일부를 노출시키는 포토레지스트 패턴(도시되지 않음)을 형성한다. 다음에 상기 노출된 게이트 전극 및 게이트 패드 표면의 일부를 양극 산화 방법으로 산화시켜 상기 노출된 게이트 전극 표면 및 게이트 패드 표면의 일부에 알루미나층(40)을 형성한다. 이는 상기 알루미늄층이 힐락이 발생하기 쉽기 때문이다.
제3도는 절연막(50) 및 반도체막 패턴(60)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저 상기 알루미나층(40)을 포함하는 기판 전면에 절연막(50), 예컨대 SiNx를 형성한다. 이어서, 상기 절연막(50)상에 반도체막(도시되지 않음)을 형성한다. 그리고 상기 반도체막을 3차로 패터닝하여 상기 게이트 전극(20) 상에 반도체막 패턴(60)을 형성한다. 이때 상기 반도체막은 하부는 비정질 실리콘막, 상부는 불순물이 고농도로 도핑된 비정질 실리콘막으로 되어 있다. 여기서, 고농도로 도핑된 비정질 실리콘은 나중에 소오스/드레인 영역이 될 영역이다. 이 경우 고농도로 도핑하는 이유는 차후에 형성될 소오스/드레인 전극과 오옴믹(Ohmic) 접속을 시키기 위해서이다.
제4도는 절연막 패턴(70), 전극(80) 및 소오스/드레인 영역(85)을 형성하기 위한 단면도이다. 먼저 상기 절연막(50)을 4차로 패터닝하여 상기 게이트 패드 상에 알루미나층(40)이 형성되지 않은 부분을 노출시키는 절연막 패턴(70)을 형성한다. 이어서, 상기 절연막 패턴(70) 및 상기 반도체막 패턴(60)상에 제2금속막(도시되지 않음), 예컨대 Cr막을 형성한다. 이어서 상기 제2금속막을 5차로 패터닝하여 전극(80) 즉, 소오스/드레인 전극 및 게이트 패드 전극을 형성한다. 그리고 상기 전극(80)을 식각 마스크로 하여 상기 불순물이 고농도로 도핑된 비정질 실리콘막을 선택적으로 식각함으로써 상기 게이트 전극(20) 상부의 비정질 실리콘막(65)을 노출시키면서 상기 소오스/드레인 전극(80) 아래에 소오스/드레인 영역(85)을 형성한다.
제5도는 보호막 패턴(90)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저 전극(80) 및 절연막 패턴(70)상에 보호막(도시되지 않음), 예컨대 SiNx를 형성시킨다. 이어서, 상기 보호막을 6차로 패터닝하여 상기 소오스 및 드레인 전극 중의 하나의 전극 및 상기 게이트 패드 전극을 노출시키는 보호막 패턴(90)을 형성한다.
제6도는 화소 전극(100) 및 투명 도전막 패턴(110)을 형성하는 단계를 설명하기 위한 단면도로서 보호막 패턴(90)을 포함하는 기판 전면에 투명 도전막(도시되지 않음), 예컨대 ITO(Indium Tin Oxide)를 형성한다. 이어서, 상기 투명 도전막을 7차로 패터닝하여 상기 노출된 소오스/드레인 전극과 이와 인접한 상기 보호막 패턴의 소정 영역상에 화소전극(100)을 형성한다. 또한 동시에 상기 게이트 패드 전극 상에 버퍼(buffer)층 패턴(110)을 형성한다. 여기서, 상기 버퍼층 패턴(110)은 나중에 주변 IC와 접속, 예컨대 TAB(Tape Automated Bonding) 방법으로 접속할 경우에 신뢰성을 향상시키기 위한 것이다.
상술한 바와 같이 종래 기술에 의한 액정표시장치의 제조방법에 의하면 액정표시장치를 제조하기 위하여 7번의 사진식각 공정이 필요하다. 또한, 게이트 전극으로서 순수한 알루미늄막을 사용함으로써 힐락이 발생하기 때문에 이를 방지하기 위하여 양극 산화 과정이 추가된다. 그리고 게이트 패드와 주변 IC와 접속할 경우에도 게이트 패드는 알루미늄으로 이루어져 있으므로 신뢰성이 확보되지 않으므로 직접 게이트 패드와 접속할 수 없어 추가로 버퍼층의 형성이 요구된다.
따라서 본 발명의 목적은 사진식각 공정 수를 줄이면서 액정표시장치를 제조할 뿐만 아니라, 게이트 전극으로서 힐락의 발생을 억제할 수 있는 알루미늄 합금층을 사용하여 양극 산화 과정을 생략할 수 있고 또한 IC와 게이트 패드를 직접 접속시킬 수 있는 액정표시장치 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은,
투명한 절연 기판상에 제1금속막을 형성하는 단계;
상기 제1금속막을 패터닝하여 상기 기판의 소정영역을 노출시키는 게이트 전극과 게이트 패드로 이루어진 게이트 패턴을 형성하는 단계;
상기 게이트 패턴이 형성된 기판 전면에 절연막, 상기 반도체막, 불순물이 도핑된 반도체막 및 제2금속막을 순차적으로 형성하는 단계;
상기 제2금속막을 패터닝하여 상기 게이트 전극의 양쪽 가장자리 상부에 소오스/드레인 전극을 형성하는 단계;
상기 소오스/드레인 전극을 식각 마스크로 하여 상기 불순물이 도핑된 반도체막을 선택적으로 식각함으로써 상기 반도체막을 노출시켜 상기 소오스/드레인 전극 아래에 상기 불순물이 도핑된 반도체막으로 이루어진 소오스/드레인 영역을 형성하는 단계;
상기 소오스/드레인 영역 아래의 반도체막, 상기 소오스/드레인 전극의 사이에 노출된 반도체막 및 상기 게이트 패드 상부의 반도체막을 제외한 부분의 반도체막을 노출시키는 포토레지스트 패턴을 형성하는 단계;
상기 포토레지스트 패턴을 식각 마스크로 하여 상기 노출된 반도체막을 선택적으로 식각함으로써 상기 절연막을 노출시켜 상기 소오스/드레인 영역 아래의 반도체막, 상기 소오스/드레인 전극 사이에 노출된 반도체막 및 상기 게이트 패드 상부의 반도체막으로 이루어진 반도체막 패턴을 형성하는 단계;
상기 포토레지스트 패턴을 제거하는 단계;
상기 소오스/드레인 전극 및 노출된 절연막을 포함하는 기판 전면에 투명 도전막을 형성하는 단계; 및
상기 투명 도전막을 패터닝하여 상기 소오스 및 드레인 전극 중의 하나의 전극과 이와 인접한 상기 노출된 절연막의 소정 영역상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법을 제공한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명하고자 한다.
제7도 내지 제12도는 본 발명에 의한 액정표시장치의 제조방법을 설명하기 위한 단면도들이다.
제7도는 게이트 패턴을 형성하는 단계를 설명하기 위한 단면도이다. 먼저 투명한 절연 기판(11) 예컨대 글레스(glass)상에, 제1금속막(도시되지 않음) 예컨대 알루미늄 합금, 더욱 구체적으로는 알루미늄에 Nd, Zr, Ta, Ti, Ni 및 Mo 중에서 선택된 적어도 하나 이상의 원소가 첨가된 알루미늄 합금을 증착한다. 이때 상기 알루미늄에 첨가되는 원소의 각각의 원자분율은 0.1~10%인 것이 바람직하다. 이어서 상기 제1금속막을 1차로 패터닝하여 상기 기판(11)의 소정 영역을 노출시키는 게이트 전극(21)과 게이트 패드(31)로 이루어진 게이트 패턴을 형성한다. 여기서, 상기 게이트 패턴은 윗면으로 갈수록 폭이 좁아지도록 측면이 기울기를 갖는 테이퍼(Taper) 형태로 형성한다. 이는 양호한 단차 도포성(step coverage)를 얻기 위함이다. 이때 상기 게이트 패턴을 이루는 알루미늄 합금은 힐락(hillock)이 없는 동시에 테이퍼(Taper) 에치가 가능하다. 따라서 양극 산화 공정을 추가로 실시할 필요가 없다. 또한 주변 IC를 게이트 패드와 본딩시킬 때도 신뢰성이 우수하므로 직접 상기 IC를 알루미늄 합금의 게이트 패드에 접속시킬 수 있다.
제8도는 절연막(41), 반도체막(51) 및 불순물이 도핑된 반도체막(61), 소오스/드레인 전극(71)을 형성하는 단계를 나타낸 단면도이다. 먼저, 상기 게이트 패턴이 형성된 기판 전면에 절연막(41), 반도체막(51), 불순물이 도핑된 반도체막(61) 및 제2금속막(도시되지 않음)을 순차적으로 형성한다. 여기서 상기 반도체막(51)은 비정질 실리콘막, 상기 불순물이 도핑된 반도체막(61)은 N+ 비정질 실리콘 막, 그리고 상기 제2금속막(도시되지 않음)은 Cr, Mo, Ta, Ti, W 및 Ni 중에서 선택된 어느 하나의 금속 또는 이들 간의 2중 또는 3중 합금을 사용한다. 이어서, 상기 제2금속막을 2차로 패터닝하여 상기 게이트 전극(21) 양쪽의 가장자리 상부에 소오스/드레인 전극(71)을 형성한다.
제9도는 소오스/드레인 영역(81)을 형성하는 단계를 도시한 단면도로서, 상기 소오스/드레인 전극(71)을 식각 마스크로 하여 상기 불순물이 도핑된 비정질 반도체막(61)을 일정시간 동안 선택적으로 식각하여 상기 반도체막(51)을 노출시켜 상기 소오스/드레인 전극(71)아래에 상기 불순물이 주입된 반도체막으로 이루어진 소오스/드레인 영역(81)을 형성한다.
제10도는 3차로 상기 반도체막(51)을 패터닝하여 반도체막 패턴(101)을 형성하는 방법을 설명하기 위한 단면도이다. 먼저 포토레지스트막(도시되지 않음)을 상기 결과물 전면에 도포한다. 이어서 상기 소오스/드레인 영역 아래의 반도체막, 상기 소오스/드레인 전극 사이에 노출된 반도체막 및 상기 게이트 패드 상부의 반도체막을 제외한 부분의 반도체막을 노출시키는 포토레지스트 패턴(91)을 형성한다. 이 경우 상기 포토레지스트 패턴(91)은 상기 게이트 전극(21), 상기 소오스/드레인 전극(71) 및 상기 게이트 패드(31)을 마스크로 하여 백(back) 노광 방법으로 형성한다. 이어서 상기 포토레지스트 패턴(91)을 식각 마스크로 하여 상기 노출된 반도체막을 선택적으로 식각함으로써 상기 절연막(41)을 노출시켜 상기 소오스/드레인 영역(81) 아래의 반도체막, 상기 소오스/드레인 전극(71) 사이에 노출된 반도체막 및 상기 게이트 패드(31) 상부의 반도체막으로 이루어진 반도체막 패턴(101)을 형성한다.
제11도는 화소전극(111)을 형성하는 방법을 설명하기 위한 단면도이다. 먼저 상기 포토레지스트 패턴(91)을 제거한 후, 상기 소오스/드레인 전극(71) 및 노출된 절연막을 포함하는 기판 전면에 투명 도전막(도시되지 않음), 예컨대 ITO(Indium Tin Oxide)막을 증착한다. 이어서 상기 투명 도전막을 4차로 패터닝하여 상기 소오스 또는 드레인 전극 중의 하나의 전극 및 이와 인접한 상기 노출된 절연막 상의 소정 영역상에 화소 전극(111)을 형성한다.
제12도는 보호막 패턴(121), 변형된 반도체막 패턴(131), 절연막 패턴(141)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저 상기 화소전극(111)을 포함하는 기판 전면에 보호막, 예컨대 실리콘 나이트라이드(SiNx)막을 PECVD 방법으로 증착한다. 이어서 상기 보호막, 상기 반도체막 패턴(101) 및 상기 절연막(41)을 5차로 패터닝함으로써 상기 게이트 패드의 일부, 반도체막 패턴의 일부, 절연막의 일부 및 상기 화소전극 상의 보호막의 일부를 제거하여 상기 게이트 패드의 일부 및 상기 화소 전극의 일부를 노출시키는 보호막 패턴(121), 변형된 반도체막 패턴(131), 절연막 패턴(141)을 형성한다. 여기서, 상기 5차의 패터닝 과정은 다음과 같다. 먼저 상기 보호막을 SF6+O2기체를 사용함으로써 건식식각하여 상기 투명 도전막 및 상기 반도체막 패턴을 노출시키는 보호막 패턴을 형성한다. 이어서, 상기 반도체막 패턴을 SF6+Cl2기체를 사용하여 건식식각함으로써 상기 절연막을 노출시키는 반도체막 패턴을 형성한다. 그리고, 상기 절연막을 SF6+O2기체를 사용하여 건식식각함으로써 상기 게이트 패드를 노출시키는 절연막 패턴을 형성한다.
상술한 본 발명의 실시예에 의하면, 5번의 사진식각 공정으로 액정표시장치를 제조할 수 있을뿐만 아니라 게이트 전극으로 힐락의 발생을 억제할 수 있는 알루미늄 합금을 사용하여 양극 산화 과정을 생략할 수 있고, 또한 주변 IC와 게이트 패드를 직접 접속하는 액정표시장치를 제조할 수 있다.
본 발명은 상기 실시예에만 한정되지 않으며, 많은 변형이 본 발명이 속한 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의해 가능함은 명백하다.

Claims (12)

  1. 투명한 절연 기판상에 제1금속막을 형성하는 단계; 상기 제1금속막을 패터닝하여 상기 기판의 소정영역을 노출시키는 게이트 전극과 게이트 패드로 이루어진 게이트 패턴을 형성하는 단계; 상기 게이트 패턴이 형성된 기판 전면에 절연막, 상기 반도체막, 불순물이 도핑된 반도체막 및 제2금속막을 순차적으로 형성하는 단계; 상기 제2금속막을 패터닝하여 상기 게이트 전극의 양쪽 가장자리 상부에 소오스/드레인 전극을 형성하는 단계; 상기 소오스/드레인 전극을 식각 마스크로 하여 상기 불순물이 도핑된 반도체막을 선택적으로 식각함으로써 상기 반도체막을 노출시켜 상기 소오스/드레인 전극 아래에 상기 불순물이 도핑된 반도체막으로 이루어진 소오스/드레인 영역을 형성하는 단계; 상기 소오스/드레인 영역 아래의 반도체막, 상기 소오스/드레인 전극의 사이에 노출된 반도체막 및 상기 게이트 패드 상부의 반도체막을 제외한 부분의 반도체막을 노출시키는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각 마스크로 하여 상기 노출된 반도체막을 선택적으로 식각함으로써 상기 절연막을 노출시켜 상기 소오스/드레인 영역 아래의 반도체막, 상기 소오스/드레인 전극 사이에 노출된 반도체막 및 상기 게이트 패드 상부의 반도체막으로 이루어진 반도체막 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 소오스/드레인 전극 및 노출된 절연막을 포함하는 기판 전면에 투명 도전막을 형성하는 단계; 및 상기 투명 도전막을 패터닝하여 상기 소오스 및 드레인 전극 중의 하나의 전극과 이와 인접한 상기 노출된 절연막의 소정 영역상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  2. 제1항에 있어서, 상기 화소전극을 형성하는 단계 이후에 상기 화소전극을 포함하는 기판 전면에 보호막을 형성하는 단계; 상기 보호막, 상기 반도체막 패턴 및 상기 절연막을 패터닝함으로써 상기 게이트 패드 상의 보호막의 일부, 반도체막 패턴의 일부, 절연막의 일부 및 상기 화소전극 상의 보호막의 일부를 제거하여 사기 게이트 패드의 일부 및 상기 화소전극의 일부를 노출시키는 보호막 패턴, 변형된 반도체막 패턴, 절연막 패턴을 형성하는 단계; 및 상기 노출된 게이트 패드의 일부와 주변 IC를 직접 접속하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제1항에 있어서, 상기 제1금속막은 알루미늄 합금인 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제1항에 있어서, 상기 반도체막은 비정질 실리콘인 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제1항에 있어서, 상기 불순물이 도핑된 반도체막은 불순물이 도핑된 비정질 실리콘막인 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제1항에 있어서, 상기 포토레지스트 패턴은 백(Back) 노광으로 형성시키는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제1항에 있어서, 상기 투명 도전막은 ITO(Indium-Tin Oxide)인 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제1항에 있어서, 상기 제2금속막은 Cr, Mo, Ta, Ti, W 및 Ni 중에서 선택된 어느 하나의 금속 또는 이들간의 2중 또는 3중 합금인 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제2항에 있어서, 상기 보호막 패턴, 변형된 반도체막 패턴, 절연막 패턴을 형성하는 단계는 상기 보호막을 SF6+O2기체를 사용함으로써 건식식각하여 상기 투명 도전막 및 상기 반도체막 패턴을 노출시키는 보호막 패턴을 형성하는 단계; 상기 반도체막 패턴을 SF6+Cl2기체를 사용하여 건식식각함으로써 상기 절연막을 노출시키는 반도체막 패턴을 형성하는 단계; 및 상기 절연막을 SF6+O2기체를 사용하여 건식식각함으로써 상기 게이트 패드를 노출시키는 절연막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제3항에 있어서, 상기 알루미늄 합금은 알루미늄에 Nd, Zr, Ta, Ti, Ni 및 Mo 중에서 적어도 하나 이상의 원소가 첨가된 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 제5항에 있어서, 상기 불순물이 도핑된 비정질 실리콘막은 N+ 비정질 실리콘막인 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제10항에 있어서, 상기 알루미늄에 첨가되는 원소의 각각의 원자분율은 0.1~10%인 것을 특징으로 하는 액정표시장치의 제조방법.
KR1019950044896A 1995-11-29 1995-11-29 액정표시장치의 제조방법 KR0161466B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950044896A KR0161466B1 (ko) 1995-11-29 1995-11-29 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950044896A KR0161466B1 (ko) 1995-11-29 1995-11-29 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970028769A KR970028769A (ko) 1997-06-24
KR0161466B1 true KR0161466B1 (ko) 1999-01-15

Family

ID=19436533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950044896A KR0161466B1 (ko) 1995-11-29 1995-11-29 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR0161466B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502813B1 (ko) * 1998-10-13 2005-12-01 삼성전자주식회사 박막트랜지스터의제조방법,박막트랜지스터기판및그제조방법
KR100884230B1 (ko) * 2000-03-06 2009-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
US7687325B2 (en) 2000-03-13 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7714329B2 (en) 2001-03-06 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistor
US9048146B2 (en) 2000-05-09 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9059045B2 (en) 2000-03-08 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9298056B2 (en) 2000-03-16 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502813B1 (ko) * 1998-10-13 2005-12-01 삼성전자주식회사 박막트랜지스터의제조방법,박막트랜지스터기판및그제조방법
KR100884230B1 (ko) * 2000-03-06 2009-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
US9786687B2 (en) 2000-03-08 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9368514B2 (en) 2000-03-08 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9059045B2 (en) 2000-03-08 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7687325B2 (en) 2000-03-13 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9298056B2 (en) 2000-03-16 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
US9429807B2 (en) 2000-05-09 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9048146B2 (en) 2000-05-09 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7714329B2 (en) 2001-03-06 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistor
US8461596B2 (en) 2001-03-06 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor film with outer end having tapered shape
US8053781B2 (en) 2001-03-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistor
US7875886B2 (en) 2001-03-06 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a thin film transistor

Also Published As

Publication number Publication date
KR970028769A (ko) 1997-06-24

Similar Documents

Publication Publication Date Title
KR100190041B1 (ko) 액정표시장치의 제조방법
JP4021194B2 (ja) 薄膜トランジスタ装置の製造方法
US6878966B2 (en) Thin-film transistor display devices
US6624864B1 (en) Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
KR100333180B1 (ko) Tft-lcd제조방법
US20010040649A1 (en) Manufacturing method of a liquid crystal display
US6707513B2 (en) Active matrix substrate and manufacturing method thereof
US6678017B1 (en) Display panel and method of fabricating the same
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
JP2000002892A (ja) 液晶表示装置、マトリクスアレイ基板およびその製造方法
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
JP4166300B2 (ja) 液晶表示装置の製造方法
JPH06295924A (ja) 液晶表示素子の製造方法
US6376288B1 (en) Method of forming thin film transistors for use in a liquid crystal display
KR0161466B1 (ko) 액정표시장치의 제조방법
JP2000002886A (ja) 液晶表示装置の製造方法
KR19980025840A (ko) 액정 표시장치의 제조방법
KR100683155B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
JP3424618B2 (ja) 薄膜トランジスタアレイ基板の製造方法
KR101002470B1 (ko) 액정표시장치 제조방법
KR100837884B1 (ko) 액정표시장치의 제조방법
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판
KR100195278B1 (ko) 액정표시장치의 제조방법
KR100265053B1 (ko) 표시패널 및 그 제조방법
JPH06252171A (ja) アクティブマトリクスパネルの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080729

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee