JP2001217305A

JP2001217305A - 半導体ウエハおよびその処理方法ならびに半導体装置の製造方法

Info

Publication number: JP2001217305A
Application number: JP2000026369A
Authority: JP
Inventors: Katsumi Mori; 克己森; Kenji Kojima; 健司小島
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-02-03
Filing date: 2000-02-03
Publication date: 2001-08-10
Anticipated expiration: 2020-02-03
Also published as: JP3651344B2; US6518633B2; US20010017394A1

Abstract

(57)【要約】【課題】チップ領域の最外領域で形成される、チップ
の歩留まりを高くすることができる、半導体ウエハおよ
びその処理方法ならびに半導体装置の製造方法を提供す
る。【解決手段】半導体ウエハの処理方法は、トレンチ素
子分離領域を形成する工程（Ａ）を含み、半導体ウエハ
１０は、チップ領域２０と、非チップ領域２２とを有
し、工程（Ａ）において、非チップ領域２２の少なくと
も一部において、ダミートレンチ素子分離領域４０が形
成され、ダミートレンチ素子分離領域４０は、チップ領
域２０と非チップ領域２２との境界から、この境界より
非チップ領域２２側の所定距離Ｄ１０までの領域内に形
成される。半導体ウエハ１０は、チップ領域２０と非チ
ップ領域２２とを含み、非チップ領域２２の少なくとも
一部において、ダミートレンチ素子分離領域４０が設け
られ、ダミートレンチ素子分離領域４０は、チップ領域
２０と非チップ領域２２との境界から、この境界より非
チップ領域２２側の所定距離Ｄ１０までの領域内に設け
られている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体ウエハおよ
びその処理方法ならびに半導体装置の製造方法に関し、
特に素子分離領域を有する半導体ウエハおよびその処理
方法ならびに半導体装置の製造方法に関する。

【０００２】

【背景技術】近年、半導体素子（たとえばＭＯＳトラン
ジスタ）の微細化に伴い、素子分離領域の微細化が必要
となっている。素子分離領域の微細化を達成するため、
トレンチ素子分離技術が検討されている。トレンチ素子
分離技術は、基板上の半導体素子間にトレンチを設け、
このトレンチに絶縁材を充填することによって、半導体
素子間を分離する技術である。次に、この技術の一例を
説明する。

【０００３】図１３〜図１５は、従来のトレンチ素子分
離技術を利用した、素子分離領域の形成工程を模式的に
示す図である。図１３は、具体的には、パッド層、研磨
ストッパ層およびレジスト層が順次堆積された、半導体
ウエハの平面図であって、半導体ウエハ上に形成された
レジスト層の露光範囲を説明するための図である。図１
４および図１５は、図１３におけるＢ−Ｂ線に沿った断
面に対応する、断面模式図である。

【０００４】まず、半導体ウエハ１１０の上に、パッド
層１１２、研磨ストッパ層１１４およびレジスト層Ｒ２
を順次堆積する。次に、図１３に示すように、チップ領
域１２０における、レジスト層Ｒ２のみ露光する。

【０００５】次いで、図１４（ａ）に示すように、レジ
スト層Ｒ２を現像し、所定のパターンを有するレジスト
層Ｒ２を形成する。レジスト層Ｒ２をマスクとして、研
磨ストッパ層１１４およびパッド層１１２を除去する。

【０００６】次に、図１４（ｂ）に示すように、レジス
ト層Ｒ２を除去した後、研磨ストッパ層１１４をマスク
として、半導体ウエハ１１０においてトレンチ１３２を
形成する。

【０００７】次に、図１５（ａ）に示すように、トレン
チ１３２を充填するようにして、半導体ウエハ１１０の
上に絶縁層１５２を形成する。

【０００８】次に、図１５（ｂ）に示すように、化学的
機械的研磨法（以下「ＣＭＰ法」という）により、絶縁
層１５２の研磨を行う。以上のようにして、トレンチ１
３２内に絶縁層１５２を埋め込み、トレンチ素子分離領
域を形成する。

【０００９】ところで、露光工程のスループットが低下
するのを防止する観点から、図１３に示すように、非チ
ップ領域１２２におけるレジスト層Ｒ２は、一般的に露
光されない。このため、図１４（ｂ）に示すように、半
導体ウエハ１１０にトレンチ１３２を形成した後、チッ
プ領域１２０に隣接する非チップ領域１２２において、
幅の広い凸部１６０が形成される。チップ領域１２０に
隣接する非チップ領域１２２において、幅の広い凸部１
６０が形成されると、次の問題が生じる。

【００１０】図１５（ａ）に示すように、半導体ウエハ
１１０の上に絶縁層１５２を形成する際に、幅の広い凸
部１６０において、絶縁層１５２が厚く堆積してしま
う。幅の広い凸部１６０において絶縁層１５２が厚く堆
積した状態で、絶縁層１５２を研磨すると、図１５
（ｂ）に示すように、幅の広い凸部１６０において絶縁
層１５２が残存してしまうことになる。また、同時に、
幅の広い凸部１６０の上に形成された絶縁層１５２の影
響を受け、幅の広い凸部１６０と隣接する凸部１６２に
おいて、絶縁層１５２が残存してしまう。すなわち、非
チップ領域１２２に近接するチップ領域１２０における
凸部１６２において、絶縁層が残存してしまう。非チッ
プ領域１２２に近接するチップ領域１２０における凸部
１６２において、絶縁層１５２が残存してしまうと、研
磨ストッパ層１１４を除去できなくなり、その凸部１６
２の上部に素子を形成できなくなるなどの問題が生じ
る。

【００１１】また、幅の広い凸部１６０において絶縁層
１５２が厚く堆積した状態で、絶縁層１５２を研磨する
と、シニング（thinning）やディッシング（dishing）
などの現象が生じる場合がある。これらの現象が生じ
ると、絶縁層１５２の膜厚がばらつくなどの問題が生じ
る。

【００１２】以上の理由から、チップ領域１２０に隣接
する非チップ領域１２２において、幅の広い凸部１６０
が形成されると、チップ領域１２０の最外領域（図１１
においてクロス（×）で示す領域）で形成されるチップ
が、不良チップになるなどの不具合が生じる。すなわ
ち、チップ領域の最外領域で形成されるチップの、歩留
まりが、低下してしまう。

【００１３】

【発明が解決しようとする課題】本発明の目的は、チッ
プ領域の最外領域で形成される、チップの歩留まりを高
くすることができる、半導体ウエハおよびその処理方法
ならびに半導体装置の製造方法を提供することにある。

【００１４】

【課題を解決するための手段】（半導体ウエハの処理方
法）（１）本発明の半導体ウエハの処理方法は、トレンチ素
子分離領域を形成する工程（Ａ）を含む、半導体ウエハ
の処理方法であって、前記半導体ウエハは、チップ領域
と、非チップ領域とを有し、前記工程（Ａ）において、
前記非チップ領域の少なくとも一部において、ダミート
レンチ素子分離領域が形成され、前記ダミートレンチ素
子分離領域は、前記チップ領域と前記非チップ領域との
境界から、該境界より該非チップ領域側の所定距離まで
の領域内に形成される。

【００１５】ここで、チップ領域とは、パターン上、チ
ップを形成できる領域をいい、非チップ領域とは、パタ
ーン上、チップを形成できない領域をいう。

【００１６】本発明の第１の半導体ウエハの処理方法に
おいては、前記工程（Ａ）において、非チップ領域の少
なくとも一部において、ダミートレンチ素子分離領域が
形成されている。このため、チップ領域に、トレンチ素
子分離領域を形成するためにトレンチを形成する際に、
非チップ領域においてダミートレンチが形成される。そ
の結果、トレンチ内に絶縁層を充填する際に、非チップ
領域の凸部において、絶縁層が、厚く堆積するのを抑制
することができる。これによって、絶縁層の研磨の後に
おいて、非チップ領域に堆積した絶縁層の影響で、非チ
ップ領域に隣接するチップ領域の凸部において、絶縁層
が残存するのを抑制することができる。したがって、非
チップ領域に隣接するチップ領域において形成されるチ
ップの歩留まりを高めることができる。

【００１７】前記所定距離は、１．５ｍｍ以上であるこ
とが好ましい。前記所定距離が、１．５ｍｍ以上である
ことで、非チップ領域に隣接するチップ領域の凸部にお
いて、絶縁層が残存するのを防止することができる。

【００１８】前記所定距離は、２〜５ｍｍであること
が、さらに好ましい。前記所定距離が、２ｍｍ以上であ
ることで、非チップ領域に隣接するチップ領域の凸部に
おいて、絶縁層が残存するのをより確実に防止すること
ができる。前記所定距離が５ｍｍ以下であることで、半
導体ウエハ上において、チップ領域を有効に設定するこ
とができる。

【００１９】（２）本発明の第２の半導体ウエハの処理
方法は、トレンチ素子分離領域を形成する工程（Ａ）を
含む、半導体ウエハの処理方法であって、前記半導体ウ
エハは、チップ領域と、非チップ領域とを有し、前記工
程（Ａ）は、以下の工程（ａ）〜（ｄ）を含む、半導体
ウエハの処理方法。（ａ）前記半導体ウエハの上に、所定のパターンを有す
る研磨ストッパ層を形成する工程、（ｂ）少なくとも前
記研磨ストッパ層をマスクとして、前記半導体ウエハに
トレンチを形成する工程であって、前記チップ領域にお
いてトレンチが形成され、前記非チップ領域の少なくと
も一部においてダミートレンチが形成され、前記ダミー
トレンチは、前記チップ領域と前記非チップ領域との境
界から、該境界より該非チップ領域側の所定距離までの
領域内に形成され、（ｃ）前記トレンチを充填するよう
に、前記半導体ウエハの上に、絶縁層を形成する工程、
および（ｄ）前記研磨ストッパ層をストッパとして、前
記絶縁層を研磨する工程。

【００２０】本発明の第２の半導体ウエハの処理方法
は、本発明の第１の半導体ウエハの処理方法と同様の作
用効果を奏することができる。

【００２１】前記工程（ｂ）において、前記所定距離
は、１．５ｍｍ以上であることが好ましい。前記所定距
離が、１．５ｍｍ以上であることで、非チップ領域に隣
接するチップ領域の凸部において、絶縁層が残存するの
を防止することができる。

【００２２】前記工程（ｂ）において、前記所定距離
は、２〜５ｍｍであることが、さらに好ましい。前記所
定距離が、２ｍｍ以上であることで、非チップ領域に隣
接するチップ領域の凸部において、絶縁層が残存するの
をより確実に防止することができる。前記所定距離が５
ｍｍ以下であることで、半導体ウエハ上において、チッ
プ領域を有効に設定することができる。

【００２３】（３）本発明の第３の半導体ウエハの処理
方法は、トレンチ素子分離領域を形成する工程（Ａ）を
含む、半導体ウエハの処理方法であって、前記半導体ウ
エハは、チップ領域と、非チップ領域とを有し、前記工
程（Ａ）は、以下の工程（ｈ）〜（ｏ）を含む、半導体
ウエハの処理方法。（ｈ）前記半導体ウエハの上に、研磨ストッパ層を形成
する工程、（ｉ）前記研磨ストッパ層の上にレジスト層
を形成する工程、（ｊ）前記レジスト層を露光する工程
であって、前記チップ領域および前記非チップ領域の所
定領域が、露光される工程であって、前記非チップ領域
の露光は、前記チップ領域と前記非チップ領域との境界
から、該境界より該非チップ領域側の所定距離までの領
域に行われ、（ｋ）前記レジスト層を現像する工程、
（ｌ）前記レジスト層をマスクとして、前記研磨ストッ
パ層を所定パターンで除去する工程、（ｍ）少なくとも
前記研磨ストッパ層をマスクとして、前記半導体ウエハ
をエッチングし、トレンチを形成する工程であって、前
記チップ領域においてトレンチを形成し、前記非チップ
領域においてダミートレンチを形成する工程、（ｎ）前
記トレンチを充填するように、前記半導体ウエハの上
に、絶縁層を形成する工程、および（ｏ）前記研磨スト
ッパ層をストッパとして、前記絶縁層を研磨する工程。

【００２４】本発明の第３の半導体ウエハの処理方法
は、本発明の第１の半導体ウエハの処理方法と同様の作
用効果を奏することができる。

【００２５】前記工程（ｊ）において、前記所定距離
は、１．５ｍｍ以上であることが好ましい。前記工程
（ｊ）において、前記所定距離が、１．５ｍｍ以上であ
ることで、非チップ領域に隣接するチップ領域の凸部に
おいて、絶縁層が残存するのを防止することができる。

【００２６】前記工程（ｊ）において、前記所定距離
は、２〜５ｍｍであることが、さらに好ましい。前記所
定距離が、２ｍｍ以上であることで、非チップ領域に隣
接するチップ領域の凸部において、絶縁層が残存するの
をより確実に防止することができる。前記所定距離が５
ｍｍ以下であることで、半導体ウエハ上において、チッ
プ領域を有効に設定することができる。

【００２７】（半導体ウエハ）本発明の半導体ウエハ
は、チップ領域と非チップ領域とを含み、前記非チップ
領域の少なくとも一部において、ダミートレンチ素子分
離領域が設けられ、前記ダミートレンチ素子分離領域
は、前記チップ領域と前記非チップ領域との境界から、
該境界より該非チップ領域側の所定距離までの領域内に
設けられている。

【００２８】本発明の半導体ウエハを利用して、たとえ
ば半導体装置を製造した場合には、半導体ウエハの処理
方法の項で説明した理由で、非チップ領域と隣接するチ
ップ領域で得られるチップの歩留まりを高くすることが
できる。

【００２９】前記所定距離は、１．５ｍｍ以上であるこ
とが好ましい。前記所定距離が１．５ｍｍ以上であるこ
とにより、非チップ領域と隣接するチップ領域で得られ
るチップの歩留まりを、より高くすることができる。

【００３０】前記所定距離は、２〜５ｍｍであること
が、さらに好ましい。前記所定距離が２ｍｍ以上である
ことにより、非チップ領域と隣接するチップ領域で得ら
れるチップの歩留まりを、さらに、より高くすることが
できる。前記所定距離が５ｍｍ以下であることで、半導
体ウエハ上において、チップ領域を有効に設定すること
ができる。

【００３１】（半導体装置の製造方法）請求項１〜９の
いずれかに記載の半導体ウエハの処理方法を含む。

【００３２】本発明の半導体装置の製造方法によれば、
半導体ウエハの処理方法の項で説明した理由で、非チッ
プ領域と隣接するチップ領域で得られるチップの歩留ま
りを高くすることができる。

【００３３】

【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照しながら説明する。

【００３４】［半導体ウエハ］以下、実施の形態に係る
半導体ウエハについて説明する。図１は、半導体ウエハ
を模式的に示す平面図である。図２は、図１におけるＡ
−Ａ線に沿った断面図である。

【００３５】半導体ウエハ１０は、所定の処理が施さ
れ、具体的には次の構成を有する。半導体ウエハ１０
は、チップ領域２０と、非チップ領域２２（図１におい
て斜線で示す領域）とを有する。ここで、チップ領域２
０とは、パターン上、チップを形成できる領域をいい、
非チップ領域２２とは、パターン上、チップを形成でき
ない領域をいう。

【００３６】半導体ウエハ１０のチップ領域２０の所定
位置には、トレンチ素子分離領域３０が形成されてい
る。半導体ウエハ１０の非チップ領域２２には、ダミー
トレンチ素子分離領域４０が形成されている。ダミート
レンチ素子分離領域４０は、チップ領域２０と非チップ
領域２２との境界Ｂ１０から、この境界Ｂ１０より非チ
ップ領域２２側の所定距離Ｄ１０までの領域（図１にお
いて、チップ領域と非チップ領域との境界線から、破線
までの領域）Ｓ１０内に形成されている。その所定距離
Ｄ１０は、好ましくは１．５ｍｍ以上、より好ましくは
２〜５ｍｍである。

【００３７】トレンチ素子分離領域３０は、素子形成領
域間を分離し、素子形成領域を画定する役割を有する。
このトレンチ素子分離領域３０は、半導体ウエハ１０に
形成されたトレンチ３２内に、トレンチ絶縁層５０が形
成されることによって、構成されている。また、半導体
ウエハ１０とトレンチ絶縁層５０の間には、トレンチ酸
化膜３４が介在している。

【００３８】ダミートレンチ素子分離領域４０によっ
て、ダミー素子形成領域が画定されている。ダミートレ
ンチ素子分離領域４０の構成は、トレンチ素子分離領域
３０と同様である。具体的には、このダミートレンチ素
子分離領域４０は、半導体ウエハ１０に形成されたダミ
ートレンチ４２内に、トレンチ絶縁層５０が形成される
ことによって、構成されている。また、半導体ウエハ１
０とトレンチ絶縁層５０の間には、トレンチ酸化膜４４
が介在している。

【００３９】［半導体ウエハの処理方法］次に、実施の
形態に係る半導体ウエハの処理方法について説明する。
具体的には、半導体ウエハにトレンチ素子分離領域の形
成する方法について説明する。図３および図７〜図１０
は、本実施の形態に係る半導体ウエハの処理工程を模式
的に示す断面図である。

【００４０】（１）まず、図３を参照しながら説明す
る。半導体ウエハ１０上に、パッド層１２を形成する。
パッド層１２の材質としては、たとえば酸化シリコン，
酸化窒化シリコンなどを挙げることができる。パッド層
１２が酸化シリコンからなる場合には、熱酸化法，ＣＶ
Ｄ法などにより形成することができる。パッド層１２が
酸化窒化シリコンからなる場合には、ＣＶＤ法などによ
り形成することができる。パッド層１２の膜厚は、たと
えば５〜２０ｎｍである。

【００４１】次に、パッド層１２上に、研磨ストッパ層
１４を形成する。研磨ストッパ層１４としては、単層構
造または多層構造を挙げることができる。単層構造とし
ては、たとえば窒化シリコン層，多結晶シリコン層およ
び非晶質シリコン層のいずれかを挙げることができる。
多層構造としては、窒化シリコン層と多結晶シリコン層
と非晶質シリコン層との中から選択される少なくとも２
種からなる多層構造などを挙げることができる。研磨ス
トッパ層１４の形成方法としては、公知の方法たとえば
ＣＶＤ法などを挙げることができる。研磨ストッパ層１
４は、後の絶縁層の研磨におけるストッパとして機能す
るのに十分な膜厚、たとえば５０〜２５０ｎｍの膜厚を
有する。

【００４２】次に、研磨ストッパ層１４の上に、公知の
方法により、レジスト層Ｒ１を塗布する。

【００４３】（２）次に、図４に示すように、レジスト
層Ｒ１を露光する。図４は、半導体ウエハ１０の、露光
される範囲を説明するための図である。

【００４４】この露光は、チップ領域２０のみならず、
非チップ領域２２にも施される。チップ領域２０および
非チップ領域２２の露光は、具体的には、次のようにし
て行われる。

【００４５】チップ領域２０を露光する方法としては、
公知の方法を挙げることができる。具体的には、チップ
領域２０を露光する方法としては、光を使用する場合に
は、たとえば、縮小投影露光装置を利用した方法，等倍
露光装置を利用した方法を挙げることができ、電子ビー
ムを利用した場合には，たとえば直接描画方式を利用し
た方法を挙げることができる。縮小投影露光装置を利用
した方法としては、ステップアンドリピート方式やステ
ップアンドスキャン方式が好ましい。

【００４６】非チップ領域２２の露光は、非チップ領域
２２において、後述するダミートレンチ４２を形成する
ために施す。この非チップ領域２２の露光は、チップ領
域２０と非チップ領域２２との境界Ｂ１０から、この境
界Ｂ１０より非チップ領域２２側の所定距離Ｄ２０まで
の領域（図４において斜線で示す領域）内に、施され
る。その所定距離Ｄ２０は、好ましくは１．５ｍｍ以
上、より好ましくは２〜５ｍｍである。

【００４７】非チップ領域２２を露光する方法は、非チ
ップ領域２２を露光できる方法であれば特に限定されな
い。具体的には、非チップ領域２２を露光する方法とし
ては、光を使用する場合には、たとえば、縮小投影露光
装置を利用した方法，等倍露光装置を利用した方法を挙
げることができ、電子ビームを利用した場合には，たと
えば直接描画方式を利用した方法を挙げることができ
る。縮小投影露光装置を利用した方法としては、ステッ
プアンドリピート方式やステップアンドスキャン方式が
好ましい。また、非チップ領域２２を露光する方法は、
露光工程のスループットの向上の観点から、チップ領域
２０を露光する方法と同様の方法であることが好まし
い。

【００４８】非チップ領域２２を露光する際に使用され
る、フォトマスクは、非チップ領域２２において、ダミ
ートレンチ４２が形成されるパターンを有するものであ
れば、特に限定されない。フォトマスクは、チップ領域
２０を露光する際に使用される、フォトマスクと同様の
ものであってもよく、または、別のものであってもよ
い。好ましいフォトマスクとしては、露光工程のスルー
プットの向上の観点から、チップ領域２０を露光する際
に使用される、フォトマスクと同様のものを挙げること
ができる。チップ領域を露光する際に使用されるフォト
マスクと、非チップ領域を露光する際に使用されるフォ
トマスクとが同じである場合には、そのフォトマスクと
しては、図５に模式的に示すようなフォトマスク２００
であることが好ましい。以下、フォトマスク２００の構
成を説明する。

【００４９】フォトマスク２００は、実効パターン領域
２１０と、ダミーパターン領域２２０とを有する。ダミ
ーパターン領域２２０は、実効パターン領域２１０の周
囲に形成されている。ダミーパターン領域２２０は、実
効パターン領域２１０の外周の各辺に沿って、それぞれ
形成された、第１〜４のダミーパターン部２２２，２２
４，２２６，２２８を有する。実効パターン領域２１０
と、ダミーパターン領域２２０との間には、第１の遮光
帯２３０が形成されている。ダミーパターン領域２２０
の外側には、第２の遮光帯２４０が形成されている。

【００５０】以下、フォトマスク２００が適用された、
非チップ領域の露光の例を説明する。なお、非チップ領
域の露光方法を、図４の領域Ａ１０の露光を例にとり説
明する。また、露光において、フォトマスク２００を適
用する場合には、光源とフォトマスクとの間にブライン
ドが設定される。図６は、領域Ａ１０の露光における、
ブラインドとフォトマスクとの配置関係を示す平面図で
ある。

【００５１】領域Ａ１０における非チップ領域２２の露
光は、領域Ａ１０におけるチップ領域２０の露光と同時
に行われる。より具体的には、領域Ａ１０における、チ
ップ領域２０と非チップ領域２２との露光は、次のよう
にして行われる。

【００５２】領域Ａ１０の露光の前に、まず、第１〜４
のブラインド駆動部３３２，３３４，３３６，３３８に
より、ブラインド３２０を制御する。つまり、図６に示
すように、第１および２のダミーパターン部２２２，２
２４が、それぞれ第１および第２の可動ブラインド３２
２，３２４によって平面的に隠れないようにする。すな
わち、第１および第２のダミーパターン部２２２，２２
４が開放される。また、第３および第４のダミーパター
ン部２２６，２２８が、第３および第４の可動ブライン
ド３２６，３２８によって平面的に隠れるようにする。
その結果、領域Ａ１０における露光を行うことにより、
領域Ａ１０におけるチップ領域２０の露光と同時に、領
域Ａ１０における非チップ領域２２の露光が行われる。
すなわち、領域Ａ１０におけるチップ領域２０におい
て、実効パターン領域２１０のパターンが転写されると
同時に、非チップ領域２２において、ダミーパターン２
２０のパターンが転写される。なお、他の非チップ領域
２２の露光においても、領域Ａ１０の露光と同様に、ブ
ラインド３２０を制御することのみで行うことができ
る。

【００５３】なお、フォトマスク２００を使用した場合
の露光においては、非チップ領域２２の露光と同時に行
われるチップ領域２０以外の、チップ領域２０の露光
は、ダミーパターン部２２２，２２４，２２６，２２８
が全て隠れるようにして行われる。

【００５４】次に、レジスト層Ｒ１を現像し、図７
（ａ）に示すように、所定のパターンを有するレジスト
層Ｒ１を形成する。

【００５５】（３）次に、図７（ｂ）に示すように、レ
ジスト層Ｒ１をマスクとして、研磨ストッパ層１４およ
びパッド層１２をエッチングする。このエッチングは、
たとえばドライエッチングにより行われる。

【００５６】（４）次に、図８（ａ）に示すように、レ
ジスト層Ｒ１を除去する。レジスト層Ｒ１は、たとえば
アッシングにより除去される。次いで、研磨ストッパ層
１４をマスクとして、半導体ウエハ１０をエッチング
し、トレンチ３２，４２を形成する。具体的には、チッ
プ領域２０においてトレンチ３２を形成し、非チップ領
域２２においてダミートレンチ４２を形成する。トレン
チ３２，４２の深さは、デバイスの設計で異なるが、た
とえば３００〜５００ｎｍである。半導体ウエハ１０の
エッチングは、ドライエッチングにより行うことができ
る。トレンチ３２，４２間に形成された凸部６０の断面
形状は、テーパ形状であることが好ましい。凸部６０の
断面形状がテーパ形状であることで、後述する、絶縁層
５２のトレンチ３２，４２内への埋め込みが容易とな
る。凸部６０の断面形状のテーパ角度αは、７０度以上
９０度未満であることが好ましい。

【００５７】次に、図示しないが、半導体ウエハ１０と
研磨ストッパ層１４との間に介在しているパッド層１２
の端部をエッチングする。

【００５８】（５）次に、図８（ｂ）に示すように、熱
酸化法により、トレンチ３２，４２における半導体ウエ
ハ１０の露出面を酸化し、トレンチ酸化膜３４を形成す
る。また、この熱酸化によって、パッド層１２の端部が
エッチングされていることにより、凸部６０の肩部１０
ａは、酸化されて、丸みを帯びる。トレンチ酸化膜３４
の膜厚は、たとえば１０〜７０ｎｍであり、好ましくは
１０〜５０ｎｍである。

【００５９】（６）次に、図９（ａ）に示すように、ト
レンチ３２，４２を埋め込むようにして、絶縁層５２を
全面に堆積する。絶縁層５２の材質としては、たとえば
酸化シリコンを挙げることができる。絶縁層５２の膜厚
は、トレンチ３２，４２を埋め込み、少なくとも研磨ス
トッパ層１４を覆うような膜厚であれば特に限定されな
い。絶縁層５２の膜厚は、たとえば５００〜８００ｎｍ
である。絶縁層５２の堆積方法としては、たとえば高密
度プラズマＣＶＤ（ＨＤＰ−ＣＶＤ）法，熱ＣＶＤ法，
ＴＥＯＳプラズマＣＶＤ法などを挙げることができる。

【００６０】この絶縁層５２の堆積の際に、次の作用効
果が奏される。非チップ領域２２においてダミートレン
チ４２が形成されていることにより、チップ領域２０に
隣接する非チップ領域２２において、広い凸部が形成さ
れていない。このため、チップ領域２０に隣接する非チ
ップ領域２２において、絶縁層５２が厚く堆積するのが
抑えられている。

【００６１】（７）次に、図９（ｂ）に示すように、絶
縁層５２をＣＭＰ法により平坦化する。この平坦化は、
研磨ストッパ層１４が露出するまで行う。つまり、研磨
ストッパ層１４をストッパとして、絶縁層５２を平坦化
する。

【００６２】この平坦化の際に、次の作用効果が奏され
る。上述したように、非チップ領域２２において、堆積
される絶縁層５２が厚くなるのが抑制されている。この
ため、非チップ領域２２に堆積した絶縁層５２の影響
で、絶縁層５２の研磨後において、チップ領域２０の最
外領域における研磨ストッパ層１４の上に、絶縁層５２
が残存するのが抑えられている。また、チップ領域２０
において、孤立した凸部が存在する場合に、絶縁層５２
の研磨において、孤立した凸部における研磨ストッパ層
１４が除去されるのを抑えることができる。つまり、孤
立した凸部における研磨ストッパ層１４において、シニ
ング（thinning）が生じるのを抑えることができる。
さらに、絶縁層５２の上部において、ディッシング（di
shing）が生じるのを抑えることができる。

【００６３】（８）次に、図１０に示すように、研磨ス
トッパ層１４を、たとえば熱リン酸液を用いて除去す
る。チップ領域２０において、研磨ストッパ層１４の上
に絶縁層５２が残存するのが抑えられているため、研磨
ストッパ層１４の除去を確実に行うことができる。

【００６４】次に、図２に示すように、パッド層１２
と、絶縁層５２の上部とを、フッ酸により等方性エッチ
ングする。こうして、トレンチ３２内にトレンチ絶縁層
５０が形成されて、チップ領域２０において、トレンチ
素子分離領域３０が形成される。また、同時に、ダミー
トレンチ４２内にトレンチ絶縁層５０が形成されて、非
チップ領域２２において、トレンチ素子分離領域４０が
形成される。

【００６５】（作用効果）本実施の形態に係る半導体ウ
エハの処理方法によれば、たとえば、次の作用効果を奏
することができる。

【００６６】（ａ）本実施の形態に係る半導体ウエハの
処理方法においては、非チップ領域２２において、ダミ
ートレンチ４２を形成している。このため、非チップ領
域２２において、研磨ストッパ層１４の上に堆積される
絶縁層５２が厚くなるのを抑制している。その結果、絶
縁層５２の研磨後、チップ領域２２の最外領域（非チッ
プ領域と隣接するチップ領域）において、研磨ストッパ
層１４の上に絶縁層５２が残存するのが抑えられてい
る。すなわち、チップ領域２０の最外領域において、絶
縁層５２の面内均一性を向上させることができる。した
がって、チップ領域２０の最外領域において形成される
チップの歩留まりを向上させることができる。

【００６７】（ｂ）また、チップ領域２０と非チップ領
域２２との境界Ｂ１０から、その境界Ｂ１０より外側
１．５ｍｍ以上までの領域内に、ダミートレンチ４２が
形成されるようにした場合には、次の作用効果が奏され
る。非チップ領域２２に隣接するチップ領域２０におい
て、研磨ストッパ層１４の上に絶縁層５２が残存するの
を防止することができる。したがって、非チップ領域２
２に隣接するチップ領域２０において形成されるチップ
の歩留まりを、より向上させることができる。

【００６８】また、チップ領域２０と非チップ領域２２
との境界Ｂ１０から、その境界Ｂ１０より外側２ｍｍ以
上までの領域内に、ダミートレンチ４２が形成されるよ
うにした場合には、非チップ領域２２に隣接するチップ
領域２０において、研磨ストッパ層１４の上に絶縁層５
２が残存するのを、より確実に防止することができる。

【００６９】（ｃ）また、チップ領域２０と非チップ領
域２２との境界Ｂ１０から、その境界Ｂ１０より外側５
ｍｍ以下までの領域内に、ダミートレンチ４２が形成さ
れるようにした場合には、次の作用効果が奏される。半
導体ウエハの搬送の際や、種々の装置内に半導体ウエハ
が設置される際に、半導体ウエハを固定するのに用いら
れる領域は、一般に、半導体ウエハの端から内側５ｍｍ
までの領域（以下「半導体ウエハの固定領域」という）
である。そして、チップ領域２０は、半導体ウエハの固
定領域より内側の領域に設定される。ダミートレンチ４
２の形成領域が、チップ領域２０と非チップ領域２２と
の境界Ｂ１０から、その境界Ｂ１０より外側５ｍｍ以下
までの領域内であると、ダミートレンチ４２の形成領域
を、半導体ウエハの固定領域内にのみに設定することが
できる。すなわち、非チップ領域２２は、半導体ウエハ
の固定領域のみから構成されることができる。このた
め、半導体ウエハ上に、チップ領域２０を有効に設定す
ることができる。

【００７０】（ｄ）図５に示すようなフォトマスク２０
０を利用して非チップ領域２２の露光を行うことによ
り、チップ領域２０の露光の際に同時に、非チップ領域
２２の露光を行うことができる。このため、露光工程の
スループットを低下させることなく、非チップ領域２２
の露光を行うことができる。

【００７１】（ｅ）また、非チップ領域２２において露
光するのが、チップ領域２０と非チップ領域２２との境
界Ｂ１０から、その境界Ｂ１０より外側２ｍｍ程度まで
の領域内であることにより、印字などのパターンの形成
領域を十分確保できる。

【００７２】以上のようにして処理された半導体ウエハ
は、さらに所定の処理が施され、素子形成領域に、半導
体素子（たとえばＭＯＳ素子，配線層）などを形成する
ことができる。そして、半導体素子などが形成された半
導体ウエハからは、ダイシングされて、チップを得るこ
とができる。

【００７３】［実験例］トレンチを形成するための露光
において、非チップ領域に露光するか否かで、絶縁層の
研磨後、チップ領域と非チップ領域との境界領域におい
て、研磨ストッパ層の上に残存する絶縁層の厚さが、ど
のように異なるかを調べた。以下、非チップ領域に露光
を施した場合の例を「実施例」といい、非チップ領域に
露光を施さなかった場合の例を「比較例」という。

【００７４】なお、実施例において、チップ領域と隣接
する非チップ領域において、露光を施し、その非チップ
領域においてダミートレンチ素子分離領域を形成した。
なお、非チップ領域の露光は、チップ領域と非チップ領
域との境界から、その境界より非チップ領域側２ｍｍま
での領域内に施した。また、非チップ領域の露光は、ス
クライブラインを確保するため、チップ領域と非チップ
領域との境界地点から、０．１ｍｍだけ離して行った。

【００７５】また、ダミー素子形成領域が次の条件で配
置されるように、非チップ領域の露光を施した。図１１
は、ダミー素子形成領域の配置パターンを示す平面図で
ある。（ａ）行方向と交差する方向に沿って伸びる、第１の仮
想直線Ｌ１を想定すると、ダミー素子形成領域は、その
中心が第１の仮想直線Ｌ１上に位置するように配置され
ている。（ｂ）列方向と交差する方向に沿って伸びる、第２の仮
想直線Ｌ２を想定すると、ダミー素子形成領域は、その
中心が第２の仮想直線Ｌ２上に位置するように配置され
ている。（ｃ）第１の仮想直線Ｌ１と行方向とのなす角度θ１
は、約１８．４度とした。（ｄ）第１の仮想直線Ｌ１間の間隔Ｄ１は、約３．２μ
ｍとした。（ｅ）第２の仮想直線Ｌ２と列方向とのなす角度θ２
は、約１８．４度とした。（ｆ）第２の仮想直線Ｌ２間の間隔Ｄ２は、約３．２μ
ｍとした。（ｇ）単位ユニット（四角形ＡＢＣＤで囲まれる領域）
の面積に占めるダミー素子形成領域の面積の割合は、４
０％とした。（ｈ）ダミー素子形成領域の平面形状は、正方形とし
た。（ｉ）ダミー素子形成領域の平面形状の一辺は、２μｍ
とした。（ｊ）同一の第１の仮想直線Ｌ１上に配置された、隣り
合うダミー素子形成領域において、対向する辺同士の間
隔Ｇ１０は、１μｍとした。（ｋ）同一の第２の仮想直線Ｌ２上に配置された、隣り
合うダミー素子形成領域において、対向する辺同士の間
隔Ｇ２０は、１μｍとした。（ｌ）同一の第１の仮想直線Ｌ１上に配置された、隣り
合うダミー素子形成領域において、互いに列方向にずれ
た幅Ｙ１０は、１μｍとした。（ｍ）同一の第２の仮想直線Ｌ２上に配置された、隣り
合うダミー素子形成領域において、互いに行方向にずれ
た幅Ｘ１０は、１μｍとした。

【００７６】図１２は、実施例および比較例における、
研磨ストッパ層の上に残存する絶縁層の厚さの分布を示
すグラフである。基準点０は、チップ領域と非チップ領
域との境界地点である。基準点０より負の側の領域はチ
ップ領域であり、基準点０より正の側の領域は非チップ
領域である。絶縁層の厚さは、研磨ストッパ層の上面を
基準とした。符号ａは、実施例のデータから得られたグ
ラフであり、符号ｂは比較例のデータから得られたグラ
フである。

【００７７】比較例においては、基準点０において、研
磨ストッパ層の上に、絶縁層が残存している。一方、実
施例においては、基準点０において、研磨ストッパ層の
上に、絶縁層が残存していない。このことから、このこ
とから、ダミーショットを施すことで、非チップ領域に
隣接するチップ領域において、絶縁層の面内均一性を向
上させることができることを確認した。

【００７８】また、図１２から次の点がわかった。非チ
ップ領域において、露光された非チップ領域と、露光さ
れなかった非チップ領域との境界を基準として、露光さ
れた非チップ領域側１．４ｍｍ以上の領域（半導体ウエ
ハの位置では、０．６ｍｍ以下）では、絶縁層は残存し
ていない。このため、非チップ領域の露光は、スクライ
ブラインを考慮して、基準点０から、基準点０より非チ
ップ領域側１．５ｍｍ以上の領域内に施せば、絶縁層が
確実に残存しないことがわかった。

【００７９】本発明は、上記の実施の形態に限定され
ず、本発明の要旨の範囲で種々の変更が可能である。

【図面の簡単な説明】

【図１】半導体ウエハを模式的に示す平面図である。

【図２】図１におけるＡ−Ａ線に沿った断面図である。

【図３】本実施の形態に係る半導体ウエハの処理工程を
模式的に示す断面図である。

【図４】半導体ウエハの、露光される範囲を説明するた
めの図である。

【図５】フォトマスクを模式的に示す平面図である。

【図６】図４の領域Ａ１０の露光における、ブラインド
とフォトマスクとの配置関係を示す平面図である。

【図７】本実施の形態に係る半導体ウエハの処理工程を
模式的に示す断面図である。

【図８】本実施の形態に係る半導体ウエハの処理工程を
模式的に示す断面図である。

【図９】本実施の形態に係る半導体ウエハの処理工程を
模式的に示す断面図である。

【図１０】本実施の形態に係る半導体ウエハの処理工程
を模式的に示す断面図である。

【図１１】ダミー素子形成領域の配置パターンを示す平
面図である。

【図１２】実施例および比較例における、研磨ストッパ
層の上に残存する絶縁層の厚さの分布を示すグラフであ
る。

【図１３】パッド層、研磨ストッパ層およびレジスト層
が順次堆積された、半導体ウエハの平面図であって、半
導体ウエハ上に形成されたレジスト層の露光範囲を説明
するための図である。

【図１４】従来のトレンチ素子分離技術を利用した、素
子分離領域の形成工程を模式的に示す断面図である。

【図１５】従来のトレンチ素子分離技術を利用した、素
子分離領域の形成工程を模式的に示す断面図である。

【符号の説明】

１０半導体ウエハ１２パッド層１４研磨ストッパ層２０チップ領域２２非チップ領域３０トレンチ素子分離領域３２トレンチ３４トレンチ酸化膜４０ダミートレンチ素子分離領域４２ダミートレンチ５０トレンチ絶縁層５２絶縁層６０凸部２００フォトマスク２１０実効パターン領域２２０ダミーパターン領域２２２第１のダミーパターン部２２４第２のダミーパターン部２２６第３のダミーパターン部２２８第４のダミーパターン部２３０第１の遮光帯２４０第２の遮光帯Ｒ１レジスト層

Claims

【特許請求の範囲】

【請求項１】トレンチ素子分離領域を形成する工程
（Ａ）を含む、半導体ウエハの処理方法であって、前記半導体ウエハは、チップ領域と、非チップ領域とを
有し、前記工程（Ａ）において、前記非チップ領域の少なくと
も一部において、ダミートレンチ素子分離領域が形成さ
れ、前記ダミートレンチ素子分離領域は、前記チップ領域と
前記非チップ領域との境界から、該境界より該非チップ
領域側の所定距離までの領域内に形成される、半導体ウ
エハの処理方法。
【請求項２】請求項１において、前記所定距離は、１．５ｍｍ以上である、半導体ウエハ
の処理方法。
【請求項３】請求項１において、前記所定距離は、２〜５ｍｍである、半導体ウエハの処
理方法。
【請求項４】トレンチ素子分離領域を形成する工程
（Ａ）を含む、半導体ウエハの処理方法であって、前記半導体ウエハは、チップ領域と、非チップ領域とを
有し、前記工程（Ａ）は、以下の工程（ａ）〜（ｄ）を含む、
半導体ウエハの処理方法。（ａ）前記半導体ウエハの上に、所定のパターンを有す
る研磨ストッパ層を形成する工程、（ｂ）少なくとも前
記研磨ストッパ層をマスクとして、前記半導体ウエハに
トレンチを形成する工程であって、前記チップ領域にお
いてトレンチが形成され、前記非チップ領域の少なくと
も一部においてダミートレンチが形成され、前記ダミートレンチは、前記チップ領域と前記非チップ
領域との境界から、該境界より該非チップ領域側の所定
距離までの領域内に形成され、（ｃ）前記トレンチを充
填するように、前記半導体ウエハの上に、絶縁層を形成
する工程、および（ｄ）前記研磨ストッパ層をストッパ
として、前記絶縁層を研磨する工程。
【請求項５】請求項４において、前記工程（ｂ）において、前記所定距離は、１．５ｍｍ
以上である、半導体ウエハの処理方法。
【請求項６】請求項４において、前記工程（ｂ）において、前記所定距離は、２〜５ｍｍ
である、半導体ウエハの処理方法。
【請求項７】トレンチ素子分離領域を形成する工程
（Ａ）を含む、半導体ウエハの処理方法であって、前記半導体ウエハは、チップ領域と、非チップ領域とを
有し、前記工程（Ａ）は、以下の工程（ｈ）〜（ｏ）を含む、
半導体ウエハの処理方法。（ｈ）前記半導体ウエハの上に、研磨ストッパ層を形成
する工程、（ｉ）前記研磨ストッパ層の上にレジスト層
を形成する工程、（ｊ）前記レジスト層を露光する工程
であって、前記チップ領域および前記非チップ領域の所
定領域が、露光される工程であって、前記非チップ領域
の露光は、前記チップ領域と前記非チップ領域との境界
から、該境界より該非チップ領域側の所定距離までの領
域に行われ、（ｋ）前記レジスト層を現像する工程、
（ｌ）前記レジスト層をマスクとして、前記研磨ストッ
パ層を所定パターンで除去する工程、（ｍ）少なくとも
前記研磨ストッパ層をマスクとして、前記半導体ウエハ
をエッチングし、トレンチを形成する工程であって、前
記チップ領域においてトレンチを形成し、前記非チップ
領域においてダミートレンチを形成する工程、（ｎ）前
記トレンチを充填するように、前記半導体ウエハの上
に、絶縁層を形成する工程、および（ｏ）前記研磨スト
ッパ層をストッパとして、前記絶縁層を研磨する工程。
【請求項８】請求項７において、前記工程（ｊ）において、前記所定距離は、１．５ｍｍ
以上である、半導体ウエハの処理方法。
【請求項９】請求項７において、前記工程（ｊ）において、前記所定距離は、２〜５ｍｍ
である、半導体ウエハの処理方法。
【請求項１０】チップ領域と非チップ領域とを含み、前記非チップ領域の少なくとも一部において、ダミート
レンチ素子分離領域が設けられ、前記ダミートレンチ素子分離領域は、前記チップ領域と
前記非チップ領域との境界から、該境界より該非チップ
領域側の所定距離までの領域内に設けられている、半導
体ウエハ。
【請求項１１】請求項１０において、前記所定距離は、１．５ｍｍ以上である、半導体ウエ
ハ。
【請求項１２】請求項１０において、前記所定距離は、２〜５ｍｍである、半導体ウエハ。
【請求項１３】請求項１〜９のいずれかに記載の半導
体ウエハの処理方法を含む、半導体装置の製造方法。