JP2001203261A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 トレンチ素子分離領域内に、ダミー凸部領域
が所定のパターンで形成された半導体装置およびその製
造方法を提供する。 【解決手段】 半導体装置は、トレンチ素子分離領域２
４を有するシリコン基板１０を含む。トレンチ素子分離
領域２４内において、複数のダミー凸部領域３２が設け
られている。行方向と交差する方向に沿って伸びる、第
１の仮想直線Ｌ１を想定すると、第１の仮想直線Ｌ１と
行方向とのなす角は、２〜４０度である。また、列方向
と交差する方向に沿って伸びる、第２の仮想直線Ｌ２を
想定すると、第２の仮想直線Ｌ２と列方向とのなす角
は、２〜４０度である。ダミー凸部領域３２は、第１の
仮想直線Ｌ１および第２の仮想直線Ｌ２上に位置するよ
うに、配置されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に素子分離領域を有する半導体
装置およびその製造方法に関する。

【０００２】

【背景技術】近年、半導体素子（たとえばＭＯＳトラン
ジスタ）の微細化に伴い、素子分離領域の微細化が必要
となっている。素子分離領域の微細化を達成するため、
トレンチ素子分離技術が検討されている。トレンチ素子
分離技術は、基板上の半導体素子間にトレンチを設け、
このトレンチに絶縁材を充填することによって、半導体
素子間を分離する技術である。次に、この技術の一例を
説明する。

【０００３】図１１は、従来のトレンチ素子分離技術を
利用した、素子分離領域の形成工程を模式的に示す断面
図である。

【０００４】図１１（ａ）に示すように、トレンチ１１
６を有するシリコン基板１１０上に、絶縁層１２１を形
成する。このシリコン基板１１０の実効凸部領域１３０
の上には、研磨ストッパ層１１４が形成されている。実
効凸部領域１３０と研磨ストッパ層１１４との間には、
パッド層１１２が介在されている。

【０００５】次に、図１１（ｂ）に示すように、研磨ス
トッパ層１１４をストッパとして、絶縁層１２１を平坦
化する。この絶縁層１２１の平坦化は、化学的機械的研
磨法（以下「ＣＭＰ法」という）により行われる。

【０００６】そして、図１１（ｃ）に示すように、研磨
ストッパ層１１４を除去することにより、トレンチ絶縁
層１２０が形成され、トレンチ素子分離領域１２４が完
成する。

【０００７】しかし、図１１（ｂ）に示すように、デバ
イスの設計上、互いに密に形成された実効凸部領域１３
０と、孤立した実効凸部領域１３０とが形成される場合
がある。このような場合、たとえば次の問題が生じる。

【０００８】ＣＭＰ法で絶縁層１２１を平坦化する際
に、孤立した実効凸部領域１３０における研磨ストッパ
層１１４が、極端に削られてしまう現象が生じる。一
方、互いに密に形成された実効凸部領域１３０における
研磨ストッパ層１１４は、孤立した実効凸部領域１３０
に比べると、削られない。この現象は、実効凸部領域１
３０のパターン密度により、研磨レートが相違すること
から生じる。つまり、孤立した実効凸部領域１３０にお
ける研磨ストッパ層１１４には、研磨圧力が集中してし
まう。その結果、孤立した実効凸部領域１３０における
研磨レートが、互いに密に形成された実効凸部領域１３
０における研磨レートに比べて速くなってしまう。この
ため、孤立した実効凸部領域１３０における研磨ストッ
パ層１１４の研磨が、過剰に進んでしまうことになる。

【０００９】このように、孤立した実効凸部領域１３０
における研磨ストッパ層１１４が極端に削られると、た
とえば、得られるトレンチ絶縁層１２０の膜厚がばらつ
くなどの不具合が生じる（図１１（ｃ）参照）。また、
研磨ストッパ層１１４がその機能を発揮することができ
なくなるという不具合も生じる。さらに、孤立した実効
凸部領域１３０が削られると、研磨布がたわみ、互いに
密に形成された実効凸部領域１３０における研磨ストッ
パ層１１４において、エロージョン（erosion） が生じ
る。エロージョンとは、研磨ストッパ層１１４の角部１
１４ａが削られる現象をいう。また、研磨布がたわむ
と、絶縁層１２１の上部においてディッシング（dishin
g） が生じる。ディッシングとは、絶縁層１２１の上部
の形状が皿状になる現象をいう。

【００１０】以上の問題を解決するために、図１２に示
すように、トレンチ１１６内に、ダミー凸部領域１３２
を形成する技術が提案されている。ダミー凸部領域１３
２を形成することにより、研磨圧力がダミー凸部領域１
３２に分散され、孤立した実効凸部領域１３０に研磨圧
力が集中するのを抑えることができる。その結果、孤立
した実効凸部領域１３０における、研磨レートが速くな
るのを抑えることができる。このため、ダミー凸部領域
１３２を形成することにより、孤立した実効凸部領域１
３０が削られるのを抑えることができる。

【００１１】ダミー凸部領域１３２を形成した技術は、
特開平９−１０７０２８号公報、特開平９−１８１１５
９号公報、特開平１０−９２９２１号公報、特開平１１
−２６５７６号公報、米国特許第５，８８５，８５６号
および米国特許第５，９０２，７５２号において、開示
されている。

【００１２】

【発明が解決しようとする課題】本発明の目的は、トレ
ンチ素子分離領域内に、ダミー凸部領域が所定のパター
ンで形成された半導体装置およびその製造方法を提供す
ることにある。

【００１３】

【課題を解決するための手段】（半導体装置） （Ａ）本発明の第１の半導体装置は、トレンチ素子分離
領域を有し、前記トレンチ素子分離領域内において、複
数のダミー凸部領域が設けられ、行方向と交差する方向
に沿って伸びる、第１の仮想直線を想定すると、前記第
１の仮想直線と前記行方向とのなす角は、２〜４０度で
あり、前記ダミー凸部領域は、前記第１の仮想直線上に
位置するように、配置されている。

【００１４】ここで、「行方向」とは、たとえば、アク
ティブ領域、ゲート領域、ｎウエルとｐウエルとの境界
領域、禁止区域などを考慮して想定される、一の方向で
ある。

【００１５】本発明の第１の半導体装置によれば、ダミ
ー凸部領域は、第１の仮想直線上に位置するように形成
されている。この第１の仮想直線と行方向とのなす角
は、２〜４０度である。つまり、同一の第１の仮想直線
上にあって、行方向に隣り合うダミー凸部領域は、互い
に列方向にずれて形成されている。このため、行方向に
伸びる禁止区域の付近においても、ダミー凸部領域を密
に形成することが、容易となる。つまり、禁止区域内
に、あるダミー凸部領域が重なる場合でも、禁止区域の
付近において、他のダミー凸部領域が、確実に配置され
る。その結果、トレンチ内に充填された絶縁層を研磨す
る際、禁止区域の付近においても、ダミー凸部領域に、
研磨圧力を確実に分散させることができる。

【００１６】また、禁止区域の付近においても、確実に
ダミー凸部領域を配置することができるため、実効凸部
領域間の間隔が狭い領域においても、確実にダミー凸部
領域を配置することができる。

【００１７】本発明の第１の半導体装置は、前記第１の
仮想直線間において、所定の間隔が置かれていることが
好ましい。前記間隔は、１〜１６μｍであることが好ま
しい。

【００１８】前記ダミー凸部領域は、該ダミー凸部領域
の中心が、前記第１の仮想直線上に位置するように、配
置されていることが好ましい。

【００１９】（Ｂ）本発明の第２の半導体装置は、トレ
ンチ素子分離領域を有し、前記トレンチ素子分離領域内
において、複数のダミー凸部領域が設けられ、列方向と
交差する方向に沿って伸びる、第２の仮想直線を想定す
ると、前記第２の仮想直線と前記列方向とのなす角は、
２〜４０度であり、前記ダミー凸部領域は、前記第２の
仮想直線上に位置するように、配置されている。

【００２０】ここで「列方向」とは、行方向と直交する
方向であり、たとえば、アクティブ領域、ゲート領域、
ｎウエルとｐウエルとの境界領域、禁止区域などを考慮
して想定される、一の方向である。

【００２１】本発明の第２の半導体装置によれば、ダミ
ー凸部領域は、第２の仮想直線上に位置するように形成
されている。この第２の仮想直線と列方向とのなす角
は、２〜４０度である。つまり、同一の第２の仮想直線
上にあって、列方向に隣り合うダミー凸部領域は、互い
に行方向にずれて形成されている。このため、列方向に
伸びる禁止区域の付近においても、ダミー凸部領域を密
に形成することが、容易となる。つまり、禁止区域内
に、あるダミー凸部領域が重なる場合でも、禁止区域の
付近において、他のダミー凸部領域が、確実に配置され
る。その結果、トレンチ内に充填された絶縁層を研磨す
る際、禁止区域の付近においても、ダミー凸部領域に、
研磨圧力を確実に分散させることができる。

【００２２】また、禁止区域の付近においても、確実に
ダミー凸部領域を配置することができるため、実効凸部
領域間の間隔が狭い領域においても、確実にダミー凸部
領域を配置することができる。

【００２３】また、上述の、本発明の第１の半導体装置
と、本発明の第２の半導体装置とを組み合わせた態様で
あってもよい。このように組み合わせた態様を有する半
導体装置によれば、禁止区域の付近において、より確実
にダミー凸部領域を形成することができる。

【００２４】本発明の第２の半導体装置は、前記第２の
仮想直線間において、所定の間隔が置かれていることが
好ましい。前記間隔は、１〜１６μｍであることが好ま
しい。

【００２５】前記ダミー凸部領域は、該ダミー凸部領域
の中心が、前記第２の仮想直線上に位置するように、配
置されていることが好ましい。

【００２６】本発明の第１および第２の半導体装置にお
いて、ダミー凸部領域は、次の態様のうち、少なくとも
いずれかの態様をとることができる。

【００２７】（１）平面形状において、前記トレンチ素
子分離領域の面積に占める、ダミー凸部領域の面積の割
合は、３０〜５０％である態様である。この割合が３０
〜５０％の範囲内にあることで、ダミー凸部領域に研磨
圧力を、より効果的に分散させることができる。さら
に、前記割合は、約４０％であることが好ましい。

【００２８】（２）前記ダミー凸部領域の平面形状は、
ほぼ方形をなす態様である。その形状が、ほぼ方形をな
すことで、ダミー凸部領域の形成が容易となる。前記ダ
ミー凸部領域の平面形状は、ほぼ正方形をなすことが好
ましい。前記ダミー凸部領域の平面形状が、ほぼ正方形
であることにより、より密に、ダミー凸部領域を形成す
ることができる。たとえば、禁止区域が直交するような
場所の付近においても、より確実にダミー凸部領域を形
成することができる。このため、複雑なパターンで形成
された禁止区域（たとえば、複雑なパターンで形成され
たゲート領域の周囲の禁止区域）の付近においても、よ
り効果的にダミー凸部領域を形成することができる。

【００２９】（３）ダミー凸部領域の平面形状が方形の
場合に、前記第１の仮想直線または前記第２の仮想直線
上に配置された、隣り合う前記ダミー凸部領域は、平面
形状において、互いに部分的に対向し合う辺を有する態
様である。対向し合う、前記辺同士の間隔は、前記ダミ
ー凸部領域の一辺より短いことが好ましい。または、対
向し合う、前記辺同士の間隔は、好ましくは０．５〜５
μｍ、より好ましくは、約１μｍである。

【００３０】（４）ダミー凸部領域の平面形状が方形の
場合に、前記ダミー凸部領域の一辺の長さは、１μｍ以
上である態様であることが好ましい。ダミー凸部領域の
一辺の長さが１μｍ以上であることにより、ダミー凸部
領域を発生させるためのマスクを作成する際において、
マスク作成データ量が増大するのを抑えることができ
る。

【００３１】そして、前記ダミー凸部領域の一辺の長さ
は、１０μｍ以下である態様であることが好ましく、さ
らに好ましくは５μｍ以下の態様である。ダミー凸部領
域の一辺の長さが５μｍ以下である場合には、トレンチ
内に絶縁層を埋め込む際において、ダミー凸部領域の上
に堆積される絶縁層が厚くなるのを抑えることができ
る。高密度プラズマＣＶＤ法を用いて、トレンチ内に絶
縁層を埋め込む際に、特に好適となる。

【００３２】特に好ましくは、前記ダミー凸部領域の一
辺の長さは、約２μｍである。

【００３３】（５）前記トレンチ素子分離領域内におい
て、禁止区域が設定され、前記禁止区域に部分的に重な
ることになるダミー凸部領域は、形成されていないこと
が好ましい。これによって、パターン飛びや、絶縁層を
研磨する際においてスクラッチ（scratch） が生じるの
を、確実に防止することができる。前記禁止区域の幅
は、たとえば０．５〜２０μｍである態様である。

【００３４】（Ｃ）本発明の第３の半導体装置は、トレ
ンチ素子分離領域を有し、前記トレンチ素子分離領域内
において、複数のダミー凸部領域が設けられ、前記ダミ
ー凸部領域は、平面形状において、ほぼ正方形をなし、
行方向で隣り合う前記ダミー凸部領域間の間隔は、該ダ
ミー凸部領域の一辺の長さの、ほぼ半分であり、行方向
で隣り合う前記ダミー凸部領域は、互いに列方向にず
れ、前記ダミー凸部領域の列方向にずれた幅は、該ダミ
ー凸部領域の一辺の長さの、ほぼ半分である。

【００３５】ここで、「行方向」および「列方向」は、
本発明の第１および第２の半導体装置の項で説明したも
のと同様である。

【００３６】本発明の第３の半導体装置によれば、行方
向で隣り合う前記ダミー凸部領域は、互いに列方向にず
れている。このため、本発明の第３の半導体装置は、本
発明の第１の半導体装置と同様の作用効果を奏すること
ができる。

【００３７】（Ｄ）本発明の第４の半導体装置は、トレ
ンチ素子分離領域を有し、前記トレンチ素子分離領域内
において、複数のダミー凸部領域が設けられ、前記ダミ
ー凸部領域は、平面形状において、ほぼ正方形をなし、
列方向で隣り合う前記ダミー凸部領域間の間隔は、該ダ
ミー凸部領域の一辺の長さの、ほぼ半分であり、列方向
で隣り合う前記ダミー凸部領域は、互いに行方向にず
れ、前記ダミー凸部領域の行方向にずれた幅は、該ダミ
ー凸部領域の一辺の長さの、ほぼ半分である。

【００３８】ここで、「行方向」および「列方向」は、
本発明の第１および第２の半導体装置の項で説明したも
のと同様である。

【００３９】本発明の第４の半導体装置によれば、列方
向で隣り合う前記ダミー凸部領域は、互いに行方向にず
れている。このため、本発明の第４の半導体装置は、本
発明の第２の半導体装置と同様の作用効果を奏すること
ができる。

【００４０】また、上述の、本発明の第３の半導体装置
と、本発明の第４の半導体装置とを組み合わせた態様で
あってもよい。このように組み合わせた態様を有する半
導体装置によれば、禁止区域の付近において、より確実
にダミー凸部領域を形成することができる。

【００４１】本発明の第３および第４の半導体装置にお
いて、前記ダミー凸部領域の一辺の長さは、約２μｍで
あることが好ましい。

【００４２】（半導体装置の製造方法） （Ａ）本発明の、第１の半導体装置の製造方法は、トレ
ンチ素子分離領域を有する、半導体装置の製造方法であ
って、（ａ）シリコン基板の上に、所定のパターンを有
する研磨ストッパ層を形成する工程、（ｂ）少なくとも
研磨ストッパ層をマスクとして、前記シリコン基板にト
レンチを形成する工程、（ｃ）前記トレンチを充填する
ように、前記シリコン基板の上に、絶縁層を形成する工
程、および（ｄ）前記研磨ストッパ層をストッパとし
て、前記絶縁層を研磨する工程、を含み、前記工程
（ｂ）において、前記トレンチ内に、複数のダミー凸部
領域が形成され、行方向と交差する方向に沿って伸び
る、第１の仮想直線を想定すると、前記第１の仮想直線
と前記行方向とのなす角は、２〜４０度であり、前記ダ
ミー凸部領域は、前記第１の仮想直線上に位置するよう
に、配置されている。

【００４３】本発明の、第１の半導体装置の製造方法に
よれば、工程（ｂ）において、ダミー凸部領域が形成さ
れている。このダミー凸部領域は、上述の、本発明の第
１の半導体装置の項で説明したパターンと同様のパター
ンで形成されている。このため、工程（ｂ）において、
禁止区域の付近において、ダミー凸部領域が、確実に形
成されることになる。その結果、工程（ｄ）において、
絶縁層を研磨する際に、ダミー凸部領域に研磨圧力を確
実に分散することができる。したがって、研磨後に得ら
れる絶縁層の厚さを均一にすることができる。

【００４４】（Ｂ）本発明の、第２の半導体装置の製造
方法は、トレンチ素子分離領域を有する、半導体装置の
製造方法であって、（ａ）シリコン基板の上に、所定の
パターンを有する研磨ストッパ層を形成する工程、
（ｂ）少なくとも研磨ストッパ層をマスクとして、前記
シリコン基板にトレンチを形成する工程、（ｃ）前記ト
レンチを充填するように、前記シリコン基板の上に、絶
縁層を形成する工程、および（ｄ）前記研磨ストッパ層
をストッパとして、前記絶縁層を研磨する工程、を含
み、前記工程（ｂ）において、前記トレンチ内に、複数
のダミー凸部領域が形成され、列方向と交差する方向に
沿って伸びる、第２の仮想直線を想定すると、前記第２
の仮想直線と前記列方向とのなす角は、２〜４０度であ
り、前記ダミー凸部領域は、前記第２の仮想直線上に位
置するように、配置されている。

【００４５】本発明の、第２の半導体装置の製造方法に
よれば、上述の、本発明の第２の半導体装置の項で説明
したパターンと同様のパターンで、ダミー凸部領域が形
成されている。このため、本発明によれば、本発明の第
１の半導体装置の製造方法と、同様の効果を奏すること
ができる。

【００４６】本発明の第１の半導体装置の製造方法と、
本発明の第２の半導体装置の製造法とを組み合わせても
よい。

【００４７】すなわち、本発明の、第１の半導体装置の
製造方法において、さらに、列方向と交差する方向に沿
って伸びる、第２の仮想直線を想定すると、前記第２の
仮想直線と前記列方向とのなす角は、２〜４０度であ
り、前記ダミー凸部領域は、前記第２の仮想直線上に位
置するように、配置されていてもよい。

【００４８】このように組み合わせた場合には、禁止区
域の付近において、ダミー凸部領域をより確実に形成す
ることができる。このため、研磨後に得られる絶縁層の
厚さを、より均一にすることができる。

【００４９】本発明の、第１および第２の半導体装置の
製造方法には、第１および第２の仮想直線の構成とし
て、半導体装置の項で説明した事項を適用できる。ま
た、ダミー凸部領域は、半導体装置の項で説明した態様
（１）〜（５）を同様にとることができる。

【００５０】（Ｃ）本発明の、第３の半導体装置の製造
方法は、トレンチ素子分離領域を有する、半導体装置の
製造方法であって、（ａ）シリコン基板の上に、所定の
パターンを有する研磨ストッパ層を形成する工程、
（ｂ）少なくとも研磨ストッパ層をマスクとして、前記
シリコン基板にトレンチを形成する工程、（ｃ）前記ト
レンチを充填するように、前記シリコン基板の上に、絶
縁層を形成する工程、および（ｄ）前記研磨ストッパ層
をストッパとして、前記絶縁層を研磨する工程、を含
み、前記工程（ｂ）において、前記トレンチ内に、複数
のダミー凸部領域が形成され、前記ダミー凸部領域は、
平面形状において、ほぼ正方形をなし、行方向で隣り合
う前記ダミー凸部領域間の間隔は、該ダミー凸部領域の
一辺の長さの、ほぼ半分であり、行方向で隣り合う前記
ダミー凸部領域は、互いに列方向にずれ、前記ダミー凸
部領域の列方向にずれた幅は、該ダミー凸部領域の一辺
の長さの、ほぼ半分である。

【００５１】本発明の、第３の半導体装置の製造方法に
よれば、上述の、本発明の第３の半導体装置の項で説明
したパターンと同様のパターンで、ダミー凸部領域が形
成されている。このため、本発明によれば、本発明の第
１の半導体装置の製造方法と、同様の効果を奏すること
ができる。

【００５２】（Ｄ）本発明の第４の半導体装置の製造方
法は、トレンチ素子分離領域を有する、半導体装置の製
造方法であって、（ａ）シリコン基板の上に、所定のパ
ターンを有する研磨ストッパ層を形成する工程、（ｂ）
少なくとも研磨ストッパ層をマスクとして、前記シリコ
ン基板にトレンチを形成する工程、（ｃ）前記トレンチ
を充填するように、前記シリコン基板の上に、絶縁層を
形成する工程、および（ｄ）前記研磨ストッパ層をスト
ッパとして、前記絶縁層を研磨する工程、を含み、前記
工程（ｂ）において、前記トレンチ内に、複数のダミー
凸部領域が形成され、前記ダミー凸部領域は、平面形状
において、ほぼ正方形をなし、列方向で隣り合う前記ダ
ミー凸部領域間の間隔は、該ダミー凸部領域の一辺の長
さの、ほぼ半分であり、列方向で隣り合う前記ダミー凸
部領域は、互いに行方向にずれ、前記ダミー凸部領域の
行方向にずれた幅は、該ダミー凸部領域の一辺の長さ
の、ほぼ半分である。

【００５３】本発明の、第４の半導体装置の製造方法に
よれば、上述の、本発明の第４の半導体装置の項で説明
したパターンと同様のパターンで、ダミー凸部領域が形
成されている。このため、本発明によれば、本発明の第
１の半導体装置の製造方法と、同様の効果を奏すること
ができる。

【００５４】本発明の第３の半導体装置の製造方法と、
本発明の第４の半導体装置の製造方法とを組み合わせて
もよい。

【００５５】このように組み合わせた場合には、禁止区
域の付近において、ダミー凸部領域をより確実に形成す
ることができる。このため、研磨後に得られる絶縁層の
厚さを、より均一にすることができる。

【００５６】

【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照しながら説明する。

【００５７】［半導体装置］ （デバイスの構造）以下、本実施の形態に係る半導体装
置を説明する。本実施の形態に係る半導体装置は、シリ
コン基板において、トレンチ素子分離領域を有してい
る。本実施の形態に係る半導体装置の特徴点は、トレン
チ素子分離領域を有するシリコン基板の構成の点にあ
る。以下、具体的に、トレンチ素子分離領域を有するシ
リコン基板の構成を説明する。図１は、トレンチ素子分
離領域を有するシリコン基板の平面図である。図２は、
図１におけるＡ−Ａ線に沿った断面を模式的に示す断面
図である。

【００５８】シリコン基板１０には、所定のパターンを
有する実効凸部領域３０が形成されている。実効凸部領
域３０は、たとえば、ＭＯＳトランジスタなどの素子形
成領域となる。実効凸部領域３０は、規則的またはラン
ダムに、配置されている。実効凸部領域３０は、デバイ
スの設計上、互いに密に形成された実効凸部領域３０
と、孤立した実効凸部領域３０とを有する。互いに密に
形成された実効凸部領域３０と、孤立した実効凸部領域
３０との間には、広い素子分離領域２４が形成されてい
る。

【００５９】広いトレンチ素子分離領域２４内には、ダ
ミー凸部領域３２が形成されている。ダミー凸部領域３
２は、行方向に交差する方向に沿って、整列配置するよ
うに形成されている。また、ダミー凸部領域３２は、列
方向に交差する方向に沿って、整列配置するように形成
されている。ダミー凸部領域３２が形成される、トレン
チ素子分離領域２４の幅（実効凸部領域間の間隔）Ｗ１
０は、特に限定されない。

【００６０】また、実効凸部領域３０の周囲には、この
後に詳述する禁止区域が設定されている。ここで、禁止
区域とは、ダミー凸部領域３２を発生させない領域をい
う。つまり、ダミー凸部領域３２は、この禁止区域内に
掛からないように、形成されている。より具体的には、
全体的または部分的に禁止区域に重なるダミー凸部領域
は、完全に排除されている。部分的に禁止区域に重なる
ダミー凸部領域も完全に排除することによる利点は、後
述の作用効果の項で詳述する。

【００６１】以下、図３を参照しながら、ダミー凸部領
域３２の配置パターンを説明する。図３は、ダミー凸部
領域３２の配置パターンを説明するための図である。

【００６２】ダミー凸部領域３２は、第１の仮想直線Ｌ
１上に位置するように形成されている。また、ダミー凸
部領域３２は、第２の仮想直線Ｌ２上に位置するように
形成されている。ダミー凸部領域３２は、たとえば、ダ
ミー凸部領域３２の中心が、第１の仮想直線Ｌ１の上に
位置するように、形成される。また、ダミー凸部領域３
２は、たとえば、ダミー凸部領域３２の中心が、第２の
仮想直線Ｌ２の上に位置するように、形成される。

【００６３】第１の仮想直線Ｌ１は、行方向と交差して
いる。第１の仮想直線Ｌ１と行方向とのなす角θ１は、
２〜４０度であり、好ましくは１５〜２５度であり、よ
り好ましくは約２０度である。ここで「行方向」とは、
たとえば、アクティブ領域、ゲート領域、ｎウエルとｐ
ウエルとの境界領域、抵抗として機能するウエル，禁止
区域などを考慮して想定される、一の方向である。

【００６４】第２の仮想直線Ｌ２は、列方向と交差して
いる。第２の仮想直線Ｌ２と列方向とのなす角θ２は、
２〜４０度であり、好ましくは１５〜２５度であり、よ
り好ましくは約２０度である。ここで「列方向」とは、
行方向と直交する方向であり、たとえば、アクティブ領
域、ゲート領域、ｎウエルとｐウエルとの境界領域、抵
抗として機能するウエル，禁止区域などを考慮して想定
される、一の方向である。

【００６５】第１の仮想直線Ｌ１は、複数本想定され、
かつ、所定のピッチで想定される。第１の仮想直線Ｌ１
間の間隔は、特に限定されず、たとえば１〜１６μｍで
あり、好ましくは２〜５μｍである。第２の仮想直線Ｌ
２は、複数本想定され、かつ、所定のピッチで想定され
る。第２の仮想直線Ｌ２間の間隔は、特に限定されず、
たとえば１〜１６μｍであり、好ましくは２〜５μｍで
ある。

【００６６】同一の第１の仮想直線Ｌ１上に配置され
た、隣り合うダミー凸部領域３２は、互いに列方向にず
れて形成されている。ダミー凸部領域３２の列方向にず
れた幅Ｙ１０は、好ましくは０．５〜５μｍ、さらに好
ましくは０．５〜２μｍ、特に好ましくは約１μｍであ
る。

【００６７】同一の第２の仮想直線Ｌ２上に配置され
た、列方向に隣り合うダミー凸部領域３２は、互いに行
方向にずれて形成されている。ダミー凸部領域３２の行
方向にずれた幅Ｘ１０は、好ましくは０．５〜５μｍ、
より好ましくは０．５〜２μｍ、特に好ましくは約１μ
ｍである。

【００６８】平面形状において、トレンチ素子分離領域
２４の単位面積に占める、ダミー凸部領域３２の面積の
割合は、特に限定されず、好ましくは３０〜５０％、よ
り好ましくは約４０％である。具体的には、単位ユニッ
トの全面積に占める、ダミー凸部領域の面積の割合は、
好ましくは３０〜５０％、より好ましくは約４０％であ
る。

【００６９】ここで「単位ユニット」とは、そのユニッ
トを上下左右に繰り返すことで、全体のパターンを形成
することができる最小のユニットをいう。具体的には、
図３においては、「単位ユニット」は、四角形ＡＢＣＤ
によって囲まれる領域である。

【００７０】ダミー凸部領域３２の平面形状は、特に限
定されず、たとえば多角形，円形を挙げることができ
る。ダミー凸部領域３２の平面形状は、好ましくは多角
形であり、より好ましくは方形であり、特に好ましくは
正方形である。ダミー凸部領域３２の平面形状が正方形
であると、トレンチ素子分離領域２４内に、より密にダ
ミー凸部領域３２を形成することができる。たとえば、
禁止区域が直交するような場所の付近においても、ダミ
ー凸部領域３２をより確実に形成することができる。こ
のため、複雑なパターンで形成された禁止区域（たとえ
ば、複雑なパターンで形成されたゲート領域の周囲の禁
止区域）の付近においても、より効果的にダミー凸部領
域３２を形成することができる。

【００７１】ダミー凸部領域３２の平面形状が正方形で
ある場合において、一辺の長さＴ１０は、特に限定され
ないが、たとえば１〜１０μｍ、好ましくは１〜５μ
ｍ、より好ましくは、約２μｍである。ダミー凸部領域
の一辺の長さＴ１０が１μｍ以上であることにより、ダ
ミー凸部領域３２を発生させるための、マスクを作成す
る際において、マスク作成データ量が著しく増大するの
を抑えることができる。ダミー凸部領域３２の一辺の長
さＴ１０が５μｍ以下であることにより、後述する、ト
レンチ１６内に絶縁層２１を埋め込む際に、ダミー凸部
領域３２の上に堆積される絶縁層の厚さが、実効凸部領
域（たとえば回路領域）３０の上に堆積される絶縁層の
厚さと、ほぼ同等にすることができる。このため、ダミ
ー凸部領域の一辺の長さＴ１０が５μｍ以下である場合
には、後述する絶縁層２１の研磨工程後において、ダミ
ー凸部領域３２の上に絶縁層２１が残存するのを、より
確実に抑えることができる。また、ダミー凸部領域の一
辺の長さＴ１０が５μｍ以下であることは、高密度プラ
ズマＣＶＤ法により、トレンチ１６内に絶縁層２１を充
填する際、特に有用である。

【００７２】ダミー凸部領域３２の平面形状が正方形の
場合に、同一の第１の仮想直線Ｌ１上に配置された、隣
り合うダミー凸部領域３２は、互いに部分的に対向する
辺Ｓ１，Ｓ２を有する。この対向する辺Ｓ１，Ｓ２同士
の間の間隔Ｇ１０は、特に限定されないが、好ましくは
０．５〜５μｍ、より好ましくは約１μｍである。また
は、間隔Ｇ１０は、ダミー凸部領域３２の一辺の長さＴ
１０より短く設定されることが好ましく、ダミー凸部領
域３２の一辺の長さＴ１０の、ほぼ半分であることがよ
り好ましい。

【００７３】ダミー凸部領域３２の平面形状が正方形の
場合に、同一の第２の仮想直線Ｌ２上に配置された、隣
り合うダミー凸部領域３２は、互いに部分的に対向する
辺Ｓ３，Ｓ４を有する。この対向する辺Ｓ３，Ｓ４同士
の間の間隔Ｇ２０は、特に限定されないが、好ましくは
０．５〜５μｍ、より好ましくは約１μｍである。また
は、間隔Ｇ２０は、ダミー凸部領域３２の一辺の長さＴ
１０より短く設定されることが好ましく、ダミー凸部領
域３２の一辺の長さＴ１０の、ほぼ半分であることがよ
り好ましい。

【００７４】ダミー凸部領域３２の平面形状が正方形の
場合には、行方向で隣り合う、ダミー凸部領域３２の列
方向にずれた幅Ｙ１０は、ダミー凸部領域３２の一辺の
長さの、ほぼ半分であることが好ましい。また、列方向
で隣り合う、ダミー凸部領域３２の行方向にずれた幅Ｘ
１０は、ダミー凸部領域の一辺の長さの、ほぼ半分であ
ることが好ましい。

【００７５】（作用効果）ダミー凸部領域３２が以上の
構成で形成されることにより、たとえば、次の作用効果
を奏することができる。この作用効果を、図４を参照し
ながら説明する。図４は、ダミー凸部領域３２の配置パ
ターンの作用効果を説明するための図である。

【００７６】（１）図４（ａ）に示すように、トレンチ
素子分離領域内であって、実効凸部領域の周囲におい
て、行方向に伸びる禁止区域が存在している場合を考え
る。この場合、この禁止区域と平行に、格子状のダミー
凸部領域を形成することが考えられる。ダミー凸部領域
が格子状に形成された場合には、ダミー凸部領域の一つ
が禁止区域に掛かると、そのダミー凸部領域と同じ行に
ある他のダミー凸部領域がすべて、禁止区域に掛かるこ
とになる。このため、ダミー凸部領域が禁止区域内に掛
からないように、禁止区域の付近にダミー凸部領域を形
成するには、ダミー凸部領域の位置を制御する必要があ
る。この制御は、たとえばマスク作成データの増大など
を招くため、技術的に難しい。一方、禁止区域の付近に
ダミー凸部領域を形成できない場合は、その禁止区域の
付近において、トレンチ素子分離領域内に形成されるダ
ミー凸部領域の密度が、不充分になってしまう。

【００７７】しかし、本実施の形態においては、図４
（ｂ）に示すように、ダミー凸部領域３２は、行方向と
交差する方向に伸びる第１の仮想直線Ｌ１上に位置する
ように、形成されている。つまり、同一の第１の仮想直
線Ｌ１上にある、隣り合うダミー凸部領域３２は、互い
に列方向にずれて形成されている。このため、同一の仮
想直線上において、あるダミー凸部領域が、禁止区域に
掛かったとしても、隣りの他のダミー凸部領域３２は、
禁止区域に掛かからないように配置できる。その結果、
ダミー凸部領域３２の形成位置を制御することなく、禁
止区域の付近にダミー凸部領域３２を確実に形成するこ
とができる。

【００７８】また、本実施の形態においては、ダミー凸
部領域３２は、さらに、列方向と交差する方向に伸びる
第２の仮想直線Ｌ２上に位置するように、形成されてい
る。つまり、同一の第２の仮想直線Ｌ２上にある、隣り
合うダミー凸部領域３２は、互いに行方向にずれて形成
されている。このため、ダミー凸部領域３２が第１の仮
想直線Ｌ１上にある場合と同様の理由で、列方向に伸び
る禁止区域の付近に、ダミー凸部領域３２を確実に形成
することができる。

【００７９】（２）本実施の形態では、部分的に禁止区
域に重なるダミー凸部領域は、完全に排除されている。
このため、たとえば、次の作用効果が奏される。

【００８０】図４（ｂ）において、禁止区域に部分的に
重なるダミー凸部領域のうち、禁止区域に重ならない一
部の領域（斜線で示す領域）（以下「残存ダミー凸部領
域」という）を発生させることが考えられる。この残存
ダミー凸部領域は、本来のダミー凸部領域の平面形状の
一部が欠けた、平面形状を有する。すなわち、残存ダミ
ー凸部領域の平面形状は、本来のダミー凸部領域の平面
形状と比べて、小さくなる。この残存ダミー凸部領域の
平面形状の寸法が、極端に小さく（たとえば、解像限界
またはデザインルールより小さく）なると、たとえば次
のような問題が生じることが考えられる。

【００８１】（ａ）残存ダミー凸部領域を規定するレジ
スト層を形成するのが困難となり、残存ダミー凸部領域
のパターン飛びが発生する。（ｂ）残存ダミー凸部領域
を形成するためのレジスト層を形成できたとしても、そ
のレジスト層が倒れ、倒れたレジスト層が、トレンチを
形成するためのエッチングの際にゴミとなり、そのエッ
チングに悪影響を及ぼす。（ｃ）残存ダミー凸部領域の
凸部は細くなるため、残存ダミー凸部領域の凸部が、凸
部領域形成のエッチング工程後の、基板の洗浄工程など
の際に折れ、表面異物となる。（ｄ）この表面異物が絶
縁層内にとり込まれると、絶縁層の研磨の際に、スクラ
ッチ（scratch） が生じたりする。

【００８２】しかし、本実施の形態では、残存ダミー凸
部領域を形成していない。このため、上述のような問題
が発生するのを確実に防止することができる。

【００８３】（禁止区域）次に、禁止区域を具体的に説
明する。図５は、禁止区域を説明するため図であって、
ダミー凸部領域を有するシリコン基板の平面図である。
図５において、禁止区域を斜線で示す。禁止区域は、た
とえば、次の領域において設定される。

【００８４】（１）第１に、実アクティブ領域Ａ１の周
囲の領域である。この領域に禁止区域を設けないと、ダ
ミー凸部領域３２が、実アクティブ領域Ａ１と接した状
態で形成される場合がある。この場合、たとえば、実ア
クティブ領域Ａ１とダミー凸部領域３２とがショートし
てしまい、必要以外の部分がアクティブ領域となってし
まう不具合が生じる。この禁止区域の幅Ｗ１は、この不
具合を抑えることができれば特に限定されず、たとえば
０．５〜２０μｍ、好ましくは１〜５μｍである。な
お、ダミー凸部領域３２は、禁止区域に掛からない程度
で、実アクティブ領域Ａ１の付近まで形成されているこ
とが好ましい。

【００８５】（２）第２に、ゲート領域が形成されるこ
とになる領域Ａ２の周囲の領域である。この領域に禁止
区域を設けないと、ダミー凸部領域３２と、ゲート領域
とが重なった状態で形成される場合がある。この場合、
必要以外の領域でゲート領域の下にアクティブ領域が形
成され、ゲートとアクティブで容量結合が形成されてし
まい、本来のトランジスタの特性を劣化させてしまうな
どの不具合が生じる。この禁止区域の幅Ｗ２は、この不
具合を抑えることができれば特に限定されず、たとえば
０．５〜２０μｍ、好ましくは１〜５μｍである。

【００８６】（３）第３に、ｎウエルとｐウエルとの境
界領域Ａ３の周囲の領域である。この領域に禁止区域を
設けないと、ｎウエルとｐウエルとの境界領域Ａ３にお
いて、ダミー凸部領域３２が形成される場合がある。こ
の場合、ｎウエルとｐウエルとがダミー凸部領域３２を
介して接触してしまい、電流リークが発生するなどの不
具合が生じる。この禁止区域の幅Ｗ３は、この不具合を
抑えることができれば特に限定されず、たとえば０．５
〜２０μｍ、好ましくは１〜５μｍである。なお、ダミ
ー凸部領域３２は、禁止区域に掛からない程度で、ｎウ
エルとｐウエルとの境界領域Ａ３の付近まで形成されて
いることが好ましい。

【００８７】（４）第４に、抵抗として機能するウエル
領域Ａ４の周囲の領域である。この領域に禁止区域を設
けないと、ウエル領域Ａ４上にダミー凸部領域３２が形
成されるため、ウエル領域Ａ４の抵抗などが変化するな
どの不具合が生じる。この禁止区域の幅Ｗ４は、この不
具合を抑えることができれば特に限定されず、たとえば
０．５〜２０μｍ、好ましくは１〜５μｍである。な
お、ダミー凸部領域３２は、禁止区域に掛からない程度
で、抵抗として機能するウエル領域Ａ４の付近まで形成
されていることが好ましい。

【００８８】［半導体装置の製造方法］ （製造プロセス）次に、実施の形態に係る半導体装置の
製造プロセスについて説明する。具体的には、トレンチ
素子分離領域の形成方法について説明する。図６〜図８
は、本実施の形態に係る半導体装置の製造工程を模式的
に示す断面図である。

【００８９】（１）まず、図６（ａ）を参照しながら説
明する。シリコン基板１０上に、パッド層１２を形成す
る。パッド層１２の材質としては、たとえば酸化シリコ
ン，酸化窒化シリコンなどを挙げることができる。パッ
ド層１２が酸化シリコンからなる場合には、熱酸化法，
ＣＶＤ法などにより形成することができる。パッド層１
２が酸化窒化シリコンからなる場合には、ＣＶＤ法など
により形成することができる。パッド層１２の膜厚は、
たとえば５〜２０ｎｍである。

【００９０】次に、パッド層１２上に、研磨ストッパ層
１４を形成する。研磨ストッパ層１４としては、単層構
造または多層構造を挙げることができる。単層構造とし
ては、たとえば窒化シリコン層，多結晶シリコン層およ
び非晶質シリコン層のいずれかを挙げることができる。
多層構造としては、窒化シリコン層と多結晶シリコン層
と非晶質シリコン層との中から選択される少なくとも２
種からなる多層構造などを挙げることができる。研磨ス
トッパ層１４の形成方法としては、公知の方法たとえば
ＣＶＤ法などを挙げることができる。研磨ストッパ層１
４は、後のＣＭＰにおけるストッパとして機能するのに
十分な膜厚、たとえば５０〜２５０ｎｍの膜厚を有す
る。

【００９１】次に、研磨ストッパ層１４の上に、所定の
パターンのレジスト層Ｒ１を形成する。具体的には、レ
ジスト層Ｒ１は、デバイスの構造の項で説明した凸部領
域３０，３２のパターンが形成されるように、パターニ
ングされている（図１参照）。より具体的には、レジス
ト層Ｒ１は、実効凸部領域３０およびダミー凸部領域３
２の形成領域の上方のレジスト層Ｒ１が残存するよう
に、パターニングされている。

【００９２】（２）次に、図６（ｂ）に示すように、レ
ジスト層Ｒ１をマスクとして、研磨ストッパ層１４およ
びパッド層１２をエッチングする。このエッチングは、
たとえばドライエッチングにより行われる。

【００９３】（３）次に、レジスト層Ｒ１を除去する。
レジスト層Ｒ１は、たとえばアッシングにより除去され
る。次いで、図６（ｃ）に示すように、研磨ストッパ層
１４をマスクとして、シリコン基板１０をエッチング
し、トレンチ１６を形成する。トレンチ１６が形成され
ることにより、実効凸部領域３０とダミー実効凸部領域
３２とが形成される。トレンチ１６の深さは、デバイス
の設計で異なるが、たとえば３００〜５００ｎｍであ
る。シリコン基板１０のエッチングは、ドライエッチン
グにより行うことができる。これらの凸部領域３０，３
２の断面形状は、テーパ形状であることが好ましい。凸
部領域３０，３２の断面形状がテーパ形状であること
で、後述する、絶縁層２１のトレンチ１６内への埋め込
みが容易となる。凸部領域３０，３２の断面形状のテー
パ角度αは、７０度以上９０度未満であることが好まし
い。

【００９４】次に、図示しないが、シリコン基板１０と
研磨ストッパ層１４との間に介在しているパッド層１２
の端部をエッチングする。

【００９５】（４）次に、図７（ａ）に示すように、熱
酸化法により、トレンチ１６におけるシリコン基板１０
の露出面を酸化し、トレンチ酸化膜１８を形成する。ま
た、この熱酸化によって、パッド層１２の端部がエッチ
ングされていることにより、凸部領域３０，３２の肩部
１０ａは、酸化されて、丸みを帯びる。トレンチ酸化膜
１８の膜厚は、たとえば１０〜７０ｎｍであり、好まし
くは１０〜５０ｎｍである。

【００９６】（５）次に、図７（ｂ）に示すように、ト
レンチ１６を埋め込むようにして、絶縁層２１を全面に
堆積する。絶縁層２１の材質としては、たとえば酸化シ
リコンを挙げることができる。絶縁層２１の膜厚は、ト
レンチ１６を埋め込み、少なくとも研磨ストッパ層１４
を覆うような膜厚であれば特に限定されない。絶縁層２
１の膜厚は、たとえば５００〜８００ｎｍである。絶縁
層２１の堆積方法としては、たとえば高密度プラズマＣ
ＶＤ（ＨＤＰ−ＣＶＤ）法，熱ＣＶＤ法，ＴＥＯＳプラ
ズマＣＶＤ法などを挙げることができる。

【００９７】（６）次に、図７（ｃ）に示すように、絶
縁層２１をＣＭＰ法により平坦化する。この平坦化は、
研磨ストッパ層１４が露出するまで行う。つまり、研磨
ストッパ層１４をストッパとして、絶縁層２１を平坦化
する。本実施の形態においては、広い素子分離領域２４
において、ダミー凸部領域３２が形成されている。すな
わち、互いに密に形成された実効凸部領域２４と、孤立
した実効凸部領域２４との間において、ダミー凸部領域
３２が形成されている。そして、ダミー凸部領域３２
は、半導体装置の項で説明した配置パターンで形成され
ている。このため、ダミー凸部領域３２は、広い素子分
離領域２４における禁止区域の付近において、確実に形
成されている。その結果、この研磨の際において、広い
素子分離領域２４内においてダミー凸部領域３２が確実
に形成された分だけ、ダミー凸部領域３２に確実に研磨
圧力を分散させることができる。このため、孤立した実
効凸部領域３０に研磨圧力が集中するのをより抑えるこ
とができる。したがって、孤立した実効凸部領域３０に
おける研磨ストッパ層１４が削られるのを、より抑制す
ることができる。

【００９８】（７）次に、図８に示すように、研磨スト
ッパ層１４を、たとえば熱リン酸液を用いて除去する。
次に、図２に示すように、パッド層１２と、絶縁層２１
の上部とを、フッ酸により等方性エッチングする。こう
して、トレンチ１６内にトレンチ絶縁層２０が形成され
て、トレンチ素子分離領域２４が完成する。

【００９９】（作用効果）以下、本実施の形態に係る半
導体装置の製造方法の作用効果を説明する。

【０１００】本実施の形態に係る半導体装置の製造方法
においては、ダミー凸部領域３２が、半導体装置の項で
説明した、ダミー凸部領域３２のパターンと同様のパタ
ーンで形成されている。このため、禁止区域の付近にお
いて、ダミー凸部領域３２が確実に形成されている。そ
の結果、工程（６）で説明したように、孤立した実効凸
部領域３０における研磨ストッパ層１４が削られるの
を、より抑えることができる。したがって、トレンチ絶
縁層２０の膜厚をより均一にすることができる。

【０１０１】［実験例］ダミー凸部領域の配置パターン
の相違によって、実効凸部領域間においてダミー凸部領
域が形成される具合が、どのように変化するかを調べる
ために実験を行った。

【０１０２】（実施例の条件）以下、実施例の条件を説
明する。

【０１０３】（１）実施例においては、ダミー凸部領域
の配置パターンは、次のルールにしたがった。 （ａ）第１の仮想直線と行方向とのなす角度は、約１
８．４度とした。 （ｂ）第１の仮想直線間の間隔は、約３．２μｍとし
た。 （ｃ）第２の仮想直線と列方向とのなす角度は、約１
８．４度とした。 （ｄ）第２の仮想直線間の間隔は、約３．２μｍとし
た。 （ｅ）素子分離領域の単位面積当たりに占めるダミー凸
部領域の面積の割合は、４０％とした。 （ｆ）ダミー凸部領域の平面形状は、正方形とした。 （ｇ）ダミー凸部領域の平面形状の一辺は、２μｍとし
た。 （ｈ）同一の第１の仮想直線上に配置された、隣り合う
ダミー凸部領域において、対向する辺同士の間隔は、１
μｍとした。 （ｉ）同一の第２の仮想直線上に配置された、隣り合う
ダミー凸部領域において、対向する辺同士の間隔は、１
μｍとした。 （ｊ）同一の第１の仮想直線上に配置された、隣り合う
ダミー凸部領域において、互いに列方向にずれた幅は、
１μｍとした。 （ｋ）同一の第２の仮想直線上に配置された、隣り合う
ダミー凸部領域において、互いに行方向にずれた幅は、
１μｍとした。 （ｌ）ダミー凸部領域は、その中心が、第１の仮想直線
の上に位置するように形成されている。 （ｍ）ダミー凸部領域は、その中心が、第２の仮想直線
の上に位置するように形成されている。 （ｎ）全体的または部分的に禁止区域に重なるダミー凸
部領域（禁止区域に接するダミー凸部領域も含む）は、
排除されている。

【０１０４】（２）禁止区域は、実効凸部領域の周囲の
領域に設定した。禁止区域の幅は、１μｍとした。

【０１０５】（３）実効凸部領域間の間隔が１０μｍで
ある領域Ａ１と、実効凸部領域間の間隔が６μｍである
領域Ｂ１を設定した。

【０１０６】（比較例の条件）以下、比較例の条件を説
明する。

【０１０７】（１）比較例においては、ダミー凸部領域
を格子状に配置している。具体的には、ダミー凸部領域
の配置パターンは、次のルールにしたがった。 （ａ）行方向に隣り合うダミー凸部領域間の間隔は、１
μｍとした。 （ｂ）列方向に隣り合うダミー凸部領域間の間隔は、１
μｍとした。 （ｃ）ダミー凸部領域の平面形状は、正方形とした。 （ｄ）ダミー凸部領域の一辺は、２μｍとした。 （ｅ）全体的または部分的に禁止区域に重なるダミー凸
部領域（禁止区域に接するダミー凸部領域も含む）は、
排除されている。

【０１０８】（２）禁止区域は、実効凸部領域の周囲の
領域に設定した。禁止区域の幅は、１μｍであった。

【０１０９】（３）実効凸部領域のパターンは、実施例
と同様のパターンを使用した。なお、実施例の領域Ａ１
に対応する領域をＡ２として表し、実施例の領域Ｂ１に
対応する領域をＢ２として表す。

【０１１０】（結果）この結果を図９および図１０に示
す。図９は、実施例に係るウエハの一部の平面図であ
る。図１０は、比較例に係るウエハの一部の平面図であ
る。なお、実線で示された正方形は実際に形成されたダ
ミー凸部領域を示し、想像線で示された正方形は排除さ
れた架空のダミー凸部領域を示す。

【０１１１】比較例においては、領域Ａ２において、１
行分のダミー凸部領域しか形成されていない。すなわ
ち、禁止区域の付近において、ダミー凸部領域が形成さ
れていない。これに対して、実施例においては、領域Ａ
１において、禁止区域の付近にも確実にダミー凸部領域
が形成されている。

【０１１２】また、実施例においては、実効凸部領域間
の間隔が狭い領域（領域Ｂ１）において、ダミー凸部領
域が形成されている。これに対して、比較例において
は、実効凸部領域間の間隔が狭い領域（領域Ｂ２）にお
いて、ダミー凸部領域が形成されていない。

【０１１３】以上のことから、実施例によれば、比較例
に比べて、より確実に素子分離領域内にダミー凸部領域
を形成できることがわかる。

【０１１４】［変形例］本発明は、上記の実施の形態に
限定されず、本発明の要旨の範囲で種々の変更が可能で
ある。

【０１１５】（１）上記の実施の形態においては、ダミ
ー凸部領域３２は、ダミー凸部領域３２の中心が、第１
の仮想直線Ｌ１の上に位置するように、形成されてい
た。しかし、ダミー凸部領域３２は、ダミー凸部領域３
２の中心ではない他の部分が、第１の仮想直線Ｌ１の上
に位置するように、形成されていてもよい。すなわち、
ダミー凸部領域３２が第１の仮想直線Ｌ１上にあればよ
い。

【０１１６】（２）上記の実施の形態においては、ダミ
ー凸部領域３２は、ダミー凸部領域３２の中心が、第２
の仮想直線Ｌ２の上に位置するように、形成されてい
た。しかし、ダミー凸部領域３２は、ダミー凸部領域３
２の中心ではない他の部分が、第２の仮想直線Ｌ２の上
に位置するように、形成されていてもよい。すなわち、
ダミー凸部領域３２が第２の仮想直線Ｌ２上にあればよ
い。

【図面の簡単な説明】

【図１】トレンチ素子分離領域を有するシリコン基板の
平面図である。

【図２】図１におけるＡ−Ａ線に沿った断面を模式的に
示す断面図である。

【図３】ダミー凸部領域の配置パターンを説明するため
の図である。

【図４】ダミー凸部領域の配置パターンの作用効果を説
明するための図である。

【図５】禁止区域を説明するため図であって、ダミー凸
部領域を有するシリコン基板の平面図である。

【図６】実施の形態に係る半導体装置の製造工程を模式
的に示す断面図である。

【図７】実施の形態に係る半導体装置の製造工程を模式
的に示す断面図である。

【図８】実施の形態に係る半導体装置の製造工程を模式
的に示す断面図である。

【図９】実施例に係るウエハの一部の平面図である。

【図１０】比較例に係るウエハの一部の平面図である。

【図１１】従来のトレンチ素子分離技術を利用した、素
子分離領域の形成工程を模式的に示す断面図である。

【図１２】ダミー凸部領域を形成した場合における、ト
レンチ素子分離領域の形成工程を模式的に示す断面図で
ある。

【符号の説明】

１０ シリコン基板 １２ パッド層 １４ 研磨ストッパ層 １６ トレンチ １８ トレンチ酸化膜 ２０ トレンチ絶縁層 ２１ 絶縁層 ２４ 素子分離領域 ３０ 実効凸部領域 ３２ ダミー凸部領域 Ｄ１ 第１の仮想直線間の間隔 Ｄ２ 第２の仮想直線間の間隔 Ｇ１０，Ｇ２０ 辺同士の間隔 Ｌ１ 第１の仮想直線 Ｌ２ 第２の仮想直線 Ｓ１，Ｓ２，Ｓ３，Ｓ４ 辺 Ｔ１０ ダミー凸部領域の一辺の長さ Ｘ１０ ずれ幅 Ｙ１０ ずれ幅 θ１ 第１の仮想直線と行方向とのなす角 θ２ 第２の仮想直線と列方向とのなす角

───────────────────────────────────────────────────── フロントページの続き (72)発明者 糟谷 良和 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 Ｆターム(参考） 5F032 AA34 AA36 AA39 AA44 AA45 BA01 BA02 CA03 CA17 DA02 DA04 DA23 DA24 DA33 DA53 DA78

Claims (33)

【特許請求の範囲】
1. 【請求項１】 トレンチ素子分離領域を有し、 前記トレンチ素子分離領域内において、複数のダミー凸
   部領域が設けられ、 行方向と交差する方向に沿って伸びる、第１の仮想直線
   を想定すると、 前記第１の仮想直線と前記行方向とのなす角は、２〜４
   ０度であり、 前記ダミー凸部領域は、前記第１の仮想直線上に位置す
   るように、配置された、半導体装置。
2. 【請求項２】 請求項１において、 前記第１の仮想直線間において、所定の間隔が置かれて
   いる、半導体装置。
3. 【請求項３】 請求項２において、 前記間隔は、１〜１６μｍである、半導体装置。
4. 【請求項４】 請求項１〜３のいずれかにおいて、 前記ダミー凸部領域は、該ダミー凸部領域の中心が、前
   記第１の仮想直線上に位置するように、配置された、半
   導体装置。
5. 【請求項５】 トレンチ素子分離領域を有し、 前記トレンチ素子分離領域内において、複数のダミー凸
   部領域が設けられ、 列方向と交差する方向に沿って伸びる、第２の仮想直線
   を想定すると、 前記第２の仮想直線と前記列方向とのなす角は、２〜４
   ０度であり、 前記ダミー凸部領域は、前記第２の仮想直線上に位置す
   るように、配置された、半導体装置。
6. 【請求項６】 請求項１〜４のいずれかにおいて、 さらに、列方向と交差する方向に沿って伸びる、第２の
   仮想直線を想定すると、 前記第２の仮想直線と前記列方向とのなす角は、２〜４
   ０度であり、 前記ダミー凸部領域は、さらに、前記第２の仮想直線上
   に位置するように、配置された、半導体装置。
7. 【請求項７】 請求項５または６において、 前記第２の仮想直線間において、所定の間隔が置かれて
   いる、半導体装置。
8. 【請求項８】 請求項７において、 前記間隔は、１〜１６μｍである、半導体装置。
9. 【請求項９】 請求項５〜８のいずれかにおいて、 前記ダミー凸部領域は、該ダミー凸部領域の中心が、前
   記第２の仮想直線上に位置するように、配置された、半
   導体装置。
10. 【請求項１０】 請求項１〜９のいずれかにおいて、 平面形状において、前記トレンチ素子分離領域の面積に
    占める、ダミー凸部領域の面積の割合は、３０〜５０％
    である、半導体装置。
11. 【請求項１１】 請求項１０において、 前記割合は、約４０％である、半導体装置。
12. 【請求項１２】 請求項１〜１１のいずれかにおいて、 前記ダミー凸部領域の平面形状は、ほぼ方形をなす、半
    導体装置。
13. 【請求項１３】 請求項１２において、 前記ダミー凸部領域の平面形状は、ほぼ正方形をなす、
    半導体装置。
14. 【請求項１４】 請求項１２または１３において、 前記第１の仮想直線または前記第２の仮想直線上に配置
    された、隣り合う前記ダミー凸部領域は、平面形状にお
    いて、互いに部分的に対向し合う辺を有する、半導体装
    置。
15. 【請求項１５】 請求項１４において、 対向し合う、前記辺同士の間隔は、前記ダミー凸部領域
    の一辺より短い、半導体装置。
16. 【請求項１６】 請求項１４または１５において、 対向し合う、前記辺同士の間隔は、０．５〜５μｍであ
    る、半導体装置。
17. 【請求項１７】 請求項１６において、 前記辺同士の間隔は、約１μｍである、半導体装置。
18. 【請求項１８】 請求項１２〜１７のいずれかにおい
    て、 前記ダミー凸部領域の一辺の長さは、１μｍ以上であ
    る、半導体装置。
19. 【請求項１９】 請求項１２〜１８のいずれかにおい
    て、 前記ダミー凸部領域の一辺の長さは、１０μｍ以下であ
    る、半導体装置。
20. 【請求項２０】 請求項１２〜１９のいずれかにおい
    て、 前記ダミー凸部領域の一辺の長さは、５μｍ以下であ
    る、半導体装置。
21. 【請求項２１】 請求項１２〜２０のいずれかにおい
    て、 前記ダミー凸部領域の一辺の長さは、約２μｍである、
    半導体装置。
22. 【請求項２２】 請求項１〜２１のいずれかにおいて、 前記トレンチ素子分離領域内において、禁止区域が設定
    され、 前記禁止区域に部分的に重なることになるダミー凸部領
    域は、形成されていない、半導体装置。
23. 【請求項２３】 請求項２２において、 前記禁止区域の幅は、０．５〜２０μｍである、半導体
    装置。
24. 【請求項２４】 トレンチ素子分離領域を有し、 前記トレンチ素子分離領域内において、複数のダミー凸
    部領域が設けられ、前記ダミー凸部領域は、平面形状に
    おいて、ほぼ正方形をなし、 行方向で隣り合う前記ダミー凸部領域間の間隔は、該ダ
    ミー凸部領域の一辺の長さの、ほぼ半分であり、 行方向で隣り合う前記ダミー凸部領域は、互いに列方向
    にずれ、 前記ダミー凸部領域の列方向にずれた幅は、該ダミー凸
    部領域の一辺の長さの、ほぼ半分である、半導体装置。
25. 【請求項２５】 トレンチ素子分離領域を有し、 前記トレンチ素子分離領域内において、複数のダミー凸
    部領域が設けられ、 前記ダミー凸部領域は、平面形状において、ほぼ正方形
    をなし、 列方向で隣り合う前記ダミー凸部領域間の間隔は、該ダ
    ミー凸部領域の一辺の長さの、ほぼ半分であり、 列方向で隣り合う前記ダミー凸部領域は、互いに行方向
    にずれ、 前記ダミー凸部領域の行方向にずれた幅は、該ダミー凸
    部領域の一辺の長さの、ほぼ半分である、半導体装置。
26. 【請求項２６】 請求項２４において、 さらに、列方向で隣り合う前記ダミー凸部領域間の間隔
    は、該ダミー凸部領域の一辺の長さの、ほぼ半分であ
    り、 列方向で隣り合う前記ダミー凸部領域は、互いに行方向
    にずれ、 前記ダミー凸部領域の行方向にずれた幅は、該ダミー凸
    部領域の一辺の長さの、ほぼ半分である、半導体装置。
27. 【請求項２７】 請求項２４〜２６のいずれかにおい
    て、 前記ダミー凸部領域の一辺の長さは、約２μｍである、
    半導体装置。
28. 【請求項２８】 トレンチ素子分離領域を有する、半導
    体装置の製造方法であって、（ａ）シリコン基板の上
    に、所定のパターンを有する研磨ストッパ層を形成する
    工程、（ｂ）少なくとも研磨ストッパ層をマスクとし
    て、前記シリコン基板にトレンチを形成する工程、
    （ｃ）前記トレンチを充填するように、前記シリコン基
    板の上に、絶縁層を形成する工程、および（ｄ）前記研
    磨ストッパ層をストッパとして、前記絶縁層を研磨する
    工程、を含み、 前記工程（ｂ）において、前記トレンチ内に、複数のダ
    ミー凸部領域が形成され、 行方向と交差する方向に沿って伸びる、第１の仮想直線
    を想定すると、 前記第１の仮想直線と前記行方向とのなす角は、２〜４
    ０度であり、 前記ダミー凸部領域は、前記第１の仮想直線上に位置す
    るように、配置された、半導体装置の製造方法。
29. 【請求項２９】 トレンチ素子分離領域を有する、半導
    体装置の製造方法であって、（ａ）シリコン基板の上
    に、所定のパターンを有する研磨ストッパ層を形成する
    工程、（ｂ）少なくとも研磨ストッパ層をマスクとし
    て、前記シリコン基板にトレンチを形成する工程、
    （ｃ）前記トレンチを充填するように、前記シリコン基
    板の上に、絶縁層を形成する工程、および（ｄ）前記研
    磨ストッパ層をストッパとして、前記絶縁層を研磨する
    工程、を含み、 前記工程（ｂ）において、前記トレンチ内に、複数のダ
    ミー凸部領域が形成され、 列方向と交差する方向に沿って伸びる、第２の仮想直線
    を想定すると、 前記第２の仮想直線と前記列方向とのなす角は、２〜４
    ０度であり、 前記ダミー凸部領域は、前記第２の仮想直線上に位置す
    るように、配置された、半導体装置の製造方法。
30. 【請求項３０】 請求項２８において、 さらに、列方向と交差する方向に沿って伸びる、第２の
    仮想直線を想定すると、 前記第２の仮想直線と前記列方向とのなす角は、２〜４
    ０度であり、 前記ダミー凸部領域は、前記第２の仮想直線上に位置す
    るように、配置された、半導体装置の製造方法。
31. 【請求項３１】 トレンチ素子分離領域を有する、半導
    体装置の製造方法であって、（ａ）シリコン基板の上
    に、所定のパターンを有する研磨ストッパ層を形成する
    工程、（ｂ）少なくとも研磨ストッパ層をマスクとし
    て、前記シリコン基板にトレンチを形成する工程、
    （ｃ）前記トレンチを充填するように、前記シリコン基
    板の上に、絶縁層を形成する工程、および（ｄ）前記研
    磨ストッパ層をストッパとして、前記絶縁層を研磨する
    工程、を含み、 前記工程（ｂ）において、前記トレンチ内に、複数のダ
    ミー凸部領域が形成され、 前記ダミー凸部領域は、平面形状において、ほぼ正方形
    をなし、 行方向で隣り合う前記ダミー凸部領域間の間隔は、該ダ
    ミー凸部領域の一辺の長さの、ほぼ半分であり、 行方向で隣り合う前記ダミー凸部領域は、互いに列方向
    にずれ、 前記ダミー凸部領域の列方向にずれた幅は、該ダミー凸
    部領域の一辺の長さの、ほぼ半分である、半導体装置の
    製造方法。
32. 【請求項３２】 トレンチ素子分離領域を有する、半導
    体装置の製造方法であって、（ａ）シリコン基板の上
    に、所定のパターンを有する研磨ストッパ層を形成する
    工程、（ｂ）少なくとも研磨ストッパ層をマスクとし
    て、前記シリコン基板にトレンチを形成する工程、
    （ｃ）前記トレンチを充填するように、前記シリコン基
    板の上に、絶縁層を形成する工程、および（ｄ）前記研
    磨ストッパ層をストッパとして、前記絶縁層を研磨する
    工程、を含み、 前記工程（ｂ）において、前記トレンチ内に、複数のダ
    ミー凸部領域が形成され、 前記ダミー凸部領域は、平面形状において、ほぼ正方形
    をなし、 列方向で隣り合う前記ダミー凸部領域間の間隔は、該ダ
    ミー凸部領域の一辺の長さの、ほぼ半分であり、 列方向で隣り合う前記ダミー凸部領域は、互いに行方向
    にずれ、 前記ダミー凸部領域の行方向にずれた幅は、該ダミー凸
    部領域の一辺の長さの、ほぼ半分である、半導体装置の
    製造方法。
33. 【請求項３３】 請求項３１において、 さらに、列方向で隣り合う前記ダミー凸部領域間の間隔
    は、該ダミー凸部領域の一辺の長さの、ほぼ半分であ
    り、 列方向で隣り合う前記ダミー凸部領域は、互いに行方向
    にずれ、 前記ダミー凸部領域の行方向にずれた幅は、該ダミー凸
    部領域の一辺の長さの、ほぼ半分である、半導体装置の
    製造方法。