JP2000066367A

JP2000066367A - フォトマスクおよびレジストパターン形成方法

Info

Publication number: JP2000066367A
Application number: JP23548798A
Authority: JP
Inventors: Hiroyuki Yamada; 浩之山田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-08-21
Filing date: 1998-08-21
Publication date: 2000-03-03

Abstract

(57)【要約】【課題】マスクパターンをレジスト上に投影露光する際
に、パターンの疎密に依存した線幅のずれと、下地の段
差に依存した線幅のずれの両方が低減されるフォトマス
ク（レチクル）およびこれを用いたレジストパターン形
成方法を提供する。【解決手段】段差を有する基板上に塗布されたレジスト
４に、パターンを投影露光するために用いられるフォト
マスク（レチクル）５において、前記レジスト４の下地
段差に応じて形成される、レジスト膜厚の異なる部分に
対して、異なる補正量の補正が設計寸法に加えられてい
るフォトマスクおよびこれを用いたレジストパターン形
成方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
において、フォトリソグラフィ工程に用いられるレジス
トパターンを形成する方法に関し、特に、パターンの疎
密に依存した線幅のずれと、下地の段差に依存した線幅
のずれの両方を低減させることができるフォトマスク
（レチクル）、およびこれを用いたレジストパターン形
成方法に関する。

【０００２】

【従来の技術】半導体装置の高集積化および微細化が進
行するに伴って、より高精度のレジストパターン形成技
術が要求されている。レジストパターンの形成は、半導
体基板上のフォトレジストにマスクパターン（レチク
ル）を投影露光し、露光されたフォトレジストを現像処
理することにより行われる。

【０００３】レジストへのマスクパターンの投影露光に
は、光源として従来のｇ線（４３６ｎｍ）、ｉ線（３６
５ｎｍ）にかわり、紫外域のＫｒＦエキシマーレーザー
（２４８ｎｍ）あるいはＡｒＦエキシマーレーザー（１
９８ｎｍ）等が用いられるようになってきている。ま
た、マスクパターンにはウェハに実際に転写される画像
の、例えば２．５〜１０倍の所定の倍率で拡大されたパ
ターンが形成されている。マスクパターンを通過した光
は、マスクパターンの倍率に対応した所定の倍率の集光
レンズ（縮小投影レンズ）で集光され、フォトレジスト
が塗布されたウェハ上に結像する。

【０００４】レジストパターンの形成において、従来か
ら、マスクパターンの設計寸法（縮小投影用に拡大する
前の寸法）と、実際にレジスト上に転写されるレジスト
パターンの線幅が異なるという問題があった。

【０００５】露光光源として、ｇ線が用いられていたレ
ジストパターニングにおいては、パターン密度が小さい
と現像後のレジストパターンの線幅は太くなり、逆に、
パターン密度が大きいと現像後のレジストパターンの線
幅が細くなる傾向があった。これは、現像中に現像液に
溶け込むレジスト量が、パターン密度によって異なり、
また、レジスト量が多いと現像速度が低下するためであ
るとされている。したがって、パターン密度が小さいと
レジスト量が増加し、現像速度が低下するため、レジス
ト寸法（レジストパターンの線幅）が太くなる。

【０００６】上記のような、可視光を露光光源とするレ
ジストパターニングにおける、パターンの疎密に依存し
た設計寸法とレジスト寸法とのずれの問題に対して、特
開平３−３６５４９号公報には、マスク寸法に、パター
ン密度に応じて異なる補正量の補正がなされたフォトマ
スク、およびこれを用いたレジストパターンの形成方法
が開示されている。特開平３−３６５４９号公報記載の
フォトマスクを用いてレジストパターンの形成を行うこ
とにより、パターンの疎密に依存した、レジストの現像
速度の影響による線幅のずれは解消される。

【０００７】しかしながら、露光波長が短波長化し、半
導体装置の集積化がさらに進行した結果、新たに光近接
効果による線幅のずれが問題となった。これは、パター
ン間隔が狭い場合に、マスクパターンを通過した光が互
いに干渉し合って、パターン間の光強度が変化する現象
である。光近接効果が起こると、位置により光強度が異
なるため、レジスト寸法にばらつきが生じる。

【０００８】図３に、パターンの疎密に依存した光近接
効果によるレジスト寸法のずれについて、例を示す。
（Ａ）に示すように、フォトマスクの線幅を一定（０．
３５μｍ）とした場合、（Ｂ）に示すように、横軸にラ
イン間のスペース、縦軸にレジスト寸法をとると、同じ
マスク線幅でもライン間スペースによってレジスト寸法
（パターニング後のレジストの線幅）が変動することが
わかる。また、このようなマスク線幅からのレジスト寸
法のずれは、ライン間スペースが狭いほど顕著となって
いる。

【０００９】これを改善する方法として、例えば、特開
平８−３２１４５０号公報に開示されているように、光
近接効果補正（ＯＰＣ；ｏｐｔｉｃａｌｐｒｏｘｉｍ
ｉｔｙｃｏｒｒｅｃｔｉｏｎ）が行われている。ＯＰ
Ｃにおいては、パターンの光強度分布を計算し、この結
果からマスクの線幅にあらかじめ補正をかけることによ
り、図３に示すような線幅変動分の補正を行う。あるい
は、マスクパターンデータ上において、隣接するパター
ンとのスペースを測定し、そのスペースに応じて、図３
のようにして得られるライン間スペース−レジスト寸法
の特性からマスクデータの線幅を変化させ、設計寸法か
らのずれを抑制する。

【００１０】図４に、ＯＰＣが行われた場合のマスク線
幅とレジスト寸法を示す。図４（Ａ）に示すように、Ｏ
ＰＣを行うことにより、マスク線幅とレジスト寸法との
ずれが大きくなる領域でマスク線幅の補正量を大きくす
る。これにより、図４（Ｂ）に示すように、パターンの
疎密に依存したレジスト寸法のばらつきが低減され、レ
ジストパターニングの線幅制御性は向上する。

【００１１】

【発明が解決しようとする課題】しかしながら、上記の
ようにＯＰＣによる補正を行っても、レジストの下地に
段差がある場合には、段差によりレジスト膜厚が変動す
るため、レジストパターンの線幅は変動することにな
る。図５に、レジストの下地の段差により、レジスト膜
厚が変動する場合について例を示す。

【００１２】図５（Ａ）および（Ｂ）は、半導体基板１
上に、素子分離層（ＬＯＣＯＳ）２により周囲と隔てら
れて、素子形成領域（アクティブ領域）３が形成された
平面図（上面図）である。（Ａ’）および（Ｂ’）との
対応がつけやすいように、レジスト４（（Ａ’）または
（Ｂ’）参照）は省略してある。マスクパターン５は、
ゲート長Ｌ_gのゲート電極パターンに加工されており、
これを用いてレジスト４のパターニングを行う。

【００１３】（Ａ’）および（Ｂ’）は、それぞれ
（Ａ）または（Ｂ）のａ−ａ’における断面図であり、
それぞれ、アクティブ領域３上にはゲート酸化膜６が形
成されている。その上層の全面に、ゲート電極に加工さ
れる導電体層７とレジスト層４が積層されている。図５
において（Ａ）および（Ａ’）は、ＬＯＣＯＳ２で囲ま
れた領域に広いアクティブ領域３が形成されている場合
であり、（Ｂ）および（Ｂ’）はＬＯＣＯＳ２で囲まれ
た領域に狭いアクティブ領域３が形成されている場合で
ある。

【００１４】図５（Ａ’）に示すように、アクティブ領
域３の面積が周囲のＬＯＣＯＳ部分２に対して相対的に
広い場合、アクティブ領域３上には、膜厚Ｒ_aのレジス
ト層４が平坦に堆積される。一方、図５（Ｂ’）に示す
ように、アクティブ領域３の面積が相対的に狭い場合に
は、ＬＯＣＯＳ２上部に、膜厚Ｒ_aにほぼ等しい膜厚の
レジストが平坦に堆積され、狭いアクティブ領域３上に
は、膜厚Ｒ_aに、アクティブ領域３とＬＯＣＯＳ２表面
との段差分が加わった膜厚Ｒ_bのレジスト層４が堆積さ
れる。上記のように、面積の異なるアクティブ領域上に
レジストを塗布した場合、アクティブ領域の面積と、ア
クティブ領域とアクティブ領域を取り囲むＬＯＣＯＳと
の間に形成される段差に依存して、レジスト膜厚は変動
する。

【００１５】図６に、レジスト膜厚に依存したレジスト
パターンの線幅の変動について、例を示す。図６に示す
ように、レジスト膜厚を変化させると、レジストの線幅
は定在波効果により周期的に変化する。ここで、定在波
効果とは、入射光と下地からの反射光が干渉して、露光
波長とレジストの屈折率に応じた周期で光強度が変化
し、その結果、レジストの線幅が変動するものである。

【００１６】前述した特開平８−３２１４５０号公報等
に記載されているＯＰＣは、マスクパターン（特に、隣
接するパターン間スペース）を通過する光が、互いに干
渉して発生する定在波により、レジストの線幅が変動す
る現象に対して効果的である。しかしながら、図６に示
すような、下地段差に依存したレジスト膜厚の変動に対
しては、従来のＯＰＣのみでは十分な線幅の補正を行う
ことができない。

【００１７】本発明は上記の問題点を鑑みてなされたも
のであり、したがって、マスクパターンをレジスト上に
投影してレジストのパターニングを行う際に、パターン
の疎密に依存した線幅のずれと、下地の段差に依存した
線幅のずれの両方が低減されるフォトマスク（レチク
ル）およびこれを用いたレジストパターン形成方法を提
供することを目的とする。

【００１８】

【課題を解決するための手段】上記の目的を達成するた
め、本発明のフォトマスクは、段差を有する基板上に塗
布されたレジストに、パターンを投影露光するために用
いられるフォトマスク（レチクル）において、前記レジ
ストの下地の段差に応じて形成されるレジスト膜厚の異
なる部分に対して、異なる補正量の補正が設計寸法に加
えられていることを特徴とする。

【００１９】本発明のフォトマスクは、好適には、露光
する際に生じる光強度のばらつきに応じて、前記パター
ンの密度が異なる部分に対し、異なる補正量の補正が設
計寸法に加えられていることを特徴とする。また、本発
明のフォトマスクは、好適には、前記段差は、素子形成
領域と、前記素子形成領域よりも高く形成されている素
子分離領域との間に形成された段差であり、前記レジス
ト膜厚の異なる部分に対する前記フォトマスクの補正量
は、前記素子形成領域の面積にもとづいて算出されてい
ることを特徴とする。

【００２０】あるいは、本発明のフォトマスクは、好適
には、前記段差は、素子形成領域と、前記素子形成領域
よりも高く形成されている素子分離領域との間に形成さ
れた段差であり、前記レジスト膜厚の異なる部分に対す
る前記フォトマスクの補正量は、前記素子形成領域を矩
形に近似し、該矩形の短辺の長さにもとづいて算出され
ていることを特徴とする。

【００２１】これにより、マスクパターンをレジスト上
に投影してレジストのパターニングを行う際に、レジス
ト下地の段差に依存してレジスト膜厚が変動し、レジス
ト寸法が設計寸法からずれるのを抑制することができ
る。また、従来のＯＰＣによる補正と、本発明のフォト
マスクのマスク線幅補正を併用して行うことにより、パ
ターンの疎密に依存した光近接効果による線幅のずれ
と、下地の段差に依存した線幅のずれの両方を低減させ
ることができる。

【００２２】また、上記の目的を達成するため、本発明
のレジストパターン形成方法は、段差を有する基板上
に、レジストを塗布する工程と、前記レジストに、フォ
トマスク（レチクル）のパターンを投影露光する工程
と、前記レジストを現像処理する工程とを有するレジス
トパターン形成方法において、あらかじめ前記フォトマ
スクの設計寸法に、前記レジストの下地の段差に応じて
形成されるレジスト膜厚の異なる部分に対して、異なる
補正量の補正を加える工程を有することを特徴とする。

【００２３】本発明のレジストパターン形成方法は、好
適には、あらかじめ前記フォトマスクの設計寸法に、露
光する際に生じる光強度のばらつきに応じ、前記パター
ンの密度が異なる部分に対して、異なる補正量の補正を
加える工程を有することを特徴とする。

【００２４】本発明のレジストパターン形成方法は、好
適には、前記段差は、素子形成領域と、前記素子形成領
域よりも高く形成されている素子分離領域との間に形成
された段差であり、前記レジスト膜厚の異なる部分に対
する前記フォトマスクの補正量は、前記素子形成領域の
面積を用いて算出することを特徴とする。

【００２５】あるいは、本発明のレジストパターン形成
方法は、好適には、前記段差は、素子形成領域と、前記
素子形成領域よりも高く形成されている素子分離領域と
の間に形成された段差であり、前記レジスト膜厚の異な
る部分に対する前記フォトマスクの補正量は、前記素子
形成領域を矩形に近似し、該矩形の短辺の長さを用いて
算出することを特徴とする。

【００２６】これにより、マスクパターンをレジスト上
に投影してレジストのパターニングを行う際に、マスク
パターンの設計寸法とパターニング後のレジスト寸法に
ずれが生じるのを防止することができる。本発明のレジ
ストパターン形成方法によれば、パターンの疎密に依存
した光近接効果による線幅のずれと、下地の段差に依存
した線幅のずれの両方を低減させることができる。した
がって、導電体層等のレジスト下地膜に、レジストを用
いてパターニングを行う際の線幅制御性を向上させるこ
とができ、半導体装置の歩留りを向上させることができ
る。

【００２７】

【発明の実施の形態】以下に、本発明のフォトマスクお
よびレジストパターン形成方法の実施の形態について、
図面を参照して説明する。（実施形態１）図１（Ａ）および（Ｂ）は、半導体基板
１上に、素子分離層（ＬＯＣＯＳ）２により周囲と隔て
られて、素子形成領域（アクティブ領域）３が形成され
たＭＯＳトランジスタの平面図（上面図）であり、
（Ａ）はアクティブ領域が広い場合、（Ｂ）はアクティ
ブ領域が狭い場合の平面図（上面図）である。

【００２８】（Ａ’）および（Ｂ’）は、それぞれ
（Ａ）または（Ｂ）のａ−ａ’における断面図であり、
それぞれ、アクティブ領域３上にはゲート酸化膜６が形
成されている。その上層の全面に、ゲート電極に加工さ
れる導電体層７とレジスト層４が積層されている。マス
クパターン５を用いてレジスト層４のパターニングが行
われる。（Ａ）および（Ｂ）においては、（Ａ’）また
は（Ｂ’）との対応がつけやすいように、レジスト４は
省略してある。（Ａ）のゲート長Ｌ_aと（Ｂ）のゲート
長Ｌ_bとは同一であり、また、（Ａ）のゲート間スペー
スＳ_aと（Ｂ）のゲート間スペースＳ_bも同一でデザイ
ンされている。

【００２９】従来のＯＰＣによれば、（ゲート）パター
ンの疎密に基づいてマスクの線幅を補正する。したがっ
て、図１に示す（Ａ）と（Ｂ）の場合では、ゲート長お
よびゲート間スペースとも等しいため、マスクに同一の
補正を行うことになる。しかしながら、アクティブ領域
３上に堆積されるレジストの膜厚を比較すると、（Ｂ）
の方がレジスト膜厚が大きくなる。（Ａ）に示すよう
に、アクティブ領域３の面積が相対的に広い場合には、
アクティブ領域３上に膜厚Ｒ_aのレジスト層４が堆積さ
れる。一方、（Ｂ）に示すように、アクティブ領域３の
面積が相対的に狭い場合には、Ｒ_aに、アクティブ領域
３とＬＯＣＯＳ２表面の段差分を加えた膜厚にほぼ等し
い膜厚Ｒ_bのレジスト層４がアクティブ領域３上に堆積
される。

【００３０】ゲート長およびゲート間スペースが等しい
場合にも、レジストの膜厚が異なると、定在波効果によ
ってレジスト寸法は変動する。したがって、図１の
（Ａ）と（Ｂ）では、（（Ａ）の膜厚Ｒ_a）＜（（Ｂ）
の膜厚Ｒ_b）から、レジスト寸法はＬ_a＜Ｌ_bとなる。
パターニングされたレジストをマスクとして下地のエッ
チングを行うと、（Ａ）と（Ｂ）とではゲート長の異な
るゲート電極が加工されてしまう。

【００３１】そこで、本発明のレジストパターン形成方
法においては、パターンの疎密に依存した線幅のばらつ
きと、下地（特に、下地段差）に依存した線幅のばらつ
きの両方に対して、マスク線幅の補正を行う。下地に依
存した線幅のばらつきに対して、本実施形態において
は、アクティブ領域の面積（図１（Ａ）におけるＰ_a、
および図１（Ｂ）におけるＰ_b）を指標として補正量を
決定する。

【００３２】まず、マスクのゲート線幅を補正するた
め、表１を作成する。表１は、本実施形態による補正を
適用するプロセス（段階）において、隣接するゲート間
スペースＳ（Ｓ＝ｘ₁，ｘ₂，ｘ₃，ｘ₄，・・・）
と、アクティブ面積Ｐ（Ｐ＝ｙ₁，ｙ₂，ｙ₃，ｙ₄，
・・・）とを個々に対応させるものであり、例えば、以
下のような形式とすることができる。

【００３３】

【表１】

【００３４】次に、ゲートパターンのマスクデータとＬ
ＯＣＯＳのマスクデータから、各ゲートでの隣接するゲ
ート間スペースＳとアクティブ面積Ｐを算出する。表１
をもとにして、各ゲートに対して補正を行ったマスクを
作製する。このマスクを用いて、レジストのパターニン
グを行うことにより、レジスト膜厚がＲ_a＜Ｒ_bの場合
にも、レジスト寸法をＬ_a＝Ｌ_bとすることができ、線
幅制御を改善して、線幅のばらつきを抑制することがで
きる。

【００３５】（実施形態２）実施形態１においては、下
地段差に依存した線幅（レジスト寸法）のばらつきに対
し、アクティブ領域の面積を用いてマスク線幅の補正を
行うが、本実施形態においては、さらに、アクティブ領
域の形状も考慮して補正を行う。具体的には、矩形から
なるアクティブ領域の短辺の長さを用いて、マスク線幅
の補正を行う。

【００３６】図２の（Ａ）および（Ｂ）にＭＯＳトラン
ジスタの平面図を、（Ａ’）および（Ｂ’）に（Ａ）お
よび（Ｂ）のそれぞれａ−ａ’における断面図を示す。
図２においては、（Ａ）と（Ｂ）とのアクティブ領域の
面積は同一である。また、実施形態１と同様に、（Ａ）
のゲート長Ｌ_aと（Ｂ）のゲート長Ｌ_b、および（Ａ）
のゲート間スペースＳ_aと（Ｂ）のゲート間スペースＳ
_bも、それぞれ同一でデザインされている。

【００３７】図２において、（Ａ）のアクティブ領域は
正方形（但し、実際の半導体基板上では正方形に近似さ
れる図形）にデザインされている。したがって、アクテ
ィブ領域の中心（あるいは重心）と、アクティブ領域周
囲のＬＯＣＯＳとの間に一定の距離（少なくとも各辺の
１／２の長さ）が確保される。（Ａ）のような形状のア
クティブ領域上には、一様な膜厚Ｒ_aのレジスト層４が
堆積される。

【００３８】一方、（Ｂ）はアクティブ領域が長方形
（但し、実際の半導体基板上では長方形に近似される図
形）にデザインされている。アクティブ領域３が長方形
の場合、特に、長辺と短辺との長さの差が大きい場合に
は、長方形の短軸方向において、アクティブ領域３の中
心からアクティブ領域周囲のＬＯＣＯＳ２までの距離が
小さくなる。したがって、アクティブ領域３上には、周
囲のＬＯＣＯＳ部分２と同様な膜厚のレジストが堆積さ
れることになり、レジスト層４の膜厚は、ＬＯＣＯＳ上
２の膜厚Ｒ_aに段差分を加えた膜厚Ｒ_bとなる。

【００３９】ゲート長およびゲート間スペースが等しい
場合にも、レジストの膜厚が異なると、定在波効果によ
って、レジストパターニング後のレジスト寸法は変動す
る。実施形態１に示すように、アクティブ領域が狭い場
合のみでなく、図２に示すように、アクティブ領域の面
積が等しい場合にも、アクティブ領域の形状によっては
レジスト膜厚は厚くなる。したがって、図２の（Ａ）と
（Ｂ）では、（（Ａ）の膜厚Ｒ_a）＜（（Ｂ）の膜厚Ｒ
_b）から、レジスト寸法はＬ_a＜Ｌ_bとなる。

【００４０】パターニングされたレジストをマスクとし
て下地のエッチングを行うと、（Ａ）と（Ｂ）とではゲ
ート長の異なるゲート電極が加工されてしまう。これを
防止し、（Ａ）と（Ｂ）において同一のゲート長を有す
るゲート電極を形成するには、マスク線幅を、あらかじ
めＬ_a＜Ｌ_bとなるように補正する必要がある。本実施
形態においては、下地に依存した線幅のばらつきに対し
て、矩形からなる、もしくは矩形に近似されるアクティ
ブ領域の短辺の長さ（図２（Ａ）におけるＤ_a、および
図２（Ｂ）におけるＤ_b）を指標として、マスク線幅の
補正量を決定する。

【００４１】まず、マスクのゲート線幅を補正するた
め、表２を作成する。表２は、本実施形態による補正を
適用するプロセス（製造段階）において、隣接するゲー
ト間スペースＳ（Ｓ＝ｘ₁，ｘ₂，ｘ₃，ｘ₄，・・
・）と、矩形に近似したアクティブ領域の短辺の長さＤ
（Ｄ＝ｙ₁，ｙ₂，ｙ₃，ｙ₄，・・・）とを個々に対
応させるものであり、例えば、以下のような形式とする
ことができる。

【００４２】

【表２】

【００４３】次に、ゲートパターンのマスクデータとＬ
ＯＣＯＳのマスクデータから、各ゲートでの隣接するゲ
ート間スペースＳと、矩形に近似したアクティブ領域の
短辺の長さＤを算出する。表２をもとにして、各ゲート
に対して補正を行ったマスクを作製する。このマスクを
用いて、レジストのパターニングを行うことにより、レ
ジスト膜厚がＲ_a＜Ｒ_bの場合にも、レジスト寸法をＬ
_a＝Ｌ_bとすることができ、線幅制御を改善して、線幅
のばらつきを抑制することができる。

【００４４】上記の本発明の実施形態のフォトマスクに
よれば、パターンの疎密に依存した光近接効果による線
幅のずれと、下地の段差に依存した線幅のずれの両方を
低減させることができる。また、上記の本発明の実施形
態のレジストパターン形成方法によれば、レジストの線
幅を向上させ、フォトリソグラフィ工程を高精度化する
ことができる。本発明のフォトマスクおよびこれを用い
たレジストパターン形成方法は、上記の実施の形態に限
定されない。例えば、上記の表の形式は、２つのパラメ
ータを変動させることが可能であれば、適宜変更するこ
とができる。その他、本発明の要旨を逸脱しない範囲
で、種々の変更が可能である。

【００４５】

【発明の効果】本発明のフォトマスクによれば、レジス
ト下地の段差に依存してレジスト膜厚が変動し、レジス
ト寸法が設計寸法からずれるのを抑制することができ
る。本発明のレジストパターン形成方法によれば、パタ
ーンの疎密に依存した光近接効果による線幅のずれと、
下地の段差に依存した線幅のずれの両方を低減させるこ
とができる。また、本発明のレジストパターン形成方法
によれば、レジストの線幅制御性を向上させることによ
り、半導体装置の歩留りを向上させることができる。

【図面の簡単な説明】

【図１】本発明の実施形態１のレジストパターン形成方
法を表す図であり、（Ａ）はアクティブ領域の面積が大
きい場合の平面図、（Ｂ）はアクティブ領域の面積が小
さい場合の平面図、（Ａ’）および（Ｂ’）は、それぞ
れ（Ａ）または（Ｂ）のａ−ａ’における断面図であ
る。

【図２】本発明の実施形態２のレジストパターン形成方
法を表す図であり、（Ａ）はアクティブ領域の矩形の短
辺が長い場合の平面図、（Ｂ）はアクティブ領域の矩形
の短辺が短い場合の平面図、（Ａ’）および（Ｂ’）
は、それぞれ（Ａ）または（Ｂ）のａ−ａ’における断
面図である。

【図３】光近接効果補正（ＯＰＣ）が行われない場合
の、ライン間スペースとマスク線幅の関係（Ａ）と、ラ
イン間スペースとレジスト寸法の関係（Ｂ）を表すグラ
フである。

【図４】従来のフォトマスク補正方法であるＯＰＣが行
われた場合の、ライン間スペースとマスク線幅の関係
（Ａ）と、ライン間スペースとレジスト寸法の関係
（Ｂ）を表すグラフである。

【図５】従来のレジストパターン形成方法を表す図であ
り、（Ａ）はアクティブ領域の面積が大きい場合の平面
図、（Ｂ）はアクティブ領域の面積が小さい場合の平面
図、（Ａ’）および（Ｂ’）は、それぞれ（Ａ）または
（Ｂ）のａ−ａ’における断面図である。

【図６】レジスト膜厚に依存したレジストパターンの線
幅の変動の例を表すグラフである。

【符号の説明】

１…半導体基板、２…素子分離層（ＬＯＣＯＳ）、３…
素子形成領域（アクティブ領域）、４…レジスト層、５
…マスクパターン、６…ゲート酸化膜、７…導電体層。

Claims

【特許請求の範囲】

【請求項１】段差を有する基板上に塗布されたレジスト
に、パターンを投影露光するために用いられるフォトマ
スク（レチクル）において、前記レジストの下地の段差に応じて形成されるレジスト
膜厚の異なる部分に対して、異なる補正量の補正が設計
寸法に加えられているフォトマスク。
【請求項２】露光する際に生じる光強度のばらつきに応
じて、前記パターンの密度が異なる部分に対し、異なる
補正量の補正が設計寸法に加えられている請求項１記載
のフォトマスク。
【請求項３】前記段差は、素子形成領域と、前記素子形
成領域よりも高く形成されている素子分離領域との間に
形成された段差であり、前記レジスト膜厚の異なる部分に対する前記フォトマス
クの補正量は、前記素子形成領域の面積にもとづいて算
出されている請求項２記載のフォトマスク。
【請求項４】前記段差は、素子形成領域と、前記素子形
成領域よりも高く形成されている素子分離領域との間に
形成された段差であり、前記レジスト膜厚の異なる部分に対する前記フォトマス
クの補正量は、前記素子形成領域を矩形に近似し、該矩
形の短辺の長さにもとづいて算出されている請求項２記
載のフォトマスク。
【請求項５】段差を有する基板上に、レジストを塗布す
る工程と、前記レジストに、フォトマスク（レチクル）のパターン
を投影露光する工程と、前記レジストを現像処理する工
程とを有するレジストパターン形成方法において、あらかじめ前記フォトマスクの設計寸法に、前記レジス
トの下地の段差に応じて形成されるレジスト膜厚の異な
る部分に対して、異なる補正量の補正を加える工程を有
するレジストパターン形成方法。
【請求項６】あらかじめ前記フォトマスクの設計寸法
に、露光する際に生じる光強度のばらつきに応じ、前記
パターンの密度が異なる部分に対して、異なる補正量の
補正を加える工程を有する請求項５記載のレジストパタ
ーン形成方法。
【請求項７】前記段差は、素子形成領域と、前記素子形
成領域よりも高く形成されている素子分離領域との間に
形成された段差であり、前記レジスト膜厚の異なる部分に対する前記フォトマス
クの補正量は、前記素子形成領域の面積を用いて算出す
る請求項６記載のレジストパターン形成方法。
【請求項８】前記段差は、素子形成領域と、前記素子形
成領域よりも高く形成されている素子分離領域との間に
形成された段差であり、前記レジスト膜厚の異なる部分に対する前記フォトマス
クの補正量は、前記素子形成領域を矩形に近似し、該矩
形の短辺の長さを用いて算出する請求項６記載のレジス
トパターン形成方法。