KR100932081B1 - 마스크 설계에서 기판 토포그래피 변동들의 보상 방법 - Google Patents

마스크 설계에서 기판 토포그래피 변동들의 보상 방법 Download PDF

Info

Publication number
KR100932081B1
KR100932081B1 KR1020030065848A KR20030065848A KR100932081B1 KR 100932081 B1 KR100932081 B1 KR 100932081B1 KR 1020030065848 A KR1020030065848 A KR 1020030065848A KR 20030065848 A KR20030065848 A KR 20030065848A KR 100932081 B1 KR100932081 B1 KR 100932081B1
Authority
KR
South Korea
Prior art keywords
mask
focus
density
topography
stepper
Prior art date
Application number
KR1020030065848A
Other languages
English (en)
Other versions
KR20040026631A (ko
Inventor
제슨스콧
매킨토시존마틴
나겔스콧엠
Original Assignee
에이저 시스템즈 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이저 시스템즈 인크 filed Critical 에이저 시스템즈 인크
Publication of KR20040026631A publication Critical patent/KR20040026631A/ko
Application granted granted Critical
Publication of KR100932081B1 publication Critical patent/KR100932081B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

반도체 제조 방법은 각각의 포토리소그래피 레벨에 대하여 3차원으로 토포그래피 변동을 분석하고 마스크 레이아웃 제작(layout creation)을 하기 위한 입력들로서 임계치수(critical dimension: CD) 바이어스 보상 값을 결정한다. 특정 패턴에서 공지된 패턴 밀도와 CMP 평탄화의 길이 특성들을 이용하여 특정 마스크 설계에 대한 토포그래피 변동의 정확한 예측들이 다이 레벨에서 이루어진다. 탈 포커스(de-focus)와 마스크 바이어스에 대한 포토레지스트 응답에 대한 철저한 특성화(characterization)는 포커스를 통한 CD의 감소(loss)를 인위적으로 확대시킴으로서 결정된다. 전반적인 모든 라인들과 공간들에 대한 포커스의 확대된 범위에 대한 마스크 보상은 명세(specification)내에서 지속된다. 3차원 마스크 밀도 데이터는 다이에서 각 픽셀에서의 높이 성분을 결정하기 위해 얻어진다. 결과적인 3차원 OPC 모델은 마스크 제작을 위해 이용된다.
포토리소그래피, 토포그래피, 토폴로지, 포토레지스트, 임계치수, OPE, OPC, CMP

Description

마스크 설계에서 기판 토포그래피 변동들의 보상 방법{Substrate topography compensation at mask design: 3D OPC topography anchored}
도 1a는 패턴의 위치 밀도(positional density)에 근거하여 공지의 마스크 구조를 도시하는 다이어그램.
도 1b는 마스크 구조에 대한 모델화된 CMP 응답을 나타내는 다이어그램.
도 1c는 기판 토포그래피에서 포토레지스트 패터닝(patterning)의 도시도.
도 2는 스텝퍼(stepper) 시스템의 핵심 요소를 도시하는 블럭 다이어그램.
도 3은 기준 위치(reference position)로부터 스텝퍼 포커스에 관한 밀도 구조(density structure) CD와 격리 구조(isolated structure) CD의 바이어싱 비교도.
도 4는 토포그래피 등가 포커스를 도시하는 도면.
도 5는 CMP 토포그래피 모델의 이미지 맵들과 이들에 대응하는 3차원 표면 도.
도 6은 본 발명에 대한 최상위 공정 흐름도.
*도면의 주요 부분에 대한 상세한 설명*
200: 스텝퍼 시스템 201: 구경
202: 집광 렌즈 시스템 203: 마스크
204: 투영 렌즈 시스템 205: 웨이퍼 선반
본 발명은 일반적으로 반도체 제조 분야에 관한 것이다. 더 구체적으로, 본 발명은 3차원 토포그래피 불균일성에 대한 반도체 웨이퍼 표면 보상에 대한 선택적인 포토리소그래피 마스크 보정 방법에 관련된 것이다.
포토리소그래피(photolithography)는 집적 회로들(IC`s)을 제조하는데 가장 자주 적용되는 반도체 웨이퍼 처리 기술중 하나이다. 포토리소그래피는 에칭(etching)을 위하여 반도체 웨이퍼 표면에 복잡한 회로 다이어그램의 패턴을 사진 전사를 통하여 형성하기 위한 공정을 포함한다. 이러한 패턴들은 다수의 중첩된 층들을 형성하기 위한 연속적인 노출 및 처리 단계들 후 웨이퍼상에 규정된다. IC 디바이스들을 위한 제조 공정들은 그 패턴들의 웨이퍼 표면으로의 극도로 정확한 재생(reproduction)에 의존한다.
각 포토리소그래피 단계동안, 웨이퍼 표면에 전사된 광 마스크 이미지를 왜곡시키는 편향(deviation)이 일반적으로 일어난다. 이러한 편향은 전사된 패턴의 특성들, 웨이퍼의 토폴로지(topology) 및 다양한 다른 처리 변수들에 좌우된다. 처리 편향(processing deviation)은 반도체 디바이스의 성능에 역효과를 미친다. 웨이퍼 피처(feature)의 치수(dimensions)와 형상(shapes)에 영향을 주는 편향은 웨이퍼의 특정 근접부에서의 빛의 세기가 이웃하는 근접부에서의 빛의 세기에 영향을 주는 것에 의하여 일어나는 것으로 광학적 근접 효과(OPE: optical proximity effect)로 언급된다. 광학적 근접 효과에 대한 다양한 보상 방법들이 이미지 전사 공정을 개선하기 위한 노력으로 발전되어왔다. 본 기술에 숙련된 사람들에 알려진 한 방법은 광학적 근접 보정(OPC: optical proximity correction)이다. OPC는 광학적 이미지 전사 공정에서 일어나는 근접 효과를 보상하기 위해 마스크 패턴들을 선택적으로 바이어스하는 것을 포함한다.
OPC 공정의 한 예는 설계에서 게이트 영역들을 식별 하는 것을 포함하고, 이 게이트 영역들에서 형상들은 그들의 기하 형태에 따라 분류된다. 이 설계 형상들은 적어도 한 쪽 면을 다른 설계 형상과 공유한다. 분류된 설계 형상들은 그들 폭에 따라 그룹화된다. 게이트 영역으로 식별된 그룹화된 설계 형상들은 적용할 수 있는 OPC에 근거하여 바이어스된다. 상업적 OPC 소프트웨어가 이용 가능하고 평판 웨이퍼에 대한 이론적인 이미지 보정을 통하여 수정된 패턴을 얻기 위하여 이용된다. 그러나, 이 소프트웨어는 웨이퍼 토포그래피 보정이나 다른 공정-유도 CD 변동에 대하여는 효과적이지 못하다.
웨이퍼 표면에 광학적 근접 효과들을 일으키는 추가적인 문제들은 폴리실리콘과 반사 방지 코팅층(anti-reflectance coating layer)을 침착시킨 뒤에 형성되는 웨이퍼 표면의 토포그래피이다. 디바이스의 사이즈들이 작아짐에 따라 포토리소그래피에 이용되는 빛의 파장도 짧아지고 렌즈의 개구율(numerical apertures)이 커져, 포커스의 깊이가 감소한다. 포커스의 깊이는 노출되고 있는 웨이퍼 표면의 스텝퍼에 대한 관계를 나타낸다. 대부분의 가용 포커스의 깊이는 기판이 평탄하지 않기 때문에 토포그래피 변동들에 의해 쓰여진다. 웨이퍼 표면을 평탄하게 하기 위한, 화학적 기계적 연마 과정(CMP: chemical mechanical polishing)과 같은 평탄화 공정이 실행된 후라도 토포그래피 변동들은 존재한다. 피복 표면들(overlying surfaces)의 평탄성의 부족은 반도체의 품질을 저하시킬 수 있어 포커스의 깊이를 중요한 처리 변수로 만든다. 만약 표면이 편평하지 않다면, 적절한 포커스에서 표면 전반이 노출 되도록 하는 것은 불가능하다. 그러므로, 포토리소그래피 공정에서는 달성 가능한 최대 해상도와 포커스의 깊이 사이에서 적절한 값이 취해져야 한다. 포커스의 가용 깊이는 포토리소그래피 공정의 전반적인 성능을 결정한다. 주어진 토포그래피에서 이미지가 재생되어져야 할 필요가 있는 경우, 포커스의 가용 깊이는 달성 가능한 해상도 보다 더욱 중요한 요소가 될 수 있다.
따라서, 당 기술 분야에는 이러한 한계를 극복하기 위하여, 확정적으로 예측되는 토포그래피 맵(패턴 밀도)을 포토리소그래피 공정에서 측정된 CD(즉, 스케일) 에 연결시키는 3D OPC 모델 방법이 필요하다.
본 발명은 몇 가지 목적들 중, 특히 반도체 제조 공정들을 효율적으로 하는 것, 제품 생산율을 높이는 것, 더욱 정밀함에 대한 필요성을 해결하는 것, 마스크 설계에서 표면 토포그래피 보상으로서 공정 정밀도를 개선하는 것, 및 공지된 3차원 표면 맵 데이터를 이용하여 특정 마스크를 어떻게 바이어스할지 예측하는 소프트웨어 시뮬레이션을 통해 마스크를 제작하기 이전에 마스크의 광학적 근접 보정(OPC: optical proximity correction)을 하는 방법을 제공하는 것을 목적으로 한다.
개시된 방법에 대한 처리 과정은 확정적으로 예측되는 토포그래피 맵들(즉 패턴 밀도)을 포토레지스트 시스템의 측정된 CD(또는 스케일) 응답들에 연결시키는 3차원 OPC 모델들을 제작한다. 패턴 밀도와 CMP 평탄화 길이를 이용함으로써 특정한 마스크 설계에 대한 토포그래피 변동의 정확한 예측들은 다이 레벨(die level)에서 이루어진다. 탈 포커스와 마스크 바이어스에 대한 포토레지스트 응답의 특성화는 포커스를 통한 CD의 감소를 인위적으로 확대시킴으로서 스텝퍼와 포커스의 포토레지스트 깊이에 대한 요구들을 효과적으로 줄일 수 있도록 결정된다. 전반적으로 모든 라인들과 공간들에 걸친 포커스의 확대된 범위에 대한 마스크 보상은 다이 레벨에서의 토포그래피 변동에 의해 일어나는 효과적인 포커스 변화에서의 정보를 이용하므로 특정 범위 내에서 지속된다. 3차원 마스크 밀도 데이터는 다이의 각 화소(pixel)위치에서 높이 성분을 결정하는데 이용된다. 출력된 3차원 OPC 모델은 마스크 제작을 위하여 이용된다.
신규한 것으로 믿어지는 본 발명의 특징들은 첨부한 청구항에서 명확하게 진술된다. 그러나 발명 그 자체, 그 구조와 동작의 방법 모두는 다음의 설명과 첨부 도면을 참조함으로써 가장 잘 이해될 것이다.
반도체 제조는 웨이퍼 롯들(lots)에서 행해지는 많은 중요한 공정을 포함하는데, 그중 하나가 포토리소그래피이다. 반도체 제품들은 이러한 공정들을 통하여 단계를 거치기 때문에 품질, 생산량, 제조비용에 직접적으로 영향을 주는 디바이스의 치수들(demensions)을 결정하는 포토리소그래피를 정확히 실행하는 것은 필수적인 것이다. 포토리소그래피는 수 개의 절연체, 전도체, 그리고 반도체 재료들의 중첩된 층들을 형성하기 위하여 지속적인 노출과 처리 단계가 반복되므로 또한 중요한 과정이다.
포토리소그래피 처리는 한 묶음(batch)으로서 제조되는 복수 개 또는 웨이퍼 "롯(lot)"로 진행된다. 대표적인 포토리소그래피 처리는 다음 단계들을 포함한다.
- 각 웨이퍼는 포토레지스트 패터닝 처리(즉, 각 웨이퍼는 포토레지스터로 도포된다)를 이용하여 그 표면에 재료의 패턴을 가진다.
- 포토레지스트상에 원하는 패턴을 만들기 위해 포토레지스트부 위로 노출된 마스크와 함께 자외선 빛과 같은 에너지 소스에 웨이퍼들이 노출된다.
- 포토레지스트는 현상액으로 인가함으로써 현상된다.
- 패턴(즉, 이미지들)들은 적절한 리소프그래피(lithography)이나 고정법(fixing method)으로 정착된다. 그리고,
- 각 웨이퍼는 에칭된다.
포토리소그래피 처리를 거치는 동안, 웨이퍼 표면(예를 들어, 웨이퍼 표면에 형성된 이미지는 포토마스크 이미지의 본래 치수와 형상으로부터 벗어나게 된다.)에 투영된 포토마스크 이미지를 왜곡시키는 편향이 일어날 수도 있다. 이러한 편향들 중 일부는 도 1a에 보여진 것처럼 알려진 패턴의 특성들과 기판 토포그래피에 좌우된다. 화학적 기상 증착(CVD: chemical vapor deposition) 공정이 수행된 이후 웨이퍼 표면에서의 심각한 변이들을 웨이퍼의 조사에서 종종 드러낸다. 패턴된 구조들(101, 102)의 위치 밀도는 결과적으로 표면의 높이(103) 변화에 영향을 준다. 상대적으로 가깝게 인접한 패턴 레벨의 두꺼운 구조들(101)은 결과적으로 격리된 구조(102)의 존재보다 표면 마운드가 더 넓다. 구조가 없는 부분은 표면이 상대적으로 낮아진다.
삭제
화학적 기상 증착(CVD) 공정이 행해진 이후에는 웨이퍼의 표면을 평탄 시키기 위한 화학 기계적 연마 공정(CMP)이 이루어진다. 웨이퍼가 패드에 있는 동안 CMP 공정은 웨이퍼에 하중(load force)을 준다. 그리고는 패드와 웨이퍼는 연마제와 반응 화학물을 포함하는 혼합물이 표면을 지나는 동안 반대방향으로 회전된다. 도 1a에서 보여주는 패턴 구조에 대한 CMP의 결과인 평탄화의 특성들은 도 1b에 그려져 있다. 평탄화 공정 이후에 토포그래피 변동을 주목하라(즉, CMP 처리를 거친 표면 전반에 높이 변동이 있다). CMP 처리를 거친 격리된 피처(isolated feature: 102)의 주변의 표면 높이는 밀집된 피처 패턴(dense feature pattern: 101)의 주변의 높이보다 더 낮다. 표면 마운드 또한 밀집된 패턴 구조들이 격리된 구조들 보다 넓다. 또한, 패턴이 존재하지 않는 부분의 높이는 상대적으로 낮아져있다. 그러므로, CMP 평탄화 공정은 한 다이(die)내에서 비슷한 밀도 영역을 따라 균일성을 최적화시킬 수 있다. 공지의 밀집된 구조 주변과 패턴이 없는(no patterned) 구조들이 존재하는 주변간의 높이에서 결과적인 차이로 예측할 수 있는 토포그래피 변동을 산출한다.
이러한 토포그래피 변동들은 도 1c에서 보여진 것과 같은 포토레지스트 위로 패터닝들(104, 105)을 영속시킨다. 이러한 변동은 예측할 수 있으며 보여진 바와 같이 패턴 밀도에 의존한다. 예측 가능한 CMP 표면 토포그래피 변동은 아무것도 없거나 한정적으로 패턴된 피처들이 존재하는 주변과 밀집되게 패턴된 피처들의 주변 사이에서 존재한다. 특정 부분에서 얇은 산화 코팅층을 가지고 다른 부분에서는 두꺼운 영역 산화층을 가지는 전도선이 웨이퍼 표면에 형성될 때, 전도선 형성의 폭은 이 위치들(얇은 산화 영역 또는 두꺼운 영역 산화 영역)에서 다르다.
포토리소그래피는 도 2에서 나타내는 것처럼 웨이퍼 위에 마스크 패턴을 전사시키기 위하여 스텝퍼 시스템(200)을 이용한다. 스텝퍼 시스템(200)은 굴절광을 웨이퍼(206)의 포토레지스트층 위로 마스크 이미지를 전사시킨다. 스텝퍼 시스템(200)은 구멍을 구비한 유효 광원(201), 콘덴서 렌즈 시스템(condenser lens system. 202), 마스크(203), 투영 렌즈 시스템(projection lens system. 204), 그리고 처리될 웨이퍼(206)상의 각각의 다이(207)가 노출되는 웨이퍼 선반(205)을 포함한다. 스텝퍼 시스템는 모든 다이들이 노출될 때까지 웨이퍼 위에서 한번에 순차적으로 하나 이상의 다이(207)들을 처리한다. 광 노출(light exposure)은 필터링을 통하여 특정된 파장들로 제한될 것이다. 콘덴서 시스템(202)은 투영 렌즈 시스템(204)을 통하여 감소되는 마스크(203)를 통해 빛 에너지를 포커스를 맞춘다. 그리고 나서 감소된 마스크는 노출된 웨이퍼 다이위로 투영된다.
마스크에 위치시키기 위한 패턴을 결정할 때에는 정확성이 가장 중요하다. 예를 들어, 가장 느린 트랜지스터는 반도체 웨이퍼위에 형성된 마이크로 프로세서와 같은 디바이스들을 종종 제한할 것이다. 트랜지스터의 속도는 선(line)폭 변동의 결과로 상당히 변화될 수 있다. 그러므로, 얼마나 다양한 처리 단계들이 스텝퍼 영역에서의 다양한 위치들에 형성되는 라인의 폭에 영향을 미칠지 미리 알아서, 그래서 그러한 변화들이 적절하게 고려될 수 있게 되는 것이 바람직하다.
정확도에 영향을 주는 한가지 요소는 스텝퍼 시스템 노광기와 노출되는 기판 사이의 거리에 관련된 포커스의 깊이이다. 포커스의 깊이는 두 가지 본질적 제한 성분이 있다. 첫 번째 제한은 포커스의 플러스 마이너스 경계 끝단에서 패턴된 포토레지스터의 형상이 변하는 경우 프로파일(profile)의 변화이다. 더욱 큰 영향을 주는 두 번째 제한은 패턴된 포토레지스트의 스케일이나 CD가 명세를 초과할 때이다. 이용할 수 있는 대부분의 포커스의 깊이는 이러한 토포그래피 변동에 의해 쓰여진다. 도 1b에서 보여진 것처럼, 토포그래피 변동은 평탄화 처리 이후에도 존재한다. 이용할 수 있는 포커스의 깊이는 포토리소그래피 공정의 전반적 실행을 결정하므로, 이용할 수 있는 포커스의 깊이와 최대 도달 해상도 사이에서의 조율이 이루어져야 한다.
도 3은 스텝퍼 포커스 위치에 관련된 웨이퍼 표면 CD 또는 스케일 사이의 관계를 그리고 있다. 스텝퍼 포커스는 기판 위치와 관련된 스텝퍼(200)의 포커스를 맞추는 것이다. 스텝퍼 포커스를 기준 위치 위 또는 아래로 조절(즉, 기준 위치에 관련하여 플러스 또는 마이너스 위치)하면 다른 응답을 얻는다. 스텝퍼 포커스 위치와 관련된 웨이퍼 토폴로지의 CD 또는 스케일 바이어스 또한 패턴 밀도에 의존한다. 만일 스텝퍼 포커스가 밀집된 구조(예를 들면, 밀집된 라인들이 존재하는 영역)를 넘는다면, CD 또는 스케일 바이어스 값들은 스텝퍼 포커스가 기준 위치로부터 멀어짐에 따라 증가한다. 그러나, 만약 웨이퍼 표면이 격리된 구조(예를 들면, 단일 라인이 존재하는 영역)를 넘게되면 스텝퍼 포커스에 따라 감소하는 CD 또는 스케일 바이어스 값들은 기준 위치로부터 멀어짐에 따라 감소한다.
CMP 평탄화 길이는 CMP 공정이 토포그래피를 평탄화 시키는 정도를 나타낸다. 평탄화의 길이가 더 커질수록 평탄화 성능은 나아지며 이는 다이 내에서 다른 밀도 전반에 걸쳐 더욱 균일한 토폴로지가 되게 한다. 평탄화 길이의 측정들에 의하여 고정된 이전 레벨 처리의 토포그래피 결과들은 최소 및 최대 토포그래피 범위에서 포커스 위치들의 영역을 결정함으로써 예측되어질 수 있다. 이것은 최적화된 처리 포커스를 선택하는데 도움이 된다. 도 4는 기준 포커스위치들 주변의 토포그래피 또는 높이 변동들이 포커스 변동이 등가이면 기준높이, z로부터 로컬 위치(local position)의 편향도 결과적으로 같다는 상호관계를 보여준다. 스텝퍼 포커스가 변화됨에 따라 다른 응답이 얻어진다.
피처들(features)의 치수는 포커스에 따라 변화한다. 더 중요한 것은, 치수 변화는 라인들간 거리(밀집된 구조들과 격리된 구조 사이의 범위)에 의존된다. 라인 끝의 치수의 변화들은 또한 포커스에 의존된다. 필라(pillar) 또는 체인(chain)은 포커스 변동들로 인해 일어나는 라인끝의 변화들에 민감한 구조의 예들이다. 토포그래피의 최소 및 최대범위에서 영역에서의 위치를 결정하는 것은 적절한 처리 포커스를 선택하게 한다.
도 5는 특정 밀도 프로파일의 부분적 이미지 맵을 제공한다. 밀도 프로파일 아래는 대응하는 3차원 표면도이다. 같은 밀도 프로파일을 이용하여 두개의 다른 웨이퍼가 복제된 이 데이터들의 조사로부터, 이용된 샘플링 율들과 개구부들(windows)이 다름에도 불구하고 표면 맵과 표면도 사이에 매우 훌륭한 일치가 이끌어지는 것이다. 본 발명은 이 3차원 표면도 데이터를 수단으로 다이 이미지에서 각 x, y 위치에 대한 z값을 얻기 위함이다.
개시된 방법에 대한 처리 공정은 그 토포그래피에 결정적으로 예측되는 토포그래피 맵(즉, 패턴 밀도)을 포토레지스트 시스템의 측정된 CD 응답과 연결시키는 3차원 OPC 모델을 만든다. 도 6의 공정 흐름도는 패턴 밀도와 관련되어 이끌어진 예측들을 이용하여 물리적 공정을 특성화함으로써 시작한다. 이것은 평탄화 길이를 확립하기 위한 CMP 표면(즉, 패턴 밀도)에 대한 평가를 블록 600 공정에서 포함한다. 그러면 포커스에 대한 최적 포토레지스트와 스텝퍼의 CD 응답이 이러한 예측에 근거하여 블록 601에서 결정된다. 스텝퍼 포커스는 도 4에서 도시된 것 처럼 다이 또는 높이 z의 토폴로지(topology)에 관련된다. 입력 마스크 처리를 위한 블록 602의 CMP 평탄화 길이의 화소 사이즈에서 각 x, y 위치에 대한 마스크 밀도가 3차원 토포그래피를 이용하여 계산(각 픽셀에 대한 높이 z)된다. 이러한 CD 바이어스 값들은 토폴로지 기복들(즉, 3차원 OPC에 입력들로서 제공된)을 보상하는데 이용되는데, 블록 603에서 주어진 패턴의 특성들을 정확히 반영하는 마스크를 제작하는 것이다. 실질적 토폴로지 변화에 대한 정확한 보상 방법의 이용은 공정마진(process margin)을 효과적으로 증가시킨다.
삭제
본 발명의 보다 양호한 특징들만이 설명되어 있지만, 많은 수정안들(modifications)과 변경안들(changes)이 본 기술이 숙련된 사람들에 의해 있을 수 있다. 그러므로, 본 청구항들은 본 발명의 실질적인 사상에 포함되는 모든 수정안들과 변경안들을 포괄하는 것으로 의도했다고 이해되어진다.
본 발명은 확정적으로 예측되는 토포그래피 맵(패턴 밀도)을 포토리소그래피 공정에서 측정된 CD(즉, 스케일)에 연결시키는 3D OPC 모델 방법을 제공한다.

Claims (8)

  1. 반도체 제조 공정에 있어서 피처 밀도(feature density)에 기인하는 토포그래피 변동들(topographic variations)을 보상하는 방법에 있어서,
    반도체 층에서의 위치에 의한 피처 패턴 밀도(feature pattern density)를 결정하는 단계와,
    결정된 패턴 밀도의 함수로서 평탄화 길이를 확립하는 단계와,
    상기 결정된 패턴 밀도와 평탄화 길이에 근거하여 포토리소그래피 특성들을 세팅하는 단계를 포함하는, 토포그래피 변동들의 보상 방법.
  2. 제 1 항에 있어서, 상기 포토리소그래피 특성들을 세팅하는 단계는 포토레지스트 및 스텝퍼 응답 세팅들을 선택하는 단계를 포함하는, 토포그래피 변동들의 보상 방법.
  3. 제 2 항에 있어서, 상기 스텝퍼 응답 세팅들을 선택하는 단계는 피처 토폴로지(feature topology)와 스텝퍼 포커스를 상관시키는 단계를 포함하는, 토포그래피 변동들의 보상 방법.
  4. 제 3 항에 있어서, 각 화소(pixel)에 대해 피처 높이(feature height)를 이용하여 한 화소 사이즈에서의 마스크 밀도를 계산하는 단계를 포함하는, 토포그래피 변동들의 보상 방법.
  5. 제 4 항에 있어서, 광학적 근접 보정을 위한 바이어스 값들로서 상기 계산된 마스크 밀도를 이용하는 단계를 포함하는, 토포그래피 변동들의 보상 방법.
  6. 제 1 항에 있어서, 처리된 반도체의 밀도 프로파일(density profile)을 얻고, 상기 밀도 프로파일과 3D 표면 특성들(3D surface characteristics)을 상관시키는 단계를 포함하는, 토포그래피 변동들의 보상 방법.
  7. 제 6 항에 있어서, 반도체 표면에서의 피처 높이를 결정하기 위하여 상기 3D 표면 특성들을 이용하는 단계를 포함하는, 토포그래피 변동들의 보상 방법.
  8. 제 7 항에 있어서, 상기 반도체 표면에서 피처 밀도의 함수로서 마스크 포커스를 조절하는 단계를 포함하는, 토포그래피 변동들의 보상 방법.
KR1020030065848A 2002-09-24 2003-09-23 마스크 설계에서 기판 토포그래피 변동들의 보상 방법 KR100932081B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/254,083 2002-09-24
US10/254,083 US6893800B2 (en) 2002-09-24 2002-09-24 Substrate topography compensation at mask design: 3D OPC topography anchored

Publications (2)

Publication Number Publication Date
KR20040026631A KR20040026631A (ko) 2004-03-31
KR100932081B1 true KR100932081B1 (ko) 2009-12-16

Family

ID=28675128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030065848A KR100932081B1 (ko) 2002-09-24 2003-09-23 마스크 설계에서 기판 토포그래피 변동들의 보상 방법

Country Status (5)

Country Link
US (1) US6893800B2 (ko)
JP (1) JP4559719B2 (ko)
KR (1) KR100932081B1 (ko)
GB (1) GB2394832B (ko)
TW (1) TWI319592B (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
EP1532670A4 (en) * 2002-06-07 2007-09-12 Praesagus Inc CHARACTERIZATION AND REDUCTION OF VARIATION FOR INTEGRATED CIRCUITS
US7712056B2 (en) * 2002-06-07 2010-05-04 Cadence Design Systems, Inc. Characterization and verification for integrated circuit designs
US7853904B2 (en) 2002-06-07 2010-12-14 Cadence Design Systems, Inc. Method and system for handling process related variations for integrated circuits based upon reflections
JP4040515B2 (ja) * 2003-03-26 2008-01-30 株式会社東芝 マスクのセット、マスクデータ作成方法及びパターン形成方法
US8036869B2 (en) 2003-09-30 2011-10-11 Tokyo Electron Limited System and method for using first-principles simulation to control a semiconductor manufacturing process via a simulation result or a derived empirical model
US8050900B2 (en) * 2003-09-30 2011-11-01 Tokyo Electron Limited System and method for using first-principles simulation to provide virtual sensors that facilitate a semiconductor manufacturing process
US8032348B2 (en) 2003-09-30 2011-10-04 Tokyo Electron Limited System and method for using first-principles simulation to facilitate a semiconductor manufacturing process
US7003758B2 (en) * 2003-10-07 2006-02-21 Brion Technologies, Inc. System and method for lithography simulation
EP1759321A4 (en) * 2004-05-01 2009-10-28 Cadence Design Systems Inc METHOD AND APPARATUS FOR THE DESIGN OF TOPOLOGIES OF INTEGRATED CIRCUITS
US7254798B2 (en) * 2004-05-01 2007-08-07 Cadence Design Systems, Inc Method and apparatus for designing integrated circuit layouts
US7305651B2 (en) * 2005-06-17 2007-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mask CD correction based on global pattern density
US7678408B2 (en) * 2005-09-09 2010-03-16 Qimonda Ag Method for compensating film height modulations in spin coating of a resist film layer
US7491479B2 (en) * 2005-10-07 2009-02-17 Synopsys, Inc. Compensating for effects of topography variation by using a variable intensity-threshold
US7289933B2 (en) * 2005-11-04 2007-10-30 Synopsys, Inc. Simulating topography of a conductive material in a semiconductor wafer
US7509622B2 (en) * 2006-04-17 2009-03-24 Synopsys, Inc. Dummy filling technique for improved planarization of chip surface topography
US20080044739A1 (en) * 2006-08-17 2008-02-21 Toshiba America Electronic Components, Inc. Correction Of Resist Critical Dimension Variations In Lithography Processes
KR100806779B1 (ko) * 2006-12-19 2008-02-27 동부일렉트로닉스 주식회사 Ｃｄ 보상을 위한 광 근접 보정 방법
KR100843228B1 (ko) * 2007-01-09 2008-07-02 삼성전자주식회사 마스크 포토그래피 해석방법 및 이를 이용한 이미지 형성방법
US7566623B2 (en) * 2007-02-02 2009-07-28 Freescale Semiconductor, Inc. Electronic device including a semiconductor fin having a plurality of gate electrodes and a process for forming the electronic device
JP5141028B2 (ja) * 2007-02-07 2013-02-13 富士通セミコンダクター株式会社 マスクレイアウトデータ作成方法、マスクレイアウトデータ作成装置及び半導体装置の製造方法
US8544064B2 (en) * 2007-02-09 2013-09-24 Sony Corporation Techniques for automatic registration of appliances
KR100826652B1 (ko) * 2007-03-27 2008-05-06 주식회사 하이닉스반도체 리플로우 공정을 고려한 광근접보정 방법
US7913196B2 (en) * 2007-05-23 2011-03-22 United Microelectronics Corp. Method of verifying a layout pattern
KR100902711B1 (ko) * 2007-07-20 2009-06-15 주식회사 동부하이텍 반도체 소자의 제조 방법
US20090079057A1 (en) * 2007-09-24 2009-03-26 Infineon Technologies Ag Integrated circuit device
US7861196B2 (en) * 2008-01-31 2010-12-28 Cadence Design Systems, Inc. System and method for multi-exposure pattern decomposition
KR100955171B1 (ko) * 2008-03-13 2010-04-29 주식회사 하이닉스반도체 광 근접 효과 보정 방법
NL2003111A1 (nl) 2008-07-25 2010-01-26 Asml Netherlands Bv Method of designing sets of mask patterns, sets of mask patterns, and device manufacturing method.
US8069423B2 (en) 2008-08-11 2011-11-29 Cadence Design Systems, Inc. System and method for model based multi-patterning optimization
US8209656B1 (en) 2008-10-14 2012-06-26 Cadence Design Systems, Inc. Pattern decomposition method
JP2010211046A (ja) * 2009-03-11 2010-09-24 Toshiba Corp パターン検証方法およびパターン検証プログラム
JP5504693B2 (ja) * 2009-05-20 2014-05-28 ソニー株式会社 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラム
US8473874B1 (en) 2011-08-22 2013-06-25 Cadence Design Systems, Inc. Method and apparatus for automatically fixing double patterning loop violations
US8516402B1 (en) 2011-08-22 2013-08-20 Cadence Design Systems, Inc. Method and apparatus for automatically fixing double patterning loop violations
US20140030895A1 (en) 2012-07-30 2014-01-30 University Of Utah Research Foundation Methods and system for generating a three-dimensional holographic mask
US9129352B2 (en) 2012-08-30 2015-09-08 Samsung Electronics Co., Ltd. Optical proximity correction modeling method and system
US8769452B2 (en) 2012-10-31 2014-07-01 International Business Machines Corporation Parasitic extraction in an integrated circuit with multi-patterning requirements
US8850378B2 (en) 2012-10-31 2014-09-30 International Business Machines Corporation Hierarchical design of integrated circuits with multi-patterning requirements
US8806402B2 (en) 2012-10-31 2014-08-12 International Business Machines Corporation Modeling multi-patterning variability with statistical timing
US9064084B2 (en) * 2013-03-14 2015-06-23 Globalfoundries Singapore Pte. Ltd. Topography driven OPC and lithography flow
US8856695B1 (en) 2013-03-14 2014-10-07 Samsung Electronics Co., Ltd. Method for generating post-OPC layout in consideration of top loss of etch mask layer
US9026954B2 (en) * 2013-03-14 2015-05-05 Globalfoundries Singapore Pte. Ltd. Surface topography enhanced pattern (STEP) matching
US9058457B2 (en) 2013-11-19 2015-06-16 International Business Machines Corporation Reticle data decomposition for focal plane determination in lithographic processes
JP6468792B2 (ja) * 2014-10-21 2019-02-13 日本コントロールシステム株式会社 パターン補正量算出装置、パターン補正量算出方法、およびプログラム
WO2016128190A1 (en) * 2015-02-12 2016-08-18 Asml Netherlands B.V. Method and apparatus for reticle optimization
US10488184B2 (en) 2015-07-13 2019-11-26 Nanometrics Incorporated Interferometric characterization of surface topography
US10437146B2 (en) * 2015-12-30 2019-10-08 Ming-An Hsu Method for forming a 3D pattern structure on a 3D substrate and device having color resists pattern
EP3411695B1 (en) 2016-02-01 2022-01-26 KLA-Tencor Corporation Method and system for optical three-dimensional topography measurement
US11126093B2 (en) 2016-05-25 2021-09-21 Asml Netherlands B.V. Focus and overlay improvement by modifying a patterning device
JP6706391B2 (ja) * 2016-12-30 2020-06-03 グーグル エルエルシー 回路要素中の成膜不均一性の補償
US11809797B1 (en) * 2022-07-31 2023-11-07 Gbt Technologies Inc. Systems and methods of predictive manufacturing of three-dimensional, multi-planar semiconductors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980071574A (ko) * 1997-02-21 1998-10-26 이데이 노부유끼 마스크에 형성될 마스크 패턴의 설계 방법 및 집적 회로 제조방법
JP2000066367A (ja) * 1998-08-21 2000-03-03 Sony Corp フォトマスクおよびレジストパターン形成方法
JP4187426B2 (ja) * 2001-08-06 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法、マスクパターンの設計方法およびプログラム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879866A (en) 1994-12-19 1999-03-09 International Business Machines Corporation Image recording process with improved image tolerances using embedded AR coatings
US5646870A (en) 1995-02-13 1997-07-08 Advanced Micro Devices, Inc. Method for setting and adjusting process parameters to maintain acceptable critical dimensions across each die of mass-produced semiconductor wafers
US6016357A (en) 1997-06-16 2000-01-18 International Business Machines Corporation Feedback method to repair phase shift masks
JPH1152540A (ja) * 1997-08-07 1999-02-26 Sony Corp フォトマスクパターンの設計方法
US6309947B1 (en) 1997-10-06 2001-10-30 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with improved isolation region to active region topography
US6440644B1 (en) * 1997-10-15 2002-08-27 Kabushiki Kaisha Toshiba Planarization method and system using variable exposure
US5994009A (en) * 1997-11-17 1999-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Interlayer method utilizing CAD for process-induced proximity effect correction
JP4076644B2 (ja) 1997-12-05 2008-04-16 株式会社ルネサステクノロジ パターン歪検出装置及び検出方法
JPH11186205A (ja) * 1997-12-24 1999-07-09 Sony Corp 加工表面高さのシミュレーション方法
US6033814A (en) 1998-02-26 2000-03-07 Micron Technology, Inc. Method for multiple process parameter matching
US6255125B1 (en) 1999-03-26 2001-07-03 Advanced Micro Devices, Inc. Method and apparatus for compensating for critical dimension variations in the production of a semiconductor wafer
US6322934B1 (en) 1999-09-30 2001-11-27 Lucent Technologies Inc. Method for making integrated circuits including features with a relatively small critical dimension
US6320402B1 (en) 2000-02-03 2001-11-20 Advanced Micro Devices Inc Parallel inspection of semiconductor wafers by a plurality of different inspection stations to maximize throughput
US6552812B1 (en) 2000-08-10 2003-04-22 Lam Research Corporation Method and system for measuring threshold length
JP2002148779A (ja) 2000-11-07 2002-05-22 Toshiba Corp マスクパターン補正方法、フォトマスク及びマスクパターン補正方法プログラムを格納したコンピュータ読み取り可能な記録媒体
GB2375403B (en) 2001-05-11 2005-12-21 Mitel Semiconductor Ltd Optical proximity correction
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980071574A (ko) * 1997-02-21 1998-10-26 이데이 노부유끼 마스크에 형성될 마스크 패턴의 설계 방법 및 집적 회로 제조방법
JPH10293391A (ja) 1997-02-21 1998-11-04 Sony Corp 露光用マスクのマスクパターン設計方法、並びに半導体集積回路の作製方法
JP2000066367A (ja) * 1998-08-21 2000-03-03 Sony Corp フォトマスクおよびレジストパターン形成方法
JP4187426B2 (ja) * 2001-08-06 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法、マスクパターンの設計方法およびプログラム

Also Published As

Publication number Publication date
GB2394832A (en) 2004-05-05
TWI319592B (en) 2010-01-11
JP4559719B2 (ja) 2010-10-13
US6893800B2 (en) 2005-05-17
TW200407968A (en) 2004-05-16
GB0319684D0 (en) 2003-09-24
KR20040026631A (ko) 2004-03-31
GB2394832B (en) 2006-01-25
US20040058255A1 (en) 2004-03-25
JP2004118194A (ja) 2004-04-15

Similar Documents

Publication Publication Date Title
KR100932081B1 (ko) 마스크 설계에서 기판 토포그래피 변동들의 보상 방법
KR100513171B1 (ko) 소자성능측정에의해근접효과를정량화방법및장치
CN113406859B (zh) 光学邻近修正模型的建模方法
KR20070048736A (ko) 반도체 프로세싱에서 웨이퍼 상에 형성된 구조의 임계치수를 제어하는 방법
KR100902711B1 (ko) 반도체 소자의 제조 방법
US6420077B1 (en) Contact hole model-based optical proximity correction method
US6350994B1 (en) Structure of critical dimension bar
US8507186B2 (en) Patterning methods and masks
US7547561B2 (en) Advanced process control model incorporating a target offset term
US9329471B1 (en) Achieving a critical dimension target based on resist characteristics
JP4691840B2 (ja) マスクパターン生成方法およびフォトマスク
JP2008058961A (ja) リソグラフィプロセスにおけるレジストの限界寸法の変動の修正
JPH10256114A (ja) フォトレジスト膜のパターン形成方法
KR100816194B1 (ko) 오피씨 모델 형성을 위한 반도체 장치 및 포토 마스크
JPH0619115A (ja) 投影露光装置用マスク
US7332255B2 (en) Overlay box structure for measuring process induced line shortening effect
KR100714266B1 (ko) 반도체장치의 제조공정에서 이미지 보정 방법
US5759723A (en) Light exposure mask for semiconductor devices and method for forming the same
US6265114B1 (en) Method of generating mask data in fabricating semiconductor devices
KR100879446B1 (ko) 반도체 소자용 마스크 패턴 및 마스크 패턴 형성 방법
KR100855264B1 (ko) 포토 공정 마진 개선방법
KR100564579B1 (ko) 레지스트 리플로우 측정 키 및 이를 이용한 반도체 소자의미세 패턴 형성 방법
US6717685B1 (en) In situ proximity gap monitor for lithography
KR20030001985A (ko) 반도체 소자 제조용 노광 마스크
Melvin et al. The use of the manufacturing sensitivity model forms to comprehend layout manufacturing robustness for use during device design

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 9