JPH11186205A - 加工表面高さのシミュレーション方法 - Google Patents
加工表面高さのシミュレーション方法Info
- Publication number
- JPH11186205A JPH11186205A JP9354287A JP35428797A JPH11186205A JP H11186205 A JPH11186205 A JP H11186205A JP 9354287 A JP9354287 A JP 9354287A JP 35428797 A JP35428797 A JP 35428797A JP H11186205 A JPH11186205 A JP H11186205A
- Authority
- JP
- Japan
- Prior art keywords
- simulating
- height
- equation
- following equation
- area ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 成膜やエッチングによる加工面形状のデータ
をＣＭＰによる平坦化のシミュレーションに取り込む事
が出来ない。 【解決手段】 複数のプロセスステップより成り立ち、
各プロセスステップごとに、計算モデル及び加工条件を
与える第１工程と、前記プロセスステップで与えられた
前記計算モデル及び加工条件に基づいて露光マスクによ
って形成されるレジストパターンの幅を変更する第２工
程と、前記露光マスクのデータ存在領域を一定サイズの
メッシュに分割して各分割領域（ｉ，ｊ）を得る第３工
程と、前記各分割領域（ｉ，ｊ）におけるパターンの占
める割合Ａ* （ｉ，ｊ）を求める第４工程と、前記与え
られた計算モデル及び加工条件と前記割合Ａ* （ｉ，
ｊ）から膜厚Ｘ、段差ｈ、実行面積率Ａ（ｉ．ｊ）及び
側壁傾斜角θを求める第５工程と、下記式（１）に基づ
いて高さＨ（ｉ，ｊ）を求める第６工程とを行う。
をＣＭＰによる平坦化のシミュレーションに取り込む事
が出来ない。 【解決手段】 複数のプロセスステップより成り立ち、
各プロセスステップごとに、計算モデル及び加工条件を
与える第１工程と、前記プロセスステップで与えられた
前記計算モデル及び加工条件に基づいて露光マスクによ
って形成されるレジストパターンの幅を変更する第２工
程と、前記露光マスクのデータ存在領域を一定サイズの
メッシュに分割して各分割領域（ｉ，ｊ）を得る第３工
程と、前記各分割領域（ｉ，ｊ）におけるパターンの占
める割合Ａ* （ｉ，ｊ）を求める第４工程と、前記与え
られた計算モデル及び加工条件と前記割合Ａ* （ｉ，
ｊ）から膜厚Ｘ、段差ｈ、実行面積率Ａ（ｉ．ｊ）及び
側壁傾斜角θを求める第５工程と、下記式（１）に基づ
いて高さＨ（ｉ，ｊ）を求める第６工程とを行う。
Description
【０００１】
【発明の属する技術分野】本発明は基板上に形成された
凹凸を平坦化する工程を含む半導体素子作製工程におい
て、平坦度を予測するシミュレーション技術に属する。
凹凸を平坦化する工程を含む半導体素子作製工程におい
て、平坦度を予測するシミュレーション技術に属する。
【０００２】
【従来の技術】これまで基板上に形成された凹凸を平坦
化する工程を予測するシミュレーションにはデポ（成
膜）とエッチングとを組み合わせたもの（従来技術
１）、ＣＭＰ（chemical mechanical polishing:化学機
械研磨) 単独で評価するもの（従来技術２）との２つが
存在していた。
化する工程を予測するシミュレーションにはデポ（成
膜）とエッチングとを組み合わせたもの（従来技術
１）、ＣＭＰ（chemical mechanical polishing:化学機
械研磨) 単独で評価するもの（従来技術２）との２つが
存在していた。
【０００３】従来技術１は、主に凹凸パターンの側壁に
膜が堆積するレートと凹凸パターンの表面をエッチング
するレートとの比から、表面形状がどのように変化して
いくかをモニターするものである。一方、従来技術２
は、凹パターンと凸パターンとの面積比からＣＭＰ後の
表面高さを予測するものである。ＣＭＰは、マスク上の
パターン疎密に極めて平坦化特性が影響を受けやすいプ
ロセスであるため、シミュレーションで平坦度を予測し
マスクデータの段階で問題点を除去しなければ、最適な
加工条件を得ることが困難であることが実証されてお
り、この分野の技術の重要性はますます高まりつつあ
る。
膜が堆積するレートと凹凸パターンの表面をエッチング
するレートとの比から、表面形状がどのように変化して
いくかをモニターするものである。一方、従来技術２
は、凹パターンと凸パターンとの面積比からＣＭＰ後の
表面高さを予測するものである。ＣＭＰは、マスク上の
パターン疎密に極めて平坦化特性が影響を受けやすいプ
ロセスであるため、シミュレーションで平坦度を予測し
マスクデータの段階で問題点を除去しなければ、最適な
加工条件を得ることが困難であることが実証されてお
り、この分野の技術の重要性はますます高まりつつあ
る。
【０００４】一方、ＣＭＰが半導体素子形成プロセスと
して一般化していくにつれ、デポやエッチ（エッチン
グ）の形状が、ＣＭＰの平坦化形状にも重要な影響を与
えることが明らかになりつつある。これはＣＭＰの平坦
化特性がマスク上の凹凸比ではなく、加工前の表面凹凸
比によって決定されることに起因している。
して一般化していくにつれ、デポやエッチ（エッチン
グ）の形状が、ＣＭＰの平坦化形状にも重要な影響を与
えることが明らかになりつつある。これはＣＭＰの平坦
化特性がマスク上の凹凸比ではなく、加工前の表面凹凸
比によって決定されることに起因している。
【０００５】
【発明が解決しようとする課題】こうした要請からデポ
やエッチの形状データを平坦化特性の判定に取り込もう
とする努力がなされている。しかしながら、デポやエッ
チ形状は最大半径数μｍの範囲までしか相互の影響が及
ばないのに対し、ＣＭＰの場合は半径数１０００μｍま
で相互に影響し合う。デポやエッチの形状データを正確
に取り扱うためには、少なくとも最小グリッド単位
（０．１μｍ角）ごとにデータを計算し、それを数１０
００μｍ離れた全ての点に反映させることが必要にな
る。このため、両者の計算を精度良く行いつつ３次元形
状を予測することは、無限に増加したデータの計算処理
を行うことになり、実行は不可能であった。
やエッチの形状データを平坦化特性の判定に取り込もう
とする努力がなされている。しかしながら、デポやエッ
チ形状は最大半径数μｍの範囲までしか相互の影響が及
ばないのに対し、ＣＭＰの場合は半径数１０００μｍま
で相互に影響し合う。デポやエッチの形状データを正確
に取り扱うためには、少なくとも最小グリッド単位
（０．１μｍ角）ごとにデータを計算し、それを数１０
００μｍ離れた全ての点に反映させることが必要にな
る。このため、両者の計算を精度良く行いつつ３次元形
状を予測することは、無限に増加したデータの計算処理
を行うことになり、実行は不可能であった。
【０００６】本発明は、連続する全ての加工工程の情報
を取り入れた上で、ＣＭＰのパターン密度依存性を計算
することが可能な加工表面高さのシミュレーション方法
を提供することを目的とする。
を取り入れた上で、ＣＭＰのパターン密度依存性を計算
することが可能な加工表面高さのシミュレーション方法
を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の本発明は、デポやエッチングの情報をシミュレーショ
ンに取り入れる場合、データをインクリメント量という
たった１つの数値の形に単純化した上で、面積率に反映
させることを特徴としている。これによって、少ないデ
ータ量のまま全ての計算が実行される。
の本発明は、デポやエッチングの情報をシミュレーショ
ンに取り入れる場合、データをインクリメント量という
たった１つの数値の形に単純化した上で、面積率に反映
させることを特徴としている。これによって、少ないデ
ータ量のまま全ての計算が実行される。
【０００８】
【発明の実施の形態】以下、本発明のシミュレーション
方法を適用した実施の形態を説明する。図１には本発明
の計算を行うフローを示し、計算を実行するのに必要な
情報は、工程ごとのプロセス条件を表すデータチャート
（図２）とマスクレイヤー情報を示すデータシート（図
３）にまとめた。ただし、図２のデータチャトにおいて
は、実際には各変数に数値が入力されることする。尚、
以下の実施形態におけるプロセスモデルでは、リソグラ
フィーをモデルＭ、レジストマスクを用いたドライエッ
チングをモデルＥ１、化学機械研磨をモデルＥ２、全面
エッチングをモデルＥ３、通常ＣＶＤをモデルＤ１、バ
イアスＣＶＤをモデルＤ２、塗布膜をモデルＤ３と記載
する。
方法を適用した実施の形態を説明する。図１には本発明
の計算を行うフローを示し、計算を実行するのに必要な
情報は、工程ごとのプロセス条件を表すデータチャート
（図２）とマスクレイヤー情報を示すデータシート（図
３）にまとめた。ただし、図２のデータチャトにおいて
は、実際には各変数に数値が入力されることする。尚、
以下の実施形態におけるプロセスモデルでは、リソグラ
フィーをモデルＭ、レジストマスクを用いたドライエッ
チングをモデルＥ１、化学機械研磨をモデルＥ２、全面
エッチングをモデルＥ３、通常ＣＶＤをモデルＤ１、バ
イアスＣＶＤをモデルＤ２、塗布膜をモデルＤ３と記載
する。
【０００９】これらの図に示すように、マスクデータに
はプロセスフローで与えられたインクリメント量Ｉ（す
なわち請求項に示す数値Ｉ）が順番に加えられ、図形情
報が変更される。インクリメントの符号や順番は極めて
重要であり、プロセスフローにしたがって変えていかな
ければならない。こうしてフローで指定された工程まで
のインクリメント処理が行われる（Ｓ１〜Ｓ８）。
はプロセスフローで与えられたインクリメント量Ｉ（す
なわち請求項に示す数値Ｉ）が順番に加えられ、図形情
報が変更される。インクリメントの符号や順番は極めて
重要であり、プロセスフローにしたがって変えていかな
ければならない。こうしてフローで指定された工程まで
のインクリメント処理が行われる（Ｓ１〜Ｓ８）。
【００１０】次に、マスクの面積率分布が計算される。
これは、マスクデータで表されたパターニングの図形情
報を元に、指定された範囲内に存在する図形の面積の合
計を求め（Ｓ９）、座標と面積比を対応させたデータ列
として出力するものである。この出力結果を図４に示
す。
これは、マスクデータで表されたパターニングの図形情
報を元に、指定された範囲内に存在する図形の面積の合
計を求め（Ｓ９）、座標と面積比を対応させたデータ列
として出力するものである。この出力結果を図４に示
す。
【００１１】さらに、図２の最右列に示された面積率の
演算式を元に、工程後の面積率が与えられる。工程が進
むにつれて複数のインクリメントあるいは、複数のレイ
ヤーのマスクが重ねられる（Ｓ４〜Ｓ１１）。こうて最
終的な面積率のデータが得られる（Ｓ１０）。膜厚と段
差のデータは単純な四則演算により求められるので、面
積率さえ求まれば、高さの数値データはほぼ同時に得ら
れる（Ｓ１２）。この結果は表示用ツールのフォーマッ
トに書き換えられ出力される（Ｓ１３）。結果は、例え
ば高さのデータマップとして、図５の様に表示される。
演算式を元に、工程後の面積率が与えられる。工程が進
むにつれて複数のインクリメントあるいは、複数のレイ
ヤーのマスクが重ねられる（Ｓ４〜Ｓ１１）。こうて最
終的な面積率のデータが得られる（Ｓ１０）。膜厚と段
差のデータは単純な四則演算により求められるので、面
積率さえ求まれば、高さの数値データはほぼ同時に得ら
れる（Ｓ１２）。この結果は表示用ツールのフォーマッ
トに書き換えられ出力される（Ｓ１３）。結果は、例え
ば高さのデータマップとして、図５の様に表示される。
【００１２】次に、パターンインクリメントとは、何
か、何のために行うのか、について説明する。図６〜図
１１は、本発明のシミュレータが定義する６種類の工程
モデルの説明である。これらの図面はパターンの断面模
式図を示している。マスクデータは最初の加工を行う際
のレジストマスクの存在する領域を示しており、図６の
斜線部（すなわち、レジストマスク）のような幅の領域
を示している。ところが、加工が進むにつれて、図７の
様にパターン表面の凹凸は初期のレジストマスクの形状
から大きくずれることになる。このずれの大きさを数値
で表したものがインクリメント量Ｉである。図７の様に
凸パターンが太くなる方向では、インクリメントの値が
正となり、図８の様に細くなる方向では負となるように
定義する。
か、何のために行うのか、について説明する。図６〜図
１１は、本発明のシミュレータが定義する６種類の工程
モデルの説明である。これらの図面はパターンの断面模
式図を示している。マスクデータは最初の加工を行う際
のレジストマスクの存在する領域を示しており、図６の
斜線部（すなわち、レジストマスク）のような幅の領域
を示している。ところが、加工が進むにつれて、図７の
様にパターン表面の凹凸は初期のレジストマスクの形状
から大きくずれることになる。このずれの大きさを数値
で表したものがインクリメント量Ｉである。図７の様に
凸パターンが太くなる方向では、インクリメントの値が
正となり、図８の様に細くなる方向では負となるように
定義する。
【００１３】ここで、図６に示すように、モデルＥ１
（マスクを用いたドライエッチング）においては、プロ
セスパラメータとしてエッチング膜厚Ｙ0 、側壁傾斜角
θを用い、下地の側壁傾斜角に関係なく側壁傾斜角をθ
に変更し、インクリメント量Ｉ＝Ｙ0 ×ｃｏｔθ／２を
算出する。また、下地の高さ(height)がＹ、面積率がＡ
であったとすると、深さ(thickness) がＹ0 だけ減少
し、高さ(height)がＹ0 だけ増加する。また、面積率(A
rea ratio)は直前の面積率Ａとこの層(layer) の面積率
Ａ0 とを線形結合して求める。この結果、面積率(Area
ratio)は、（Ａ0 −Ａ）×Ｙ0 ／（Ｙ0 ＋Ｙ）だけ増加
することになる。
（マスクを用いたドライエッチング）においては、プロ
セスパラメータとしてエッチング膜厚Ｙ0 、側壁傾斜角
θを用い、下地の側壁傾斜角に関係なく側壁傾斜角をθ
に変更し、インクリメント量Ｉ＝Ｙ0 ×ｃｏｔθ／２を
算出する。また、下地の高さ(height)がＹ、面積率がＡ
であったとすると、深さ(thickness) がＹ0 だけ減少
し、高さ(height)がＹ0 だけ増加する。また、面積率(A
rea ratio)は直前の面積率Ａとこの層(layer) の面積率
Ａ0 とを線形結合して求める。この結果、面積率(Area
ratio)は、（Ａ0 −Ａ）×Ｙ0 ／（Ｙ0 ＋Ｙ）だけ増加
することになる。
【００１４】さらに、図７に示すように、モデルＤ１
（通常ＣＶＤ：Chemical Vapor Deposition)、すなわち
プラズマＣＶＤや熱ＣＶＤ等によるｐ−ＴＥＯＳ、Ｏ3
−ＴＥＯＳ、ＳｉＨ4 −ＮＳＧ等の成膜においては、プ
ロセスパラメータとしてデポ膜厚Ｘ、被覆係数ｐ（０≦
ｐ≦１）、下地側壁傾斜角θ（θ＝９０で基板と垂直）
を用い、インクリメント量Ｉ＝Ｘ×ｐ×ｓｉｎθ／（１
＋ｃｏｓθ）を算出する。また、側壁傾斜角は変化させ
ず、深さ(thickness) はＸだけ増加し、高さ(height)及
び面積率(Area ratio)は変化無しとする。
（通常ＣＶＤ：Chemical Vapor Deposition)、すなわち
プラズマＣＶＤや熱ＣＶＤ等によるｐ−ＴＥＯＳ、Ｏ3
−ＴＥＯＳ、ＳｉＨ4 −ＮＳＧ等の成膜においては、プ
ロセスパラメータとしてデポ膜厚Ｘ、被覆係数ｐ（０≦
ｐ≦１）、下地側壁傾斜角θ（θ＝９０で基板と垂直）
を用い、インクリメント量Ｉ＝Ｘ×ｐ×ｓｉｎθ／（１
＋ｃｏｓθ）を算出する。また、側壁傾斜角は変化させ
ず、深さ(thickness) はＸだけ増加し、高さ(height)及
び面積率(Area ratio)は変化無しとする。
【００１５】また、図８に示すように、モデルＤ２（バ
イアスＣＶＤ）、すなわちＨＤＰ(high density plasm
a) −ＣＶＤ、ＢｉａｓＥＣＲ(electron cyclotron res
onance)−ＣＶＤ、ＩＣＰ(inductive coupled plasma)
−ＣＶＤ等においては、プロセスパラメータとしてデポ
膜厚Ｘ、側壁傾斜角θを用いる。そして、下地側壁傾斜
角が０の時、インクリメント量Ｉ＝０とし、側壁傾斜角
も０のままとする。一方、下地側壁傾斜角が０以外の時
には、側壁傾斜角をθに変更し、直前のパターンエッチ
量をＹとし、インクリメント量Ｉ＝（−Ｘ＋Ｙ／２）×
ｃｏｔθを算出する。そして、深さ(thickness) はＸだ
け増加し、高さ(height)及び面積率(Arearatio)は変化
無しとする。
イアスＣＶＤ）、すなわちＨＤＰ(high density plasm
a) −ＣＶＤ、ＢｉａｓＥＣＲ(electron cyclotron res
onance)−ＣＶＤ、ＩＣＰ(inductive coupled plasma)
−ＣＶＤ等においては、プロセスパラメータとしてデポ
膜厚Ｘ、側壁傾斜角θを用いる。そして、下地側壁傾斜
角が０の時、インクリメント量Ｉ＝０とし、側壁傾斜角
も０のままとする。一方、下地側壁傾斜角が０以外の時
には、側壁傾斜角をθに変更し、直前のパターンエッチ
量をＹとし、インクリメント量Ｉ＝（−Ｘ＋Ｙ／２）×
ｃｏｔθを算出する。そして、深さ(thickness) はＸだ
け増加し、高さ(height)及び面積率(Arearatio)は変化
無しとする。
【００１６】また、図９に示すように、モデルＥ２（化
学機械研磨：ＣＭＰ）においては、プロセスパラメータ
としてエッチング膜厚Ｚ0 、係数ｑ＝弾性係数Ｅ／研磨
圧力Ｐ（ただし、単位はｎｍ-1）を用い、平均化範囲
ｍ、平均化回数ｎとし、下地の側壁傾斜角に関係なく側
壁傾斜角を０に変更し、インクリメント量＝０を算出す
る。そして、深さ(thickness) はＺ0 だけ減少し、高さ
(height)は変化無しとする。面積率(Area ratio)は以下
の方法で平均化処理を行う。下地の面積率がＡ(0)(i,j)
であったとすると、下記式（３４）に示す漸化式を用い
た計算をｎ回繰り返し、Ａ(n) を得る。この結果、面積
率(Area ratio)は、｛Ａ(n) −Ａ(0) ｝×｛１−exp(−
Ｚ0 ×ｑ）｝だけ増加することになる。
学機械研磨：ＣＭＰ）においては、プロセスパラメータ
としてエッチング膜厚Ｚ0 、係数ｑ＝弾性係数Ｅ／研磨
圧力Ｐ（ただし、単位はｎｍ-1）を用い、平均化範囲
ｍ、平均化回数ｎとし、下地の側壁傾斜角に関係なく側
壁傾斜角を０に変更し、インクリメント量＝０を算出す
る。そして、深さ(thickness) はＺ0 だけ減少し、高さ
(height)は変化無しとする。面積率(Area ratio)は以下
の方法で平均化処理を行う。下地の面積率がＡ(0)(i,j)
であったとすると、下記式（３４）に示す漸化式を用い
た計算をｎ回繰り返し、Ａ(n) を得る。この結果、面積
率(Area ratio)は、｛Ａ(n) −Ａ(0) ｝×｛１−exp(−
Ｚ0 ×ｑ）｝だけ増加することになる。
【数１４】
【００１７】そして、図１０に示すように、モデルＥ３
（全面エッチング）においては、プロセスパラメータと
してエッチング膜厚Ｚ0 、下地の側壁傾斜角θ、スパッ
タ／エッチ比ｒを用い、インクリメント量＝−２ｒ×Ｚ
0 ×ｃｏｓθを算出する。また、側壁傾斜角は変化させ
ず、深さ(thickness) はＺ0 だけ減少し、高さ(height)
及び面積率(Area ratio)は変化無しとする。
（全面エッチング）においては、プロセスパラメータと
してエッチング膜厚Ｚ0 、下地の側壁傾斜角θ、スパッ
タ／エッチ比ｒを用い、インクリメント量＝−２ｒ×Ｚ
0 ×ｃｏｓθを算出する。また、側壁傾斜角は変化させ
ず、深さ(thickness) はＺ0 だけ減少し、高さ(height)
及び面積率(Area ratio)は変化無しとする。
【００１８】さらに、図１１に示すように、モデルＤ３
（塗布膜）、すなわちＳＯＧ等においては、プロセスパ
ラメータとしてデポ膜厚Ｘ0 を用いる。そして、インク
リメント量Ｉ＝０、側壁傾斜角＝０、深さ(thickness)
はＸ0 だけ増加し、高さ(height)及び面積率(Area rati
o)は変化無しとする。
（塗布膜）、すなわちＳＯＧ等においては、プロセスパ
ラメータとしてデポ膜厚Ｘ0 を用いる。そして、インク
リメント量Ｉ＝０、側壁傾斜角＝０、深さ(thickness)
はＸ0 だけ増加し、高さ(height)及び面積率(Area rati
o)は変化無しとする。
【００１９】次に、図１２を用いて、インクリメントの
２次元的な効果について説明する。図１２（１）に示す
ように、パターンが単純な直線形状をなす場合、インク
リメント量Ｉは単位周辺長当たりの面積変化量と捕らえ
ることができる。しかしながら、図１２（２）の様にパ
ターンが折れ曲がっている場合では、インクリメントに
よってできるはずの領域に重なりを生ずるため、インク
リメント量Ｉと面積変化量は必ずしも比例しない。も
し、図１２（３）の様に全ての境界線が重なってしまっ
た場合は境界線そのものを消滅させてしまうことにな
る。これらの処理を行うためには、全てのパターン図形
を矩形（長方形もしくは正方形）に分割した上で、両辺
をそれぞれ２×Ｉだけ伸長させた後、オーバーラップ部
分を小さい方の矩形から除去するという処理を施したマ
スクデータを求めれば良い。
２次元的な効果について説明する。図１２（１）に示す
ように、パターンが単純な直線形状をなす場合、インク
リメント量Ｉは単位周辺長当たりの面積変化量と捕らえ
ることができる。しかしながら、図１２（２）の様にパ
ターンが折れ曲がっている場合では、インクリメントに
よってできるはずの領域に重なりを生ずるため、インク
リメント量Ｉと面積変化量は必ずしも比例しない。も
し、図１２（３）の様に全ての境界線が重なってしまっ
た場合は境界線そのものを消滅させてしまうことにな
る。これらの処理を行うためには、全てのパターン図形
を矩形（長方形もしくは正方形）に分割した上で、両辺
をそれぞれ２×Ｉだけ伸長させた後、オーバーラップ部
分を小さい方の矩形から除去するという処理を施したマ
スクデータを求めれば良い。
【００２０】また、図１３を用いてインクリメント方法
を説明する。図１３（１）に示すように、全てのパター
ンを正方形を含む矩形に分割する。次に、図１３（２）
に示すように、分割されたそれぞれの矩形の重心座標を
固定して角辺の長さをインクリメント量Ｉの２倍だけ増
加させる。その後、図１３（３）に示すように、矩形同
士の重なり部分を面積の小さい矩形から除去する。この
ようにして、図１３（４）示すように、インクリメント
処理が完了する。ただし、インクリメント量Ｉ≦０であ
る場合はパターンが細くなり、分割された矩形の辺の長
さが負になった場合は矩形データは消滅することとす
る。
を説明する。図１３（１）に示すように、全てのパター
ンを正方形を含む矩形に分割する。次に、図１３（２）
に示すように、分割されたそれぞれの矩形の重心座標を
固定して角辺の長さをインクリメント量Ｉの２倍だけ増
加させる。その後、図１３（３）に示すように、矩形同
士の重なり部分を面積の小さい矩形から除去する。この
ようにして、図１３（４）示すように、インクリメント
処理が完了する。ただし、インクリメント量Ｉ≦０であ
る場合はパターンが細くなり、分割された矩形の辺の長
さが負になった場合は矩形データは消滅することとす
る。
【００２１】以上のように、マスクデータ上で境界線を
移動することにより加工後の表面凹凸形状を表現すれ
ば、細部における凹凸に関係なく、面積率を実際に近い
形で変化させることが可能となる。本発明では、この考
え方を用いてデポやエッチングにおける面積率の変化を
補正し、加工形状の予測に応用している。
移動することにより加工後の表面凹凸形状を表現すれ
ば、細部における凹凸に関係なく、面積率を実際に近い
形で変化させることが可能となる。本発明では、この考
え方を用いてデポやエッチングにおける面積率の変化を
補正し、加工形状の予測に応用している。
【００２２】
【発明の効果】以上説明したように本発明の加工表面高
さのシミュレーション方法によれば、連続する全ての加
工工程の情報を取り入れて、ＣＭＰのパターン密度依存
性を精度良く計算することが可能になる。従来技術で困
難であったデポやエッチの情報を取り入れる方法は、デ
ータをインクリメント量というたった１つの数値の形に
単純化した上で、面積率に反映させることにより、少な
いデータ量のまま全ての計算を実行することができる。
さらに、本発明のシミュレーション方法を応用すること
により、実際のプロセスフローを元に、チップ内での層
間膜厚のバラツキがコンタクトの最適エッチング時間に
与える影響や、表面高さのばらつきが露光工程の焦点深
度（ＤＯＦ）に与える影響を事前に予測して対策を施す
ことが可能になる。
さのシミュレーション方法によれば、連続する全ての加
工工程の情報を取り入れて、ＣＭＰのパターン密度依存
性を精度良く計算することが可能になる。従来技術で困
難であったデポやエッチの情報を取り入れる方法は、デ
ータをインクリメント量というたった１つの数値の形に
単純化した上で、面積率に反映させることにより、少な
いデータ量のまま全ての計算を実行することができる。
さらに、本発明のシミュレーション方法を応用すること
により、実際のプロセスフローを元に、チップ内での層
間膜厚のバラツキがコンタクトの最適エッチング時間に
与える影響や、表面高さのばらつきが露光工程の焦点深
度（ＤＯＦ）に与える影響を事前に予測して対策を施す
ことが可能になる。
【図面の簡単な説明】
【図１】実施形態のシミュレーション方法を示す計算フ
ローチャートである。
ローチャートである。
【図２】プロセス条件を示すデータチャートである。
【図３】マスクレイヤー情報である。
【図４】面積率データの出力結果である。
【図５】高さ分布データマップの出力結果の一例を示す
グラフィックフォーマットである。
グラフィックフォーマットである。
【図６】マスクを用いたドライエッチングにおけるイン
クリメント量の算出を説明する図である。
クリメント量の算出を説明する図である。
【図７】通常ＣＶＤ工程におけるインクリメント量の算
出を説明する図である。
出を説明する図である。
【図８】バイアスＣＶＤにおけるインクリメント量の算
出を説明する図である。
出を説明する図である。
【図９】化学機械研磨におけるインクリメント量の算出
を説明する図である。
を説明する図である。
【図１０】全面エッチングにおけるインクリメント量の
算出を説明する図である。
算出を説明する図である。
【図１１】塗布膜におけるインクリメント量の算出を説
明する図である。
明する図である。
【図１２】インクリメントの２次元的な効果について説
明する図である。
明する図である。
【図１３】インクリメント方法を説明する図である。
Claims (16)
- 【請求項１】 半導体装置の製造工程において、下地面
に加工処理を施してなる加工表面の高さ分布を計算する
シミュレーション方法であって、 複数のプロセスステップより成り立ち、 前記各プロセスステップごとに、 計算モデル及び加工条件を与える第１工程と、 前記プロセスステップで与えられた前記計算モデル及び
加工条件に基づいて、露光マスクによって形成されるレ
ジストパターンの幅を変更する第２工程と、 前記露光マスクのデータ存在領域を一定サイズのメッシ
ュに分割して、各分割領域（ｉ，ｊ）を得る第３工程
と、 前記各分割領域（ｉ，ｊ）におけるパターンの占める割
合Ａ* （ｉ，ｊ）を求める第４工程と、 前記与えられた計算モデル及び加工条件と前記割合Ａ*
（ｉ，ｊ）から、膜厚Ｘ、段差ｈ、実行面積率Ａ（ｉ．
ｊ）及び側壁傾斜角θを求める第５工程と、 下記式（１）に基づいて、高さＨ（ｉ，ｊ）を求める第
６工程とを行うことを特徴とする加工表面高さのシミュ
レーション方法。 【数１】 - 【請求項２】 請求項１記載の加工表面高さのシミュレ
ーション方法において、 前記プロセスモデルとして、リソグラフィー、レジスト
マスクを用いたドライエッチング、化学機械研磨、全面
エッチング、通常ＣＶＤ、バイアスＣＶＤ及び塗布膜の
少なくとも７種類のモデルを定義し、これらの１つをプ
ロセスモデルとして選択することによって計算を行うこ
とを特徴とする加工表面高さのシミュレーション方法。 - 【請求項３】 請求項２記載の加工表面高さのシミュレ
ーション方法において、 前記プロセスモデルとして選択されたモデルがリソグラ
フィーである場合、指定されたマスク名のものにマスク
データを書き換えて次のプロセスステップへ移行するこ
とを特徴とする加工表面高さのシミュレーション方法。 - 【請求項４】 請求項１記載の加工表面高さのシミュレ
ーション方法において、 前記第２工程のレジストパターンの幅を変更する方法と
して、 数値Ｉを与える第２−１工程と、 全てのパターンを正方形を含む矩形に分割する第２−２
工程と、 分割されたそれぞれの矩形の重心座標を固定して角辺の
長さを前記数値Ｉの２倍だけ増加させる第２−３工程
と、 前記矩形同士の重なり部分を面積の小さい矩形から除去
する第２−４工程と、 得られる全ての図形より新たなパターンデータを形成す
る第２−５工程とを行うことを特徴とする加工表面高さ
のシミュレーション方法。 - 【請求項５】 請求項４記載の加工表面高さのシミュレ
ーション方法において、 前記プロセスモデルがレジストマスクを用いたシミュレ
ーションである場合、 前記第２−１工程で数値Ｉを与える方法として、下記式
（２）に基づいて数値Ｉを決定することを特徴とする加
工表面高さのシミュレーション方法。 【数２】 - 【請求項６】 請求項４記載の加工表面高さのシミュレ
ーション方法において、 前記プロセスモデルが化学機械研磨である場合、 前記第２−１工程で数値Ｉを与える方法として、下記式
（３）に基づいて数値Ｉを決定することを特徴とする加
工表面高さのシミュレーション方法。 【数３】 - 【請求項７】 請求項４記載の加工表面高さのシミュレ
ーション方法において、 前記プロセスモデルが全面エッチングである場合、 前記第２−１工程で数値Ｉを与える方法として、下記式
（４）に基づいて数値Ｉを決定することを特徴とする加
工表面高さのシミュレーション方法。 【数４】 - 【請求項８】 請求項４記載の加工表面高さのシミュレ
ーション方法において、 前記プロセスモデルが通常ＣＶＤである場合、 前記第２−１工程で数値Ｉを与える方法として、下記式
（５）及び下記式（６）に基づいて数値Ｉを決定するこ
とを特徴とする加工表面高さのシミュレーション方法。 【数５】 - 【請求項９】 請求項４記載の加工表面高さのシミュレ
ーション方法において、 前記プロセスモデルがバイアスＣＶＤである場合、 前記第２−１工程で数値Ｉを与える方法として、下記式
（７）に基づいて数値Ｉを決定することを特徴とする加
工表面高さのシミュレーション方法。 【数６】 - 【請求項１０】 請求項４記載の加工表面高さのシミュ
レーション方法において、 前記プロセスモデルが塗布膜である場合、 前記第２−１工程で数値Ｉを与える方法として、下記式
（８）に基づいて数値Ｉを決定することを特徴とする加
工表面高さのシミュレーション方法。 【数７】 - 【請求項１１】 請求項２記載の加工表面高さのシミュ
レーション方法において、 前記プロセスモデルとして選択されたモデルがレジスト
マスクを用いたドライエッチングである場合、 前記膜厚Ｘを下記式（９）、前記段差ｈを下記式（１
０）、前記実行面積率Ａ（ｉ，ｊ）を下記式（１１）、
前記側壁傾斜角θを下記式（１２）に基づいて決定する
ことを特徴とする加工表面高さのシミュレーション方
法。 【数８】 - 【請求項１２】 請求項２記載の加工表面高さのシミュ
レーション方法において、 前記プロセスモデルとして選択されたモデルが化学機械
研磨である場合、 前記膜厚Ｘを下記式（１３）、前記段差ｈを下記式（１
４）、前記実行面積率Ａ（ｉ，ｊ）を下記式（１５）及
び下記式（１６）、前記側壁傾斜角θを下記式（１７）
に基づいて決定することを特徴とする加工表面高さのシ
ミュレーション方法。 【数９】 - 【請求項１３】 請求項２記載の加工表面高さのシミュ
レーション方法において、 前記プロセスモデルとして選択されたモデルが全面エッ
チングである場合、 前記膜厚Ｘを下記式（１８）、前記段差ｈを下記式（１
９）、前記実行面積率Ａ（ｉ，ｊ）を下記式（２０）、
前記側壁傾斜角θを下記式（２１）に基づいて決定する
ことを特徴とする加工表面高さのシミュレーション方
法。 【数１０】 - 【請求項１４】 請求項２記載の加工表面高さのシミュ
レーション方法において、 前記プロセスモデルとして選択されたモデルが通常ＣＶ
Ｄである場合、 前記膜厚Ｘを下記式（２２）、前記段差ｈを下記式（２
３）、前記実行面積率Ａ（ｉ，ｊ）を下記式（２４）、
前記側壁傾斜角θを下記式（２５）に基づいて決定する
ことを特徴とする加工表面高さのシミュレーション方
法。 【数１１】 - 【請求項１５】 請求項２記載の加工表面高さのシミュ
レーション方法において、 前記プロセスモデルとして選択されたモデルがバイアス
ＣＶＤである場合、 前記膜厚Ｘを下記式（２６）、前記段差ｈを下記式（２
７）、前記実行面積率Ａ（ｉ，ｊ）を下記式（２８）、
前記側壁傾斜角θを下記式（２９）に基づいて決定する
ことを特徴とする加工表面高さのシミュレーション方
法。 【数１２】 - 【請求項１６】 請求項２記載の加工表面高さのシミュ
レーション方法において、 前記プロセスモデルとして選択されたモデルが塗布膜で
ある場合、 前記膜厚Ｘを下記式（３０）、前記段差ｈを下記式（３
１）、前記実行面積率Ａ（ｉ，ｊ）を下記式（３２）、
前記側壁傾斜角θを下記式（３３）に基づいて決定する
ことを特徴とする加工表面高さのシミュレーション方
法。 【数１３】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9354287A JPH11186205A (ja) | 1997-12-24 | 1997-12-24 | 加工表面高さのシミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9354287A JPH11186205A (ja) | 1997-12-24 | 1997-12-24 | 加工表面高さのシミュレーション方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11186205A true JPH11186205A (ja) | 1999-07-09 |
Family
ID=18436534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9354287A Pending JPH11186205A (ja) | 1997-12-24 | 1997-12-24 | 加工表面高さのシミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11186205A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003030233A1 (fr) * | 2001-08-22 | 2003-04-10 | Nikon Corporation | Procede et dispositif de simulation, de polissage, de preparation de parametre de commande ou de programme de commande, systeme de polissage, support d'enregistrement et procede de fabrication de dispositif semi-conducteur |
| JP2004118194A (ja) * | 2002-09-24 | 2004-04-15 | Agere Systems Inc | マスク設計における基板トポグラフィ補償：アンカー付きトポグラフィによる３ｄｏｐｃ |
| US6806098B2 (en) | 2002-05-01 | 2004-10-19 | Hitachi, Ltd. | Method and device for assessing surface uniformity of semiconductor device treated by CMP |
| JP2009140956A (ja) * | 2007-12-03 | 2009-06-25 | Elpida Memory Inc | 形状予測シミュレータ、方法およびプログラム |
-
1997
- 1997-12-24 JP JP9354287A patent/JPH11186205A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003030233A1 (fr) * | 2001-08-22 | 2003-04-10 | Nikon Corporation | Procede et dispositif de simulation, de polissage, de preparation de parametre de commande ou de programme de commande, systeme de polissage, support d'enregistrement et procede de fabrication de dispositif semi-conducteur |
| US7108580B2 (en) | 2001-08-22 | 2006-09-19 | Nikon Corporation | Method and device for simulation, method and device for polishing, method and device for preparing control parameters or control program, polishing system, recording medium, and method of manufacturing semiconductor device |
| US6806098B2 (en) | 2002-05-01 | 2004-10-19 | Hitachi, Ltd. | Method and device for assessing surface uniformity of semiconductor device treated by CMP |
| JP2004118194A (ja) * | 2002-09-24 | 2004-04-15 | Agere Systems Inc | マスク設計における基板トポグラフィ補償：アンカー付きトポグラフィによる３ｄｏｐｃ |
| JP4559719B2 (ja) * | 2002-09-24 | 2010-10-13 | アギア システムズ インコーポレーテッド | マスク設計における基板トポグラフィ補償：アンカー付きトポグラフィによる３ｄｏｐｃ |
| JP2009140956A (ja) * | 2007-12-03 | 2009-06-25 | Elpida Memory Inc | 形状予測シミュレータ、方法およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104064457B (zh) | 半导体装置 | |
| JP6325568B2 (ja) | ダブルパターンリソグラフィのための金属密度分布 | |
| US6484300B1 (en) | Systems, methods and computer program products for obtaining an effective pattern density of a layer in an integrated circuit, and for simulating a chemical-mechanical polishing process using the same | |
| US5641610A (en) | Method for producing a multi-step structure in a substrate | |
| JP2007164536A (ja) | 半導体集積回路の設計支援システム、半導体集積回路の設計方法、半導体集積回路の設計支援プログラム及び半導体集積回路の製造方法 | |
| WO2000036466A1 (fr) | Dispositif a circuit integre a semiconducteurs et procede de fabrication | |
| US20060246736A1 (en) | Methods for making nearly planar dielectric films in integrated circuits | |
| Hsiau et al. | Robust, stable, and accurate boundary movement for physical etching and deposition simulation | |
| CN108666207A (zh) | 制作半导体元件的方法 | |
| JPH11186205A (ja) | 加工表面高さのシミュレーション方法 | |
| US7797652B2 (en) | Implementing integrated circuit yield estimation using voronoi diagrams | |
| CN112782803A (zh) | 改善硅基光波导工艺鲁棒性的方法 | |
| CN101345190A (zh) | 图案的形成方法 | |
| EP1189110A2 (en) | Method of making a multi-level reticle using bi-level photoresist, including a phase-shiffed multi-level reticle | |
| US6617096B2 (en) | Method of producing an integrated circuit configuration | |
| US6487712B1 (en) | Method of manufacturing mask for conductive wirings in semiconductor device | |
| CN104282613A (zh) | 半导体制造方法 | |
| US7033925B2 (en) | Pattern transfer mask related to formation of dual damascene structure and method of forming dual damascene structure | |
| JPH0981622A (ja) | 平坦化パターンの生成方法 | |
| JP3447621B2 (ja) | 平坦化パターンの生成方法 | |
| CN111640657A (zh) | 半导体器件及其形成方法 | |
| JP2854545B2 (ja) | 位相反転マスク及びその製造方法 | |
| CN113471093B (zh) | 一种用于半导体器件的薄膜形貌预测方法及装置 | |
| JP2003197493A (ja) | デバイス開発支援シミュレーション方法及びその装置 | |
| JP3955360B2 (ja) | レチクルの配線パターンの製造方法 |