JP2003197493A - デバイス開発支援シミュレーション方法及びその装置 - Google Patents
デバイス開発支援シミュレーション方法及びその装置Info
- Publication number
- JP2003197493A JP2003197493A JP2001392565A JP2001392565A JP2003197493A JP 2003197493 A JP2003197493 A JP 2003197493A JP 2001392565 A JP2001392565 A JP 2001392565A JP 2001392565 A JP2001392565 A JP 2001392565A JP 2003197493 A JP2003197493 A JP 2003197493A
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- development support
- model
- semiconductor device
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】デバイスの構造の変更に対するプロセス条件を
求めたり、或いはプロセス条件の変更時のデバイスの特
性を予測すること。 【解決手段】成膜シミュレーション7に、プロセス条件
を入力可能な物理モデルを組み込んで物理モデルのシミ
ュレーションを行なう装置シミュレーション21と、幾
何学モデルを組み込んで当該幾何学モデルのシミュレー
ションを行なう形状シミュレーション22と備え、かつ
例えばエッチング溝14が形成された下地10の埋め込
みにボイド16が発生しないプロセス条件Bを求める機
能を有する。
求めたり、或いはプロセス条件の変更時のデバイスの特
性を予測すること。 【解決手段】成膜シミュレーション7に、プロセス条件
を入力可能な物理モデルを組み込んで物理モデルのシミ
ュレーションを行なう装置シミュレーション21と、幾
何学モデルを組み込んで当該幾何学モデルのシミュレー
ションを行なう形状シミュレーション22と備え、かつ
例えばエッチング溝14が形成された下地10の埋め込
みにボイド16が発生しないプロセス条件Bを求める機
能を有する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体デバイスや
TFT(thin film trasistor)液晶ディスプレイな
どの製造工程に係り、これらプロセス開発の効率を高め
るためのデバイス開発支援シミュレーション方法及びそ
の装置に関する。
TFT(thin film trasistor)液晶ディスプレイな
どの製造工程に係り、これらプロセス開発の効率を高め
るためのデバイス開発支援シミュレーション方法及びそ
の装置に関する。
【0002】
【従来の技術】半導体デバイスの製造工程は、微細化、
高集積化と共に複雑化し、プロセス数の増加をもたらし
ている。例えば最先端で開発された半導体デバイス(例
えばメモリ素子)では、製造プロセスが数百にも及び、
これに伴いプロセス開発に要する期間も大幅に長くなっ
ている。
高集積化と共に複雑化し、プロセス数の増加をもたらし
ている。例えば最先端で開発された半導体デバイス(例
えばメモリ素子)では、製造プロセスが数百にも及び、
これに伴いプロセス開発に要する期間も大幅に長くなっ
ている。
【0003】このような問題を解決するためにTCAD
(Technology Computer AidedDesign)シミュレー
ションを用いた手法が取られている。この手法について
図10を参照して説明する。このシミュレーション手法
は、半導体デバイス製造の全工程1をいくつかのモジュ
ール毎に分割された複数のモジュールシミュレーション
2−1〜2−nからなる。
(Technology Computer AidedDesign)シミュレー
ションを用いた手法が取られている。この手法について
図10を参照して説明する。このシミュレーション手法
は、半導体デバイス製造の全工程1をいくつかのモジュ
ール毎に分割された複数のモジュールシミュレーション
2−1〜2−nからなる。
【0004】これらモジュールシミュレーション2−1
〜2−nは、メモリ素子の各機能部分を製造する各プロ
セスごとのシミュレーションに分割されている。例え
ば、モジュールシミュレーション2−1は、メモリ素子
の製造工程におけるトランジスタ部分の製造を行なうプ
ロセスのシミュレーションであり、モジュールシミュレ
ーション2−2は、トランジスタと外部信号線とを結ぶ
配線プロセスのシミュレーションなどである。
〜2−nは、メモリ素子の各機能部分を製造する各プロ
セスごとのシミュレーションに分割されている。例え
ば、モジュールシミュレーション2−1は、メモリ素子
の製造工程におけるトランジスタ部分の製造を行なうプ
ロセスのシミュレーションであり、モジュールシミュレ
ーション2−2は、トランジスタと外部信号線とを結ぶ
配線プロセスのシミュレーションなどである。
【0005】又、これらモジュールシミュレーション2
−1〜2−nは、それぞれ酸化シミュレーション3、イ
オン注入シミュレーション4、成膜シミュレーション
5、エッチングシミュレーション6、成膜シミュレーシ
ョン7、さらには拡散シミュレーション等の実際のプロ
セスに対応したシミュレーションから構成される。
−1〜2−nは、それぞれ酸化シミュレーション3、イ
オン注入シミュレーション4、成膜シミュレーション
5、エッチングシミュレーション6、成膜シミュレーシ
ョン7、さらには拡散シミュレーション等の実際のプロ
セスに対応したシミュレーションから構成される。
【0006】しかるに、これらモジュールシミュレーシ
ョン2−1〜2−nを半導体デバイスの製造工程に沿っ
て繋げてシミュレーションを行なうことにより、半導体
デバイス全体の構造がシミュレーション上で構築され
る。
ョン2−1〜2−nを半導体デバイスの製造工程に沿っ
て繋げてシミュレーションを行なうことにより、半導体
デバイス全体の構造がシミュレーション上で構築され
る。
【0007】具体的に説明すると、上記モジュールシミ
ュレーション2−1〜2−nを構成する各シミュレーシ
ョン3〜7のうち酸化、イオン注入、さらには拡散の各
シミュレーション3、4、4’には、物理現象を解析す
る物理モデルが組み込まれている。この物理モデルは、
例えばイオン注入であれば、加速電圧に対するSi基板
内へのイオン注入の分布を与えるモデル式が記述されて
いる。
ュレーション2−1〜2−nを構成する各シミュレーシ
ョン3〜7のうち酸化、イオン注入、さらには拡散の各
シミュレーション3、4、4’には、物理現象を解析す
る物理モデルが組み込まれている。この物理モデルは、
例えばイオン注入であれば、加速電圧に対するSi基板
内へのイオン注入の分布を与えるモデル式が記述されて
いる。
【0008】イオン注入シミュレーション4では、物理
モデルに記述されたモデル式を数値計算して加速電圧に
対するSi基板内へのイオン注入の分布を求める。
モデルに記述されたモデル式を数値計算して加速電圧に
対するSi基板内へのイオン注入の分布を求める。
【0009】又、これら酸化、イオン注入、拡散の各シ
ミュレーション3、4、4’では、現状のシュミレータ
によりプロセスの適正化が行われている。
ミュレーション3、4、4’では、現状のシュミレータ
によりプロセスの適正化が行われている。
【0010】これに対して成膜シミュレーション5、7
及びエッチングシミュレーション6などは、形状シミュ
レーションの構成となっている。この形状シミュレーシ
ョンは、形状を記述する幾何学モデルと呼ばれる単純な
モデルになっている。
及びエッチングシミュレーション6などは、形状シミュ
レーションの構成となっている。この形状シミュレーシ
ョンは、形状を記述する幾何学モデルと呼ばれる単純な
モデルになっている。
【0011】図11は幾何学モデルによる成膜プロセス
のモデリングの例を示す。このモデリングは、半導体デ
バイスの製造過程における成膜時の埋め込み下地10を
示す。この埋め込み下地10は、半導体デバイスを構成
するSi11と、この上層に形成された酸化膜12と、
この酸化膜12の上層に形成されたSiN膜13とから
なり、このうち酸化膜12及びSiN膜13には、エッ
チング溝14が形成されている。
のモデリングの例を示す。このモデリングは、半導体デ
バイスの製造過程における成膜時の埋め込み下地10を
示す。この埋め込み下地10は、半導体デバイスを構成
するSi11と、この上層に形成された酸化膜12と、
この酸化膜12の上層に形成されたSiN膜13とから
なり、このうち酸化膜12及びSiN膜13には、エッ
チング溝14が形成されている。
【0012】この埋め込み下地10に対してあるプロセ
ス条件Aでタングステン15を成膜するシミュレーショ
ンを行なう。この成膜シミュレーションでは、プロセス
条件Aでタングステン15を成膜するときの埋め込み形
状を近似できるように、プロセス条件Aとして、(1)幾
何学モデルにLP−CVDモデルを選択し、(2)パラメ
ータにエッチング溝14の縦横比(a/b)、デポレー
ト、及びエッチング溝14の上部コーナ部分への付着係
数を決定する。この成膜シミュレーションによってタン
グステン15がエッチング溝14に埋め込まれた形状が
計算される。
ス条件Aでタングステン15を成膜するシミュレーショ
ンを行なう。この成膜シミュレーションでは、プロセス
条件Aでタングステン15を成膜するときの埋め込み形
状を近似できるように、プロセス条件Aとして、(1)幾
何学モデルにLP−CVDモデルを選択し、(2)パラメ
ータにエッチング溝14の縦横比(a/b)、デポレー
ト、及びエッチング溝14の上部コーナ部分への付着係
数を決定する。この成膜シミュレーションによってタン
グステン15がエッチング溝14に埋め込まれた形状が
計算される。
【0013】なお、半導体デバイスの開発では、どこか
の工程で形状の変更が行なわれたときには、この変更に
対応する形状を入力してシミュレーションを行なうこと
で半導体デバイスの特性を予測し、半導体デバイスの開
発効率を上げている。
の工程で形状の変更が行なわれたときには、この変更に
対応する形状を入力してシミュレーションを行なうこと
で半導体デバイスの特性を予測し、半導体デバイスの開
発効率を上げている。
【0014】
【発明が解決しようとする課題】成膜シミュレーション
では、半導体デバイスの電気特性の改善、或いはより微
細化が進んだ特性を予測するために、図12に示すよう
にエッチング溝14の溝幅14aをより細くした溝幅1
4bの埋め込み下地10aに対するシミュレーションを
行ない、その評価を得る場合を考える。
では、半導体デバイスの電気特性の改善、或いはより微
細化が進んだ特性を予測するために、図12に示すよう
にエッチング溝14の溝幅14aをより細くした溝幅1
4bの埋め込み下地10aに対するシミュレーションを
行ない、その評価を得る場合を考える。
【0015】溝幅14aのエッチング溝14の埋め込み
下地10でシミュレーションを行なったプロセス条件A
と同じプロセス条件Aで、溝幅14bのエッチング溝1
4の埋め込み下地10aに対して成膜シミュレーション
を行なうと、図12に示すようにエッチング溝14が細
くなったことにより、タングステン15の内部にボイド
16が発生すること、或いはタングステン15の上部の
窪みが小さくなるなどの形状変化が予測される。
下地10でシミュレーションを行なったプロセス条件A
と同じプロセス条件Aで、溝幅14bのエッチング溝1
4の埋め込み下地10aに対して成膜シミュレーション
を行なうと、図12に示すようにエッチング溝14が細
くなったことにより、タングステン15の内部にボイド
16が発生すること、或いはタングステン15の上部の
窪みが小さくなるなどの形状変化が予測される。
【0016】しかしながら、成膜シミュレーションで
は、ボイド16の発生を抑制するためのプロセスを計算
し、それを適正化することは出来ない。すなわち、成膜
シミュレーションは、プロセス条件Aに対してのみ行わ
れるものであり、他のプロセス条件に対しては新たに幾
何学モデルをモデリングする必要がある。このため、プ
ロセス開発の効率が悪い。
は、ボイド16の発生を抑制するためのプロセスを計算
し、それを適正化することは出来ない。すなわち、成膜
シミュレーションは、プロセス条件Aに対してのみ行わ
れるものであり、他のプロセス条件に対しては新たに幾
何学モデルをモデリングする必要がある。このため、プ
ロセス開発の効率が悪い。
【0017】又、成膜プロセスでそのプロセス条件を変
化させたときの成膜形状も計算出来ない。このため、プ
ロセス条件の変更に伴う半導体デバイスの特性の評価が
できない。
化させたときの成膜形状も計算出来ない。このため、プ
ロセス条件の変更に伴う半導体デバイスの特性の評価が
できない。
【0018】以上のような問題点は、成膜シミュレーシ
ョンに幾何学モデルを用いていることが原因している。
ョンに幾何学モデルを用いていることが原因している。
【0019】そこで本発明は、デバイスの構造の変更に
対するプロセス条件を求めたり、或いはプロセス条件の
変更時のデバイスの特性を予測できるデバイス開発支援
シミュレーション方法及びその装置を提供することを目
的とする。
対するプロセス条件を求めたり、或いはプロセス条件の
変更時のデバイスの特性を予測できるデバイス開発支援
シミュレーション方法及びその装置を提供することを目
的とする。
【0020】
【課題を解決するための手段】本発明は、複数のプロセ
スから成るデバイス製造の工程を、各プロセスごとにシ
ミュレーションしてデバイスの構造を構築するデバイス
開発支援シミュレーション方法において、各プロセスご
とのシミュレーションのうち少なくとも1つのシミュレ
ーションは、各プロセス条件を入力可能な物理モデル又
は化学モデルのうち少なくとも一方のモデルを組み込ん
だ第1のシミュレーションと、幾何学モデルを組み込ん
だ第2のシミュレーションとを含むことを特徴とするデ
バイス開発支援シミュレーション方法である。
スから成るデバイス製造の工程を、各プロセスごとにシ
ミュレーションしてデバイスの構造を構築するデバイス
開発支援シミュレーション方法において、各プロセスご
とのシミュレーションのうち少なくとも1つのシミュレ
ーションは、各プロセス条件を入力可能な物理モデル又
は化学モデルのうち少なくとも一方のモデルを組み込ん
だ第1のシミュレーションと、幾何学モデルを組み込ん
だ第2のシミュレーションとを含むことを特徴とするデ
バイス開発支援シミュレーション方法である。
【0021】本発明は、上記本発明のデバイス開発支援
シミュレーション方法において、物理モデルは物理現象
を解析し、化学モデルは化学反応式を解析する。
シミュレーション方法において、物理モデルは物理現象
を解析し、化学モデルは化学反応式を解析する。
【0022】本発明は、上記本発明のデバイス開発支援
シミュレーション方法において、少なくとも1つのシミ
ュレーションは、所望のシミュレーション結果を満足す
るためのプロセス条件の取得が可能である。
シミュレーション方法において、少なくとも1つのシミ
ュレーションは、所望のシミュレーション結果を満足す
るためのプロセス条件の取得が可能である。
【0023】本発明は、上記本発明のデバイス開発支援
シミュレーション方法において、半導体デバイスの製造
工程において、第1のシミュレーションは、スパッタシ
ミュレーション、CVDシミュレーション、エッチング
シミュレーション、又はCMPシミュレーションのうち
いずれか1つ又は組み合わせである。
シミュレーション方法において、半導体デバイスの製造
工程において、第1のシミュレーションは、スパッタシ
ミュレーション、CVDシミュレーション、エッチング
シミュレーション、又はCMPシミュレーションのうち
いずれか1つ又は組み合わせである。
【0024】本発明は、複数のプロセスから成るデバイ
ス製造の工程を、各プロセスごとにシミュレーションし
てデバイスの構造を構築するデバイス開発支援シミュレ
ーション装置において、各プロセスごとの各シミュレー
ションのうち少なくとも1つのシミュレーションは、各
プロセスごとのシミュレーションのうち少なくとも1つ
のシミュレーションは、各プロセス条件を入力可能な物
理モデル又は化学モデルのうち少なくとも一方のモデル
を組み込んで物理モデル又は化学モデルのシミュレーシ
ョンを行なう装置シミュレーションと、幾何学モデルを
組み込んで当該幾何学モデルのシミュレーションを行な
う形状シミュレーションとからなることを特徴とするデ
バイス開発支援シミュレーション装置である。
ス製造の工程を、各プロセスごとにシミュレーションし
てデバイスの構造を構築するデバイス開発支援シミュレ
ーション装置において、各プロセスごとの各シミュレー
ションのうち少なくとも1つのシミュレーションは、各
プロセスごとのシミュレーションのうち少なくとも1つ
のシミュレーションは、各プロセス条件を入力可能な物
理モデル又は化学モデルのうち少なくとも一方のモデル
を組み込んで物理モデル又は化学モデルのシミュレーシ
ョンを行なう装置シミュレーションと、幾何学モデルを
組み込んで当該幾何学モデルのシミュレーションを行な
う形状シミュレーションとからなることを特徴とするデ
バイス開発支援シミュレーション装置である。
【0025】本発明は、上記本発明のデバイス開発支援
シミュレーション装置において、少なくとも1つのシミ
ュレーションは、所望のシミュレーション結果を満足す
るためのプロセス条件を求める機能を有する。
シミュレーション装置において、少なくとも1つのシミ
ュレーションは、所望のシミュレーション結果を満足す
るためのプロセス条件を求める機能を有する。
【0026】本発明は、上記本発明のデバイス開発支援
シミュレーション装置において、装置シミュレーション
及び形状シミュレーションは、半導体デバイスの製造工
程において、スパッタシミュレーション、CVDシミュ
レーション、エッチングシミュレーション、又はCMP
シミュレーションのうちいずれか1つ又は組み合わせで
ある。
シミュレーション装置において、装置シミュレーション
及び形状シミュレーションは、半導体デバイスの製造工
程において、スパッタシミュレーション、CVDシミュ
レーション、エッチングシミュレーション、又はCMP
シミュレーションのうちいずれか1つ又は組み合わせで
ある。
【0027】本発明は、TCADと、装置シミュレーシ
ョン部及び形状シミュレーション部を組み込んだ少なく
とも1つのシミュレーションとからなる上記本発明のデ
バイス開発支援シミュレーション装置において、TCA
Dと、装置シミュレーション部及び形状シミュレーショ
ン部との間でファイルの変換を行なうファイル変換手段
を備えた。
ョン部及び形状シミュレーション部を組み込んだ少なく
とも1つのシミュレーションとからなる上記本発明のデ
バイス開発支援シミュレーション装置において、TCA
Dと、装置シミュレーション部及び形状シミュレーショ
ン部との間でファイルの変換を行なうファイル変換手段
を備えた。
【0028】
【発明の実施の形態】(1)以下、本発明の第1の実施
の形態について図面を参照して説明する。なお、図10
と同一部分には同一符号を付してある。
の形態について図面を参照して説明する。なお、図10
と同一部分には同一符号を付してある。
【0029】図1はデバイス開発支援シミュレーション
装置の構成図である。このデバイス開発支援シミュレー
ション装置は、半導体デバイス製造の全工程1に対して
適用する。
装置の構成図である。このデバイス開発支援シミュレー
ション装置は、半導体デバイス製造の全工程1に対して
適用する。
【0030】この半導体デバイス製造の全工程1は、半
導体デバイスの各機能部分を製造する各プロセスごとの
複数のモジュールシミュレーション2−1〜2−nに分
割されており、例えば、モジュールシミュレーション2
−1は、メモリ素子の製造工程におけるトランジスタ部
分の製造を行なうプロセスのシミュレーションであり、
モジュールシミュレーション2−2は、トランジスタと
外部信号線とを結ぶ配線プロセスのシミュレーションな
どである。
導体デバイスの各機能部分を製造する各プロセスごとの
複数のモジュールシミュレーション2−1〜2−nに分
割されており、例えば、モジュールシミュレーション2
−1は、メモリ素子の製造工程におけるトランジスタ部
分の製造を行なうプロセスのシミュレーションであり、
モジュールシミュレーション2−2は、トランジスタと
外部信号線とを結ぶ配線プロセスのシミュレーションな
どである。
【0031】これらモジュールシミュレーション2−1
〜2−nは、それぞれ酸化シミュレーション3、イオン
注入シミュレーション4、成膜シミュレーション5、エ
ッチングシミュレーション6、成膜シミュレーション7
から構成される。
〜2−nは、それぞれ酸化シミュレーション3、イオン
注入シミュレーション4、成膜シミュレーション5、エ
ッチングシミュレーション6、成膜シミュレーション7
から構成される。
【0032】このうち酸化、イオン注入の各シミュレー
ション3、4には、物理現象を解析する物理モデルが組
み込まれている。この物理モデルは、例えばイオン注入
であれば、加速電圧に対するSi基板内へのイオン注入
の分布を与えるモデル式が記述されている。
ション3、4には、物理現象を解析する物理モデルが組
み込まれている。この物理モデルは、例えばイオン注入
であれば、加速電圧に対するSi基板内へのイオン注入
の分布を与えるモデル式が記述されている。
【0033】イオン注入シミュレーション4では、物理
モデルに記述されたモデル式を数値計算して加速電圧に
対するSi基板内へのイオン注入の分布を求める。
モデルに記述されたモデル式を数値計算して加速電圧に
対するSi基板内へのイオン注入の分布を求める。
【0034】これに対して成膜シミュレーション7は、
スパッタシミュレーションが用いられている。このスパ
ッタシミュレータ20は、プラズマ生成から半導体デバ
イス上の成膜までをシミュレーションするもので、装置
シミュレーション21と、形状シミュレーション22と
からなる。
スパッタシミュレーションが用いられている。このスパ
ッタシミュレータ20は、プラズマ生成から半導体デバ
イス上の成膜までをシミュレーションするもので、装置
シミュレーション21と、形状シミュレーション22と
からなる。
【0035】装置シミュレーション21は、各プロセス
条件を入力可能な各モデル、すなわち物理モデル又は化
学反応式を解析する化学モデルのうち少なくとも一方の
モデルを組み込んで物理モデル又は化学モデルのシミュ
レーションを行なう機能を有する。
条件を入力可能な各モデル、すなわち物理モデル又は化
学反応式を解析する化学モデルのうち少なくとも一方の
モデルを組み込んで物理モデル又は化学モデルのシミュ
レーションを行なう機能を有する。
【0036】具体的に装置シミュレーション21は、図
2に示すようにプラズマシミュレーション23と、スパ
ッタ粒子の放出シミュレーション24と、原子輸送シミ
ュレーション25とを有する。
2に示すようにプラズマシミュレーション23と、スパ
ッタ粒子の放出シミュレーション24と、原子輸送シミ
ュレーション25とを有する。
【0037】プラズマシミュレーション23は、流体モ
デル又はモンテカルロ粒子モデルなどの物理モデルを数
値計算することにより、チャンバ中で生成されるプラズ
マ状態を求める機能を有する。
デル又はモンテカルロ粒子モデルなどの物理モデルを数
値計算することにより、チャンバ中で生成されるプラズ
マ状態を求める機能を有する。
【0038】スパッタ粒子の放出シミュレーション24
は、入射エネルギ及びコサイン則の物理モデルを計算す
ることにより、プラズマシミュレーション23により求
められたプラズマがスパッタターゲットに入射して放出
されるスパッタ粒子を求める機能を有する。
は、入射エネルギ及びコサイン則の物理モデルを計算す
ることにより、プラズマシミュレーション23により求
められたプラズマがスパッタターゲットに入射して放出
されるスパッタ粒子を求める機能を有する。
【0039】原子輸送シミュレーション25は、スパッ
タ粒子の放出シミュレーション24により求められたス
パッタ粒子の動きを運動方程式に従いモンテカルロ法で
計算する機能を有する。
タ粒子の放出シミュレーション24により求められたス
パッタ粒子の動きを運動方程式に従いモンテカルロ法で
計算する機能を有する。
【0040】形状シミュレーション22は、幾何学モデ
ルを組み込んで当該幾何学モデルのシミュレーションを
行なうもので、原子輸送シミュレーション25により求
められたスパッタ粒子の運動状態に従い、スパッタ粒子
を半導体デバイス表面に入射させ、その堆積形状を計算
する機能を有する。
ルを組み込んで当該幾何学モデルのシミュレーションを
行なうもので、原子輸送シミュレーション25により求
められたスパッタ粒子の運動状態に従い、スパッタ粒子
を半導体デバイス表面に入射させ、その堆積形状を計算
する機能を有する。
【0041】又、スパッタシミュレータ20は、所望の
シミュレーション結果を満足するためのプロセス条件を
求める機能を有する。具体的にスパッタシミュレータ2
0は、図3に示すプロセス条件適正化フローチャートに
従い、例えば、エッチング溝が形成された下地の埋め込
みのシュレーションを行なう場合、先ずステップ#1に
おいてプロセス条件(例えばプロセス条件A)を入力す
ると、次のステップ#2において装置シミュレーション
21を動作させ、次のステップ#3において形状シミュ
レーション22を動作させ、次のステップ#4において
エッチング溝への埋め込みの判定を行なう。
シミュレーション結果を満足するためのプロセス条件を
求める機能を有する。具体的にスパッタシミュレータ2
0は、図3に示すプロセス条件適正化フローチャートに
従い、例えば、エッチング溝が形成された下地の埋め込
みのシュレーションを行なう場合、先ずステップ#1に
おいてプロセス条件(例えばプロセス条件A)を入力す
ると、次のステップ#2において装置シミュレーション
21を動作させ、次のステップ#3において形状シミュ
レーション22を動作させ、次のステップ#4において
エッチング溝への埋め込みの判定を行なう。
【0042】この判定の結果、プロセス条件Aでエッチ
ング溝が形成された下地の埋め込みを行なうと、図12
に示すようにボイドが発生するとき、スパッタシミュレ
ータ20は、ステップ#1〜#4を繰り返すことによ
り、ボイドが発生しないような別のプロセス条件(例え
ばプロセス条件B)を計算して求める(ステップ#5)
機能を有する。
ング溝が形成された下地の埋め込みを行なうと、図12
に示すようにボイドが発生するとき、スパッタシミュレ
ータ20は、ステップ#1〜#4を繰り返すことによ
り、ボイドが発生しないような別のプロセス条件(例え
ばプロセス条件B)を計算して求める(ステップ#5)
機能を有する。
【0043】次に、上記の如く構成された装置の作用に
ついて図4に示すようにエッチング溝14の溝幅14a
をより細くした溝幅14bの埋め込み下地10aに対す
るシミュレーションでの評価を説明する。
ついて図4に示すようにエッチング溝14の溝幅14a
をより細くした溝幅14bの埋め込み下地10aに対す
るシミュレーションでの評価を説明する。
【0044】モジュールシミュレーション2−1におい
て、酸化シミュレーション3は、半導体デバイスに対す
る酸化の物理モデルを用いてシミュレーションを行な
い、半導体デバイスに対する酸化の物理現象を解析す
る。
て、酸化シミュレーション3は、半導体デバイスに対す
る酸化の物理モデルを用いてシミュレーションを行な
い、半導体デバイスに対する酸化の物理現象を解析す
る。
【0045】次に、イオン注入シミュレーション4は、
酸化シミュレーション3により得られた半導体デバイス
に対する酸化の物理現象の結果を受け、物理モデルに記
述された加速電圧に対するSi基板内へのイオン注入の
分布を与えるモデル式を数値計算し、加速電圧に対する
Si基板内へのイオン注入の分布を求める。
酸化シミュレーション3により得られた半導体デバイス
に対する酸化の物理現象の結果を受け、物理モデルに記
述された加速電圧に対するSi基板内へのイオン注入の
分布を与えるモデル式を数値計算し、加速電圧に対する
Si基板内へのイオン注入の分布を求める。
【0046】次に、成膜シミュレーション5は、イオン
注入シミュレーション4により得られたSi基板内への
イオン注入の分布を受け、プラズマ生成から半導体デバ
イス上の成膜までをシミュレーションする。
注入シミュレーション4により得られたSi基板内への
イオン注入の分布を受け、プラズマ生成から半導体デバ
イス上の成膜までをシミュレーションする。
【0047】次に、エッチングシミュレーション6は、
成膜シミュレーション5により得られた半導体デバイス
上の成膜の結果を受け、半導体デバイスに対するエッチ
ングをシミュレーションする。
成膜シミュレーション5により得られた半導体デバイス
上の成膜の結果を受け、半導体デバイスに対するエッチ
ングをシミュレーションする。
【0048】次に、成膜シミュレーション7は、スパッ
タシミュレータ20の装置シミュレーション21及び形
状シミュレーション22によってプラズマ生成から半導
体デバイス上の成膜までをシミュレーションする。
タシミュレータ20の装置シミュレーション21及び形
状シミュレーション22によってプラズマ生成から半導
体デバイス上の成膜までをシミュレーションする。
【0049】先ず、装置シミュレーション21におい
て、プラズマシミュレーション23は、流体モデル又は
モンテカルロ粒子モデルなどの物理モデルを数値計算す
ることにより、チャンバ中で生成されるプラズマ状態を
求める。
て、プラズマシミュレーション23は、流体モデル又は
モンテカルロ粒子モデルなどの物理モデルを数値計算す
ることにより、チャンバ中で生成されるプラズマ状態を
求める。
【0050】次に、スパッタ粒子の放出シミュレーショ
ン24は、入射エネルギ及びコサイン則の物理モデルを
計算することにより、プラズマシミュレーション23に
より求められたプラズマがスパッタターゲットに入射し
て放出されるスパッタ粒子を求める。
ン24は、入射エネルギ及びコサイン則の物理モデルを
計算することにより、プラズマシミュレーション23に
より求められたプラズマがスパッタターゲットに入射し
て放出されるスパッタ粒子を求める。
【0051】次に、原子輸送シミュレーション25は、
スパッタ粒子の放出シミュレーション24により求めら
れたスパッタ粒子の動きを運動方程式に従いモンテカル
ロ法で計算する。
スパッタ粒子の放出シミュレーション24により求めら
れたスパッタ粒子の動きを運動方程式に従いモンテカル
ロ法で計算する。
【0052】具体的に原子輸送シミュレーション25
は、図5に示すようにチャンバ26内のスパッタ粒子2
7について、これらスパッタ粒子27の1個1個の動き
を追いかけ、半導体デバイスの基板へのスパッタ粒子2
7の入射角度θを計算する。
は、図5に示すようにチャンバ26内のスパッタ粒子2
7について、これらスパッタ粒子27の1個1個の動き
を追いかけ、半導体デバイスの基板へのスパッタ粒子2
7の入射角度θを計算する。
【0053】次に、形状シミュレーション22は、形状
を記述する幾何学モデルのシミュレーションを行ない、
原子輸送シミュレーション25により求められたスパッ
タ粒子の運動状態に従い、スパッタ粒子を半導体デバイ
ス表面に入射させ、その堆積形状を計算するこのように
スパッタシミュレータ20は、装置シミュレーション2
1と形状シミュレーション22とを用いて、プラズマ生
成から半導体デバイス上の成膜までをシミュレーション
する。
を記述する幾何学モデルのシミュレーションを行ない、
原子輸送シミュレーション25により求められたスパッ
タ粒子の運動状態に従い、スパッタ粒子を半導体デバイ
ス表面に入射させ、その堆積形状を計算するこのように
スパッタシミュレータ20は、装置シミュレーション2
1と形状シミュレーション22とを用いて、プラズマ生
成から半導体デバイス上の成膜までをシミュレーション
する。
【0054】図4に示すように埋め込み下地10に対し
てプロセス条件A(図11)でタングステン15を成膜
するシミュレーションを行なうと、この成膜シミュレー
ションによってタングステン15がエッチング溝14に
埋め込まれた形状が計算される。
てプロセス条件A(図11)でタングステン15を成膜
するシミュレーションを行なうと、この成膜シミュレー
ションによってタングステン15がエッチング溝14に
埋め込まれた形状が計算される。
【0055】半導体デバイスの電気特性の改善、或いは
より微細化が進んだ特性を予測するために、エッチング
溝14の溝幅14aをより細くした溝幅14bの埋め込
み下地10aに対するシミュレーションを行ない、その
評価を得る場合を考える。
より微細化が進んだ特性を予測するために、エッチング
溝14の溝幅14aをより細くした溝幅14bの埋め込
み下地10aに対するシミュレーションを行ない、その
評価を得る場合を考える。
【0056】溝幅14aのエッチング溝14の埋め込み
下地10でシミュレーションを行なったプロセス条件A
と同じプロセス条件Aで、溝幅14bのエッチング溝1
4の埋め込み下地10aに対して成膜シミュレーション
を行なうと、上記同様に、エッチング溝14が細くなっ
たことにより、タングステン15の内部にボイド16が
発生すること、或いはタングステン15の上部の窪みが
小さくなるなどの形状変化が予測される。
下地10でシミュレーションを行なったプロセス条件A
と同じプロセス条件Aで、溝幅14bのエッチング溝1
4の埋め込み下地10aに対して成膜シミュレーション
を行なうと、上記同様に、エッチング溝14が細くなっ
たことにより、タングステン15の内部にボイド16が
発生すること、或いはタングステン15の上部の窪みが
小さくなるなどの形状変化が予測される。
【0057】しかるに、スパッタシミュレータ20は、
タングステン15の内部にボイド16が発生しないシミ
ュレーション結果を得るためのプロセス条件を求めるた
めに、図3に示すプロセス条件適正化フローチャートに
従い、先ずステップ#1においてあるプロセス条件を入
力すると、次のステップ#2において装置シミュレーシ
ョン21を動作させ、次のステップ#3において形状シ
ミュレーション22を動作させ、次のステップ#4にお
いて埋め込み下地10への埋め込みの判定を行なう。
タングステン15の内部にボイド16が発生しないシミ
ュレーション結果を得るためのプロセス条件を求めるた
めに、図3に示すプロセス条件適正化フローチャートに
従い、先ずステップ#1においてあるプロセス条件を入
力すると、次のステップ#2において装置シミュレーシ
ョン21を動作させ、次のステップ#3において形状シ
ミュレーション22を動作させ、次のステップ#4にお
いて埋め込み下地10への埋め込みの判定を行なう。
【0058】この判定の結果、入力したプロセス条件で
エッチング溝14が形成された下地10の埋め込みにボ
イド16が発生しなければ、このプロセス条件を、タン
グステン15の内部にボイド16が発生しないプロセス
条件Bとして求める。
エッチング溝14が形成された下地10の埋め込みにボ
イド16が発生しなければ、このプロセス条件を、タン
グステン15の内部にボイド16が発生しないプロセス
条件Bとして求める。
【0059】このうにプロセス条件Bに決定したときの
作用について説明すると、下地10の埋め込み性を高め
るためには、図5に示すチャンバ26におけるターゲッ
ト(T)28とサセプタ(S)29との距離Lを大きく
すればよい。すなわち、距離Lを大きくすることで、チ
ャンバ26の横方向に向うスパッタ粒子27はチャンバ
26の内壁に付着する。このため、半導体デバイスに入
射するスパッタ粒子27の角度成分は、半導体デバイス
に対して垂直成分が大きくなる。
作用について説明すると、下地10の埋め込み性を高め
るためには、図5に示すチャンバ26におけるターゲッ
ト(T)28とサセプタ(S)29との距離Lを大きく
すればよい。すなわち、距離Lを大きくすることで、チ
ャンバ26の横方向に向うスパッタ粒子27はチャンバ
26の内壁に付着する。このため、半導体デバイスに入
射するスパッタ粒子27の角度成分は、半導体デバイス
に対して垂直成分が大きくなる。
【0060】図6は以上の説明を定量的に示すもので、
プロセス条件Aでは例えばターゲットーサセプタ間の距
離Lが例えば150mm、プロセス条件Bでは距離Lが
例えば250mmに設定されている。
プロセス条件Aでは例えばターゲットーサセプタ間の距
離Lが例えば150mm、プロセス条件Bでは距離Lが
例えば250mmに設定されている。
【0061】シミュレーションで計算される半導体デバ
イスへのスパッタ粒子27の入射角度θは、それぞれプ
ロセス条件A、Bのようになる。ここで、0度が半導体
デバイスに対して垂直な方向、90度が半導体デバイス
に対して水平な方向で、距離Lを大きくすることで、ス
パッタ粒子27が半導体デバイスに入射する垂直成分が
増加し、水平成分が減少する。この垂直成分が増加する
ことで、エッチング溝14の深くに達するスパッタ粒子
27の量が増加し、埋め込み性が高まる。
イスへのスパッタ粒子27の入射角度θは、それぞれプ
ロセス条件A、Bのようになる。ここで、0度が半導体
デバイスに対して垂直な方向、90度が半導体デバイス
に対して水平な方向で、距離Lを大きくすることで、ス
パッタ粒子27が半導体デバイスに入射する垂直成分が
増加し、水平成分が減少する。この垂直成分が増加する
ことで、エッチング溝14の深くに達するスパッタ粒子
27の量が増加し、埋め込み性が高まる。
【0062】従って、図4に示すようにプロセス条件A
ではボイド16が発生していた成膜形状も、プロセス条
件Bではボイド16を無くすことができる。
ではボイド16が発生していた成膜形状も、プロセス条
件Bではボイド16を無くすことができる。
【0063】しかるに、シミュレーション上で距離Lを
変化させて、スパッタ粒子27の半導体デバイスに対す
る入射角度θを計算し、埋め込み形状を求めることがで
きる。同様にして、例えばターゲット28での粒子放出
分布、ターゲット28のサイズなどを計算上で変化さ
せ、埋め込み性を高める方法を評価できる。
変化させて、スパッタ粒子27の半導体デバイスに対す
る入射角度θを計算し、埋め込み形状を求めることがで
きる。同様にして、例えばターゲット28での粒子放出
分布、ターゲット28のサイズなどを計算上で変化さ
せ、埋め込み性を高める方法を評価できる。
【0064】このように上記第1の実施の形態において
は、成膜シミュレーション7に、プロセス条件を入力可
能な物理モデルを組み込んで物理モデルのシミュレーシ
ョンを行なう装置シミュレーション21と、幾何学モデ
ルを組み込んで当該幾何学モデルのシミュレーションを
行なう形状シミュレーション22と備え、かつ例えばエ
ッチング溝14が形成された下地10の埋め込みにボイ
ド16が発生しないプロセス条件Bを求める機能を有す
るので、半導体デバイスの電気特性の改善、或いはより
微細化が進んだ特性を予測するために、エッチング溝1
4の溝幅14aをより細くするなどの半導体デバイスの
構造の変更に対するプロセス条件を求めることができ
る。
は、成膜シミュレーション7に、プロセス条件を入力可
能な物理モデルを組み込んで物理モデルのシミュレーシ
ョンを行なう装置シミュレーション21と、幾何学モデ
ルを組み込んで当該幾何学モデルのシミュレーションを
行なう形状シミュレーション22と備え、かつ例えばエ
ッチング溝14が形成された下地10の埋め込みにボイ
ド16が発生しないプロセス条件Bを求める機能を有す
るので、半導体デバイスの電気特性の改善、或いはより
微細化が進んだ特性を予測するために、エッチング溝1
4の溝幅14aをより細くするなどの半導体デバイスの
構造の変更に対するプロセス条件を求めることができ
る。
【0065】又、装置の稼働率を上げるためなどの理由
でプロセス条件を変更した場合には、物理モデルを組み
込んだスパッタシミュレータ20によりプロセス条件の
変更後の埋め込み形状を計算できる。この形状をTCA
Dのプロセス、デバイスシミュレーションに与えること
で、半導体デバイスの特性の変化を予想できる。
でプロセス条件を変更した場合には、物理モデルを組み
込んだスパッタシミュレータ20によりプロセス条件の
変更後の埋め込み形状を計算できる。この形状をTCA
Dのプロセス、デバイスシミュレーションに与えること
で、半導体デバイスの特性の変化を予想できる。
【0066】又、プロセス変更に伴う半導体デバイスの
電気特性の変化をシミュレーションで求めることができ
る。
電気特性の変化をシミュレーションで求めることができ
る。
【0067】さらには、次世代の半導体デバイスに要求
されるデバイス特性から各モジュールプロセスを構成
し、モジュール内での工程毎のプロセス条件、装置仕様
をシミュレーションできる。
されるデバイス特性から各モジュールプロセスを構成
し、モジュール内での工程毎のプロセス条件、装置仕様
をシミュレーションできる。
【0068】従って、プロセス条件の適正化、電気特性
の予測、次世代の半導体デバイスのプロセス条件を取得
し、プロセスに必要とされる装置仕様などが、半導体デ
バイスを試作なしで計算により求めることができ、半導
体デバイスの開発に必要とされる期間をこれまでよりも
例えば3分の1に短縮できる。
の予測、次世代の半導体デバイスのプロセス条件を取得
し、プロセスに必要とされる装置仕様などが、半導体デ
バイスを試作なしで計算により求めることができ、半導
体デバイスの開発に必要とされる期間をこれまでよりも
例えば3分の1に短縮できる。
【0069】(2)次に、本発明の第2の実施の形態に
ついて図面を参照して説明する。なお、図1と同一部分
には同一符号を付してある。
ついて図面を参照して説明する。なお、図1と同一部分
には同一符号を付してある。
【0070】図7はデバイス開発支援シミュレーション
装置の構成図である。このデバイス開発支援シミュレー
ション装置は、半導体デバイス製造の全工程1のモジュ
ールシミュレーション2−1にCMP(Chemical Mech
anical Polishing)シミュレーション30を設け、各
成膜シミュレーション5、7にそれぞれスパッタシミュ
レータ20を組み込み、さらにエッチングシミュレーシ
ョン6に物理モデルと化学モデルとを組み込んだエッチ
ングシミュレータ31を統合している。
装置の構成図である。このデバイス開発支援シミュレー
ション装置は、半導体デバイス製造の全工程1のモジュ
ールシミュレーション2−1にCMP(Chemical Mech
anical Polishing)シミュレーション30を設け、各
成膜シミュレーション5、7にそれぞれスパッタシミュ
レータ20を組み込み、さらにエッチングシミュレーシ
ョン6に物理モデルと化学モデルとを組み込んだエッチ
ングシミュレータ31を統合している。
【0071】このエッチングシミュレータ31は、装置
シミュレーション32と形状シミュレーション33とか
らなり、このうち装置シミュレーション32には、プラ
ズマでの活性種の生成及び活性種の半導体デバイスまで
の輸送、さらには半導体デバイス表面での活性種の反応
に関する化学反応式を解析する化学モデルが組み込まれ
ている。例えば、酸化膜のエッチングでは、エッチング
ガスCF4からCF3 +、CF2 +、CF3 *、CF2
*などの活性種の生成、これら活性種と酸化膜との反応
が化学モデルとして組み込まれている。
シミュレーション32と形状シミュレーション33とか
らなり、このうち装置シミュレーション32には、プラ
ズマでの活性種の生成及び活性種の半導体デバイスまで
の輸送、さらには半導体デバイス表面での活性種の反応
に関する化学反応式を解析する化学モデルが組み込まれ
ている。例えば、酸化膜のエッチングでは、エッチング
ガスCF4からCF3 +、CF2 +、CF3 *、CF2
*などの活性種の生成、これら活性種と酸化膜との反応
が化学モデルとして組み込まれている。
【0072】又、CMPシミュレータ30にも、物理モ
デルと化学モデルとを組み込んだ装置シミュレーション
34と形状シミュレーション35とからなるCMPシミ
ュレータ36を組み込んでもよい。
デルと化学モデルとを組み込んだ装置シミュレーション
34と形状シミュレーション35とからなるCMPシミ
ュレータ36を組み込んでもよい。
【0073】このような構成であれば、エッチングシミ
ュレータ31の装置シミュレーション32は、プラズマ
での活性種の生成及び活性種の半導体デバイスまでの輸
送、さらには半導体デバイス表面での活性種の反応に関
する化学反応式を解析する化学モデルを計算し、例え
ば、酸化膜のエッチングであれば、エッチングガスCF
4からCF3 +、CF2 +、CF3 *、CF2 *などの
活性種の生成、これら活性種と酸化膜との反応を求め
る。
ュレータ31の装置シミュレーション32は、プラズマ
での活性種の生成及び活性種の半導体デバイスまでの輸
送、さらには半導体デバイス表面での活性種の反応に関
する化学反応式を解析する化学モデルを計算し、例え
ば、酸化膜のエッチングであれば、エッチングガスCF
4からCF3 +、CF2 +、CF3 *、CF2 *などの
活性種の生成、これら活性種と酸化膜との反応を求め
る。
【0074】上記装置のように成膜、エッチング(RI
E)、成膜と連続する工程に対するシミュレーションに
よってプロセス条件を求めた例を図8に示す。先ず、成
膜シミュレーション5は、装置シミュレーション21と
形状シミュレーション22とを用いて、プラズマ生成か
ら半導体デバイス上の成膜まで、すなわちSi37上
に、Poly−Si(FG1Poly)38、SiN39、TE
OS酸化膜40が成膜するシミュレーションを行なう。
E)、成膜と連続する工程に対するシミュレーションに
よってプロセス条件を求めた例を図8に示す。先ず、成
膜シミュレーション5は、装置シミュレーション21と
形状シミュレーション22とを用いて、プラズマ生成か
ら半導体デバイス上の成膜まで、すなわちSi37上
に、Poly−Si(FG1Poly)38、SiN39、TE
OS酸化膜40が成膜するシミュレーションを行なう。
【0075】次に、エッチングシミュレータ31は、プ
ラズマでの活性種の生成及び活性種の半導体デバイスま
での輸送、さらには半導体デバイス表面での活性種の反
応に関する化学反応式を解析し、かつプロセス条件すな
わちエッチング条件をガス圧又は装置への投入パワーに
より加工後のテーパ角が83度、87度、91度になる
ように繰り返して変化させて各シミュレーションを行な
う。
ラズマでの活性種の生成及び活性種の半導体デバイスま
での輸送、さらには半導体デバイス表面での活性種の反
応に関する化学反応式を解析し、かつプロセス条件すな
わちエッチング条件をガス圧又は装置への投入パワーに
より加工後のテーパ角が83度、87度、91度になる
ように繰り返して変化させて各シミュレーションを行な
う。
【0076】次に、スパッタシミュレータ20は、装置
シミュレーション21と形状シミュレーション22とを
用いて、プラズマ生成から半導体デバイス上の成膜ま
で、すなわち各エッチング条件で得られた各テーパ角8
3度、87度、91度の各エッチング結果に対してそれ
ぞれタングステン15を成膜するシミュレーションを行
なう。
シミュレーション21と形状シミュレーション22とを
用いて、プラズマ生成から半導体デバイス上の成膜ま
で、すなわち各エッチング条件で得られた各テーパ角8
3度、87度、91度の各エッチング結果に対してそれ
ぞれタングステン15を成膜するシミュレーションを行
なう。
【0077】このシミュレーションの結果、各テーパ角
83度、87度であれば、ボイドが発生することなく埋
め込みができるのに対し、テーパ角91度ではボイド1
6が発生し、埋め込み不良であることが分る。
83度、87度であれば、ボイドが発生することなく埋
め込みができるのに対し、テーパ角91度ではボイド1
6が発生し、埋め込み不良であることが分る。
【0078】従って、各テーパ角83度、87度では現
行のエッチングプロセスで対応できるのに対し、テーパ
角91度では新しいプロセスを導入する必要がある。
行のエッチングプロセスで対応できるのに対し、テーパ
角91度では新しいプロセスを導入する必要がある。
【0079】そこで、スパッタシミュレータ20は、エ
ッチング条件を変更してテーパ角91度のエッチング結
果に対してタングステン15を成膜するシミュレーショ
ンを繰り返す。この結果、テーパ角91度のエッチング
結果に対してでもボイド16が発生することなく埋め込
み性の高い成膜条件を得られることが分る。
ッチング条件を変更してテーパ角91度のエッチング結
果に対してタングステン15を成膜するシミュレーショ
ンを繰り返す。この結果、テーパ角91度のエッチング
結果に対してでもボイド16が発生することなく埋め込
み性の高い成膜条件を得られることが分る。
【0080】以下、同様に、シミュレーションを用いて
順次、プロセス評価を行ない、所望の加工形状が得られ
るかどうかを判断する。これにより、半導体デバイス製
造の全工程の適性プロセス条件が決定される。
順次、プロセス評価を行ない、所望の加工形状が得られ
るかどうかを判断する。これにより、半導体デバイス製
造の全工程の適性プロセス条件が決定される。
【0081】このように上記第2の実施の形態によれ
ば、成膜シミュレーション5、7だけでなく、エッチン
グシミュレーション6に物理モデル又は化学モデルを組
み込んだエッチングシミュレータ31を組み込み、さら
にCMPシミュレーション30にも物理モデル又は化学
モデルを組み込んだCMPシミュレータ36を組み込む
ことにより、半導体デバイス製造の全工程の適性プロセ
ス条件を決定できる。
ば、成膜シミュレーション5、7だけでなく、エッチン
グシミュレーション6に物理モデル又は化学モデルを組
み込んだエッチングシミュレータ31を組み込み、さら
にCMPシミュレーション30にも物理モデル又は化学
モデルを組み込んだCMPシミュレータ36を組み込む
ことにより、半導体デバイス製造の全工程の適性プロセ
ス条件を決定できる。
【0082】(3)次に、本発明の第3の実施の形態に
ついて図面を参照して説明する。なお、図7と同一部分
には同一符号を付してある。
ついて図面を参照して説明する。なお、図7と同一部分
には同一符号を付してある。
【0083】図9はデバイス開発支援シミュレーション
装置の構成図である。このデバイス開発支援シミュレー
ション装置は、本装置に用いられるTCADと、スパッ
タシミュレータ20、エッチングシミュレータ31、C
MPシミュレータ36との間でファイルの変換を行なう
ファイル変換手段41を備えている。
装置の構成図である。このデバイス開発支援シミュレー
ション装置は、本装置に用いられるTCADと、スパッ
タシミュレータ20、エッチングシミュレータ31、C
MPシミュレータ36との間でファイルの変換を行なう
ファイル変換手段41を備えている。
【0084】このファイル変換手段41を備えることに
より、TCADと、、物理モデルと化学モデルとを組み
込んだ各装置シミュレーション21、32、34及び各
形状シミュレーション22、33、35との間のデータ
の授受が円滑になり、シミュレーション時間を大幅に短
縮できる。
より、TCADと、、物理モデルと化学モデルとを組み
込んだ各装置シミュレーション21、32、34及び各
形状シミュレーション22、33、35との間のデータ
の授受が円滑になり、シミュレーション時間を大幅に短
縮できる。
【0085】なお、本発明は、上記第1乃至第3の実施
の形態に限定されるものでなく、実施段階ではその要旨
を逸脱しない範囲で種々に変形することが可能である。
の形態に限定されるものでなく、実施段階ではその要旨
を逸脱しない範囲で種々に変形することが可能である。
【0086】さらに、上記実施形態には、種々の段階の
発明が含まれており、開示されている複数の構成要件に
おける適宜な組み合わせにより種々の発明が抽出でき
る。例えば、実施形態に示されている全構成要件から幾
つかの構成要件が削除されても、発明が解決しようとす
る課題の欄で述べた課題が解決でき、発明の効果の欄で
述べられている効果が得られる場合には、この構成要件
が削除された構成が発明として抽出できる。
発明が含まれており、開示されている複数の構成要件に
おける適宜な組み合わせにより種々の発明が抽出でき
る。例えば、実施形態に示されている全構成要件から幾
つかの構成要件が削除されても、発明が解決しようとす
る課題の欄で述べた課題が解決でき、発明の効果の欄で
述べられている効果が得られる場合には、この構成要件
が削除された構成が発明として抽出できる。
【0087】例えば、スパッタシミュレータ、エッチン
グシミュレータ、CMPシミュレータに限らず、CVD
プロセスにCVDシミュレータを統合してもよい。
グシミュレータ、CMPシミュレータに限らず、CVD
プロセスにCVDシミュレータを統合してもよい。
【0088】
【発明の効果】以上詳記したように本発明によれば、デ
バイスの構造の変更に対するプロセス条件を求めたり、
或いはプロセス条件の変更時のデバイスの特性を予測で
きるデバイス開発支援シミュレーション方法及びその装
置を提供できる。
バイスの構造の変更に対するプロセス条件を求めたり、
或いはプロセス条件の変更時のデバイスの特性を予測で
きるデバイス開発支援シミュレーション方法及びその装
置を提供できる。
【図1】本発明に係わるデバイス開発支援シミュレーシ
ョン装置の第1の実施の形態を示す構成図。
ョン装置の第1の実施の形態を示す構成図。
【図2】本発明に係わるデバイス開発支援シミュレーシ
ョン装置の第1の実施の形態における装置シミュレーシ
ョンの具体的な構成図。
ョン装置の第1の実施の形態における装置シミュレーシ
ョンの具体的な構成図。
【図3】本発明に係わるデバイス開発支援シミュレーシ
ョン装置の第1の実施の形態におけるプロセス条件適正
化フローチャート。
ョン装置の第1の実施の形態におけるプロセス条件適正
化フローチャート。
【図4】本発明に係わるデバイス開発支援シミュレーシ
ョン装置の第1の実施の形態においてプロセス条件の変
更時の作用を説明するための図。
ョン装置の第1の実施の形態においてプロセス条件の変
更時の作用を説明するための図。
【図5】本発明に係わるデバイス開発支援シミュレーシ
ョン装置の第1の実施の形態における原子輸送シミュレ
ーションの作用を説明するための図。
ョン装置の第1の実施の形態における原子輸送シミュレ
ーションの作用を説明するための図。
【図6】本発明に係わるデバイス開発支援シミュレーシ
ョン装置の第1の実施の形態におけるプロセス条件を変
更したときの作用を定量的に示す図。
ョン装置の第1の実施の形態におけるプロセス条件を変
更したときの作用を定量的に示す図。
【図7】本発明に係わるデバイス開発支援シミュレーシ
ョン装置の第2の実施の形態を示す構成図。
ョン装置の第2の実施の形態を示す構成図。
【図8】本発明に係わるデバイス開発支援シミュレーシ
ョン装置の第2の実施の形態における成膜、エッチン
グ、成膜の連続工程に対するシミュレーションによって
プロセス条件を求める例を示す図。
ョン装置の第2の実施の形態における成膜、エッチン
グ、成膜の連続工程に対するシミュレーションによって
プロセス条件を求める例を示す図。
【図9】本発明に係わるデバイス開発支援シミュレーシ
ョン装置の第3の実施の形態を示す構成図。
ョン装置の第3の実施の形態を示す構成図。
【図10】従来のシミュレーション手法を説明するため
の半導体デバイス製造の工程図。
の半導体デバイス製造の工程図。
【図11】幾何学モデルによる成膜プロセスのモデリン
グの例を示す図。
グの例を示す図。
【図12】従来におけるプロセス条件を変更したときの
成膜プロセスのモデリングの例を示す図。
成膜プロセスのモデリングの例を示す図。
1:半導体デバイス製造の全工程
2−1〜2−n:モジュールシミュレーション
3:酸化シミュレーション
4:イオン注入シミュレーション
5:成膜シミュレーション
6:エッチングシミュレーション
7:成膜シミュレーション
20:スパッタシミュレータ
21:装置シミュレーション
22:形状シミュレーション
23:プラズマシミュレーション
24:スパッタ粒子の放出シミュレーション
25:原子輸送シミュレーション
26:チャンバ
27:スパッタ粒子
28:ターゲット
29:サセプタ
30:CMPシミュレータ
31:エッチングシミュレータ
32:装置シミュレーション
33:形状シミュレーション
34:装置シミュレーション
35:形状シミュレーション
36:CMPシミュレータ
37:Si
38:Poly−Si(FG1Poly)
39:SiN
40:TEOS酸化膜
41:ファイル変換手段
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 山崎 修
神奈川県横浜市磯子区新磯子町33番地 株
式会社東芝生産技術センター内
(72)発明者 井柳 克
神奈川県横浜市磯子区新磯子町33番地 株
式会社東芝生産技術センター内
(72)発明者 西谷 和人
神奈川県横浜市磯子区新磯子町33番地 株
式会社東芝生産技術センター内
(72)発明者 北原 義之
神奈川県横浜市磯子区新磯子町33番地 株
式会社東芝生産技術センター内
Fターム(参考) 2H092 JA01 JA03 JA05 JA06 JA07
JA08 JA13 JA24 JA25 JA26
JA27 JA28 JA29 JA30 JA31
JA32 JA33 JA34 JA35 JA36
JA37 JA38 JA39 JA40 JA49
KA01 KA11 KA15 MA05 MA07
MA17 MA55 NA25 NA27 NA30
Claims (8)
- 【請求項1】 複数のプロセスから成るデバイス製造工
程を、前記各プロセスごとにシミュレーションしてデバ
イスの構造を構築するデバイス開発支援シミュレーショ
ン方法において、 前記各プロセスごとのシミュレーションのうち少なくと
も1つのシミュレーションは、各プロセス条件を入力可
能な物理モデル又は化学モデルのうち少なくとも一方の
モデルを組み込んだ第1のシミュレーションと、幾何学
モデルを組み込んだ第2のシミュレーションとを含むこ
とを特徴とするデバイス開発支援シミュレーション方
法。 - 【請求項2】 前記物理モデルは物理現象を解析し、前
記化学モデルは化学反応式を解析することを特徴とする
請求項1記載のデバイス開発支援シミュレーション方
法。 - 【請求項3】 前記少なくとも1つのシミュレーション
は、所望のシミュレーション結果を満足するための前記
プロセス条件の取得が可能であることを特徴とする請求
項1記載のデバイス開発支援シミュレーション方法。 - 【請求項4】 半導体デバイスの製造工程において、前
記第1のシミュレーションは、スパッタシミュレーショ
ン、CVDシミュレーション、エッチングシミュレーシ
ョン、又はCMPシミュレーションのうちいずれか1つ
又は組み合わせであることを特徴とする請求項1記載の
デバイス開発支援シミュレーション方法。 - 【請求項5】 複数のプロセスから成るデバイス製造工
程を、前記各プロセスごとにシミュレーションしてデバ
イスの構造を構築するデバイス開発支援シミュレーショ
ン装置において、 前記各プロセスごとの各シミュレーションのうち少なく
とも1つのシミュレーションは、各プロセス条件を入力
可能な物理モデル又は化学モデルのうち少なくとも一方
のモデルを組み込んで前記物理モデル又は前記化学モデ
ルのシミュレーションを行なう装置シミュレーション
と、 幾何学モデルを組み込んで当該幾何学モデルのシミュレ
ーションを行なう形状シミュレーションと、からなるこ
とを特徴とするデバイス開発支援シミュレーション装
置。 - 【請求項6】 前記少なくとも1つのシミュレーション
は、所望のシミュレーション結果を満足するための前記
プロセス条件を求める機能を有することを特徴とする請
求項5記載のデバイス開発支援シミュレーション装置。 - 【請求項7】 前記装置シミュレーション部及び前記形
状シミュレーション部は、半導体デバイスの製造工程に
おいて、スパッタシミュレーション、CVDシミュレー
ション、エッチングシミュレーション、又はCMPシミ
ュレーションのうちいずれか1つ又は組み合わせである
ことを特徴とする請求項5記載のデバイス開発支援シミ
ュレーション装置。 - 【請求項8】 TCADと、前記装置シミュレーション
部及び前記形状シミュレーション部を組み込んだ少なく
とも1つの前記シミュレーションとからなる請求項5記
載のデバイス開発支援シミュレーション装置において、 前記TCADと、前記装置シミュレーション及び前記形
状シミュレーションとの間でファイルの変換を行なうフ
ァイル変換手段を備えたことを特徴とするデバイス開発
支援シミュレーション装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001392565A JP2003197493A (ja) | 2001-12-25 | 2001-12-25 | デバイス開発支援シミュレーション方法及びその装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001392565A JP2003197493A (ja) | 2001-12-25 | 2001-12-25 | デバイス開発支援シミュレーション方法及びその装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003197493A true JP2003197493A (ja) | 2003-07-11 |
Family
ID=27599839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001392565A Pending JP2003197493A (ja) | 2001-12-25 | 2001-12-25 | デバイス開発支援シミュレーション方法及びその装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003197493A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007510287A (ja) * | 2003-09-30 | 2007-04-19 | 東京エレクトロン株式会社 | 半導体製造プロセスを容易にする第1の原理シミュレーションを用いたシステム及び方法 |
US7972944B2 (en) | 2009-01-09 | 2011-07-05 | Kabushiki Kaisha Toshiba | Process simulation method, semiconductor device manufacturing method, and process simulator |
CN102521445A (zh) * | 2011-12-09 | 2012-06-27 | 清华大学 | 磁控溅射设备中铜靶刻蚀形貌的仿真计算方法 |
-
2001
- 2001-12-25 JP JP2001392565A patent/JP2003197493A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007510287A (ja) * | 2003-09-30 | 2007-04-19 | 東京エレクトロン株式会社 | 半導体製造プロセスを容易にする第1の原理シミュレーションを用いたシステム及び方法 |
JP4740142B2 (ja) * | 2003-09-30 | 2011-08-03 | 東京エレクトロン株式会社 | 半導体製造プロセスを容易にする第1の原理シミュレーションを用いたシステム及び方法 |
US7972944B2 (en) | 2009-01-09 | 2011-07-05 | Kabushiki Kaisha Toshiba | Process simulation method, semiconductor device manufacturing method, and process simulator |
CN102521445A (zh) * | 2011-12-09 | 2012-06-27 | 清华大学 | 磁控溅射设备中铜靶刻蚀形貌的仿真计算方法 |
CN102521445B (zh) * | 2011-12-09 | 2014-01-01 | 清华大学 | 磁控溅射设备中铜靶刻蚀形貌的仿真计算方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6484300B1 (en) | Systems, methods and computer program products for obtaining an effective pattern density of a layer in an integrated circuit, and for simulating a chemical-mechanical polishing process using the same | |
TWI309846B (en) | System and method for using first-principles simulation to control a semiconductor manufacturing process | |
JP6065612B2 (ja) | シミュレーション方法、シミュレーションプログラム、加工装置およびシミュレータ | |
WO2020054443A1 (ja) | 学習装置、推論装置及び学習済みモデル | |
US20210217744A1 (en) | Multiple fin height integrated circuit | |
CN106997401B (zh) | 提取芯片版图特征的方法、cmp仿真方法及系统 | |
TWI775001B (zh) | 修改積體電路佈局的方法、裝置及電腦可讀媒體 | |
Hsiau et al. | Robust, stable, and accurate boundary movement for physical etching and deposition simulation | |
CN102508981A (zh) | 一种加速cmp仿真的方法和装置 | |
US20040139419A1 (en) | Minimization of microelectronic interconnect thickness variations | |
US7554108B2 (en) | Forming a semiconductor device feature using acquired parameters | |
JP7138569B2 (ja) | 半導体ダイのオフセット補償ばらつき | |
JP2003197493A (ja) | デバイス開発支援シミュレーション方法及びその装置 | |
Chopra et al. | A model-based, Bayesian approach to the CF4/Ar etch of SiO2 | |
US20230394641A1 (en) | System and method for semiconductor topography simulations | |
US20190266311A1 (en) | Pattern-Based Optical Proximity Correction | |
Cale et al. | Deposition and etch processes: continuum film evolution in microelectronics | |
Heitzinger | Simulation and inverse modeling of semiconductor manufacturing processes | |
US9740804B2 (en) | Chip-scale electrothermal analysis | |
Sirakoulis et al. | A cellular automaton methodology for the simulation of integrated circuit fabrication processes | |
US9298870B1 (en) | Method for designing topographic patterns for directing the formation of self-assembled domains at specified locations on substrates | |
Ertl et al. | Three-dimensional topography simulation using advanced level set and ray tracing methods | |
Graves et al. | DSA graphoepitaxy calibrations for contact hole multiplication | |
KR100373456B1 (ko) | 반도체 공정 수치 해석을 위한 토포그래피 시뮬레이션시스템 및 방법 | |
Radmilović‐Radjenović et al. | The surface charging effects in three‐dimensional simulation of the profiles of plasma‐etched nanostructures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041224 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080610 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20080811 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20080902 Free format text: JAPANESE INTERMEDIATE CODE: A02 |