KR100373456B1 - 반도체 공정 수치 해석을 위한 토포그래피 시뮬레이션시스템 및 방법 - Google Patents

반도체 공정 수치 해석을 위한 토포그래피 시뮬레이션시스템 및 방법 Download PDF

Info

Publication number
KR100373456B1
KR100373456B1 KR10-2000-0052254A KR20000052254A KR100373456B1 KR 100373456 B1 KR100373456 B1 KR 100373456B1 KR 20000052254 A KR20000052254 A KR 20000052254A KR 100373456 B1 KR100373456 B1 KR 100373456B1
Authority
KR
South Korea
Prior art keywords
cell
simulation
cells
list
volume
Prior art date
Application number
KR10-2000-0052254A
Other languages
English (en)
Other versions
KR20000072449A (ko
Inventor
원태영
권오섭
Original Assignee
(주)사나이시스템
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)사나이시스템 filed Critical (주)사나이시스템
Priority to KR10-2000-0052254A priority Critical patent/KR100373456B1/ko
Publication of KR20000072449A publication Critical patent/KR20000072449A/ko
Application granted granted Critical
Publication of KR100373456B1 publication Critical patent/KR100373456B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/10Numerical modelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

본 발명은 반도체 기판 위에 형성되는 3차원 구조물의 형상 진화를 컴퓨터 모의 실험하는 수치해석기에 관한 것으로, 특히 셀 방법을 이용하여 반도체 기판의 형상 변화를 예측하는 토포그래피 시뮬레이션에 이용되는 데이터 구조를 개시하고, 시뮬레이션에 소요되는 메모리 공간 및 계산 시간을 최소화하는 기술을 제공한다.
본 발명은 데이터 구조로서 배열 데이터 구조와 셀 리스트만을 사용하고, 시뮬레이션이 진행되는 동안에 생성될 수 있는 보이드를 검사하고 제거하는 방법을 제공한다. 또한, 본 발명은 시뮬레이션이 수행되는 동안에 쉽게 시뮬레이션 영역을 확장할 수 있는 방법을 제공한다.

Description

반도체 공정 수치 해석을 위한 토포그래피 시뮬레이션 시스템 및 방법 {SYSTEM AND METHOD OF TOPOGRAPHY SIMULATION FOR NUMERICAL SEMICONDUCTOR PROCESS ANALYSIS}
본 발명은 반도체 소자 제조 공정 중, 식각, 증착, CMP(chemical mechanical polishing) 및 리소그래피(lithography) 공정 등을 수행할 때, 반도체 기판 형상의 변화를 예측하는 2차원 및 3차원 토포그래피(topography) 시뮬레이션 방법에 관한 것으로서, 특히 셀 방법을 이용한 반도체 기판 형상 변화 시뮬레이션 방법에 관한 것이다.
토포그래피 시뮬레이션을 위한 방법으로는 셀(cell) 모델, 레벨 셋(levelset) 모델, 스트링(string) 모델, 레이 트레이싱(ray tracing) 모델 등이 보편적으로 사용되고 있다. 이 중에서 셀 모델은 3차원 확장의 용이성으로 인하여 현재도 많이 사용되고 있다. 그런데, 기존의 셀 모델은 미세 회로선폭을 갖는 반도체 소자의 토포그래피 시뮬레이션을 수행하기에는 많은 기술적 문제점들을 지니고 있다. 즉, 기존의 셀 모델은 시뮬레이션을 수행하고자 하는 영역을 셀들로 나누므로, 3차원 영역을 셀 모델을 적용하여 시뮬레이션을 수행할 경우에는, 시뮬레이션 영역의 확장에 따라 요구되는 메모리의 양은 기하급수적으로 증가하는 문제점을 가지고 있다. 또한, 셀 모델에서는 셀의 크기가 작을수록 정확한 계산 결과를 얻을 수 있으나, 이럴 경우에 소요되는 메모리의 양으로 인하여 셀의 크기를 감소시키는데 한계가 있으며, 셀 크기의 미세화는 시뮬레이션을 수행하는데 매우 오랜 수행 시간을 요구하므로 시뮬레이션의 목적을 달성할 수 없는 문제점을 가지고 있다.
더욱이, 셀 단위로 수행하는 토포그래피 시뮬레이션은 오차를 수반할 수밖에 없는 문제점을 가지고 있다.
따라서, 종래 기술에 따른 토포그래피 시뮬레이션 방법은 3차원 확장의 용이성과 시뮬레이션 수행시의 안정성에도 불구하고, 시뮬레이션이 종료된 후의 최종 형상의 정확성이 결여된 결과를 감수하여 왔다. 이와 같은 문제점을 해결하기 위하여 수정된 셀 모델이 소개되었다. 셀 모델과 관한 기술은 미합중국특허 제5,889,678호, 제5,471,403호, 제5,293,557호 등과 세클러가 발표한 논문(E. W. Scheckler, "Algorithms for Three-Dimensional Simulation of Etching and Deposition Processes in Integrated Circuit Fabrication," Memo. No. UCB/ERLM91/99, University of California, Berkeley, November 12, 1991.), 리트너가 발표한 논문(E. Leitner, W. Bohmayr, P. Fleischmann, E. Strasser, and S. Selberherr, "3-Dimensional Process Simulation(ed. J. Lorenz)," pp.136∼161, Springer-Verlag wien, new York, 1995.), 후지나가가 발표한 논문(M. Fujinaga, Norihiko Kotani, "3-Dimensional Process Simulation(ed. J. Lorenz)," pp.1∼29, Springer-Verlag Wien, New York, 1995.) 등에 상술되어 있다.
전술한 미합중국 특허에 개시되어 있는 종래 기술에 따른 토포그래피 시뮬레이션 기술은 시뮬레이션 초기에 시간 간격을 일정하게 설정하는 방법과 시뮬레이션을 수행하는 동안에 시간 간격을 동적으로 변화시키는 방법으로 크게 대별할 수 있다. 시뮬레이션 초기에 시간 간격을 일정하게 하는 방법은 고정된 시간 간격으로 인하여, 각 시간 단계에서 오차가 발생하는 문제점을 가지고 있고, 이를 줄이기 위한 방법으로 스필오버(spillover) 알고리즘이 사용되고 있으나, 스필오버 알고리즘도 미세한 형상 변화를 고려하지 못하는 문제점을 가지고 있다.
또한, 종래 기술에 따른 토포그래피 시뮬레이션 기술의 한 방법으로서, 시뮬레이션을 수행하는 동안의 각 시간 단계를 동적으로 변화시켜서 스필오버를 근본적으로 차단하는 방법이 있다. 그러나, 이러한 방법은 시뮬레이션 시간(CPU time)을 증가시키는 결과를 초래하게 되므로, 잘 사용하지 않는 방법이다. 후지나가(M. Fujinaga)는 유한차분법으로 확산방정식을 풀어서 정확도를 향상시키는 방법을 개발하였는데, 이 방법은 토포그래피 진화에 대한 정확도는 크게 증가시킬 수 있지만, 노드 개수만큼의 선형방정식을 각 시간 단계마다 풀어야 한다는 문제를 안고있다.
따라서, 종래 기술에 따른 토포그래피 시뮬레이션 기술 방법이 지니는 전술한 문제점을 해결하고, 셀의 크기와 회로 선폭에 제한이 없는, 반도체 소자의 토포그래피 시뮬레이션에 적합한 새로운 토포그래피 시뮬레이션 방법이 필수적으로 요구되고 있다.
따라서, 본 발명의 제1 목적은 반도체 소자의 제조 공정 중의 기판의 형상 변화를 컴퓨터 모의 실험을 통하여 예측하는 토포그래피 시뮬레이션 시스템을 제공하는 데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 기판의 형상 변화를 정확하게 예측할 수 있는 셀 모델과 그 구현 방법을 제공하는 데 있다.
본 발명의 제3 목적은 상기 제1 목적에 부가하여, 시뮬레이션에 소요되는 메모리 양과 계산 시간을 최소화하는 방법을 제공하는 데 있다.
도1은 본 발명의 양호한 실시예에 따른 토포그래피 시뮬레이션 시스템의 구성을 나타낸 도면.
도2a는 본 발명의 양호한 실시예에 따른 시뮬레이션 영역 분할 방법을 나타낸 도면.
도2b는 본 발명의 제1 실시예에 따른 토포그래피 시뮬레이션 모듈을 나타낸 도면.
도2c는 본 발명의 제2 실시예에 따른 토포그래피 시뮬레이션 모듈을 나타낸 도면.
도3은 본 발명의 제1 실시예에 따른 토포그래피 시뮬레이션을 위한 작업 흐름을 나타낸 도면.
도4는 본 발명의 제2 실시예에 따른 토포그래피 시뮬레이션을 위한 작업 흐름을 나타낸 도면.
도5는 본 발명의 양호한 실시예에 따른 보이드 검사 및 제거를 위한 작업 흐름을 나타낸 도면.
도6은 본 발명의 양호한 실시예에 따른 시뮬레이션 영역 확장을 위한 작업 흐름을 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
100 : 데이터 구조
110 : 배열 데이터 구조
120 : 표면 셀 리스트
130 : 셀 정보 변경 모듈
200 : 시뮬레이션 영역
210 : 공기로 표현되는 셀
220 : 물질로 표현되는 셀
230, 240 : 표면 셀 리스트
상기 목적을 달성하기 위하여, 본 발명은 반도체 기판 위에 형성되는 구조물의 형상 진화를 컴퓨터 모의 해석하는 수치 해석기에 있어서, 상기 수치 해석기는 저장되는 물질 정보로서 물질을 표현하는 정수를 저장하고, 사각형 또는 육면체의 셀들로 분할된 시뮬레이션 영역을 구성하는 셀들을 제어하기 위한 배열 데이터 구조와, 상기 분할된 영역의 표면을 구성하는 표면 셀의 2차원 또는 3차원 배열 번호, 식각률 또는 증착률 등의 비율 정보, 상기 표면 셀에 인접한 다른 표면 셀의상태를 나타내는 노출 정보, 상기 물질의 종류에 따라서 다르게 설정되는 부피 정보, 오차를 수정하기 위한 스필오버(spillover) 정보 중 어느 하나 또는 이들의 조합을 저장하고, 상기 표면 셀들을 제어하기 위한 링크드 리스트(linked list) 데이터 구조의 형태로 구성되는 표면 셀 리스트와 상기 식각률 또는 증착률 등의 비율에 따라 상기 표면 셀 리스트를 구성하는 각 셀들의 정보를 변경시키는 모듈을 포함하는 토포그래피 시뮬레이션 시스템을 제공한다.
또한, 본 발명은 본 발명의 또 다른 목적을 달성하기 위하여, 반도체 기판 위에 형성되는 구조물의 형상 진화를 컴퓨터 모의 해석하기 위한 방법에 있어서, 상기 제1 시뮬레이션 모듈의 상기 표면 셀 리스트는, 상기 물질 정보가 공기가 아닌 물질로 표현되는 셀들 중에서, 상기 공기로 표현된 셀들과 인접하는 셀들을 상기 표면 셀 리스트로 구성하는 제1 시뮬레이션 방법과, 상기 제2 시뮬레이션 모듈의 상기 표면 셀 리스트는 상기 셀의 물질 정보가 공기인 셀들을 공기가 아닌 물질로 설정하여 기판 표면의 형상 변화를 표현하는 시뮬레이션의 경우에, 상기 물질 정보가 공기를 나타내는 정수로 표현되는 셀들 중에서, 상기 공기가 아닌 물질로 표현된 셀들과 인접하는 셀들을 상기 표면 셀 리스트로 구성하는 제2 시뮬레이션 방법, 상기 시뮬레이션 영역을 메모리 공간으로서 표현하는 영역인 제1 영역을 상기 제1 영역보다 큰 영역으로 확장이 필요한 단계에서 이용될 수 있는 방법은 상기 제1 영역의 크기에 추가로 확보하고자 하는 제2 영역의 크기를 더한 크기의 제3 영역을 확보하는 방법을 포함하는 토포그래피 시뮬레이션 방법을 제공한다.
이하, 첨부 도면 도1 내지 도6을 참조하여 본 발명의 양호한 실시예를 상세히 설명한다.
도1은 본 발명에 따른 토포그래피 시뮬레이션 시스템의 구성을 나타낸 도면이다. 도1을 참조하면, 데이터 구조(100)로서, 배열 데이터 구조(110)와 표면 셀 리스트(120)가 도시되어 있다. 토포그래피 시뮬레이션을 위한 토포그래피 시뮬레이션 시스템(100)은 크게 배열 데이터 구조(110), 표면 셀 리스트(120), 및 셀 정보 변경 모듈(130)로서 구성될 수 있다. 배열 데이터 구조(110)는 사각형 또는 육면체의 셀들로 분할된 시뮬레이션 영역을 구성하는 셀들을 제어하기 위한 데이터 구조이며, 표면 셀 리스트(120)는 분할된 영역의 표면을 구성하는 셀들을 제어하기 위한 링크드리스트(linked list) 데이터 구조이다. 또한, 셀 정보 변경 모듈(130)은 식각률 또는 증착률 등의 비율에 따라 표면 셀 리스트(120)을 구성하는 각 셀들의 정보를 변경시킴으로서 기판 표면의 형상 변화를 나타낼 수 있다.
배열 데이터 구조(110)에 저장 될 수 있는 정보는 물질 정보로서, 물질을 표현하는 정수 형태로 저장 될 수 있다. 또한, 표면 셀 리스트(120)에 저장되는 정보는 표면 셀 리스트(120)를 구성하는 셀의 2차원 또는 3차원 배열 번호, 식각률 또는 증착률 등의 비율 정보, 표면 셀에 인접한 다른 표면 셀의 상태를 나타내는 노출 정보, 물질의 종류에 따라서 다르게 설정되는 부피 정보, 및 오차를 수정하기 위한 스필오버(spillover) 정보가 저장 될 수 있다.
도2a는 본 발명에 따른 시뮬레이션 영역 분할 방법을 나타낸 도면이다. 도2a를 참조하면, 시뮬레이션 영역(200), 셀(210, 220)이 도시되어 있다.
시뮬레이션 영역(200)은 사각형 또는 육면체의 셀들로 분할될 수 있으며, 분할된 영역은 물질 정보가 '공기(air)'로서, '공기'를 표현하는 정수로 나타낼 수 있는 셀(210)과 물질 정보가 '공기'가 아닌, 물질을 표현하는 정수로 나타내어지는 셀(220)들로 나타낼 수 있다.
도2b는 본 발명의 제1 실시예에 따른 토포그래피 시뮬레이션 모듈을 나타낸 도면이다. 도2b를 참조하면, 시뮬레이션 영역(200), 셀(210, 220), 표면 셀 리스트(230)가 도시되어 있다.
식각 공정 또는 CMP(chemical mechanical polishing) 공정에 있어서, 물질 정보가 공기가 아닌 물질로 표현되는 셀(220)들 중에서, 공기로 표현된 셀(210)들과 인접하는 셀들을 표면 셀 리스트(230)로 구성하고, 표면 셀 리스트(230)의 물질 정보를 공기로 표현될 수 있는 정수로 변경하여 기판 표면의 형상 변화를 나타낼 수 있다.
도2c는 본 발명의 제2 실시예에 따른 토포그래피 시뮬레이션 모듈을 나타낸 도면이다. 도2c를 참조하면, 시뮬레이션 영역(200), 셀(210, 220), 표면 셀 리스트(240)가 도시되어 있다.
증착 공정에 있어서, 물질 정보가 공기를 나타내는 정수로 표현되는 셀(210)들 중에서, 공기가 아닌 물질로 표현된 셀(220)들과 인접하는 셀들을 표면 셀 리스트(240)로 구성하고, 표면 셀 리스트(240)의 물질 정보를 공기가 아닌 물질로 표현될 수 있는 정수로 변경함으로써 기판 표면의 형상 변화를 나타낼 수 있다.
도3은 본 발명의 제1 실시예에 따른 토포그래피 시뮬레이션을 위한 작업 흐름을 나타낸 도면이다. 도3을 참조하면, 표면 셀 리스트(230)의 각 셀에 저장된식각률과 사용자에 의해서 설정될 수 있는 시간 간격으로부터 계산된 제거될 부피를 계산(단계 S300)한 후에, 표면 셀 리스트(230)의 각 셀에 저장된 부피 정보로부터 계산(단계 S300)된 제거될 부피를 뺀 나머지를 부피 정보에 다시 저장(단계 S301)한다. 단계 S300 내지 단계 S301은 표면 셀 리스트(230)의 모든 셀에 대해서 계산이 완료될 때까지 계속해서 수행(단계 S302)한다.
이어서, 부피 정보가 '0'이거나 '0'보다 작은 값이 되어 제거될 제1 표면 셀에 대해서 제1 표면 셀과 인접하면서 물질로 표현되는 셀들이 표면 셀 리스트(230)에 존재하는 지를 검사(단계 S303)하여, 존재하지 않는다면, 제1 표면 셀과 인접한 셀들을 표면 셀 리스트(230)에 추가(단계 S304)하고, 제1 표면 셀에 저장되는 물질 정보를 공기로 표현되는 정수로 변경(단계 S 305)한 후에, 제1 표면 셀을 제거(단계 S306)한다. 이어서, 모든 표면 셀에 대해서 계산이 수행되었는지를 확인(단계 S307)한 후에, 모든 표면 셀에 대해서 계산이 수행되었다면 종료하고, 모든 표면 셀에 대해서 계산이 수행되지 않았다면, 단계 S303 내지 단계 S306을 모든 표면 셀에 대해서 계산이 완료 될 때까지 계속해서 수행(단계 S307)한다. 또한, 단계 S303에서 표면 셀 리스트(230)에 존재하면, 모든 표면 셀에 대해서 계산이 수행되었는지를 확인(단계 S307)한 후에, 모든 표면 셀에 대해서 계산이 수행되었다면 종료하고, 모든 표면 셀에 대해서 계산이 수행되지 않았다면, 단계 S303 내지 단계 S306을 모든 표면 셀에 대해서 계산이 완료 될 때까지 계속해서 수행(단계 S307)한다.
도4는 본 발명의 제2 실시예에 따른 토포그래피 시뮬레이션을 위한 작업 흐름을 나타낸 도면이다. 전술한 본 발명의 제1 실시예가 물질 정보가 공기가 아닌 물질로 표현되는 셀(220)들 중에서, 공기로 표현된 셀(210)들과 인접하는 셀들을 표면 셀 리스트(230)로 구성하고, 표면 셀 리스트(230)의 물질 정보를 공기로 표현될 수 있는 정수로 변경하여 기판 표면의 형상 변화를 나타내는 것에 반하여, 본 발명의 제2 실시예는 물질 정보가 공기를 나타내는 정수로 표현되는 셀(210)들 중에서, 공기가 아닌 물질로 표현된 셀(220)들과 인접하는 셀들을 표면 셀 리스트(240)로 구성하고, 표면 셀 리스트(240)의 물질 정보를 공기가 아닌 물질로 표현될 수 있는 정수로 변경함으로써 기판 표면의 형상 변화를 나타내는 방법을 개시한다.
도4를 참조하면, 표면 셀 리스트(240)의 각 셀에 저장된 증착률과 사용자에 의해서 설정될 수 있는 시간 간격으로부터 계산된 더해질 부피를 계산(단계 S400)하고, 표면 셀 리스트(240)의 각 셀에 저장된 부피 정보와 단계 S400에서 계산된 부피를 더한 부피를 부피 정보에 다시 저장(단계 S401)한다. 단계 S400 내지 단계 S401은 표면 셀 리스트(240)의 모든 셀에 대해서 계산이 완료될 때까지 계속해서 수행(단계 S402)하고, 모든 표면 셀에 대해서 계산이 수행되었으면, 부피 정보가 사용자에 의해서 설정될 수 있는 부피와 동일하거나 큰 값이 된 제2 표면 셀에 대해서 제2 표면 셀과 인접한 셀들이 표면 셀 리스트(240)에 존재하는 지를 검사(단계 S403)하여, 인접하면서 공기로 표현되는 셀들이 표면 셀 리스트(240)에 존재하지 않으면, 표면 셀 리스트(240)에 추가하고, 표면 셀 리스트(240)로부터 제2 표면 셀에 저장되는 물질 정보를 사용자가 설정한 물질로 표현되는 정수로 변경(단계S405)한다.
이어서, 제2 표면 셀을 표면 셀 리스트(240)로부터 제거(단계 S406)한다. 단계 S404 내지 단계 S406은 표면 셀 리스트(240)의 모든 셀에 대해서 계산이 완료되었는지 검사(단계 S408)하고, 완료될 때까지 계속해서 수행한다. 단계 S403에서, 인접하면서 공기로 표현되는 셀들이 표면 셀 리스트(240)에 존재하면, 모든 표면 셀에 대해서 계산이 완료되었는지를 검사(단계 S408)하여, 완료되지 않았다면, 단계 S404 내지 단계 S406을 표면 셀 리스트(240)의 모든 셀에 대해서 계산이 완료될 때까지 계속해서 수행한다.
이어서, 형성 될 수 있는 보이드(void) 형성을 검사하고, 보이드가 형성되었으면, 보이드를 형성하는 제3 표면 셀들을 제거(단계 S409)하고 종료한다.
도5는 본 발명의 보이드 검사 및 제거를 위한 작업 흐름을 나타낸 도면이다. 도5를 참조하면, 보이드 형성 검사를 위한 영역을 설정(단계 S500)하고, 시뮬레이션 영역의 상부 영역으로부터 물질로 표현되는 최초의 셀층을 시작 셀층으로 설정(단계 S501)한다. 보이드 형성 검사는 위한 영역 설정(단계 S500)은 본 발명의 제2 실시예를 수행하기 위한 구조를 형성하기 위한 선행 작업이 수행 될 때 사용될 수 있는 마스크 윈도우 데이터(mask window data)를 사용할 수 있다. 마스크 윈도우 데이터는 2차원 시뮬레이션을 위한 1차원 데이터로서, 영역 시작점의 좌표와 영역 끝점의 좌표로 설정하거나, 3차원 시뮬레이션을 위한 2차원 데이터로서, 마스크 윈도우를 포함하는 가장 작은 사각형의 제1 좌표와 제1 좌표의 대각선 방향의 제2 좌표를 사용할 수 있다.
단계 S501에서 설정된 셀층의 각 셀에 대해서 물질 정보가 공기인 셀이 존재하는 지를 검사(단계 S502)하여, 존재하면, 공기로 표현되는 셀이 존재하지 않는 제1 셀층의 다음 셀층부터 다시 검사(단계 S504)하여 물질 정보가 공기인 셀이 존재하는 셀층이 존재하는 지를 검사(단계 S505)한다. 단계 S503에서 물질 정보가 공기인 셀이 존재하지 않으면, 설정된 셀층의 각 셀에 대해서 물질 정보가 공기인 셀이 존재하는 지를 계속해서 검사(단계 S502)한다. 물질 정보가 공기인 셀이 존재하는 제2 셀층이 존재하지 않는다면 보이드가 형성되지 않은 것으로 판단하고, 모든 시뮬레이션 영역에 대해서 보이드 형성 검사 및 제거가 완료될 때까지 단계 S500 내지 단계 S506을 계속해서 수행(단계 S507)한다.
단계 505에서 제2 셀층이 존재하는 것으로 판단되면, 제1 셀층 보다 하부에 위치하는 표면 셀을 표면 셀 리스트에서 제거(단계 S506)한 후에, 모든 시뮬레이션 영역에 대해서 보이드 형성 검사 및 제거가 완료될 때까지 단계 S500 내지 단계 S506을 계속해서 수행(단계 S507)한다.
도6은 본 발명의 시뮬레이션 영역 확장을 위한 작업 흐름을 나타낸 도면이다. 본 발명의 바람직한 실시예로서, 영역 확장을 위한 방법은 시뮬레이션 영역에 대해서 시뮬레이션 영역보다 큰 영역으로 확장이 필요한 단계에서의 제1 영역보다 확장이 필요한 경우에 이용될 수 있는 방법으로서, 제1 영역의 크기에 추가로 확보하고자 하는 제2 영역의 크기를 더한 크기의 제3 영역을 확보하는 방법을 개시한다. 제1 영역, 제2 영역 및 제3 영역은 사용자가 설정한 2차원 또는 3차원 시뮬레이션 영역으로 표현되는 메모리 공간으로서 기억 공간을 각각 나타낼 수 있다.
도6을 참조하면, 제1 영역에 더하여, 사용자가 설정한 확장 비율과 수직 방향의 셀층 수와의 곱만큼의 기억 영역인 제2 영역을 새로이 더 확보한 제3 영역을 확보(단계 S600)한다. 제3 영역의 수직 방향의 셀 수는 제2 영역의 수직 방향의 길이를 셀의 수직 방향의 길이로 나눈 몫인 제2 정수를 제1 영역의 수직 방향의 셀 수인 제1 정수에 더하여 제3 영역의 수직 방향의 셀수로 변경할 수 있다.
이어서, 제1 영역의 정보 중에서 배열 데이터 구조의 정보를 제3 영역에 복사(단계 S601)한 후에, 제1 영역을 메모리 해제(memory free; 단계 S602)하고, 표면 셀 리스트(230, 240)의 배열 번호를 변경(단계 S603)하고 종료한다. 배열 번호는 제2 정수를 수직 방향을 표현하는 배열 번호에 더한 값으로 변경할 수 있다.
전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능하다.
이상에서 상술한 바와 같이 본 발명에 따른 토포그래피 시뮬레이션 방법은 데이터 구조로서 셀들로 분할된 시뮬레이션 영역을 구성하는 셀들을 제어하기 위한 배열 데이터 구조와 분할된 영역의 표면을 구성하는 셀들을 제어하기 위한 표면 셀 리스트만을 사용함으로써, 시뮬레이션에서 소요되는 메모리의 양을 최소화할 수 있으며, 두 종류 이상의 반도체 단위 공정 또는 두 종류 이상의 물질로 구현될 수 있는 시뮬레이션을 수행할 수 있다.
본 발명에 따른 보이드 검사 및 제거 방법은 시뮬레이션이 진행되는 동안에 생성될 수 있는 보이드를 검사하고 제거함으로써, 시뮬레이션에 소요되는 계산 시간을 최소화하고, 소요되는 메모리의 양을 감소시켜 불필요한 메모리 공간의 낭비를 배제할 수 있다.
또한, 본 발명에 따른 영역 확장 방법은 시뮬레이션이 진행되는 동안에 영역 확장이 필요할 경우에 쉽게 시뮬레이션 영역을 확장할 수 있는 방법을 제공할 수 있다.

Claims (12)

  1. 반도체 기판 위에 형성되는 구조물의 형상 진화를 컴퓨터 모의 해석하기 위하여 모의 해석 영역을 복수개의 셀로 구분하고, 각각 분할된 셀에 물질 파라미터 값을 할당하고, 상기 구조물 중 공기와 경계를 이루는 표면 셀에 대한 표면 셀의 링크드 리스트에 저장된 물질 파라미터 값을 변경함으로써 기판 표면의 구조물의 형상 변화를 표현하는 컴퓨터 모의 해석 방법에 있어서,
    상기 표면 셀 리스트의 각각의 셀에 대한 식각률과 설정된 시간 간격으로부터 제거될 부피를 계산하고, 각각의 셀에 대한 현재의 부피 정보로부터 상기 제거된 부피를 차감하는 단계;
    상기 표면 셀 리스트의 각각의 셀에 대한 현재의 부피 값이 영 또는 영보다 작은 값인 경우 해당 표면 셀을 상기 구조물 형상의 표면 셀 리스트로부터 제거하여 제거된 셀의 물질 파라미터를 공기로 변환하고, 상기 제거된 셀과 인접한 물질로 표현된 셀 중에서 가장 인접한 셀을 상기 표면 셀 리스트에 추가하고, 상기 제거될 부피 값이 해당 표면 셀의 부피와의 차감 값은 새로이 표면 셀 리스트에 추가된 표면 셀에 이월되는 단계
    를 포함하는 토포그래피 모의 계산 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 반도체 기판 위에 형성되는 구조물의 형상 진화를 컴퓨터 모의 해석하기 위하여 모의 해석 영역을 복수개의 셀로 구분하고, 각각 분할된 셀에 물질 파라미터 값을 할당하고, 상기 구조물 중 공기와 경계를 이루는 표면 셀에 대한 표면 셀의 링크드 리스트에 저장된 물질 파라미터 값을 변경함으로써 기판 표면의 구조물의 형상 변화를 표현하는 컴퓨터 모의 해석 방법에 있어서,
    상기 표면 셀 리스트의 각각의 셀에 대한 증착률과 설정된 시간 간격으로부터 더해질 부피를 계산하고, 각각의 셀에 대한 부피 정보로부터 상기 더해질 부피를 더한 부피를 저장하는 단계;
    상기 표면 셀 리스트의 각각의 셀에 대한 현재의 부피 값이 설정된 부피 값과 비교하여 동일하거나 큰 경우 상기 셀과 가장 인접한 공기로 표현된 셀을 상기 표면 셀 리스트에 추가하여 상기 추가된 표면 셀의 물질 파라미터를 물질로 변환하고, 상기 더해진 부피 값이 해당 표면 셀의 설정 부피 값과의 차감 값은 새로이 표면 셀 리스트에 추가된 표면 셀에 스필 오버되는 단계
    를 포함하는 토포그래피 모의 계산 방법.
  6. 제5항에 있어서, 상기 모의 계산 영역의 최상위 셀로부터 물질로 표현되는 최초의 셀층을 시작 셀층을 정의하고, 상기 시작 셀층 이하에 있는 각각의 셀 중 공기로 물질 파라미터가 설정된 셀이 있는지를 검사하고 존재하는 경우 해당 공기 셀은 보이드 발생 셀로 지정하여, 상기 보이드 발생 셀에 인접한 표면 셀을 표면 셀 리스트에서 제거하는 단계를 더 포함하는 토포그래피 모의 계산 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR10-2000-0052254A 2000-09-05 2000-09-05 반도체 공정 수치 해석을 위한 토포그래피 시뮬레이션시스템 및 방법 KR100373456B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0052254A KR100373456B1 (ko) 2000-09-05 2000-09-05 반도체 공정 수치 해석을 위한 토포그래피 시뮬레이션시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0052254A KR100373456B1 (ko) 2000-09-05 2000-09-05 반도체 공정 수치 해석을 위한 토포그래피 시뮬레이션시스템 및 방법

Publications (2)

Publication Number Publication Date
KR20000072449A KR20000072449A (ko) 2000-12-05
KR100373456B1 true KR100373456B1 (ko) 2003-02-25

Family

ID=19687324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0052254A KR100373456B1 (ko) 2000-09-05 2000-09-05 반도체 공정 수치 해석을 위한 토포그래피 시뮬레이션시스템 및 방법

Country Status (1)

Country Link
KR (1) KR100373456B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020026290A (ko) * 2002-01-23 2002-04-09 (주)사나이시스템 액정의 거동 및 광투과 특성 해석 방법 및 이를 이용한해석 시스템
KR100471416B1 (ko) * 2002-02-02 2005-03-08 학교법인 인하학원 액정의 거동 및 광투과 특성 해석 방법 및 이를 이용한해석 시스템
KR20020024218A (ko) * 2002-02-05 2002-03-29 (주)사나이시스템 마이크로 구조물 해석을 위한 수치 해석 방법 및 시스템
KR20020035015A (ko) * 2002-02-06 2002-05-09 원태영 마이크로 구조물 해석을 위한 수치 해석 방법 및 시스템

Also Published As

Publication number Publication date
KR20000072449A (ko) 2000-12-05

Similar Documents

Publication Publication Date Title
JP3710710B2 (ja) Icレイアウトにおけるポリゴン表現
US20080121939A1 (en) Methods of automatically generating dummy fill having reduced storage size
US11171089B2 (en) Line space, routing and patterning methodology
JPH10335472A (ja) レイアウト設計方法およびレイアウト設計装置
CN109426693B (zh) 开发电子器件的架构设计和制造电子器件的系统及方法
KR20170109863A (ko) 집적 회로 및 집적 회로의 설계 방법
US20200026820A1 (en) Layout Pattern Similarity Determination Based On Binary Turning Function Signatures
JP2002318448A (ja) 露光マスクのパターン補正方法、パターン形成方法およびプログラム
US6883153B2 (en) Minimization of microelectronic interconnect thickness variations
KR100373456B1 (ko) 반도체 공정 수치 해석을 위한 토포그래피 시뮬레이션시스템 및 방법
US6665846B2 (en) Method and configuration for verifying a layout of an integrated circuit and application thereof for fabricating the integrated circuit
US7020866B2 (en) Mask data processor
US8683394B2 (en) Pattern matching optical proximity correction
US10528695B1 (en) Integer arithmetic method for wire length minimization in global placement with convolution based density penalty computation
JP2003107664A (ja) マスクパターン作成方法及び半導体装置の製造方法
US6519746B1 (en) Method and apparatus for minimization of net delay by optimal buffer insertion
JP2022513612A (ja) レイテンシが短縮された並列プロセッサ・データ処理システム
Chen et al. Compressible area fill synthesis
JP2008070528A (ja) パターンデータの処理システム、パターンデータの処理方法、及びパターンデータの処理プログラム
Heitzinger et al. Feature-scale process simulation and accurate capacitance extraction for the backend of a 100-nm aluminum/TEOS process
Sheikholeslami et al. Simulation of void formation in interconnect lines
JP2005136102A (ja) 半導体装置の歩留予測システムおよびその予測方法
KR100280555B1 (ko) 모디파이드 셀 모델을 이용한 식각 및 증착 모사방법
CN114781193B (zh) 一种刻蚀工艺仿真方法及系统
US20230409775A1 (en) System and method for performing deformation and stress analysis modeling in a virtual fabrication environment

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060213

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee