JPH1152540A

JPH1152540A - フォトマスクパターンの設計方法

Info

Publication number: JPH1152540A
Application number: JP21348997A
Authority: JP
Inventors: Isao Mita; 勲三田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-08-07
Filing date: 1997-08-07
Publication date: 1999-02-26

Abstract

(57)【要約】【課題】フォトレジスト膜厚や被処理膜の下層の反射
率が異なる被処理膜上のフォトレジストに、所望の微細
なフォトレジストパターンの形成が可能なフォトマスク
パターンの設計方法を提供する。【解決手段】縮小投影型露光装置に用いるフォトマス
クのフォトマスクパターンの設計を、初期フォトマスク
パターンの設定工程（ＳＴ０１）と、被処理膜表面の高
さ分布設定工程（ＳＴ０２）と、透明性判別工程（ＳＴ
０３）と、被処理膜が透明な時には、被処理膜の下層の
反射率分布設定工程（ＳＴ０４）と、パターン幅拡大補
正工程（ＳＴ０４）と、フォトマスクパターンの確定工
程（ＳＴ０４）により行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はフォトマスクパター
ンの設計方法に関し、さらに詳しくは、高集積化した半
導体集積回路の作製における、表面段差のある被処理膜
加工のフォトリソグラフィ工程で使用するフォトマスク
パターンの設計方法に関する。

【０００２】

【従来の技術】近年、半導体集積回路の高集積化に伴
い、半導体集積回路の作製における、半導体ウェハの被
処理膜の微細加工技術に対する要望は益々高まってい
る。半導体ウェハの被処理膜の微細加工は、被処理膜上
のフォトレジストの塗布工程と、露光装置、例えば縮小
投影型露光装置（ステッパ）等を用いて、所望のパター
ンが形成されているフォトマスク（レチクル）のパター
ンをフォトレジストに投影してフォトレジストを露光
し、その後現像してフォトレジストにパターンを形成す
るフォトレジストパターニング工程と、パターニングさ
れたフォトレジストをマスクとして被処理膜をエッチン
グするエッチング工程とよりなるフォトリソグラフィ技
術を用いて行われる。このフォトリソグラフィ技術によ
って微細加工を達成するために、高解像度のフォトレジ
ストや、高解像度で、パターンの合わせ精度の高いステ
ッパや、高精度のエッチング装置等の開発が望まれてい
る。

【０００３】上述した微細加工を達成するため、高解像
度で、パターンの合わせ精度の高いステッパとしては、
投影レンズの開口数（ＮＡ）が大きく、露光に用いる光
波長の小さなものが要望されるが、この様なステッパは
焦点深度（ＤＯＦ：ＤｅｐｔｈｏｆＦｏｃｕｓ）が
浅く、所謂露光時のフォーカスマージンが小さくなっ
て、フォトレジスト膜厚の場所的変化があると、所望の
精度でパターニングできず、高解像度の利点を生かせな
いという問題がある。

【０００４】例えば、図６（ａ）に示すように、高集積
化した半導体集積回路の一つであるＤＲＡＭ１等のメモ
リ半導体装置の製造工程でコンタクトホールを形成する
際、半導体基板１１に形成されたＤＲＡＭ１のメモリセ
ル領域１２と周辺回路素子領域１３とには、０．５μｍ
以上の層間絶縁膜１４の表面段差があり、スピンコート
法等でフォトレジストを塗布すると、０．５μｍ以上の
フォトレジスト１５の膜厚差が生じる。この状態で、図
６（ｂ）に示す同一形状のコンタクトホール用のフォト
マスクパターン２０を用い、フォーカスマージンが小さ
いステッパで露光し、その後現像した、フォトレジスト
１５のコンタクトホールの開口１６の平面形状は、フォ
トレジスト１５の膜厚より異なり、例えば図６（ｃ）に
示すように、フォトレジスト１５の膜厚の厚い周辺回路
素子領域１３の開口１６がフォトレジスト１５の膜厚の
薄いメモリセル領域１２の開口１６より小さくなる。

【０００５】また、例えば周辺回路素子領域１３内で、
フォトレジスト１５の膜厚がほぼ同一であっても、コン
タクトホールを形成する層間絶縁膜１４下の層が、図７
（ａ）に示すよう、反射率の大きい、例えばポリサイド
等のゲート電極１７と、ゲート電極１７より反射率の小
さい半導体基板１１とがあり、これらの上方のフォトレ
ジスト１５にコンタクトホールの開口１６を形成する場
合、図７（ｂ）に示すような同一形状のコンタクトホー
ル用のフォトマスクパターン３０を用いても、ゲート電
極１７部へのコンタクトホールの開口１６形成の最適露
光条件にて露光すると、反射率の小さい半導体基板１１
部においては露光量が少ない条件と同様になり、図７
（ｃ）に示すように、半導体基板１１部のコンタクトホ
ールの開口１６の形状は所望の開口の大きさが得られな
くなる。

【０００６】更に、例えば多層配線構造の半導体集積回
路における上層配線形成等においても、図８（ａ）に示
すように、下層配線４０により層間絶縁膜４１上の、上
層配線を形成する金属膜４２に表面段差があると、この
金属膜４２表面に塗布したフォトレジスト４３の膜厚が
場所的に異なってくる。この状態で、図８（ｂ）に示す
ような、幅一定の配線用のフォトマスクパターン５０を
用いてフォトレジスト４３を露光すると、図８（ｃ）に
示すような幅の変動した配線用のフォトレジストのパタ
ーンが形成されてしまうという問題が起こる。

【０００７】ステッパの焦点深度（ＤＯＦ）に対するパ
ターン寸法の関係は、図９に示すような関係がある。解
像度の低く、ＤＯＦの大きいステッパＡにおいては、フ
ォーカスオフセット量を大きく変えてもパターン寸法は
殆ど変わらず、フォトレジストの膜厚が膜厚ｄ₁より膜
厚ｄ₂になると、ベストフォーカス位置が膜厚差Δｄ＝
ｄ₂−ｄ₁の約半分程度移動する。従って、膜厚差のあ
るフォトレジストをステッパＡで露光した時に、パター
ン寸法は殆ど変わらないフォーカスオフセット量の範囲
ａが大きく、ステッパＡの多少のフォーカス位置変動に
対しても、膜厚差のあるフォトレジストに所定のパター
ンを形成することができる。解像度の中程度で、ＤＯＦ
の大きさも中程度のステッパＢにおいても、膜厚差のあ
るフォトレジストがほぼ同一のパターン寸法となるフォ
ーカスオフセット量の範囲ｂが大きく、ステッパＢの多
少のフォーカス位置変動があっても、所定のパターンを
形成することができる。しかし、解像度が高く、ＤＯＦ
の小さいステッパＣにおいては、膜厚差のあるフォトレ
ジストがほぼ同一のパターン寸法となるフォーカスオフ
セット量の範囲ｃが狭く、ステッパＣのフォーカス位置
変動でパターン寸法が大きく変化してしまい、極端な場
合は場所的にフォトレジストパターンが形成できなくな
る。

【０００８】高集積化した半導体集積回路の作製のため
に、解像度が高く、ＤＯＦの小さなステッパを使用する
と、上述した如く、フォーカス位置変動の範囲を確保し
て、膜厚差のあるフォトレジスト全面に所望の微細なパ
ターンを形成することが困難であるという問題がある。

【０００９】

【発明が解決しようとする課題】上述したように、解像
度が高く、ＤＯＦの小さな縮小投影型露光装置を使用し
て高集積化した半導体集積回路を作製する際に、被処理
膜上のフォトレジストの膜厚や被処理膜の下層の反射率
が異なると、微細な所望のフォトレジストパターン形成
が困難であるという問題がある。そこで、本発明の課題
は、フォトレジスト膜厚や被処理膜の下層の反射率が異
なる被処理膜上のフォトレジストに、所望の微細なフォ
トレジストパターンの形成が可能なフォトマスクパター
ンの設計方法を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明のフォトマスクパ
ターンの設計方法は、上述の課題を解決するために提案
するものであり、縮小投影型露光装置に用いるフォトマ
スクに形成するフォトマスクパターンの設計方法におい
て、所望の形状のフォトマスクパターンを初期値として
入力する、初期フォトマスクパターンの設定工程と、フ
ォトマスクを用いたフォトリソグラフィ工程が行われる
被処理膜表面の高さ分布情報を入力する、被処理膜表面
の高さ分布設定工程と、縮小投影型露光装置の露光の光
に対する被処理膜の透明性を判別する、透明性判別工程
と、被処理膜が透明な時には、透明な被処理膜の下層の
反射率分布を入力する、被処理膜の下層の反射率分布設
定工程と、被処理膜表面の高さ分布情報および被処理膜
の下層の反射率分布情報とを基にして、初期フォトマス
クパターンのパターン幅の拡大補正を行う、パターン幅
拡大補正工程と、パターン幅拡大補正後のパターンによ
り、縮小投影型露光装置に用いるフォトマスクのフォト
マスクパターンを確定する、フォトマスクパターンの確
定工程とを有することを特徴とするものである。

【００１１】本発明によれば、被処理膜の表面の高さ分
布情報や、被処理膜が透明な時の透明な被処理膜の下層
の反射率分布情報を基にし、所望の形状のフォトマスク
パターンのパターン幅の拡大補正処理して、縮小投影型
露光装置に用いるフォトマスクのフォトマスクパターン
を確定するので、この確定したフォトマスクパターン
は、縮小投影型露光装置によるフォトレジストの膜厚や
フォトレジスト下の被処理膜の下層の反射率によるパタ
ーン幅の変化を補償したものとなっている。従って、こ
の確定したフォトマスクパターンによるフォトマスクを
用いた縮小投影型露光装置によるフォトレジストの露光
を行えば、所望の微細なフォトレジストパターンが得ら
れ、高集積化した半導体集積回路の作製が可能となる。

【００１２】

【実施例】以下、本発明の具体的実施例につき、添付図
面を参照して説明する。なお従来技術の説明で参照した
図６および図８中の構成部分と同様の構成部分には、同
一の参照符号を付すものとする。

【００１３】実施例１本実施例はＤＲＡＭの製造工程で縮小投影型露光装置
（ステッパ）に用いるコンタクトホール用のフォトマス
ク（レチクル）のフォトマスクパターンの設計方法に本
発明を適用した例であり、これを従来例の説明で用いた
図６（ａ）と、図１〜図４を参照して説明する。まず、
従来例の説明で用いた図６（ａ）のようなＤＲＡＭ１の
製造工程で縮小投影型露光装置（ステッパ）に用いるコ
ンタクトホール用のレチクルのフォトマスクパターンを
設計するためには、図１に示すように、フォトマスクパ
ターンの設計に用いられる計算機援用設計（ＣＡＤ）シ
ステムにＤＲＡＭ１のコンタクトホール形成用の所望の
形状のフォトマスクパターンを入力する、初期フォトマ
スクパターンの設定工程（ＳＴ０１）を行い、図２
（ａ）に示すようなコンタクトホールの初期フォトマス
クパターン５０を形成する。

【００１４】次に、コンタクトホールを形成する被処理
膜である層間絶縁膜表面の高さ分布情報を、コンタクト
ホール形成工程以前に使用するフォトマスクパターン
で、層間絶縁膜表面の段差に関係する下層のフォトマス
クパターン、例えばゲート電極用フォトマスクパター
ン、配線用フォトマスクパターン、スタック型容量の記
憶容量部のフォトマスクパターン等の情報とプロセス情
報とを基にして、ＣＡＤシステムを用いて層間絶縁膜の
表面の高さ分布を算出して設定する、被処理膜表面の高
さ分布設定工程（ＳＴ０２）を行う。

【００１５】次に、被処理膜である層間絶縁膜がステッ
パの露光の光に対し、透過性が有るか否かを判別する、
被処理膜の透明性判別工程（ＳＴ０３）を行う。通常半
導体集積回路の作製に使用される層間絶縁膜はステッパ
の露光の光に対して透明であるので、このステップ（Ｓ
Ｔ０３）で透明と判断する。

【００１６】次に、被処理膜の下層の反射率分布を、層
間絶縁膜形成工程以前の下層のフォトマスクパターン、
例えばゲート電極用フォトマスクパターン、配線用フォ
トマスクパターン、スタック型容量の記憶容量部形成用
のフォトマスクパターン等の情報と、層間絶縁膜の下層
の反射率とを基にして、ＣＡＤシステムを用いて被処理
膜の下層の反射率分布を算出して設定する、被処理膜の
下層の反射率分布設定工程（ＳＴ０４）を行う。

【００１７】次に、層間絶縁膜表面の高さ分布情報、層
間絶縁膜の下層の反射率分布情報とを基にし、これら情
報と、被処理膜表面の高さや反射率に対する、下記の様
にして予め求めてある補正係数とにより、初期フォトマ
スクパターン５０のパターン幅の拡大補正をする、パタ
ーン幅拡大補正工程（ＳＴ０５）をＣＡＤシステム上で
行う。

【００１８】以下に、被処理膜表面の高さや反射率に対
する補正係数の求め方に関して述べる。被処理膜表面の
高さに対する補正係数の求め方に関しては、まず、図３
（ａ）に示すステッパの焦点深度（ＤＯＦ）に対するフ
ォトレジストのパターン寸法の関係を実験により求め
る。即ち、最小のコンタクトホールの開口幅に対応する
最小パターン寸法Ｗ₀を層間絶縁膜上のフォトレジスト
に形成する際の、フォトレジストの膜厚ｄ₀、ｄ₁、ｄ
₂、ｄ₃（ｄ₀＜ｄ₁＜ｄ₂＜ｄ₃）に対するステッパ
のフォーカスオフセット量とパターン寸法の関係を実験
により求める。次に、図３（ｂ）に示すように、フォト
レジストが最小膜厚ｄ₀時の最小パターン寸法Ｗ₀が得
られるフォーカスオフセット量変化範囲で、しかもステ
ッパのフォーカス位置変動幅ΔＦ内において、膜厚ｄ₀
より厚い膜厚ｄ₁、ｄ₂、ｄ₃のフォトレジストのパタ
ーン寸法がほぼ最小パターン寸法Ｗ₀となるためのフォ
トレジストのパターン寸法Ｗ₁（この図３（ｂ）ではＷ
₁＝Ｗ₀である）、Ｗ₂、Ｗ₃を、図３（ａ）の膜厚ｄ
₁、ｄ₂、ｄ₃のフォトレジストのパターン寸法のグラ
フを寸法軸方向に移動させることで求める。

【００１９】次に、図３（ｃ）に示すように、フォトレ
ジスト膜厚ｄ₁、ｄ₂、ｄ₃と最小膜厚ｄ₀との膜厚差
Δｄと、図３（ｂ）に示すフォトレジストの膜厚ｄ₁、
ｄ₂、ｄ₃に対するパターン寸法Ｗ₁、Ｗ₂、Ｗ₃と最
小パターン寸法Ｗ₀のパターン寸法差、即ち拡大補正幅
ΔＷとの関係をグラフ化し、このグラフの傾斜より補正
係数ｋ₀を求める。

【００２０】次に、被処理膜の下層の反射率に対する補
正係数の求め方に関しては、まず実験によって、被処理
膜の下層の反射率の異なる時のフォトレジストのパター
ン寸法を求める（図４（ａ））。次に、下層の最も大き
い反射率（Ｒ₀）と他の下層の反射率Ｒとの比（Ｒ／Ｒ
₀）と、反射率が最も大きい下層がある時のフォトレジ
ストのパターン寸法と他の下層がある時のフォトレジス
トのパターン寸法とのパターン寸法差（このパターン寸
法差を拡大補正幅ΔＷとする）との関係を図４（ｂ）に
示すようにグラフ化し、このグラフより、拡大補正幅Δ
Ｗと（１−Ｒ／Ｒ₀）との比例定数を反射率の補正係数
ｋ₁とする。上述した被処理膜表面の高さや被処理膜の
下層の反射率に対する補正係数ｋ₀および補正係数ｋ₁
を用いて、初期フォトマスクパターン５０のパターン幅
の拡大補正をする。

【００２１】上述した初期フォトマスクパターン５０の
パターン幅の拡大補正の例として、例えばＤＲＡＭのメ
モリセル領域と周辺回路領域の層間絶縁膜の表面段差が
約０．６μｍあり、これらの領域に同じ大きさ、例えば
０．３μｍ□のコンタクトホールを形成する時のフォト
マスクパターンは、メモリセル領域は０．３μｍ□と
し、周辺回路領域はフォトレジストの膜厚差より求めた
拡大補正０．０２μｍを加えて０．３２μｍ□とする。
当然のことながら、ステッパに用いるレチクルのパター
ンとしては、ステッパの縮小率が、例えば１／５の場合
は、レチクル上のパターンは、メモリセル領域および周
辺回路領域部がそれぞれ１．５μｍ□と１．６μｍ□と
なる。

【００２２】次に、上述したパターン幅拡大補正工程で
補正した初期フォトマスクパターン５０の補正パターン
により、コンタクトホール形成工程で使用するフォトマ
スクパターンを確定させる、コンタクトホールのフォト
マスクパターンの確定工程（ＳＴ０６）を行う。この確
定したコンタクトホールの確定フォトマスクパターン５
１は、図２（ｂ）に示すようなものである。なお、この
確定フォトマスクパターンで作製されたレチクルを使用
してステッパにより露光し、現像した後のフォトレジス
トのパターンは、図２（ｃ）に示すようなパターンとな
り、所望の形状の初期フォトマスクパターンとほぼ同様
なパターンとなる。

【００２３】上述したＤＲＡＭ１のコンタクトホールの
フォトマスクパターンの設計方法によれば、表面段差の
ある層間絶縁膜上のフォトレジストの膜厚差による、フ
ォトレジストのコンタクトホールの開口幅の変動を考慮
して設計したフォトマスクパターンになっているので、
このフォトマスクパターンによるコンタクトホール用の
レチクルを用いたステッパによるフォトレジストのパタ
ーニングにおいては、ＤＲＡＭのメモリセル領域と周辺
回路領域とにほぼ一定の開口幅の、所望のコンタクトホ
ールの開口が形成できる。

【００２４】実施例２本実施例は、多層配線構造の半導体集積回路の上層配線
形成用のフォトマスク（レチクル）のフォトマスクパタ
ーンの設計方法に本発明を適用した例であり、これを従
来例の説明で用いた図８（ａ）と、図１および図５を参
照して説明する。まず、従来例の説明で用いた図８
（ａ）のような多層配線構造の半導体集積回路の上層配
線形成用のフォトマスク（レチクル）のフォトマスクパ
ターンを設計するためには、図１に示すように、フォト
マスクパターンの設計に用いられる計算機援用設計（Ｃ
ＡＤ）システムに配線形成用の所望の形状のフォトマス
クパターンを入力する、初期フォトマスクパターンの設
定工程（ＳＴ０１）を行い、図５（ａ）に示すような配
線の初期フォトマスクパターン６０を形成する。

【００２５】次に、配線を形成するための金属膜の表面
の高さ分布情報を、上層配線形成工程以前に使用するフ
ォトマスクパターンで、金属膜の表面凹凸に関係する下
層のフォトマスクパターン、例えばゲート電極用フォト
マスクパターン、下層配線用フォトマスクパターン等の
情報とプロセス情報とを基にして、ＣＡＤシステムを用
いて金属膜の表面の高さ分布を算出して設定する、被処
理膜表面の高さ分布設定工程（ＳＴ０２）を行う。

【００２６】次に、被処理膜である金属膜がステッパの
露光の光に対し、透過性が有るか否かを判別する、被処
理膜の透明性判別工程（ＳＴ０３）を行う。金属膜は不
透明であるので、このＳＴ０３で不透明と判断する。

【００２７】次に、金属膜表面の高さ分布情報を基に
し、予め求めてある補正係数を用いて、初期フォトマス
クパターン６０のパターン幅の拡大補正をする、パター
ン幅拡大補正工程（ＳＴ０５）をＣＡＤシステム上で行
う。上述した初期フォトマスクパターン６０のパターン
幅の拡大補正の例として、例えば金属膜の表面段差、例
えば上層配線と直交する下層配線により約０．６μｍの
表面段差ある場合、例えば０．５μｍ幅の上層配線を形
成する時のフォトマスクパターンは、下層配線のある凸
表面の金属膜部で０．５μｍとし、下層配線のない凹表
面の金属膜部ではフォトレジストの膜厚差より求めた拡
大補正０．０２μｍを加えて０．５２μｍとする。な
お、当然のことながら、ステッパに用いるレチクルのパ
ターンとしては、ステッパの縮小率が、例えば１／５の
場合は、レチクル上のパターンは、凸表面の金属膜部で
２．５μｍ、凹表面の金属部では２．６μｍとなる。

【００２８】次に、上述したパターン幅拡大補正工程で
補正した初期フォトマスクパターン６０の補正パターン
により、上層配線形成工程で使用するフォトマスクパタ
ーンを確定させる、上層配線のフォトマスクパターンの
確定工程（ＳＴ０６）を行う。この様にして確定した上
層配線の確定フォトマスクパターン６１は、図５（ｂ）
に示すようなものである。なお、この確定フォトマスク
パターンで作製されたレチクルを使用してステッパによ
り露光し、現像した後のフォトレジストのパターンは、
図５（ｃ）に示すようなパターンとなり、所望の形状の
初期フォトマスクパターン６０とほぼ同様なフォトレジ
ストパターンが形成される。

【００２９】上述した多層配線構造の半導体集積回路の
上層配線用のフォトマスクパターンの設計方法によれ
ば、表面段差のある金属膜上のフォトレジストの膜厚差
による、フォトレジストの上層配線幅の変動を考慮して
設計したフォトマスクパターンになっているので、この
フォトマスクパターンによる上層配線用のレチクルを用
いたステッパによるフォトレジストのパターニングにお
いては、表面凹凸のある金属膜上のフォトレジストにほ
ぼ一定幅の、所望のパターンが形成できる。

【００３０】以上、本発明を２例の実施例により説明し
たが、本発明はこれらの実施例に何ら限定されるもので
はない。例えば、本発明の実施例では、ＤＲＡＭのコン
タクトホール用のフォトマスクパターンの設計および多
層配線構造の半導体集積回路の配線用のフォトマスクパ
ターンの設計に関して説明したが、他の半導体集積回路
のコンタクトホール用や配線のフォトマスクパターンの
設計に適応できることは明白である。また、本発明の実
施例では、コンタクトホール用や配線用のフォトマスク
パターンの設計に関して説明したが、他の表面段差のあ
る被処理膜のフォトリソグラフィ工程で使用するフォト
マスクパターンにも適応できることは明白である。

【００３１】

【発明の効果】以上の説明から明らかなように、本発明
のフォトマスクパターンの設計方法は、縮小投影型露光
装置によるフォトレジストの膜厚やフォトレジスト下の
被処理膜の下層の反射率によるパターン幅の変化を補償
したフォトマスクパターンの設計となっているので、こ
のフォトマスクパターンによるフォトマスクを用いた縮
小投影型露光装置によるフォトレジストの露光を行え
ば、所望の微細なフォトレジストパターンが得られ、高
集積化した半導体集積回路の作製が可能となる。

【図面の簡単な説明】

【図１】本発明を適用した実施例１および実施例２のフ
ローチャート図である。

【図２】本発明を適用した実施例１を説明する図で、図
２（ａ）は所望の形状の初期フォトマスクパターン、図
２（ｂ）はパターン幅拡大補正をした後の確定フォトマ
スクパターン、図２（ｃ）は確定フォトマスクパターン
によるフォトマスクを用いたステッパによる露光で得ら
れた、パターニングされたフォトレジストの概略平面図
である。

【図３】本発明を適用した実施例１におけるフォトレジ
ストの膜厚に対するパターン幅の拡大補正を行うための
補正係数を求める方法を説明する図で、図３（ａ）はス
テッパを用いて露光した時のフォトレジストの膜厚に対
するパターン寸法とフォーカスオフセット量との関係
図、図３（ｂ）は図３（ａ）のフォトレジストの膜厚ｄ
₁、ｄ₂、ｄ₃のグラフをステッパのフォーカス変動幅
ΔＦ内でパターン寸法幅がほぼＷ₀となるように寸法方
向に移動させた図、図３（ｃ）は補正係数を求めるため
の拡大補正幅とフォトレジストの膜厚の関係図である。

【図４】本発明を適用した実施例１における層間絶縁膜
の下層の反射率に対するパターン幅の拡大補正を行うた
めの補正係数を求める方法を説明する図で、図４（ａ）
は層間絶縁膜の下層の反射率とパターニングされたフォ
トレジストのパターン寸法との関係図、図４（ｂ）は補
正係数を求めるための拡大補正幅と反射率比の関係図で
ある。

【図５】本発明を適用した実施例２を説明する図で、図
５（ａ）は所望の形状の初期フォトマスクパターン、図
５（ｂ）はパターン幅拡大補正をした後の確定フォトマ
スクパターン、図５（ｃ）は確定フォトマスクパターン
によるフォトマスクを用いたステッパによる露光で得ら
れたフォトレジストパターンである。

【図６】従来例のＤＲＡＭの作製におけるコンタクトホ
ールの形成を説明するための図で、図６（ａ）はフォト
レジストにコンタクトホール用の開口を形成した状態の
ＤＲＡＭの概略断面図、図６（ｂ）はコンタクトホール
用のフォトマスク、図６（ｃ）はパターニングされたフ
ォトレジストの概略平面図である。

【図７】従来例のＤＲＡＭの作製におけるコンタクトホ
ールの形成を説明するための図で、図７（ａ）はフォト
レジストにコンタクトホール用の開口を形成した状態の
ＤＲＡＭの周辺回路素子領域の概略断面図、図７（ｂ）
はコンタクトホール用のフォトマスク、図７（ｃ）はパ
ターニングされたフォトレジストの概略平面図である。

【図８】従来例の多層配線構成の半導体集積回路の作製
における配線の形成を説明するための図で、図８（ａ）
はフォトレジストに上層配線を形成するためのパターニ
ングをした状態で半導体集積回路の概略断面図、図８
（ｂ）は上層配線用のフォトマスク、図８（ｃ）はパタ
ーニングされたフォトレジストの概略平面図である。

【図９】膜厚の異なるフォトレジストに、焦点深度の異
なるステッパによる露光で形成されるフォトレジストの
パターン寸法とフォーカスオフセット量の関係を示す図
である。

【符号の説明】

１…ＤＲＡＭ、１１…半導体基板、１２…メモリセル領
域、１３…周辺回路素子領域、１４，４１…層間絶縁
膜、１５，４３…フォトレジスト、１６…開口、１７…
ゲート電極、２０，３０…フォトマスクパターン、４０
…下層配線、４２…金属膜、５０，６０…初期フォトマ
スクパターン、５１，６１…確定フォトマスクパター
ン、ＳＴ０１〜ＳＴ０６…ステップ

Claims

【特許請求の範囲】

【請求項１】縮小投影型露光装置に用いるフォトマス
クに形成するフォトマスクパターンの設計方法におい
て、所望の形状のフォトマスクパターンを初期値として入力
する、初期フォトマスクパターンの設定工程と、前記フォトマスクを用いたフォトリソグラフィ工程が行
われる被処理膜表面の高さ分布情報を入力する、前記被
処理膜表面の高さ分布設定工程と、前記縮小投影型露光装置の露光の光に対する前記被処理
膜の透明性を判別する、透明性判別工程と、前記被処理膜が透明な時には、透明な前記被処理膜の下
層の反射率分布を入力する、前記被処理膜の下層の反射
率分布設定工程と、前記被処理膜表面の高さ分布情報および前記被処理膜の
下層の反射率分布情報とを基にして、前記初期フォトマ
スクパターンのパターン幅の拡大補正を行う、パターン
幅拡大補正工程と、パターン幅拡大補正後のパターンにより、前記縮小投影
型露光装置に用いる前記フォトマスクのフォトマスクパ
ターンを確定する、フォトマスクパターンの確定工程と
を有することを特徴とするフォトマスクパターンの設計
方法。
【請求項２】前記被処理膜表面の高さ分布情報を基に
した、前記パターン幅拡大補正工程は、前記被処理膜表
面の最も高い部分のパターンを基準として、他の前記被
処理膜表面部分のパターン幅を拡大するものであること
を特徴とする、請求項１に記載のフォトマスクパターン
の設計方法。
【請求項３】前記被処理膜表面の高さ分布情報を基に
した、前記パターン幅拡大補正工程は、前記被処理膜表
面の最も高い部分との表面段差が前記縮小投影型露光装
置におけるフォーカス位置変動幅の２倍以上である前記
被処理膜表面部分に対してのみ行うことを特徴とする、
請求項２に記載のフォトマスクパターンの設計方法。
【請求項４】前記被処理膜表面の下層の反射率分布情
報を基にした、前記パターン幅拡大補正工程は、前記下
層の反射率の最も大きい部分のパターンを基準として、
他の下層部分のパターン幅を拡大するものであることを
特徴とする、請求項１に記載のフォトマスクパターンの
設計方法。