CN100394304C - 光刻校正的方法 - Google Patents
光刻校正的方法 Download PDFInfo
- Publication number
- CN100394304C CN100394304C CNB991181972A CN99118197A CN100394304C CN 100394304 C CN100394304 C CN 100394304C CN B991181972 A CNB991181972 A CN B991181972A CN 99118197 A CN99118197 A CN 99118197A CN 100394304 C CN100394304 C CN 100394304C
- Authority
- CN
- China
- Prior art keywords
- corner
- square
- angle
- spirte
- entrant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种光刻校正的方法,用当图形呈现一凹角(21)时,所显像后的光刻胶便会有残留,反之,如为一凸角时,便会有过蚀的情形,推衍出首先将集成电路分割,而后对每一分割方块的四个角进行分析,判断此四个角与周围的图形间为凸角、或凹角、或是平坦状态,而后依其状态决定校正,如为凸角,则加一增补块,如为凹角,则加一削除块。如为平角,则不需处理。
Description
技术领域
本发明涉及一种光学技术,特别是关于一种对于半导体光刻校正方法(OPC,optical proximity correction techniques)的计算。
背景技术
集成电路的技术于近几年来不断的朝缩小其线路尺寸(feature size)发展,并取得大幅的突破,至今量产技术上已可达到0.20μm以下。然而随着线路缩小,一些过程上的瓶颈也逐渐的使处理越来越困难,其中之一,就是发生在光刻技术(photolithography)上。
光刻技术简单的说,就是选择性的将涂布在晶片(wafer)上光刻胶(photo-resist),以光线(紫外光或X光)曝照,以选择性的保留部分的光刻胶做为晶片上的薄膜层的保护层,使之免于受到注入(implantation)或是蚀刻(etching)等工艺的影响。
光刻时,首先在晶片上覆上一层光刻胶,其为感光的材料(photo-sensitive material),来自光源(light source)的平行光,经过一以玻璃为主体的光掩模(mask)之后,便打在这光刻胶上,此步骤称为曝光。进行曝光的光刻胶有两种,一种称为正片(positive),另外一种为负片(negative)。若经显影(development)之后,光刻胶上的图形与光掩模相同,这种图案转移(pattern transfer)的方式便称为正片。反之为负片。正片及负片的原理是相同的,然而为了说明的方便,以下皆以正片的情形说明之。
一个发生在光刻技术上的问题是光线在穿过光掩模时产生的散射及绕射的现象,会导致图案转移时的失真。这个问题在集成电路缩小后更为明显,特别是在图案(pattern)边角的部分。
如图1所示,为一只读存储器ROM的集成电路图,其存储器的部分,基本上是由一成排的位线11(bit lines)及字线12(word lines)所组成。将数据存入只读存储器的方法非常直接,每一个位址的存储单元,也就是字线及位线交错的地方,被作成一N-MOS,因此其初始的读出值为“1”。当要在某一位址存的存储单元为“0”时,只需注入硼离子将该区原本的电性中和掉,使之不能被导通,就能使该位址的存储单元的值为“0”,如图1所示的离子注入区13。该区由于使注入硼离子,因此未来在位址(1,3)上的值就会是“0”,其他则为“1”。换言之,在输入只读存储器的存值时,必需制作一光掩模,在位址(1,3)上开孔,将其他部位遮覆住,而使硼离子只被注入特定区域。
如图2所示,为一只读存储器在进行存值存入时的光掩模。存值由上至右分别为011,010,110。因此在任何需存“1”的部位,就需要有光刻胶保护,于是所需的如图2中光掩模20所示。
然而,由于先前所述,在光刻技术上,曝光时光线散射、绕射的问题,光刻胶实际上不能被显影成图2般的方正,而是如图3所示,会有失真而呈一圆弧状的结构。特别是在边角的部分,如凹角31会有残留。而在凸角32则会过蚀。
为了克服这个问题,一般采用一称为OPC(optical proximity correction)的技术处理。如图4所示,将原始的光掩模20经计算机计算之后,考虑会产生失真的部分,加以修正。将会有残留的部分加上一削除块41,称为anti-serif。反之在会有过蚀的部分,则加上一增补块42予以增补,称为serif。利用OPC的技术,便可以校正曝光失真的问题。
由于集成电路本身的复杂性,因此几乎是不可能以人工的方式来计算以求出应如何对光掩模加以修正。所以,OPC技术必需利用计算机程序来进行计算及修正的工作。
发明内容
本发明的目的在于提供一种光刻校正(OPC)的方法。
本发明的思想在于,利用图形(pattern)呈凸角、凹角或是平角,来决定如何对光掩模的修正。请参考图2及图3,对光掩模20而言,其会发生失真的部分,皆是在图形形状有折角的部分。更进一步的说,当图形呈现一凹角21时,所显像后的光刻胶便会有残留,如余留处31。反之,如为一凸角22时,便会有过蚀的情形。当图形如平角23时,则不会发生失真的现象。依据这个现象,我们便可以归纳出OPC修正的原则,就是
1、如果图形为凸角,则加上一增补块(serif)42
2、如果图形为凹角,则加上一削除块(anti-serif)41
3、如果图形为平角,则不需处理
利用上述的原理,本发明所述的方法是,首先将集成电路分割,而后对每一个分割方块的四个角进行分析,判断此四个角与周围的图形间,是属于凸角,或是凹角,或是呈平坦的状态,而后依据其状态来决定要如何进行OPC的校正。如果图形为凸角,则加上一增补块(serif)。如果图形为凹角,则加上一削除块(anti-serif)。如果图形为平角,则不需处理。
另外,所述的光刻校正方法,最好其中步骤(2)为:如果该边角的两侧,及对角的该分割方块皆无图形,则该边角为一凸角。
另外,所述的光刻校正方法,最好其中步骤(3)为:如果该边角两侧的该分割方块,至少有一没有图形,及对角的该分割方块有图形,则该边角为一凹角。
另外,所述的光刻校正方法,最好其中步骤(3)为:如果该边角两侧的该分割方块,皆有图形,及对角的该分割方块没有图形,则该边角为一凹角。
本发明提供一种光刻校正方法,其步骤为:(1)对集成电路的图形进行分割,并予以各个方块一坐标;(2)选择一所述方块对其四个边角进行检测,所述方块的选择以该坐标依次挑选;(3)判断该方块的该边角是否为凹角,若是则加上一削除块;(4)若否,判断该方块的该边角是否为凸角,若是则加上一增补块;(5)若该方块的该边角为平角,则不予处理;(6)判断是否已完成所有的该方块的检测,若全部完成则结束,否则就回到所述步骤(2)继续检测。
另外,所述的光刻校正方法,最好其中所述步骤(3)为:如果该边角两侧的该分割方块,至少有一侧没有图形,及对角的该分割方块有图形,则该边角为一凹角。
另外,所述的光刻校正方法,最好其中所述步骤(3)为:如果该边角两侧的该分割方块,皆有图形,及对角的该分割方块没有图形,则该边角为一凹角。
另外,所述的光刻校正方法,最好其中所述步骤(4)为:如果该边角的两侧,及对角的该分割方块皆无图形,则该边角为一凸角。
附图说明
图1,为一只读存储器的集成电路简图
图2,为一只读存储器的注入光掩模
图3,为经曝光后的光刻胶的图形
图4,为经OPC校正之后的光掩模图形
图5a为呈平角的图形,图5b,5c,5d,为呈凹角状的图形
图6为呈凸角状的图形
图7a,7b,7c为呈平角的图形
图8,为一经分割后的一块集成电路
图9,为经分割后的一块集成电路与周边方块间的示意图
图10,为本发明的实施例的程序步骤图
具体实施方式
参照图8,集成电路经分割之后,可得到一方块A80。该方块A80的坐标为(I,J),且有四个边角。参照图9,为该方块80与周边方块间的示意图。在图9中可以清楚的发现,该方块80被另外8个方块所包围,且其每一个边角周围则各与三个方块相接。
参照图5a,为一分割后的方块50,若以其左下方的边角51(图8中的A(I,J,左底部))为例,其与周边的方块可产生的图形,共有2的三次方,为8种,分别如图5a~5d,图6以及图7a~7c所示。
在图5a~图5d中,由于边角51与周边的方块间呈现一凹角,因此在进行曝光时,会产生残留的现象,所以当计算机程序在进行检测时,如果发现有图形(pattern)属于这四种状态之一时,便会在该边角51上,加上一削除块(anti serif)。
在图6中,该边角51其周环没有任何图形,而呈现一凸角时。是以若计算机对各个方块进行检测时,如发现有一方块如图6所示时,便会在该边角51加上一增补块(serif)。
在图7a~图7c,为边角51呈平角,若是完全被包围的形状,且以计算机对各个方块进行检测时,如发现有一方块如图7a~图7c所示时,便不需处理。
依据上述的原则,便可得到一处理过程,如图10所示。首先,对集成电路的图形进行分割,步骤101,并给予各个方块一坐标。而后择一方块对其四个边角进行检测,步骤·102,方块的选择可以其坐标依次挑选。而后,判断该方块的边角是否为凹角,步骤103,若是则加上一削除块(anti serif),步骤104。若否,判断该方块的边角是否为凸角,步骤105,若是则加上一增补块(serif),步骤106。若该方块的边角为平角,则不予处理,步骤107。而后,判断是否已完成所有的方块的检测,步骤108,若全部完成则结束,步骤109,否则就回到步骤102继续检测。
本程序的回路(loop)为公知技术,在此不予赘述,仅就其判断部分,举一实施例如下:
when A(I,J)=1then {等于1表有图案}
ifA(I-1,J+1)andA(I,J+1)andA(I-1,J)=0then
A(I,J,left top)add serif. {此四段程序为分别
ifA(I,J+1)and A(I+1,J+1)and A(I+1,J)=0then 对方块A(I,J)的四
A(I,J,right top)add serif. 个边角判断其是否
ifA(I-1,J)and A(I-1,J-1)and A(I,J-1)=0then 为图6所示的状态,
A(I,J,left bottom)add serif. 若是则加上一增
ifA(I,J-1)and A(I+1,J-1)and A(I+1,J)=0then 补块serif}
A(I,J,right bottom)add serif.
ifA(I-1,J+1)=0and A(I,J+1)and A(I-1,J)=1then {此四段程序为分A(I,
J,left top)add anti serif. 别对方块A(I,J)的
if A(I+1,J+1)=0and A(I,J+1)and A(I+1,J)=1then 四个边角判断其A(I,
J,right top)add anti serif. 是否为图5d所示
ifA(I-1,J-1)=0and A(I-1,J)and A(I,J-1)=1then 的状态,若是则
A(I,J,left bottom)add anti serif. 加上一削除块serif}
anti if A(I+1,J-1)=0and A(I,J-1)and A(I+1,J)=1then
A(I,J,right bottom)add anti serif.
ifA(I-1,J+1)=1and A(I,J+1)and A(I-1,J)=0then {此四段程序为
A(I,J,left top)add anti serif. 分别对方块A(I,J)
ifA(I+1,J+1)=1and A(I,J+1)and A(I+1,J)=0then 的四个边角判断
A(I,J,right top)add anti serif. 其是否为图5a、
ifA(I-1,J-1)=1 andA(I-1,J)and A(I,J-1)=0then 图5b、图5c所示
A(I,J,left bottom)add anti serif. 的状态,若是则加
ifA(I+1,J-1)=1and A(I,J-1)and A(I+1,J)=0 上一削除块anti serif}
then
A(I,J,right bottom)add anti serif.
else do not add serif 不处理的状态
如上所述,本实施例将呈凹角的边角检测出,并加上一削除块。对于呈凸角的边角,则加上一增补块。至于其他,则不予处理。当然在判断上,也可采用其他的逻辑组合来将之区分,如区分出凹角和平角,如图7a,图7b,图7c所示。但无论如何,判别的重点皆是在于检测边角与其周边所呈现的形状为何,再利用此点来决定校正的方式。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何本领域的技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围应当以权利要求书所界定的范围为准。
Claims (4)
1.一种光刻校正的方法,该方法包含的步骤为:
首先将一集成电路的图形以四方形分割成为由四方形的分割方块所组成的子图形;
对每一个分割方块的四个边角进行分析,以分析边角为凸角、凹角还是平角,其中如果一边角的两侧及对角的分割方块皆无子图形,则该边角被定义为一凸角,如果一边角两侧的分割方块至少有一没有子图形且对角的分割方块有子图形,或者如果该边角两侧的分割方块皆有子图形且对角的分割方块没有子图形,则该边角被定义为一凹角,而如果一边角既不为凹角也不为凸角,则该边角被定义为一平角;
若分析的结果,该边角为凸角,则加上一增补块;
若分析的结果,该边角是为凹角,则加上一削除块;
若分析的结果,该边角为平角,则不予处理。
2.如权利要求1所述的光刻校正方法,其中所述集成电路为一只读存储器。
3.一种光刻校正的方法,其步骤为:
(1)对集成电路的图形进行分割,并予以各个方块一坐标;
(2)选择一所述方块对其四个边角进行检测,所述方块的选择以坐标依次挑选;
(3)判断该方块的边角是否为凹角,若是则加上一削除块;
(4)若否,判断该方块的该边角是否为凸角,若是则加上一增补块;
(5)若该方块的该边角既不为凹角也不为凸角,则不予处理(6)判断是否已完成所有的方块的检测,若全部完成则结束,否则就回到所述步骤(2)继续检测,
其中,如果一边角的两侧及对角的分割方块皆无子图形,则该边角被定义为一凸角;如果一边角两侧的分割方块至少有一没有子图形且对角的该分割方块有子图形,或者如果一边角两侧的分割方块皆有子图形且对角的该分割方块没有子图形,则该边角被定义为一凹角。
4.如权利要求3所述的方法,其中所述集成电路为一只读存储器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB991181972A CN100394304C (zh) | 1999-08-30 | 1999-08-30 | 光刻校正的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB991181972A CN100394304C (zh) | 1999-08-30 | 1999-08-30 | 光刻校正的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1286415A CN1286415A (zh) | 2001-03-07 |
CN100394304C true CN100394304C (zh) | 2008-06-11 |
Family
ID=5280365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB991181972A Expired - Lifetime CN100394304C (zh) | 1999-08-30 | 1999-08-30 | 光刻校正的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100394304C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7055126B2 (en) * | 2003-10-27 | 2006-05-30 | International Business Machines Corporation | Renesting interaction map into design for efficient long range calculations |
CN101452499B (zh) * | 2007-11-30 | 2011-01-05 | 鸿富锦精密工业(深圳)有限公司 | 元件结构图形智能校正系统及方法 |
CN101989041B (zh) * | 2009-07-30 | 2012-07-11 | 上海华虹Nec电子有限公司 | 一种增加二维图形分辨率的方法 |
CN107479331B (zh) * | 2017-07-31 | 2020-05-15 | 上海华力微电子有限公司 | 一种图形转角的opc修正方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57138638A (en) * | 1981-02-20 | 1982-08-27 | Toshiba Corp | Photoetching mask |
JPH0844038A (ja) * | 1994-08-03 | 1996-02-16 | Matsushita Electron Corp | マスターマスク作成装置及び半導体装置の製造方法 |
JPH09160221A (ja) * | 1995-12-01 | 1997-06-20 | Toppan Printing Co Ltd | 位相シフトマスクのシフター欠陥修正方法 |
US5740068A (en) * | 1996-05-30 | 1998-04-14 | International Business Machines Corporation | Fidelity enhancement of lithographic and reactive-ion-etched images by optical proximity correction |
US5858591A (en) * | 1998-02-02 | 1999-01-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Optical proximity correction during wafer processing through subfile bias modification with subsequent subfile merging |
JPH1152540A (ja) * | 1997-08-07 | 1999-02-26 | Sony Corp | フォトマスクパターンの設計方法 |
-
1999
- 1999-08-30 CN CNB991181972A patent/CN100394304C/zh not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57138638A (en) * | 1981-02-20 | 1982-08-27 | Toshiba Corp | Photoetching mask |
JPH0844038A (ja) * | 1994-08-03 | 1996-02-16 | Matsushita Electron Corp | マスターマスク作成装置及び半導体装置の製造方法 |
JPH09160221A (ja) * | 1995-12-01 | 1997-06-20 | Toppan Printing Co Ltd | 位相シフトマスクのシフター欠陥修正方法 |
US5740068A (en) * | 1996-05-30 | 1998-04-14 | International Business Machines Corporation | Fidelity enhancement of lithographic and reactive-ion-etched images by optical proximity correction |
JPH1152540A (ja) * | 1997-08-07 | 1999-02-26 | Sony Corp | フォトマスクパターンの設計方法 |
US5858591A (en) * | 1998-02-02 | 1999-01-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Optical proximity correction during wafer processing through subfile bias modification with subsequent subfile merging |
Non-Patent Citations (4)
Title |
---|
昭57-138638 1982.08.27 |
特开平11-52540 1999.02.26 |
特开平8-44038 1996.02.16 |
特开平9-160221 1997.06.20 |
Also Published As
Publication number | Publication date |
---|---|
CN1286415A (zh) | 2001-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8037429B2 (en) | Model-based SRAF insertion | |
TWI226656B (en) | Energy beam exposure method and exposure apparatus | |
US6499003B2 (en) | Method and apparatus for application of proximity correction with unitary segmentation | |
US7487490B2 (en) | System for simplifying layout processing | |
US7614033B2 (en) | Mask data preparation | |
US7194712B2 (en) | Method and apparatus for identifying line-end features for lithography verification | |
US7346882B2 (en) | Pattern forming method, mask manufacturing method, and LSI manufacturing method | |
JP2003151885A (ja) | パターン形成方法および半導体装置の製造方法 | |
US8952546B2 (en) | Integrated circuit designed and manufactured using diagonal minimum-width patterns | |
US20080063948A1 (en) | Method for achieving compliant sub-resolution assist features | |
KR20110065493A (ko) | 캐릭터 투영 리소그래피를 이용한 레티클의 광학적 근접 보정, 설계 및 제조를 위한 방법 | |
KR102005083B1 (ko) | 하전 입자 빔 리소그래피를 사용하여 패턴들을 형성하는 방법 및 시스템 | |
US20090024978A1 (en) | Semiconductor device mask, method of forming the same and method of manufacturing semiconductor device using the same | |
US6174630B1 (en) | Method of proximity correction with relative segmentation | |
US7892706B2 (en) | Sub-wavelength diffractive elements to reduce corner rounding | |
CN100394304C (zh) | 光刻校正的方法 | |
US6854105B2 (en) | Chip arrangement determining apparatus and method | |
US6175953B1 (en) | Method and apparatus for general systematic application of proximity correction | |
CN1577722B (zh) | 图形修正方法、系统、掩模、半导体器件制造方法和半导体器件 | |
US20030087193A1 (en) | Wavelength-independent exposure pattern generation method and exposure pattern generation system for lithography | |
TWI514437B (zh) | 用以利用帶電粒子束微影術以多個暴露回合使圖樣破碎的方法與系統 | |
JP3267587B2 (ja) | パターン形状補正方法、パターン形状算出方法 | |
US7022439B2 (en) | Fracturing polygons used in a lithography process for fabricating an integrated circuit | |
US20020040468A1 (en) | Pattern correcting method and pattern verifying method | |
JP2005352486A (ja) | 露光遮断領域を有するフォトマスク及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20080611 |