JPH09186068A

JPH09186068A - 半導体装置の製造方法

Info

Publication number: JPH09186068A
Application number: JP8000580A
Authority: JP
Inventors: Kazuaki Tashiro; 和昭田代
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-01-08
Filing date: 1996-01-08
Publication date: 1997-07-15

Abstract

(57)【要約】【課題】セルフアライメントの精度を高めることが困
難。【解決手段】Ｘ線を吸収しやすい重金属材料からなる
所望の形状にパターン化された吸収層１０３を有し、該
吸収層１０３の積層方向の一方の面側からＸ線を照射す
ることにより、該吸収層１０３をマスクにして、該一方
の面側と反対の面側に配されたフォトレジストを露光す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法、特に高性能の半導体装置を容易にかつ低コストで製
造しうる半導体装置の製造方法に関する。さらにフォト
リソグラフィにより微細なパターニングを行う半導体装
置の製造方法に関する。

【０００２】

【従来の技術】従来の製造方法で作成した半導体装置と
して、たとえばアクティブマトリクス方式のフラットパ
ネルディスプレイや１次元，２次元センサがあり、この
駆動用、読みだし用に盛んに用いられている薄膜半導体
膜を利用した薄膜トランジスタがある。以下、薄膜トラ
ンジスタの構造として、一般的な逆スタガー型を取り上
げてその製造方法について説明する。図９にこの従来の
製造方法の工程図を示す。

【０００３】まず図９（ａ）に示すように、ガラス基板
９０１上に蒸着法やスパッタ法により、アルミニウムや
クロムなど材料を用いての第１の金属層９０２を成膜す
る。しかる後図９（ｂ）に示すように、フォトリソグラ
フィにより、所望の形状にパターニングする。これを薄
膜トランジスタのゲート電極９０３とする。

【０００４】つぎに図９（ｃ）に示すように、ＣＶＤ法
（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏ
ｎ）等を用いてこのゲート電極上に半導体層を成膜す
る。ＳｉＨ₄ シランガス、ＮＨ₃ アンモニアガス、Ｈ₂
水素ガスを用いて、ゲート絶縁膜９０４として水素化ア
モルファス窒化シリコン膜を成膜する。引き続きシラン
ガスと水素ガスによりイントリンシックな半導体層９０
５として水素化アモルファスシリコン層を成膜する。さ
らにシランガス、水素ガスで希釈したＰＨ₃ ホスフィン
ガスを用いて、不純物半導体層９０６としてｎ⁺ 型水素
化アモルファスシリコン層を成膜する。つぎに蒸着法や
スパッタ法により、アルミニウムやクロムなど材料を用
いての第２の金属層９０７を成膜する。しかる後図９
（ｄ）に示すように、フォトリソグラフィにより、所望
の形状にパターニングする。これを薄膜トランジスタの
ソース、ドレイン電極用の金属層とする。引き続きドラ
イエッチングにより、不必要なｎ⁺ 型水素化アモルファ
スシリコン層を除去し、ソース、ドレイン電極とのオー
ミック層を形成しソース、ドレイン電極９０８，９０９
を完成する。

【０００５】さらにこの薄膜トランジスタを用いた半導
体装置として、２次元の画像読み取り装置を取り上げて
説明する。図１１（ａ）は従来の画像読み取り装置の１
画素分の平面図を示す。図１１（ｂ）は図１１（ａ）の
Ａ−Ｂの断面図を示す。図１２はこの画像読み取り装置
１画素の等価回路を示す。画像読み取り装置の１画素は
ＭＩＳ型光センサＳ１１、光電変換素子駆動部としての
駆動薄膜トランジスタＴ１１で構成されている。さらに
ＳＩＧは信号配線である。ｇｎは駆動薄膜トランジスタ
のゲート線、Ｓ，ＧはそれぞれＭＩＳセンサの上電極、
下電極を示す。Ｃｇｓ，Ｃｇｄは駆動用薄膜トランジス
タのゲート電極とソース電極、ドレイン電極との重なり
による容量である。また、図１１（ｂ）において、１１
０１はガラス基板、１１０２，１１０３はＣｒ等からな
るＭＩＳ型光センサ等の下電極及びゲート電極、１１０
４は絶縁膜、１１０５は半導体層、１１０６は高濃度不
純物層、１１０７，１１０８はソース・ドレイン電極、
１１０９は表面保護層である。光によりＭＩＳ型光セン
サＳ１１で発生した電荷は、薄膜トランジスタＴ１１を
通して、Ｃｇｓ，Ｃｇｄに蓄えられたのち、不図示の読
み出し回路で、この電荷を読み出す。ここでは１ビット
についての場合であるが、実際にはこのＣｇｓ，Ｃｇｄ
は、このゲート線につながった他の薄膜トランジスタの
ものとの合計である。このように蓄積容量はＣｇｓ，Ｃ
ｇｄを利用している。ここで用いられる光電変換素子は
特願平５−３３１６９０号において開示された光電変換
素子と同じ原理によるものである。

【０００６】図１３（ａ），（ｂ）はそれぞれリフレッ
シュモード、光電変換モードの動作を示す光電変換素子
のエネルギーバンド図である。図中の１〜５は各層の厚
さ方向の状態を示している。リフレッシュモードを示す
図１３（ａ）において、Ｄ電極はＧ電極に対して負の電
位が与えられているために、水素化アモルファスシリコ
ン層３内の黒丸で示されたホールは電界によりＤ電極に
導かれる。同時に白丸で示された電子は水素化アモルフ
ァスシリコン層３に注入される。このとき一部のホール
と電子はｎ⁺ 水素化アモルファスシリコン層２、水素化
アモルファスシリコン層３中において再結合して消滅す
る。充分に長い時間この状態が続けば、水素化アモルフ
ァスシリコン層３内のホールは水素化アモルファスシリ
コン層３から掃き出される。この状態で光電変換モード
を示す図１３（ｂ）になると、Ｄ電極はＧ電極に対して
正の電位が与えられるために、水素化アモルファスシリ
コン層３中の電子は瞬時にＤ電極に導かれる。しかしホ
ールはｎ⁺ 水素化アモルファスシリコン層２が注入阻止
層として働くために、水素化アモルファスシリコン層３
中に導かれることはない。この状態で水素化アモルファ
スシリコン層３内に光が入射すると、光は吸収され電
子、ホール対が発生する。この電子は電界により電極に
導かれ、ホールは水素化アモルファスシリコン層３内を
移動し水素化アモルファス窒化シリコン層４の界面に達
するが、ここで阻止され水素化アモルファスシリコン層
３内に留まることになる。このとき電子はＤ電極に移動
し、ホールは水素化アモルファスシリコン層３内の水素
化アモルファス窒化シリコン層４界面に移動するため、
素子内の電気的中性を保つために、電流がＧ電極から流
れる。この電流は光により発生した電子、ホール対に対
応するので、入射した光に比例する。

【０００７】図１４に画像読み取り装置の全体回路を示
す。光電変換素子駆動用薄膜トランジスタ、光電変換素
子共どもまったく同一のプロセスにより、同一基板上に
形成することができる。回路図中Ｓ１１〜Ｓ３３は光電
変換素子を表している。ＳＴ１１〜ＳＴ３３は光センサ
駆動用薄膜トランジスタである。Ｖｓは読みだし用電
源、Ｖｇはリフレッシュ用電源であり、それぞれスイッ
チＳＷｓ、ＳＷｇを介して全光電変換素子Ｓ１１〜Ｓ３
３の下電極Ｇに接続されている。スイッチＳＷｓはイン
バータを介して、スイッチＳＷｇは直接にリフレッシュ
制御回路ＲＦに接続されており、リフレッシュ期間はス
イッチＳＷｇがＯＮ、その他の期間はスイッチＳＷｓが
ＯＮするように制御されている。信号出力は信号配線Ｓ
ＩＧにより検出用集積回路ＩＣに接続されている。図１
４では９個の画素を３個のブロックに分け、１ブロック
あたり３画素の出力を同時に転送し、この信号を検出用
集積回路によって順次出力に変換され出力される。説明
のしやすいように９画素の２次元画像入力部としたが、
実際にはさらに高密度の画素構成となっている。たとえ
ば画素サイズを１５０μｍ角の大きさで、４０ｃｍ角の
画像読み取り装置を作成した場合、画素数はおよそ１８
０万画素となる。

【０００８】従来各薄膜トランジスタのＣｇｓ，Ｃｇｄ
はさまざまな悪影響を与えていた。即ち薄膜トランジス
タのゲート電圧に対する応答が、この容量のために遅く
なる、読み出し用のＩＣの容量負荷が大きくなる等の悪
影響があった。またこの容量を蓄積容量として利用する
には、信号量に対して大きすぎる。そのために読み出し
用のＩＣへの負荷が非常に大きくなる。逆にこの容量が
大きすぎる為に、蓄積容量として使わざるを得ない。

【０００９】このような画像読み取り装置の従来の製造
工程を図１５に示す。（１）．洗浄ガラス基板上１５０１に、スパッタにより
クロムを１０００オングストローム成膜する。このクロ
ム上に所望の形状にフォトレジストのパターンを形成し
て、これをマスクにエッチングを行い、その後フォトレ
ジストを剥離洗浄後、各画素の薄膜トランジスタのゲー
ト電極１５０２、ＭＩＳ型光センサの下電極１５０３と
した（図１５（ａ））。（２）．次にこの上に、ＳｉＨ₄ シランガス、ＮＨ₃ ア
ンモニアガス、Ｈ₂ 水素ガスを使ってプラズマＣＶＤに
より水素化アモルファス窒化シリコン層１５０４を形成
した。ひきつづきＳｉＨ₄ シランガス、Ｈ₂ 水素ガスを
使いプラズマＣＶＤにより水素化アモルファスシリコン
層１５０５を形成した。さらにＳｉＨ₄ シランガス、Ｐ
Ｈ₃ ホスフィンガス、Ｈ₂ 水素ガスを使ってプラズマＣ
ＶＤによりｎ⁺ 型水素化アモルファスシリコン層１５０
６を形成した（図１５（ｂ））。（３）．フォトリソグラフィ工程によりコンタクトホー
ル、アイソレーションのフォトレジストパターンを作成
し、これをマスクにドライエッチングにより水素化アモ
ルファス窒化シリコン層、水素化アモルファスシリコン
層、ｎ⁺ 型水素化アモルファスシリコン層を一部除去
し、フォトレジスト剥離洗浄後コンタクトホール形成と
アイソレーションをおこなった（図１５（ｃ））。（４）．その上にスパッタ法によりアルミを１μｍ成膜
した。然る後、このアルミ上に、所望の形状にフォトレ
ジストのパターンを形成し、これをマスクにエッチング
を行い、フォトレジスト剥離洗浄後薄膜トランジスタの
ソース１５０７、ドレイン電極１５０８、配線部の上電
極とした。またこのときＭＩＳセンサ上のアルミは除去
され、ｎ⁺ 型水素化アモルファスシリコン層の上電極が
形成される（図１５（ｄ））。（５）．然る後、このアルミ上に、所望の形状にフォト
レジストのパターンを形成し、これをマスクに薄膜トラ
ンジスタのチャネル部のｎ⁺ 型水素化アモルファスシリ
コン層のエッチングを行い、フォトレジスト剥離洗浄後
チャネルを形成した（図１５（ｅ））。（６）．ひきつづきＳｉＨ₄ シランガス、ＮＨ₃ アンモ
ニアガス、Ｈ₂ 水素ガスを使ってプラズマＣＶＤにより
表面保護層として水素化アモルファス窒化シリコン層１
５０９を３０００オングストローム形成した。

【００１０】

【発明が解決しようとする課題】従来の製造方法では図
９の（ｄ）に示すごとくゲート電極９０３とソース、ド
レイン電極９０８，９０９との間に重なり幅ｄ₁ ，ｄ₂
が２〜３μｍ必要となる。しかしながらこの重なり幅の
部分では、このそれぞれゲート・ソース間容量Ｃｇｓ、
ゲート・ドレイン間容量Ｃｇｄが形成されてしまう。薄
膜トランジスタをマトリクス配線されたフラットパネル
ディスプレイや１次元，２次元センサの駆動用、読みだ
し用に用いるとき、これらの容量は寄生容量として信号
読みとりのクロストークなどの原因となりパネルの動作
に悪影響をもたらす。上述したように、画像読み取り装
置では、薄膜トランジスタのゲート電圧に対する応答
が、この容量のために遅くなる。また読み出し用のＩＣ
の容量負荷が大きくなる。さらにこの容量を蓄積容量と
して利用するには、信号量に対して大きすぎる。そのた
めに読み出し用のＩＣへの負荷が非常に大きくなる。逆
にこの容量が大きすぎる為に、蓄積容量として使わざる
をえないなどの問題があった。そこで従来からいわゆる
セルフアラインメントプロセスにより、この重なり幅を
なくす努力がなされてきた。その一つの例として図１０
に従来のセルフアラインメントの製造技術の工程図を示
す。ここでは薄膜トランジスタの部分だけで説明する。

【００１１】まず石英ガラス基板１００１上に蒸着法や
スパッタ法により、アルミニウムやクロムなどの材料を
用いての第１の金属層１００２を成膜する（図１０
（ａ））。しかる後フォトリソグラフィにより、所望の
形状にパターニングする。これを薄膜トランジスタのゲ
ート電極１００３とする（図１０（ｂ））。

【００１２】つぎにＣＶＤ法（ＣｈｅｍｉｃａｌＶａ
ｐｏｒＤｅｐｏｓｉｔｉｏｎ）等を用いてこのゲート
電極上に半導体層を成膜する。ＳｉＨ₄ シランガス、Ｎ
Ｈ₃アンモニアガス、Ｈ₂ 水素ガスを用いて、ゲート絶
縁膜１００４として水素化アモルファス窒化シリコン膜
を成膜する。引き続きシランガスと水素ガスによりイン
トリンシックな半導体層１００５として水素化アモルフ
ァスシリコン層を成膜する。さらにシランガス、水素ガ
スで希釈したホスフィンガスを用いて、不純物半導体層
１００６としてｎ⁺ 型水素化アモルファスシリコン層を
成膜する。このセルフアラインメントの技術はソース、
ドレイン電極形成時のフォトリソグラフィにおける露光
の方法を改良することにより実現している。つまりフォ
トレジスト１００７をｎ⁺ 型水素化アモルファスシリコ
ン層１００６上に形成する。このフォトレジストに対し
て、所望の形状に形成されたゲート電極１００３をマス
クとして、基板の裏側から露光を行う（図１０
（ｃ））。この工程により、ゲート電極と同一幅のフォ
トレジストパターン１００８を形成する。この後、この
フォトレジストパターンを残したまま、蒸着法やスパッ
タ法により、アルミニウムやクロムなどの材料を用いて
第２の金属層１００９を成膜する（図１０（ｄ））。し
かる後フォトレジストの剥離工程を行う。そうすると、
ゲート電極上のフォトレジストパターンはリフトオフさ
れ、それに応じて、ソース、ドレイン電極部の金属層が
あとに残される形で形成される（図１０（ｅ））。引き
続きドライエッチングにより、このソース、ドレイン電
極としての金属層をマスクにして不必要なｎ⁺ 型水素化
アモルファスシリコン層を除去し、ソース、ドレイン電
極とのオーミック層を形成し、ゲート電極と重なり幅の
低減されたソース、ドレイン電極１０１０，１０１１を
完成する（図１０（ｆ））。しかしながらこの方法で
は、背面露光をとっているので遮光性の第２の金属層は
露光のあとから形成しなければならず、このリフトオフ
の方法をさけることはできない。ところがリフトオフで
ソース、ドレイン電極を形成する工程は、ゲート電極上
のレジストパターンが現像工程で引き剥されるさいに同
時に起こるものであり、そのソース、ドレイン電極の断
面は予想に反して必ずしも、ゲート電極に対して、セル
フアラインに形成することができないという課題があっ
た。また感光性レジストをのこしたまま、第２の金属層
を形成するという工程では、高温工程（１５０〜２００
℃）であり、このフォトレジストが、変質し現象不良を
起こすなどの歩留まり低下の原因にもなりやすい。リフ
トオフの工程を避けるために、第２の金属層として、透
光性の半金属たとえばＩＴＯ（ＩｎｄｉｕｍＴｉｎ
Ｏｘｉｄｅ）などを用い、かつネガのフォトレジストを
用いることもできるが、この薄膜トランジスタをマトリ
クス配線されたフラットパネルディスプレイや１次元，
２次元センサの駆動用、読みだし用に用いるときに配線
抵抗の増大となり、駆動の困難を引き起こしたりするの
で好ましくない。さらにこの技術の本質的な課題とし
て、そもそも水素化アモルファスシリコンなどの光吸収
性の膜を半導体層として用いる限り、ここでの吸収等非
常に困難な問題が残っている。またガラス基板側から露
光を行うので、ガラス基板での露光光の吸収、回折（現
状の露光で用いられる紫外線はガラス基板でかなり吸収
される。そこで上記例の様に石英ガラスを用いると、コ
ストの問題から大面積化できない。）、薄膜中での吸
収、回折等により、露光の解像度をある限度以上に上げ
られないという課題があった。

【００１３】本発明は、上記のごとき従来の技術を考慮
し、安価な材料、非常に簡易なプロセスを用いながら
も、薄膜トランジスタの例で言えば、ゲート電極と、ソ
ース、ドレイン電極との重なり幅を極めて小さくしう
る、セルフアラインメント技術を提案し、半導体装置
を、大面積化された半導体装置であっても容易に、かつ
高品質、低コストで作成する製造方法を提供するもので
ある。

【００１４】

【課題を解決するための手段】本発明の第１の半導体装
置の製造方法は、Ｘ線を吸収しやすい重金属材料からな
る所望の形状にパターン化された吸収層を有し、該吸収
層の積層方向の一方の面側からＸ線を照射することによ
り、該吸収層をマスクにして、該一方の面側と反対の面
側に配されたフォトレジストを露光することを特徴とす
る。

【００１５】また、本発明の第２の半導体装置の製造方
法は、上記第１の半導体装置の製造方法において、基板
上に前記所望の形状にパターン化された吸収層を設けた
後、この吸収層の上に少なくとも半導体層を含む層を形
成し、さらにパターニングすべき層を設け、この上にＸ
線に感光するフォトレジストを設け、該基板側からＸ線
を照射することで、該吸収層をマスクにして、該フォト
レジストを感光させることを特徴とする。

【００１６】また、本発明の第３の半導体装置の製造方
法は、上記第２の半導体装置の製造方法において、前記
基板は絶縁基板であって、該絶縁基板上に薄膜トランジ
スタを有し、前記吸収層はゲート電極、パターニングす
べき層は高濃度不純物層及びソース・ドレイン電極とな
る導電層であることを特徴とする。

【００１７】また、本発明の第４の半導体装置の製造方
法は、絶縁基板上に、導電層、絶縁層、半導体層、高濃
度不純物層、導電層の層構成を有する光電変換素子と、
該光電変換素子と同一層構成の薄膜トランジスタとを備
えた半導体装置の製造方法において、前記絶縁基板上
に、Ｘ線を吸収しやすい重金属材料からなる所望の形状
にパターン化された、前記薄膜トランジスタのゲート電
極となる第一導電層と、Ｘ線を透過する、光電変換素子
の導電層となる第二導電層とを設け、その後絶縁層、半
導体層、高濃度不純物層、第三導電層を積層する工程
と、前記第三導電層上にＸ線に感光するフォトレジスト
を設け、前記絶縁基板側からＸ線を照射することで、前
記第一導電層をマスクにして、該フォトレジストを感光
させ、その後該フォトレジストをマスクとして前記高濃
度不純物層、前記第三導電層を除去することで薄膜トラ
ンジスタのソース・ドレイン電極を形成する工程と、を
備えたことを特徴とする。

【００１８】また、本発明の第５の半導体装置の製造方
法は、上記第１〜第４のいずれかの半導体装置の製造方
法において、前記吸収層は、Ａｕ，Ｔａ，Ｗ，Ｐｂの少
なくとも一つの重金属材料からなることを特徴とする。

【００１９】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。［実施形態１］本発明の半導体装置の製造方法を薄膜ト
ランジスタの製造に適用した実施形態について述べる。
図１に製造工程を示す。薄膜トランジスタの構造として
はいわゆる逆スタガー型の構造とする。この図を用いな
がら本発明の技術的内容と本実施形態への具体的な内容
を詳しく説明していく。

【００２０】まずガラス基板１０１上に蒸着法やスパッ
タ法により、Ａｕ，Ｔａ，Ｗ，ＰｂなどのＸ線を吸収し
やすい重金属材料を用いての第１の金属層１０２を成膜
する（図１（ａ））。本実施形態では最もＸ線を吸収し
やすいＰｂを選び、これを２μｍの厚さで成膜する。し
かる後フォトリソグラフィにより、所望の形状にパター
ニングする。これは薄膜トランジスタのゲート電極１０
３となり、さらにＸ線露光時のマスクとなる（図１
（ｂ））。

【００２１】つぎにＣＶＤ法（ＣｈｅｍｉｃａｌＶａ
ｐｏｒＤｅｐｏｓｉｔｉｏｎ）等を用いてこのゲート
電極上に半導体層を成膜する。まずＳｉＨ₄ シランガ
ス、ＮＨ₃ アンモニアガス、Ｈ₂ 水素ガスを用いて、ゲ
ート絶縁膜１０４として水素化アモルファス窒化シリコ
ン膜を５０００オングストローム成膜する。本実施形態
では２μｍのゲート電極層を５０００オングストローム
のゲート絶縁膜で覆う形になり、カバレジ性が若干心配
された。また厚いゲート絶縁層のために若干トランジス
タ特性に悪影響を与えることも考えられる。しかしなが
らこれらの膜厚等は、Ｘ線の波長、Ｘ線吸収材料の選択
で最適化する事ができる。絶縁膜に引き続きシランガス
と水素ガスによりイントリンシックな半導体層１０５と
して水素化アモルファスシリコン層を４５００オングス
トローム成膜する。さらにシランガス、水素ガスで希釈
したホスフィンガスを用いて、不純物半導体層１０６と
してｎ⁺ 型水素化アモルファスシリコン層を５００オン
グストローム成膜する。

【００２２】つぎに蒸着法やスパッタ法により、アルミ
ニウムなどのＸ線を透過しやすい金属材料を用いて第２
の金属層１０７を成膜する（図１（ｃ））。アルミニウ
ムはＸ線を透過しやすく、かつ半導体装置の導電材料と
して常用されるものであるから好適である。しかる後Ｘ
線感光性フォトレジスト１０８を塗布する（図１
（ｄ））。Ｘ線感光性フォトレジストとしては、電子線
用フォトレジストがほぼそのまま利用できる。電子線用
フォトレジストとして市販されているものには、ポジ形
としてＰＭＭＡ（ポリメタクリル酸メチル）、ＦＭＲ−
Ｅ１０１，ＦＢＭ，ＰＭＩＰＫ，Ｐ（ＭＭＡ−ＡＮ），
ＰＢＳ，ネガ形としてＰＧＭＡ，Ｐ（ＧＭＡ−ＣｏＥ
Ａ），ＳＥＬ−Ｎなどがある。一般にはネガ形の方が数
十倍感度が高い。さらに塩素、バリウム、鉛を添加する
ことにより高感度化したＸ線ネガ形感光性フォトレジス
トとしてポリアクリル酸２，３−ジクロロ−１−プロピ
ル、ポリ２−クロルエチルビニルエーテル、アクリル酸
バリウム、アクリル酸鉛含有フォトレジストなどがあ
る。本実施形態ではネガ形露光プロセスであるから、ネ
ガ形Ｘ線フォトレジストＰＧＭＡを利用した。図２
（ａ）にＸ線感光性フォトレジストの露光特性を示す。
本実施形態で理解しやすいように感度として現像時のＸ
線感光性フォトレジストのエッチング速度を縦軸とし、
横軸としてＸ線露光量をとる。一般的にあるしきい値Ｉ
ｔｈの露光量まで現像時にほとんどエッチングされな
い。しきい値以上の露光量に対して現像時のエッチング
速度は、ほぼ比例して大きくなる。さらにある飽和値Ｉ
ｓａｔ以上の露光に対しては現像時のエッチング速度は
一定となる。Ｘ線に関しては完全にこれを吸収、遮光で
きる材料はない。そこで本実施形態ではこのＸ線感光性
フォトレジストの特性と、Ｘ線吸収の特性を組み合わせ
ることで、この問題を解決することができた。これにつ
いて以下に具体的に述べる。

【００２３】本実施形態ではＸ線として、ＭｏのＫαを
主に利用した。この特性Ｘ線波長はλ＝０．７１１オン
グストロームである。これはＸ線源として容易に手には
いるＭｏターゲットのクーリッジ管を利用した為であ
る。後述するように、Ｘ線源の種類は、本質的なことで
はない。また特に単色化はしていない。原理的な話は単
色線でも、白色線でも同じことであるので、原理説明と
しては、この特性波長の特性Ｘ線を用いて行う。この波
長に対するＳｉ，Ｐｂの質量吸収係数をμ_Si，μ _Pbとす
ると、 μ_Si＝６．３５・・・(1) μ_Pb＝１３６・・・(2) となる。またそれぞれの密度をρ_Si，ρ_Pbとすると、 ρ_Si＝２．３３ｇ／ｃｍ³ ・・・(3) ρ_Pb＝１１．４ｇ／ｃｍ³ ・・・(4) となる。一般的に質量吸収係数がμ、密度がρ、膜厚が
ｄ［ｃｍ］の膜に対してＸ線を照射したときのＸ線の透
過の様子は次式で与えられる。

【００２４】Ｉ＝Ｉ₀ ｅｘｐ（−μρｄ）・・・(5) ここでＩ₀ は初期のＸ線強度、Ｉは透過後のＸ線強度で
ある。

【００２５】以下、図２（ｂ）の模式図を用いて説明を
行なう。図２（ｂ）において、２０６はガラス基板、２
０７はゲート電極、２０５は半導体層（絶縁層を含
む）、２０４は第２の電極層、２０２は弱く露光された
フォトレジスト、２０３は強く露光されたフォトレジス
トである。本実施形態では、ガラス基板の半導体層と反
対側からＸ線を照射する。Ｐｂのゲート電極２０７で吸
収されずに透過する量と、半導体層を透過する量の比が
重要である。ガラス基板を透過した直後のＸ線強度をＩ
₀ とする。Ｘ線はガラス基板で若干吸収されるが、好適
にはカーボン基板などの低原子量の元素からなる基板を
用いると良い。ガラスでも回折などの現象は起きない。
ボケや吸収などの基板の影響はほとんど気にすることな
く、実施することができた。ガラス基板を用いる場合で
も、初期のＸ線強度を適当に選ぶことにより、ガラス基
板での吸収の影響を排除することができた。Ｘ線背面露
光により、通常の安価なガラス基板を利用することがで
きる。これが本発明の一つの効果である。ガラス基板を
透過したＸ線は同じ強度で、ゲート電極２０７と半導体
層２０５に照射されるから、以下の説明ではゲート電極
を透過したＸ線強度をＩPb、半導体層を透過したＸ線強
度をＩSiとする。半導体層は、実際は３層からなる。と
くにゲート絶縁膜はＳｉ，Ｎの合金であるが、Ｎなどの
低原子量の原子ではＸ線は、ほとんど散乱、吸収されな
いことを考慮にいれ、近似的にＳｉのみが１μｍあると
して考える。

【００２６】まずＩPb／Ｉ₀ を求めると、ＩPb／Ｉ₀ ＝ｅｘｐ（−１３６×１１．４×２×１０^-4）＝０．７３３・・・(6) つぎにＩSi／Ｉ₀ を求めると、ＩSi／Ｉ₀ ＝ｅｘｐ（−６．３５×２．３３×１０^-4）＝０．９９８・・・(7) となる。ゲート電極２０７上のＸ線感光性フォトレジス
トの露光量は、そのうえの半導体層２０５での吸収を合
わせると、ＩPb／Ｉ₀ ×ＩSi／Ｉ₀ ・・・(8) に比例する値となり、ゲート電極２０７外のＸ線感光性
フォトレジストの露光量は、ＩSi／Ｉ₀ ・・・(9) に比例する値となる。そこで最終的に、ゲート電極上と
そうでないところでのＸ線感光性フォトレジストの露光
量の比は、（ＩPb／Ｉ₀ ×ＩSi／Ｉ₀ ）／（ＩSi／Ｉ₀ ）＝ＩPb／Ｉ₀ ＝０．７３３・・・(10) となる。そこで本実施形態では、ゲート電極上Ｘ線感光
性フォトレジストの露光量(8)を図２（ａ）でＩ₁ のレ
ベル、それ以外の部分の露光量(9)をＩ₂ になるように
適宜設定した。この条件下でゲート電極上以外のＸ線感
光性フォトレジストは最適露光か若干のオーバー露光と
なり、ゲート電極上のＸ線感光性フォトレジストはアン
ダー露光となる。この状態で現象をおこなったところ、
現像時間は若干長めになったが、図１（ｅ）のように充
分セルフアラインされた形状にパターニングすることが
できた。実際の現像時間等は、使用するＸ線感光性レジ
ストの特性、またその厚さ、ベーキング時間などの処理
条件等により異なるが、それぞれのプロセス条件が定ま
れば実験的に適宜設定することができる。基本的な考え
方はいずれの場合も変わらない。この後このＸ線感光性
レジストパターンをマスクにして、アルミニウムをエッ
チングし、薄膜トランジスタのソース、ドレイン電極用
の金属層を作成した。このときのゲート電極とソース、
ドレイン電極との重なり幅ｄ₁ ，ｄ₂ を測定したとこ
ろ、１μｍ以下であった。引き続きドライエッチングに
より、不必要なｎ⁺ 型水素化アモルファスシリコン層を
除去し、ソース、ドレイン電極とのオーミック層を形成
しソース、ドレイン電極１０９，１１０を完成した。本
実施形態では、波長λ＝０．７１１オングストロームの
ＣｕのＫαを利用したが、もちろん、この波長に限定さ
れるものではない。基板材料としてガラスよりもＸ線吸
収係数の小さいカーボン基板等を用いることができれ
ば、好適には、Ｘ線の波長は長いものが良い。たとえ
ば、波長λ＝１．９３８オングストロームのＦｅのＫα
を利用すれば、ＩPb／Ｉ₀ ＝０．６１３９となり、露光
量のコントラストを大きくできるので、現像のプロセス
が容易になる。一般のＸ線リソグラフィで用いられるＸ
線波長は１〜４００オングストロームであり、本発明に
おいても、この範囲のＸ線を利用することができ、これ
を発生するＸ線源を適宜利用する事ができる。好適には
４〜２０オングストロームの範囲が望ましい。これらの
条件は基板材料、Ｘ線吸収層の材料、露光条件等を適宜
組み合わせていくことで、最適値にする事ができる。通
常のＸ線リソグラフィではサブミクロンプロセスを目指
してのものであるから、Ｘ線といえども、若干の回折な
ども問題になり、単色化が必要であったり、特殊な光学
系が必要であったりＸ線源を含むＸ線露光装置は特殊な
ものになるが、本発明でのＸ線源は、本実施形態程度の
プロセスルールでは、単色化も必要なく、非常に簡単な
ものでよい。また本発明の本実施形態では、従来の逆ス
タガー型のプロセスなみの簡易なプロセスとなってい
る。つまりリフトオフなどの工程を経ずして、ソース、
ドレイン電極を形成できる。その結果、電極形成後の断
面形状等、非常に良好なものが得られた。

【００２７】本実施形態では、近年セルフアライン技術
が特に求められている薄膜トランジスタへの本発明の適
用を具体的に述べてきたが、セルフアラインを必要とす
る、半導体装置の製造に関して本発明は、効果的に適用
できる。［実施形態２］本発明の半導体装置の製造方法を２次元
の画像読み取り装置に適用した例を示す。

【００２８】図３（ａ）は画像読み取り装置の１画素分
の平面図を示す。図３（ｂ）は図３（ａ）のＡ−Ｂの断
面図を示す。図４はこの画像読み取り装置の１画素の等
価回路を示す。１画素はＭＩＳ型光センサＳ１１、光電
変換素子駆動部としての駆動薄膜トランジスタＴ１１で
構成されている。さらにＳＩＧは信号配線である。ｇｎ
は駆動薄膜トランジスタのゲート線、Ｓ，Ｇはそれぞれ
ＭＩＳセンサの上電極、下電極を示す。また、図３
（ｂ）において、３０１はガラス基板、３０２はＡｌ等
からなるＭＩＳ型光センサ等の下電極、３０３はＰｂ等
からなるゲート電極、３０４は絶縁膜、３０５は半導体
層、３０６は高濃度不純物層、３０７，３０８はソース
・ドレイン電極、３０９は表面保護層である。

【００２９】光によりＭＩＳ型光センサＳ１１で発生し
た電荷は、薄膜トランジスタＴ１１を通して、蓄積容量
に蓄えられたのち、不図示の読み出し回路で、この電荷
を読み出す。なお、ＭＩＳ型光センサの動作原理及び画
像読取り装置の全体回路の構成は既に図１３，図１４を
用いて説明したのでここでは説明を省略する。

【００３０】本実施形態の詳しい製造方法を図５をもと
に具体的に述べる。

【００３１】（ａ）洗浄ガラス基板５０１上に、スパッ
タによりＰｂを５０００オングストローム成膜する。こ
のＰｂ上に、所望の形状にフォトレジストのパターンを
形成して、これを、マスクにＰｂのエッチングを行い、
その後フォトレジストを剥離洗浄後、各画素の薄膜トラ
ンジスタのゲート電極５０２とした（図５（ａ））。

【００３２】（ｂ）次にスパッタによりアルミニウムを
２０００オングストローム成膜する。このアルミニウム
上に、所望の形状にフォトレジストのパターンを形成し
て、これをマスクにアルミニウムのエッチングを行い、
その後フォトレジスト剥離洗浄後ＭＩＳ型光センサと蓄
積コンデンサ等の下電極５０３とした（図５（ｂ））。

【００３３】（ｃ）次にこの上に、ＳｉＨ₄ シランガ
ス、ＮＨ₃ アンモニアガス、Ｈ₂ 水素ガスを使ってプラ
ズマＣＶＤにより水素化アモルファス窒化シリコン層５
０４を形成した。ひきつづきＳｉＨ₄ シランガス、Ｈ₂
水素ガスを使いプラズマＣＶＤにより、水素化アモルフ
ァスシリコン層５０５を形成した。さらにＳｉＨ₄ ガ
ス、ＰＨ₃ ガス、Ｈ₂ ガスを使ってプラズマＣＶＤによ
りＮ⁺ 型水素化アモルファス層５０６を形成した（図５
（ｃ））。

【００３４】（ｄ）フォトリソグラフィ工程によりコン
タクトホール、アイソレーションのフォトレジストパタ
ーンを作成し、ドライエッチングにより水素化アモルフ
ァス窒化シリコン層、水素化アモルファスシリコン層、
Ｎ⁺ 型水素化アモルファスシリコン層を一部除去し、フ
ォトレジスト剥離洗浄後コンタクトホール形成とアイソ
レーションをおこなった（図５（ｄ））。

【００３５】（ｅ）つぎに蒸着法やスパッタ法により、
アルミニウムなどのＸ線を透過しやすい金属材料を用い
ての第２の金属層５０７を成膜する。アルミニウムはＸ
線を透過しやすく、かつ半導体装置の導電材料として常
用されるものであるから好適である。しかる後Ｘ線感光
性フォトレジスト５０８を塗布する（図５（ｅ））。Ｘ
線感光性フォトレジストとしては、本実施形態ではネガ
形露光プロセスであるから、実施形態１と同じネガ形Ｘ
線フォトレジストＰＧＭＡを利用した。Ｘ線として、Ｍ
ｏのＫαを主に利用した。この特性Ｘ線波長はλ＝０．
７１１オングストロームである。これはＸ線源として容
易に手にはいるＭｏターゲットのクーリッジ管を利用し
た為である。本実施形態においても、特に単色化はして
いない。この状態で現像をおこなったところ、現像時間
は若干長めになったが、図５（ｆ）のように充分セルフ
アラインされた形状にパターニングすることができた。
実際の現像時間等は、使用するＸ線感光性フォトレジス
トの特性、またその厚さ、ベーキング時間などの処理条
件等により異なるが、それぞれのプロセス条件が定まれ
ば実験的に適宜設定することができる。基本的な考え方
はいずれの場合も変わらない。

【００３６】（ｆ）この後、このＸ線感光性フォトレジ
ストパターンをマスクにして、薄膜トランジスタのチャ
ネル部のアルミニウムをエッチングし、引き続きドライ
エッチングにより、不必要なｎ⁺ 水素化アモルファスシ
リコン層を除去することで、チャネル領域を完成した
（図５（ｆ））。

【００３７】（ｇ）然る後、通常のフォトリソグラフィ
プロセスにより、所望の形状にフォトレジストのパター
ンをつくり、これをマスクに、アルミエッチングを行
い、フォトレジスト剥離洗浄後薄膜トランジスタのソー
ス５０９、ドレイン電極５１０を作成した（図５
（ｇ））。

【００３８】（ｈ）ひきつづきＳｉＨ₄ ガス、ＮＨ₃ ガ
ス、Ｈ₂ ガスを使ってプラズマＣＶＤにより表面保護層
として水素化アモルファス窒化シリコン層５１１を３０
００オングストローム形成した（図５（ｈ））。

【００３９】このときのゲート電極とソース、ドレイン
電極との重なり幅ｄ₁ ，ｄ₂ を測定したところ、１μｍ
以下であった。本実施形態では、波長λ＝０．７１１オ
ングストロームのＣｕのＫαを利用したが、もちろん、
この波長に限定されるものではない。基板材料として、
ガラスよりもＸ線吸収係数の小さいカーボン基板等を用
いることができれば、好適には、Ｘ線の波長は長いもの
が良い。たとえば、波長λ＝１．９３８オングストロー
ムのＦｅのＫαを利用すれば、ＩPb／Ｉ₀ ＝０．６１３
９となり、露光量のコントラストを大きくできるので、
現像のプロセスが容易になる。一般のＸ線リソグラフィ
で用いられるＸ線波長は１〜４００オングストロームで
あり、本発明においても、この範囲のＸ線を利用するこ
とができ、これを発生するＸ線源を適宜利用する事がで
きる。好適には４〜２０オングストロームの範囲が望ま
しい。これらの条件は基板材料、Ｘ線吸収層の材料、露
光条件等を適宜組み合わせていくことで、最適値にする
事ができる。通常のＸ線リソグラフィではサブミクロン
プロセスを目指してのものであるから、Ｘ線といえど
も、若干の回折なども問題になり、単色化が必要であっ
たり、特殊な光学系が必要であったりＸ線源を含むＸ線
露光装置は特殊なものになるが、本発明でのＸ線源は、
本実施形態程度のプロセスルールでは、単色化も必要な
く、非常に簡単なものでよい。

【００４０】また本発明になる本実施形態では、従来の
逆スタガー型のプロセスなみの簡易なプロセスとなって
いる。つまりリフトオフなどの工程を経ずして、ソー
ス、ドレイン電極を形成できる。その結果、電極形成後
の断面形状等、非常に良好なものが得られた。

【００４１】また従来はゲート電極、光センサ下電極形
成工程、コンタクトホール、アイソレーション工程、ソ
ース、ドレイン作成工程、ｎ⁺ エッチング工程の４枚マ
スク、４フォトリソグラフィ工程が必要であった。従来
１回のフォトリソグラフィで形成していたゲート電極、
光センサ下電極形成工程が、本発明では２回のフォトリ
ソグラフィ工程となる。そのためフォトリソグラフィ工
程は５工程必要であるが、チャネルの形成はゲート電極
をマスクにしたセルフアラインであるから、結局全マス
ク枚数は４枚でよい。従来の工程４枚マスクの、フォト
リソグラフィ４工程に比べ、１工程増えるが、マスク合
わせの部分はなくなり、とくに大きな負担が増えるわけ
ではない。実際フォトリソグラフィ工程において最も負
荷の大きいのは、マスクアラインメントの部分であるか
ら、この部分がＸ線露光のセルフアラインメントを利用
することにより、容易に露光することができる。さら
に、それにも増して、本発明を用いることにより、従来
と大きく変わらない工程ながら、充分良好なソース、ド
レイン電極のセルフアラインメントを実現する事がで
き、高性能な画像読み取り装置を作成することができ
た。

【００４２】さらにソース、ドレイン電極とゲート電極
との重なり幅を縮小する事ができることにより、つまり
ゲート電極により、アラインメントが正しくできるの
で、これまでマスク合わせのずれ等を見越して、とって
いたマージンを本実施形態においては非常に小さくする
ことができた。これにより、各画素の設計がより容易に
なった。薄膜トランジスタの大きさを小さくできるの
で、同一面積では光センサ領域を広くとることができ、
感度向上にも寄与した。また同じ感度ならば、より小さ
い画素を作ることができ、解像度を上げることができ
た。またこれまでＣｇｓ，Ｃｄｓの寄生容量により、プ
ロセスからの制約で読み出し容量としていたものを、Ｃ
ｇｓ，Ｃｄｓ容量成分がほとんどなくなったので、これ
を自由に設計する事ができるようになり、設計の自由度
が増した。また薄膜トランジスタの高速スイッチングが
可能になり、画像読み取り装置自体の高速読み取りが可
能になった。［実施形態３］本発明になる製造方法を液晶ディスプレ
イに適用した場合の実施形態を以下に示す。図６（ａ）
は図７における画像出力部の１画素分の平面図を示す。
ただしこの図では省略するが画像出力部の液晶部分がこ
の上に重なっている。図６（ｂ）は図６（ａ）のＡ−Ｂ
の断面図を示す、図７に画像出力装置の全体回路を示
す。電極画像出力部は画像出力手段としての液晶ＬＣ１
１とその駆動用薄膜トランジスタＤＴ１１から構成され
ている。図６（ｂ）において、６０１はガラス基板、６
０２はＩＴＯ等からなる画素の下電極、６０３はＰｂ等
からなるゲート電極、６０４は絶縁膜、６０５は半導体
層、６０６は高濃度不純物層、６０７，６０８はソース
・ドレイン電極、６０９は表面保護層、６１０は液晶で
ある。

【００４３】液晶ディスプレイでも各画素を駆動させる
ため薄膜トランジスタを利用しており、ここでもＣｇ
ｓ，Ｃｇｄの影響は大きく、従来よりその低減が求めら
れていた。そこでここにも本発明になる製造方法を適用
し、この問題を解決した。

【００４４】次に本実施形態の詳しい製造方法を図８を
もとに具体的に述べる。

【００４５】（ａ）まず洗浄ガラス基板８０１上に、ス
パッタによりＰｂを５０００オングストローム成膜す
る。このＰｂを所望の形状にフォトレジストパターニン
グを施して、エッチングを行い、その後フォトレジスト
剥離洗浄後薄膜トランジスタのゲート電極８０２とした
（図８（ａ））。

【００４６】（ｂ）次にガラス基板８０１上に、スパッ
タによりＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）
を１０００オングストローム成膜する。このＩＴＯを所
望の形状にフォトレジストパターニングを施して、エッ
チングを行い、その後フォトレジストを剥離洗浄後、各
画素の下電極８０３とした（図８（ｂ））。

【００４７】（ｃ）次にこの上に、ＳｉＨ₄ シランガ
ス、ＮＨ₃ アンモニアガス、Ｈ₂ 水素ガスを使ってプラ
ズマＣＶＤにより水素化アモルファス窒化シリコン層８
０４を形成した。ひきつづきＳｉＨ₄ シランガス、Ｈ₂
水素ガスを使いプラズマＣＶＤにより水素化アモルファ
スシリコン層８０５を形成した。さらにＳｉＨ₄ シラン
ガスＰＨ₃ ホスフィンガス、Ｈ₂ ガスを使ってプラズマ
ＣＶＤによりｎ⁺ 型水素化アモルファスシリコン層８０
６を形成した（図８（ｃ））。

【００４８】（ｄ）フォトリソグラフィ工程によりコン
タクトホール、アイソレーションのフォトレジストパタ
ーンを作成し、ドライエッチングにより水素化アモルフ
ァス窒化シリコン層、水素化アモルファスシリコン層、
Ｎ⁺ 型水素化アモルファスシリコン層を一部除去し、フ
ォトレジスト剥離洗浄後コンタクトホールを作成し、ア
イソレーションをおこなった（図８（ｄ））。

【００４９】（ｅ）つぎに蒸着法やスパッタ法により、
アルミニウムなどのＸ線を透過しやすい金属材料を用い
ての第２の金属層８０７を成膜する。アルミニウムはＸ
線を透過しやすく、かつ半導体装置の導電材料として常
用されるものであるから好適である。しかる後Ｘ線感光
性レジスト８０８を塗布する（図８（ｅ））。Ｘ線感光
性フォトレジストとしては、本実施形態ではネガ形露光
プロセスであるから、実施形態１と同じネガ形Ｘ線フォ
トレジストＰＧＭＡを利用した。Ｘ線として、ＭｏのＫ
αを主に利用した。この特性Ｘ線波長はλ＝０．７１１
オングストロームである。これはＸ線源として容易に手
にはいるＭｏターゲットのクーリッジ管を利用した為で
ある。本実施形態においても、特に単色化はしていな
い。この状態で現像をおこなったところ、現像時間は若
干長めになったが、図８（ｆ）のように充分セルフアラ
インされた形状にパターニングすることができた。実際
の現像時間等は、使用するＸ線感光性フォトレジストの
特性、またはその厚さ、ベーキング時間などの処理条件
等により異なるが、それぞれのプロセス条件が定まれば
実験的に適宜設定することができる。基本的な考え方は
いずれの場合も変わらない。

【００５０】この後このＸ線感光性フォトレジストパタ
ーンをマスクにして、薄膜トランジスタのチャネル部の
アルミニウムをエッチングし、引き続きドライエッチン
グにより、不必要なｎ⁺ 型水素化アモルファスシリコン
層を除去することで、チャネル領域を完成した。

【００５１】（ｆ）然る後、通常のフォトリソグラフィ
プロセスにより、所望の形状にフォトレジストのパター
ンをつくり、これをマスクに、アルミエッチングを行
い、フォトレジスト剥離洗浄後薄膜トランジスタのソー
ス８０９、ドレイン電極８１０を作成し、また下電極と
のコンタクトも取った（図８（ｇ））。

【００５２】（ｇ）ひきつづきＳｉＨ₄ シランガス、Ｎ
Ｈ₃ アンモニアガス、Ｈ₂ 水素ガスを使ってプラズマＣ
ＶＤにより表面保護層として水素化アモルファス窒化シ
リコン層８１１を３０００オングストローム形成した
（図８（ｈ））。

【００５３】（ｈ）（不図示）つぎに液晶封止のための
周囲土手を作る。ＩＴＯを蒸着したガラス基板を上記基
板上に貼り合わせる。

【００５４】これに液晶を注入する。注入が終わったと
ころで、注入口を封止する。このときのゲート電極とソ
ース、ドレイン電極との重なり幅ｄ₁ ，ｄ₂ を測定した
ところ、１μｍ以下であった。

【００５５】本実施形態においては、従来と同じマスク
枚数であり、従来の工程４枚マスクの、フォトリソグラ
フィ４工程に比べ、フォトリソグラフィのレジスト工程
が１つ増えるが、マスク合わせの部分はなくなり、とく
に大きな負担が増えるわけではない。実際フォトリソグ
ラフィ工程において最も負荷の大きいのは、マスクアラ
インメントの部分であるから、この部分がＸ線露光のセ
ルフアラインメントを利用することにより、容易に露光
することができる。さらに、それにも増して、本発明を
用いることにより、従来と大きく変わらない工程なが
ら、駆動薄膜トランジスタにおいて、充分良好なソー
ス、ドレイン電極のセルフアラインメントを実現する事
ができ、高性能な液晶ディスプレイを作成することがで
きた。

【００５６】

【発明の効果】以上説明したように、本発明によれば、
Ｘ線を吸収する吸収層をマスクとし、吸収層の一方の面
から、Ｘ線を用いて露光を行い、Ｘ線感光性フォトレジ
ストの特性を合わせ利用することで、より精度の高いセ
ルフアラインメントのプロセスを提供することができ
た。これをたとえば薄膜トランジスタ等に用いることに
より、安価な材料、非常に簡易なプロセスを用いながら
も、大面積化された半導体装置であっても容易に、かつ
高品質、高性能、低コストで提供することができた。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造方法の第１の実施形
態を示す断面図である。

【図２】（ａ）はＸ線感光性フォトレジストの露光特性
を示す図、（ｂ）は露光のされかたを模式的に示す図で
ある。

【図３】（ａ）は本発明の半導体装置の製造方法の第２
の実施形態による画像読み取り装置の１画素の平面図、
（ｂ）はＡ−Ｂ断面図である。

【図４】本発明の第２の実施形態の画像読み取り装置の
１画素の等価回路図である。

【図５】本発明の第２の実施形態の画像読み取り装置の
製造方法を示す断面図である。

【図６】（ａ）は本発明の半導体装置の製造方法の第３
の実施形態による液晶ディスプレイ装置の１画素の平面
図、（ｂ）はＡ−Ｂ断面図である。

【図７】本発明の第３の実施形態の画像出力装置の等価
回路図である。

【図８】本発明の第３の実施形態の画像出力装置の製造
方法を示す断面図である。

【図９】従来の薄膜トランジスタの製造方法を示す断面
図である。

【図１０】従来のセルフアラインメントによる薄膜トラ
ンジスタの製造方法を示す断面図である。

【図１１】（ａ）は従来例の画像読み取り装置の１画素
の平面図、（ｂ）はＡ−Ｂ断面図である。

【図１２】従来の画像読み取り装置の１画素の等価回路
図である。

【図１３】（ａ），（ｂ）は画像入出力装置の光電変換
素子の動作原理を示すエネルギーバンド図である。

【図１４】従来例の画像入力部の全体回路図である。

【図１５】従来の画像読み取り装置の製造方法を示す断
面図である。

【符号の説明】

１０１，２０６，５０１，８０１，９０１，１００１，
１５０１ガラス基板１０２，５０３，８０２，８０３，９０２，１００２
第１の金属層１０３，２０７，５０２，６０３，８０２，９０３，１
００３，１５０２，１５０３ゲート電極１０４，５０４，６０４，８０４，９０４，１００４，
１５０４ゲート絶縁膜１０５，５０５，６０５，８０５，９０５，１００５，
１５０５半導体層１０６，５０６，６０６，８０６，９０６，１００６，
１５０６不純物層２０５半導体層と絶縁層１０８，５０８，８０８，１００８フォトレジスト
層２０１，２０３強く感光されたフォトレジスト２０２弱く感光されたフォトレジスト１０７，２０４，５０７，８０７，９０７，１００７
第２の電極層１０９，１１０，５０９，５１０，６０７，６０８，８
０９，８１０，９０８，９０９，１０１０，１０１１，
１５０７，１５０８ソース、ドレイン電極ｄ₁ ，ｄ₂ ゲート電極とソース、ドレイン電極との
重なり幅Ｘ照射されるＸ線Ｌ照射される露光光Ｉ₀ 基板を透過するＸ線強度Ｉ₁ 半導体を透過されるＸ線強度Ｉ₂ Ｘ線吸収層と半導体層を透過されるＸ線強度

Claims

【特許請求の範囲】

【請求項１】Ｘ線を吸収しやすい重金属材料からなる
所望の形状にパターン化された吸収層を有し、該吸収層
の積層方向の一方の面側からＸ線を照射することによ
り、該吸収層をマスクにして、該一方の面側と反対の面
側に配されたフォトレジストを露光することを特徴とす
る半導体装置の製造方法。
【請求項２】請求項１記載の半導体装置の製造方法に
おいて、基板上に前記所望の形状にパターン化された吸収層を設
けた後、この吸収層の上に少なくとも半導体層を含む層
を形成し、さらにパターニングすべき層を設け、この上
にＸ線に感光するフォトレジストを設け、該基板側から
Ｘ線を照射することで、該吸収層をマスクにして、該フ
ォトレジストを感光させることを特徴とする半導体装置
の製造方法。
【請求項３】請求項２記載の半導体装置の製造方法に
おいて、前記基板は絶縁基板であって、該絶縁基板上に薄膜トラ
ンジスタを有し、前記吸収層はゲート電極、パターニン
グすべき層は高濃度不純物層及びソース・ドレイン電極
となる導電層であることを特徴とする半導体装置の製造
方法。
【請求項４】絶縁基板上に、導電層、絶縁層、半導体
層、高濃度不純物層、導電層の層構成を有する光電変換
素子と、該光電変換素子と同一層構成の薄膜トランジス
タとを備えた半導体装置の製造方法において、前記絶縁基板上に、Ｘ線を吸収しやすい重金属材料から
なる所望の形状にパターン化された、前記薄膜トランジ
スタのゲート電極となる第一導電層と、Ｘ線を透過す
る、光電変換素子の導電層となる第二導電層とを設け、
その後絶縁層、半導体層、高濃度不純物層、第三導電層
を積層する工程と、前記第三導電層上にＸ線に感光するフォトレジストを設
け、前記絶縁基板側からＸ線を照射することで、前記第
一導電層をマスクにして、該フォトレジストを感光さ
せ、その後該フォトレジストをマスクとして前記高濃度
不純物層、前記第三導電層を除去することで薄膜トラン
ジスタのソース・ドレイン電極を形成する工程と、を備
えた半導体装置の製造方法。
【請求項５】請求項１〜請求項４のいずれかの請求項
に記載の半導体装置の製造方法において、前記吸収層
は、Ａｕ，Ｔａ，Ｗ，Ｐｂの少なくとも一つの重金属材
料からなることを特徴とする半導体装置の製造方法。