JP5515285B2 - Mis積層構造体の作製方法およびmis積層構造体 - Google Patents
Mis積層構造体の作製方法およびmis積層構造体 Download PDFInfo
- Publication number
- JP5515285B2 JP5515285B2 JP2008316867A JP2008316867A JP5515285B2 JP 5515285 B2 JP5515285 B2 JP 5515285B2 JP 2008316867 A JP2008316867 A JP 2008316867A JP 2008316867 A JP2008316867 A JP 2008316867A JP 5515285 B2 JP5515285 B2 JP 5515285B2
- Authority
- JP
- Japan
- Prior art keywords
- material layer
- mis
- stacked structure
- conductive oxide
- reference numeral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Description
無機半導体材料を半導体層とするスィッチング素子の作製法としては、特許文献2に記載されているウェットエッチングとドライエッチング処理を併用して各層をパターン化する方法や、特許文献3に記載されているウェットエッチング処理のみにより作製する方法が採用されている。
上記何れの方法においても、フォトリソグラフィーによりレジストマスクを形成する工程は必須である。
図1において、101は半導体薄膜のフォトリソグラフィー工程を示す。半導体薄膜1011上にフォトレジスト(レジスト)1012を塗布し、フォトリソグラフィー1013にてパターン化したフォトレジストをエッチングマスク1014で覆って、半導体薄膜を加工する。102はソース・ドレイン電極のフォトリソグラフィー工程、103はゲート絶縁膜のフォトリソグラフィー工程、104はゲート電極のフォトリソグラフィー工程を示す。
すなわち、従来の作製方法により、図1の105に示すような薄膜トランジスタの基本構造を作製する場合には、4回のフォトリソグラフィー工程が必要である。プロセスコストは、フォトマスク枚数、および工程数に応じて増加する。従って、いかにフォトリソグラフィーの回数を低減できるかが、デバイスの低コスト化の課題になる。また、プラスチック基板上の無機半導体材料を加工する際に、ドライエッチング法を採用した場合、樹脂基板材料へのプラズマダメージを回避する方法も課題になる。
例えば、従来のフォトリソグラフィーを用いる場合、通常、4枚のフォトマスクを用いて4回のフォトリソグラフィー工程が必要であるが、本発明の方法を用いることにより、フォトマスクが不要になる。
本発明のMIS積層構造体によれば、集光したレーザ光を用いて加工するため、MIS積層構成からなる構造体、および電極の端部がレーザビーム形状に倣い曲線状(円形)になり、角がとれた形状となることから、素子上に保護膜などを積層した際に素子端部での応力集中を防ぐことができ、素子の安定動作につながるといった形状的な特長を有している。また、微細で規則的な素子構成とされるため、安定したスイッチング動作が期待できる。
図4(41)は支持基板上に形成されたMIS積層構成体から、MIS積層構造体を形成する本発明の作製方法を示す模式図である。
図4(41)において、符号401は成膜工程(a)を示す。
符号4011は支持基板を示す。支持基板4011の材料としては、ガラス、石英、シリコンなどを用いることができる。また、プラスチック基板を用いることもできる。プラスチック材料としては、例えば、ポリカーボネート、アクリル樹脂、PET(ポリエチレンテレフタレート)などを用いることができる。
符号4013は絶縁材料層〔I〕(Insulator)を示す。絶縁材料としては、ZnS、SiO2、SiON、Si3N4、もしくは前記材料の混合物から選ばれる薄膜を用いることができる。例えば、硫化亜鉛と酸化シリコンを混合した絶縁材料(ZnS−SiO2)を用いてもよい。成膜にはスパッタリング法を用いることができ、膜厚としては5〜50nmの範囲に設定するのが好ましい。
レーザ照射工程(b)では、集光されたレーザ光(ビーム)を前記導電性酸化物材料層側からパワーレベルを変調させて照射し、導電性酸化物材料層〔M〕の一部を熱変化させると共に、MIS積層構成体内部に伝播した熱により前記半導体材料層〔S〕の一部を熱変化させる。レーザ光源には、波長360〜420nmの青色レーザを用いる。対物レンズの開口数(NA)としては0.65〜0.95が好ましい。符号4021に、レーザ光パワーレベルの変調タイミング(変調パターンの例)を示す。レーザ光パワーレベルは、MIS積層構造体の形状を形成する位置のタイミングで変調する。
図5において、符号501はレーザ光源を示す。レーザ光源には、半導体レーザを用いることが好ましい。半導体レーザは、駆動電流の外部制御によりパワーレベルを高速変調することができる。また、比較的安価な対物レンズであっても光の回折限界付近まで集光することができ、容易に微細なレーザ光スポットが形成できる。これにより、微細な領域(レーザ照射部位)において導電性酸化物材料を熱変化させることができ、熱処理工程を有効に実施することができる。
図9において、符号901はレーザ光源を示す。レーザ光源には、前記X−Y走査によるレーザ照射装置と同じものを用いることができる。902は対物レンズを示し、903は集光されたレーザ光を示す。符号904は光学ピックアップを設置するステージを示す。ピックアップ設置ステージはX方向に走査できる。符号905はサンプルを示し、符号906はサンプルを設置するステージを示す。サンプル設置ステージ(906)は、θ方向に回転動作することができる。回転速度は、例えば、0.1〜10m/secの範囲で可変できるものである。ピックアップ設置ステージ(904)のX走査と、サンプル設置ステージ(906)のθ走査を組合せことによって、サンプル面全面に対してらせん状にレーザ照射することができる。
符号4031のエッチング溶液としては、塩酸溶液(HCl+H2O)、硝酸溶液(HNO3+H2O)、シュウ酸溶液((COOH)2+H2O)、フッ化水素酸相溶液(HF+H2O)などの酸系水溶液を用いることができる。これらの酸溶液の混合溶液を用いても構わない。エッチング溶液は、導電性酸化物材料の種類や結晶状態によって選択する。処理は室温(加熱しない状態)で行ってもよく、溶液を数十℃に加熱した状態で行ってもよい。
符号40411は支持基板、符号40412は半導体材料層、符号40413は絶縁材料層、符号40414は導電性酸化物材料層を示し、MIS積層構成になっている。各構成材料としては前述の材料等が用いられる。
また、集光したレーザ光照射によって形成することから、符号40414に示す導電性酸化物からなる構造体の形状は円形(もしくは楕円形)、符号40412に示す半導体材料からなる構造体の形状は楕円形もしくは端部が曲線である形状となっている。つまり、前記MIS積層構造体の加工部形状が略円形もしくは長円形である。
表1に記載の符号1012は形状の特徴を示す。MIS積層構成において、上層に位置する導電性酸化物材料層と絶縁材料層とで構成されるゲート領域よりも、下層に位置する半導体材料層の領域は大きい。表1の欄外に記載した素子構造体断面(1013)に示すように、半導体層領域には、ソース電極とドレイン電極のコンタクト領域を設ける必要があるためである。
図6において、符号60はMIS積層構造体の断面形状であり、符号61はレーザ照射工程におけるレーザ光パワーレベルの変調のタイミングを示す。
MIS積層構造体(60)における符号601はプラスチック材料(ポリカーボネート)からなる支持基板である。符号6011はポリカーボネート基板表面に形成された凸部を示す。符号6012は凸部の高さを示す。凸部の高さは10〜50nmである。
符号602はレーザ光照射工程とエッチング処理工程によりパターン化された半導体材料層であり、半導体材料は先に記載した材料と同様のものが用いられている。符号603は、前記プロセスでパターン化された絶縁材料層であり、絶縁材料としては、先に記載した材料と同様のものが用いられている。符号604は前記プロセスでパターン化された導電性酸化物材料層であり、導電性酸化物材料としては、先に記載した材料と同様のものが用いられている。
図6に示すように、MIS積層構成からなる素子構造体を形成する際に、構造体の中心位置のタイミングで高パワーレベル(6113)のレーザ光を照射する。その結果、MIS積層構成体の内部に伝播した熱によって、構造体中心に位置するプラスチック基板表面を凸形状に変形することができる。すなわち、プラスチック基板上にMIS積層構成からなる素子構造体を形成する場合には、レーザ光パワーレベルの照射条件によって図6の符号6011に示すようにプラスチック基板表面に凸形状(6011)を有するスイッチング素子構造体とすることができ、従来のフォトリソグラフィーを用いた加工方法とは異なる形状とすることができる。
前記MIS積層構造体上に、導電性酸化物材料層〔M2〕を成膜する積層工程(d)と、レーザ光を前記導電性酸化物材料層〔M2〕側から照射して該M2の一部を熱変化させるレーザ光照射工程(e)と、前記導電性酸化物材料層〔M2〕の熱変化していない部分を湿式エッチングにより除去して電極(ソース電極、ドレイン電極等)を形成するエッチング処理工程(f)とを含んでなる作製方法により、スイッチング素子を好ましく作製することができる。なお、電極の形成法は、これに限られるものではなく、例えば、通常のフォトリソグラフィーとエッチング処理のプロセスや、インクジェットプリンティングのプロセスを用いて、ソース・ドレイン電極を形成し、スィッチング素子の構造を作製することができる。
図7(42)において、符号405は導電性酸化物材料層〔M2〕を成膜する積層工程(d)を示す。符号4051は、導電性酸化物材料層〔M〕(Metal)を示す。
導電性酸化物材料としては、MIS積層構造体の導電材料層〔M〕と同様に、In2O3、SnO2、およびZnOから選ばれる材料を含有するものが好ましく用いられる。例えば、In2O3−SnO2(ITO)、In2O3−SnO2−ZnO(IZO)などを用いることができる。成膜にはスパッタリング法を用いることができ、膜厚は、50〜200nmの範囲に設定するのが好ましい。また、前記導電性酸化物材料層を成す酸化物材料として、酸素欠損状態のIn2O3−SnO2(ITO)が好ましく用いられる。スイッチング素子構造体の導電材料層〔M〕と同じように、化学量論組成に対して酸素量が少ない状態(酸素欠損状態)の導電性酸化物材料層を形成するためには、成膜雰囲気はアルゴンガスのみの条件でスパッタリングが行われるのが好ましい。
レーザ照射工程(e)では、集光されたレーザ光(ビーム)を導電材料層〔M2〕側からパワーレベルを変調させて照射し、導電材料層〔M2〕の一部を熱変質させる。前述のスイッチング素子構造体の形成におけるレーザ光照射工程(b)と同様のレーザ光源を用いる。
図7(42)における符号4061は、積層工程(d)で導電性酸化物材料層〔M2〕が成膜された構造体の上方視(上面図)である。
符号4062は、構造体を上方から見た場合のレーザ光の走査方向を示す。符号4063には、レーザ光パワーレベルの変調のタイミングを示す。レーザ光パワーレベルは、ソース電極、ドレイン電極を形成する位置のタイミングで変調する(例えば、2段階)。前述のスイッチング素子構造体の形成において説明したのと同様のレーザ照射装置(図5)を用いることができる。つまり、レーザ光をX−Yの所定位置に対して走査し、図7の符号(4063)に示したパワーレベルの変調によりソース電極、ドレイン電極とする導電性酸化物を熱変化(熱変質)させる。
前述のスイッチング素子構造体のエッチング処理工程(c)と同様に、符号4071のエッチング溶液としては、塩酸溶液(HCl+H2O)、硝酸溶液(HNO3+H2O)、シュウ酸溶液((COOH)2+H2O)、フッ化水素酸相溶液(HF+H2O)などの酸系水溶液を用いることができる。これらの酸溶液の混合溶液を用いても構わない。エッチング溶液は、導電性酸化物材料の種類や結晶状態によって選択する。処理は室温(加熱しない状態)で行ってもよく、溶液を数十℃に加熱した状態で行ってもよい。
以上のような作製方法により、MIS積層構造体にソース電極およびドレイン電極を形成することができる。
図7(408)において、符号4081はスイッチング素子の側面形状を示す断面図であり、符号4082はスイッチング素子の上面形状を示す断面図である。
符号40811は導電性酸化物材料よりなる電極(ソース電極、ドレイン電極)を示す。導電性酸化物材料は、前述したMIS積層構造体における材料と同様である。ソース電極、ドレイン電極は半導体領域(40412)に接して形成されている。また、集光したレーザ光照射によって形成することから、前記図4(404)で示したように端部は曲線形状(円弧を有する形状)になっている。符号40821は、ソース電極とドレイン電極の幅を示し、例えば、0.5μm〜2μmの範囲にある。符号40812はソース電極とドレイン電極の高さを示し、例えば、100nm〜500nmの範囲にあり、前記図4(404)で示したMIS積層構成体の高さ(40415)にほぼ一致した高さになっている。
実施例に先だって、基板上に半導体材料層を単層構成で設け、これにレーザ光を照射した後、湿式エッチング(ウエットエッチング)処理を施して所定の構造パターンの形成を試みた。図3にプロセスを示す。
図3において、符号311はサンプル構成およびレーザ照射の様子を示す。符号3111はポリカーボネート基板、符号3112はInGaZnO薄膜を示す。InGaZnO薄膜はスパッタリング法で成膜した。膜厚は100nmである。成膜温度は室温(基板加熱をしない状態)であり、成膜雰囲気はアルゴン(Ar)である。符号3113はレーザ光パワーレベルの変調のタイミングを示す。
レーザ光として、波長405nmのレーザ光を照射した。レーザ光照射後にウェットエッチング処理を行った。エッチング溶液には塩酸水溶液(HCl+H2O)を用いた。塩酸水溶液の混合比率はHCl(3.5wt%)であり、エッチング処理は室温、つまり加熱しない状態で行った。エッチング後の状態を符号313に記載したように、InGaZnO薄膜全面がエッチング除去されてしまった。すなわち、InGaZnO薄膜は光吸収能が低いため、レーザ光を照射していても熱変化(例えば、結晶化等の熱変質)しない。このため、レーザ照射部分と、非照射部分とでエッチング選択性が生じず、サンプル全面がエッチング除去されてしまい、所定の構造パターンの形成はできなかった。
図8の模式図に示す工程によりMIS積層構造体を作製した。(参考例1)に示したように、InGaZnO薄膜のみの場合は、レーザ照射とウェットエッチング処理による加工はできないが、MIS積層構成とすることによって、InGaZnO薄膜を含む積層構成の加工が可能になる。
図8において、MIS積層構成体は、ポリカーボネート基板[支持基板](3211)上に、InGaZnO(In2O3:Ga2O3:ZnO=1:1:1)薄膜[半導体材料層](3212)、ZnSとSiO2の混合(ZnS−SiO2)薄膜[絶縁材料層](3213)、In2O3−SnO2(ITO)薄膜[導電性酸化物材料層](3214)を順次積層して形成した。各層は、スパッタリング法で成膜した。成膜温度は室温(基板加熱をしない状態)であり、成膜雰囲気はアルゴン(Ar)である。各層の膜厚は、InGaZnO薄膜が50nm、ZnS−SiO2薄膜が30nm、ITO薄膜が100nmである。
前記〔1〕(請求項1)に示すように、上記層構成において導電性酸化物層であるITO薄膜(3214)の状態に特徴がある。
図10において、横軸はArとO2の混合比率を、酸素流量比[O2流量/(O2+Ar流量)](%)で示している。縦軸は透過率(%)を示す。透過率は波長250〜800nmの範囲で測定し、そのうち、図10には波長400nmにおける透過率の値を示している。図示したように、波長400nmにおける透過率は、酸素流量比が小さくなると低下する。酸素流量比=0%、つまり、酸素ガスを添加せずArガスのみの雰囲気で成膜したITO薄膜の透過率は22%であった。酸素流量比を下げることによる透過率の低下は、ITO薄膜からの酸素のヌケ(酸素欠損)による。酸素欠損状態とは、ITO薄膜の場合、本来の組成比はIn2O3−SnO2であるが、In2Ox−SnOyとすると、酸化物の価数x、yは、x<3、y<2のように酸素が化学量論組成よりも少ない状態の部分が薄膜の少なくとも一部に存在している状態を示す。波長400nmにおける透過率を10〜30%にすることで、レーザ光の吸収能を上げて、後記するように、レーザ光照射によって薄膜が発熱し熱で変化する状態とする。スパッタ成膜における酸素流量比の制御で簡便に透過率を下げられる限界が10%であるため、透過率の下限は10%に設定している。また、透過率が30%よりも高くなると、レーザ光照射によって導電性酸化物薄膜を熱変化させるために、非常に高いエネルギーが必要になり、高価なレーザ照射装置が必要になる。安価な半導体レーザが採用できなくなる。また、前記〔1〕(請求項1)に記載するように、ITO薄膜の結晶状態は、少なくとも薄膜の一部がアモルファス相である。
図8の符号321はサンプル構成およびレーザ照射の様子を示す。符号3215はレーザ光パワーレベルの変調のタイミングを示す。レーザ光のパワーレベルは3水準で変調した。図8に示すように、低レベル2mW、中レベル8mW、高レベル14mWの3水準である。
また、符号322はウェットエッチング処理であり、図3で示したのと同じようにエッチング溶液には塩酸水溶液(HCl+H2O)を用いた。塩酸水溶液の混合比率はHCl(3.5wt%)であり、エッチング処理は室温、つまり加熱しない状態で行った。
図8の符号323はウェットエッチング処理後のサンプルの状態を示す。積層構成の最上層に位置するITO薄膜(3214)は、レーザ光の吸収により発熱する。その発熱によってITO薄膜(3214)の一部が熱変化すると共に、熱が下層に位置するInGaZnO薄膜(3212)にも伝播してInGaZnO薄膜の一部が熱変化(結晶化)する。熱変化(結晶化)の様子を図2に示す。
前述の図7(42)に示すプロセスに準じて、実施例1で作製したMIS積層構造体上に、導電性酸化物材料層〔M2〕として、ITO薄膜(4051)を形成した。ITO薄膜はスパッタリング法により形成し、酸素欠損状態とするために、成膜雰囲気をアルゴンガスのみの条件とした。ITO薄膜の膜厚は150nmである。
形成したITO薄膜〔M2〕側から図7(42)の符号4063のようにパワーレベルを変調させてレーザ光を照射し、ITO薄膜〔M2〕の一部を熱変化させた。次いで、ITO薄膜〔M2〕の熱変化していない部分を湿式エッチングにより除去してソース電極とドレイン電極を形成した。なお、エッチング溶液には、実施例1において用いたのと同様、塩酸水溶液(HCl+H2O)を用いた。塩酸水溶液の混合比率はHCl(3.5wt%)であり、エッチング処理は室温、つまり加熱しない状態で行った。ソース電極、ドレイン電極は半導体領域に接して形成されていた。形状は、図7(42)の符号408に示されているのと同様に端部が曲線形状、いわゆる円弧を有する形状になっていた。
また、本発明によるMIS積層構造体およびその作製方法は、スイッチング素子に限定されるものではなく、光センサーなどの受光素子の光電変換部として用いることもできる。本作製方法によれば、微細で規則的なMIS積層構造体が形成できることから、高分解能であるセンサーの実現が期待できる。
101 半導体薄膜のフォトリソグラフィー工程
1011 半導体薄膜
1012 フォトレジスト
1013 フォトリソグラフィー
1014 エッチングマスク
102 ソース・ドレイン電極のフォトリソグラフィー工程
1021 ソース、ドレイン電極薄膜
1022 フォトレジスト
1023 フォトリソグラフィー工程
103 ゲート絶縁膜のフォトリソグラフィー工程
1031 ゲート絶縁膜
1032 フォトレジスト
1033 フォトリソグラフィー工程
104 ゲート電極のフォトリソグラフィー工程
1041 ゲート電極薄膜
1042 フォトレジスト
1043 フォトリソグラフィー工程
105 薄膜トランジスタ構造
1051 支持基板
1052 半導体薄膜
1053 ゲート絶縁膜
1054 ソース電極
1055 ドレイン電極
1056 ゲート電極
(図2の符号)
1101 成膜状態のMIS積層構成のX線回折プロファイル
1102 凸形状に加工した後のMIS積層構造体のX線回折プロファイル
(図3の符号)
311 サンプル構成およびレーザ照射の様子
3111 ポリカーボネート基板
3112 InGaZnO薄膜
3113 レーザ光パワーレベルの変調タイミング
312 ウェットエッチング処理
313 エッチング後の状態
(図4の符号)
41 MIS積層構成作製方法
401 成膜工程(a)
4011 支持基板
4012 半導体材料層〔S〕(Semiconductor)
4013 絶縁材料層〔I〕(Insulator)
4014 導電性酸化物材料層〔M〕(Metal)
402 レーザ照射工程(b)
4021 レーザ光パワーレベルの変調タイミング(変調パターンの例)
403 エッチング処理工程[ウェットエッチング処理工程](c)
4031 エッチング溶液
404 ウェットエッチング処理後のスィッチング素子構造体の形状
4041 スイッチング素子構造体を側面から見た断面形状
4042 スイッチング素子構造体を上面から見た断面形状
40412 半導体材料層
40413 絶縁材料層
40414 導電性酸化物材料層
(図5の符号)
501 レーザ光源
502 サンプル
503 サンプルを設置するステージ
504 光学ピックアップを設置するステージ
(図6の符号)
60 MIS積層構造体
601 支持基板
6011 ポリカーボネート基板表面に形成された凸部
6012 凸部の高さ
602 半導体材料層
603 絶縁材料層
604 導電材料層
61 レーザ光パワーレベルの変調のタイミング
611 レーザパワーレベルの変調波形
6111 レーザ光パワー(低レベル)
6112 レーザ光パワー(中レベル)
6113 レーザ光パワー(高レベル)
(図7の符号)
42 ソース、ドレイン電極作製方法
405 導電材料層〔M2〕を成膜する積層工程(d)
4051 酸化物からなる導電材料層〔M〕(Metal)
406 レーザ光照射工程(e)
4061 構造体の上方視(上面図)
4062 レーザ光の走査方向
4063 レーザ光パワーレベルの変調のタイミング
407 ウェットエッチング処理工程(f)
4071 エッチング溶液
408 スイッチング素子構造体にソース電極とドレイン電極を形成した状態
4081 スィッチング素子の側面形状を示す断面図
4082 スィッチング素子の上面形状を示す断面図
40811 導電性酸化物よりなる電極
40412 少なくとも酸化亜鉛を含有する半導体材料層
40413 絶縁材料層
40414 酸化物(導電性酸化物)からなる導電材料層
(図8の符号)
321 レーザ光照射工程
3211 ポリカーボネート基板[支持基板]
3212 InGaZnO(In2O3:Ga2O3:ZnO=1:1:1)薄膜[半
導体材料層]
3213 ZnSとSiO2の混合薄膜[絶縁材料層]
3214 In2O3−SnO2(ITO)薄膜[導電材料層]
3215 レーザ光パワーレベル変調タイミング
322 ウェットエッチング処理
323 ウェットエッチング処理後のサンプルの状態
3231 SEM像
3232 凸形状InGaZnOパターン
(図9の符号)
901 レーザ光源
902 対物レンズ
903 レーザ光
904 ピックアップ設置ステージ
905 サンプル
906 サンプル設置ステージ
Claims (7)
- レーザ光の照射とエッチング処理を用いて、半導体材料層〔S〕、絶縁材料層〔I〕、導電性酸化物材料層〔M〕からなるMIS積層構造体を作製する方法であって、支持基板上に、成膜後の状態がアモルファス相を含む半導体材料層〔S〕、絶縁材料層〔I〕、および成膜後の状態がアモルファス相を含む導電性酸化物材料層〔M〕を順次成膜してMIS積層構成体を形成する成膜工程(a)と、集光した状態のレーザ光を前記導電性酸化物材料層側から照射して該導電性酸化物材料層の一部を熱変化させると共に、MIS積層構成体内部に伝播した熱により前記半導体材料層の一部を熱変化させる熱処理工程(b)と、前記MIS積層構成体の導電性酸化物材料層および半導体材料層の熱変化していない部分、並びに絶縁材料層の一部をエッチング処理により除去するエッチング処理工程(c)と、を含むことを特徴とするMIS積層構造体の作製方法。
- 前記熱処理工程では、レーザ光の波長が60〜420nmの範囲にある半導体レーザを用いることを特徴とする請求項1に記載のMIS積層構造体の作製方法。
- 前記エッチング処理工程では、湿式エッチング法を用いることを特徴とする請求項1または2に記載のMIS積層構造体の作製方法。
- 請求項1乃至3のいずれかに記載の方法で作製したMIS積層構造体であって、支持基板上に、少なくとも半導体材料層〔S〕、絶縁材料層〔I〕、および導電性酸化物材料層〔M〕が順次成膜され、上方から見た形状が円形もしくは楕円形であることを特徴とするMIS積層構造体。
- 前記半導体材料層〔S〕として、In2O3、SnO2、およびZnOから選ばれる材料を含むことを特徴とする請求項4に記載のMIS積層構造体。
- 前記MIS積層構造体の加工部形状が略円形もしくは長円形であることを特徴とする請求項4または請求項5に記載のMIS積層構造体。
- 前記MIS積層構造体の形成された下面に位置する支持基板の表面に凸部が形成されて成ることを特徴とする請求項4乃至6のいずれかに記載のMIS積層構造体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008316867A JP5515285B2 (ja) | 2008-07-25 | 2008-12-12 | Mis積層構造体の作製方法およびmis積層構造体 |
US12/362,708 US8039405B2 (en) | 2008-02-01 | 2009-01-30 | Conductive oxide-deposited substrate and method for producing the same, and MIS laminated structure and method for producing the same |
EP09250256A EP2086014B1 (en) | 2008-02-01 | 2009-01-30 | Method for producing conductive oxide-deposited substrate and MIS laminated structure |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008192097 | 2008-07-25 | ||
JP2008192097 | 2008-07-25 | ||
JP2008316867A JP5515285B2 (ja) | 2008-07-25 | 2008-12-12 | Mis積層構造体の作製方法およびmis積層構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010050428A JP2010050428A (ja) | 2010-03-04 |
JP5515285B2 true JP5515285B2 (ja) | 2014-06-11 |
Family
ID=42067244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008316867A Expired - Fee Related JP5515285B2 (ja) | 2008-02-01 | 2008-12-12 | Mis積層構造体の作製方法およびmis積層構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5515285B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101878206B1 (ko) * | 2010-03-05 | 2018-07-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법 |
JP5942283B2 (ja) * | 2010-08-25 | 2016-06-29 | パナソニックIpマネジメント株式会社 | 照明器具用反射板 |
US9006803B2 (en) * | 2011-04-22 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing thereof |
JP2018098313A (ja) * | 2016-12-12 | 2018-06-21 | 株式会社ブイ・テクノロジー | 酸化物半導体装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7244669B2 (en) * | 2001-05-23 | 2007-07-17 | Plastic Logic Limited | Patterning of devices |
JP2004146796A (ja) * | 2002-09-30 | 2004-05-20 | Seiko Epson Corp | 膜パターンの形成方法、薄膜製造装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体 |
JP4741192B2 (ja) * | 2003-01-17 | 2011-08-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4977968B2 (ja) * | 2004-06-15 | 2012-07-18 | 三菱化学株式会社 | 電子素子の製造方法 |
JP2008103680A (ja) * | 2006-09-22 | 2008-05-01 | Konica Minolta Holdings Inc | ドナーシートの製造方法、ドナーシート、及び有機薄膜トランジスタの製造方法 |
-
2008
- 2008-12-12 JP JP2008316867A patent/JP5515285B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010050428A (ja) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5331382B2 (ja) | 半導体素子の製造方法 | |
JP5116225B2 (ja) | 酸化物半導体デバイスの製造方法 | |
KR100606230B1 (ko) | 반도체 장치의 제조방법 | |
US8445903B2 (en) | Thin film transistor having a crystalline semiconductor film including indium oxide which contains a hydrogen element and method for manufacturing same | |
KR100971751B1 (ko) | 유기전계발광표시장치 및 그의 제조방법 | |
US20100059751A1 (en) | Thin-film transistor and process for its fabrication | |
EP2086014B1 (en) | Method for producing conductive oxide-deposited substrate and MIS laminated structure | |
JP2009033004A (ja) | 薄膜素子とその製造方法、半導体装置 | |
JP2009147192A (ja) | 結晶性無機膜とその製造方法、半導体装置 | |
JP2009267399A (ja) | 半導体装置,半導体装置の製造方法,表示装置及び表示装置の製造方法 | |
JP2009167087A (ja) | 無機結晶性配向膜及びその製造方法、半導体デバイス | |
JP5515285B2 (ja) | Mis積層構造体の作製方法およびmis積層構造体 | |
Xu et al. | 1D organic–inorganic hybrid perovskite micro/nanocrystals: fabrication, assembly, and optoelectronic applications | |
JP2010287621A (ja) | 微細構造物の製造方法 | |
CN100336189C (zh) | 薄膜晶体管的制造方法 | |
JP2006100661A (ja) | 薄膜半導体装置の製造方法 | |
JP2011040453A (ja) | ドーピング方法、および半導体装置の製造方法 | |
KR101992480B1 (ko) | 저온 용액공정을 이용한 산화물 반도체의 제조방법 및 산화물 반도체 | |
JP2004311936A (ja) | パターン形成方法及びこれを利用した電気素子の製造方法 | |
CN105551967A (zh) | N型薄膜晶体管的制作方法 | |
JP4082008B2 (ja) | シート基材に結晶性化合物薄膜を形成する方法およびそのための装置 | |
JP5453814B2 (ja) | 導電性酸化物付き基板の作製方法および導電性酸化物付き基板 | |
JP4239744B2 (ja) | 薄膜トランジスタの製造方法 | |
JP4096529B2 (ja) | アニール装置 | |
KR20110075518A (ko) | 어레이 기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
LAPS | Cancellation because of no payment of annual fees |