CN1520618A - 器件的图案形成 - Google Patents

器件的图案形成 Download PDF

Info

Publication number
CN1520618A
CN1520618A CNA02812832XA CN02812832A CN1520618A CN 1520618 A CN1520618 A CN 1520618A CN A02812832X A CNA02812832X A CN A02812832XA CN 02812832 A CN02812832 A CN 02812832A CN 1520618 A CN1520618 A CN 1520618A
Authority
CN
China
Prior art keywords
light beam
layer
substrate
pattern
ground floor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA02812832XA
Other languages
English (en)
Other versions
CN1292496C (zh
Inventor
I
翰宁·瑟令豪斯
A�����̵϶�
保罗·A·蔡恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Not Rec Yin Ai Greensboro Co Ltd
Original Assignee
Plastic Logic Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB0112611.9A external-priority patent/GB0112611D0/en
Application filed by Plastic Logic Ltd filed Critical Plastic Logic Ltd
Publication of CN1520618A publication Critical patent/CN1520618A/zh
Application granted granted Critical
Publication of CN1292496C publication Critical patent/CN1292496C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/221—Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115—Polyfluorene; Derivatives thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种用于形成有机或部分有机开关器件的方法，包括：通过溶液处理和直接印刷来沉积导电层，半导体层，绝缘层，或表面改性层；并且通过暴露于聚焦激光束来定义这些层的高分辨率图案。

Description

器件的图案形成
本发明涉及设备例如有机电子器件和用于形成这种器件的方法。
半导体共扼(conjugate)聚合物薄膜晶体管(TFT)最近变得有兴趣应用于集成在塑料衬底上的便宜的逻辑电路(C.Drury等人，APL 73，108(1998))以及高分辨率有效矩阵显示器中的光电子集成器件和像素晶体管开关(H.Sirringhaus等人，Science 280，1741(1998)，A.Dodabalapur等人，Appl.Phys.Lett.73，142(1998))中。在使用聚合半导体和无机金属电极和栅极绝缘层的测试器件配置中，高性能TFT已经说明。高达0.1cm2/Vs的载流子迁移率和106-108的开关电流比已经达到，这可与非晶硅TFT的性能相比较(H.Sirringhaus等人，Advances in Solid State Physics，39，101(1999))。
聚合半导体的优点之一在于它们适用于简单且低成本的溶解处理。但是，全聚合物FFT器件和集成电路的制造要求能够形成聚合物导体，半导体和绝缘体的横移模式。各种图案形成技术例如照相平版印刷术(WO 99/10939 A2)，丝网印刷(Z.Bao等人，Chem.Mat.9，1299(1997))，软平版冲压(J.A.Rogers，Appl.Phys.Lett.75，1010(1999))和微模塑法(J.A.Roger，Appl.Phys.Lett.72，2716(1998))以及直接喷墨印刷(H.Sirringhaus等人，UK 0009911.9)已经说明。
许多直接印刷技术不能提供定义TFT的源极和漏极所要求的图案形成分辨率。为了获得足够的驱动电流和开关速度，低于10μm的沟道长度被要求。在喷墨印刷的情况下，可达到的分辨率由改变喷嘴处的喷射方向而引起的小滴飞行方向的偶然变异和由衬底上小滴的不受控喷散限制为20-50μm。
分辨率限制通过在预先形成图案的衬底上印刷来满足，该衬底包含不同表面自由能的区域(H.Sirringhaus等人，UK 0009915.0)。当导电聚合物的基于水的墨滴印刷到衬底上时，该衬底包含排斥、憎水的表面结构的狭窄区域，小滴的喷散可以被限制并且沟道长度仅为5μm的晶体管沟道可以被定义，而没有源极和漏极之间的意外短路。憎水隔板可以以几种方法来定义，例如通过憎水聚合物的照相平版印刷，或者通过自组合单分子层的软平版冲压。
本发明的实施方案涉及一种用于定义晶体管器件的电活化聚合物图案可以通过直接激光成像技术以微米分辨率印刷的方法。本方法基于扫描一系列聚焦在衬底上的激光光束。聚焦的光点引起电活化聚合物层或表面改性模板层的性质的局部变化。在这里说明几种方法，通过这些方法，这种局部变化用来产生电活化聚合物的高分辨率图案。在本发明的优选实施方案中，激光具有红外波长，并且引起局部热效应。作为选择，光可以是可见光或紫外波长，当吸收光子时，其引起化学结构的局部变化或分子的局部激活。当将要形成图案的薄膜的陡沿清晰度或小的光诱导的降解是必需的时候，红外光特别有用。另一方面，当要求高的空间分辨率接近相当于光波长的衍射极限时，可见光或紫外光特别有用。
计算机印版(computer-to-plate，CTP)成像技术在制版印刷工业中使用，以产生胶印的印刷版。印刷版由铝或聚酯制成，并且涂敷有适当的光敏层。它们需要用排斥墨水的亲水非图像表面区域和吸收墨水的亲油图像区域来制备。在压锻时，亲水区域用基于水的喷水溶液弄湿。在典型的预压榨版上成像机中，板涂层使用一系列激光点来曝光。早期的CTP系统使用紫外光和可见光，近年来，使用红外激光点阵列(普通波长为830nm或1046nm)的热成像已经变得普遍，因为它更好的图像清晰度和减少的自然光和室内灯暴露的敏感性。几种技术用来将像图转换成光敏涂层。大多数基于可见光和紫外光的系统基于传统的卤化银显影。热成像基于光敏聚合物化学结构的热引起的改变，其使得图像在随后的碱性溶液定影液中显影。一个实例是Kodak彩色图像的热敏印刷版/830。热敏版的典型敏感度大约为100-150mJ/cm2，其在曝光过程中转化为超过650℃的衬底温度。无后处理版基于薄涂层例如亲油银层的消融/蒸发。无后处理版不需要随后的化学显影，但是典型地需要甚至更高的曝光温度。一个实例是Agfa的Mistral版。
直接激光成像的版上成像机(platesetter)包括单独控制的激光二极管5，5’，5”的线性阵列，它们连接到光纤25并且聚焦到使用焦阑(telecentric)透镜系统4的印刷版的表面上(图10(a))。作为选择，连接到圆柱型透镜组4和空间光调制器24的未聚焦激光源5，例如数字镜设备的阵列或液晶阵列可以被使用。与致偏板连接的二维空间光调制器可以用来增强印刷速度(US 6208369)。直接激光成像广泛用于产生在报纸上印刷的印刷版。
从上面的描述显然，热敏印刷技术直接应用于光活性晶体管电路的制造是不可能的。在热成像器中使用的曝光温度不能与聚合物晶体管电路的制造相容。大多数聚合物材料如果加热到高于250-300℃的温度则极大地降解。而且，在电活化电路的情况下，将形成图案的层形成电路的一部分，并且光束聚焦于其上的衬底可能已经包含沉积在其上的几层电活化聚合物材料。相反，印刷版是将转移到最终衬底上的墨水/墨粉的中间承运者，并且在印刷版上形成图案的牺牲层其自身不会变成最终图像的一部分。如下面讨论的，这些重要的差别利用制造有源电子电路的严格温度，稳定性和厚度需求，这比制造印制板具有更大的挑战。
本发明及其优选方面在附随的权利要求书中陈述。
本发明现在将通过实例参考附随附图来描述，其中：
图1显示通过使用光吸收层而热引起的溶解度变化来直接布线电活化聚合物图案的原理图。
图2显示不使用光吸收层通过光诱导的溶解度变化来聚合物形成图案的原理图。
图3显示通过光诱导的溶解度变化来对表面改性层形成图案，继之电活化聚合物的直接印刷的原理图。
图4显示完成印刷的聚合物TFT器件的原理图。
图5显示表面改性层的光诱导的解吸，继之电活化聚合物的直接印刷的原理图。
图6显示光促进的表面化学反应，继之电活化聚合物的直接印刷的原理图。
图7显示光诱导的厚度变化，继之自组合单分子层的选择性沉积和电活化聚合物的直接印刷的原理图。
图8显示表面改性层的光诱导的转移，继之电活化聚合物的直接印刷的原理图。
图9显示衬底在激光下的扫描移动以产生图案的原理图。
图10显示发源于一系列单个激光二极管(a)或单个激光源(b)的一系列激光点的原理图。
图11显示大型弹性衬底在激光点阵列下移动的卷到卷形成图案的原理图。
图12说明通过热敏印刷而形成的表面能图案的细微特征定义和通过(a)使用不间断线和(b)使用互连线的中断来直接印刷而形成的粗糙图案形成的组合。
图13显示具有从平行表面能隔板的单个阵列高分辨率定义的通道的晶体管的有效矩阵阵列。
图14显示使用表面改性层来提供通过喷墨蚀刻制造小的通孔的限制的原理图。
图15显示通过光检测移动衬底下的对准标记来对准衬底，以及使得绝对位置通过仅在X方向上移动来确定的对准标记设计的原理图。
图16显示对于一定范围的焦点高度，激光成像的聚酰亚胺线宽的试验数据，并且比较水平和垂直印刷的线的宽度。除了一个数据点之外，所有数据点的垂直线宽都低于5μm。水平线一贯比垂直线宽高达3倍。图17显示垂直印刷的激光成像的聚酰亚胺线的显微镜图像。垂直线用380mJ/cm2的剂量印刷。图的上半部线宽大约为3.5μm。图18显示水平印刷的激光成像的聚酰亚胺线的显微镜图像。水平线用380mJ/cm2的剂量印刷(与图1同时成像)。线宽大约为7μm-垂直线宽的两倍。图19显示所获得的最窄激光成像的聚酰亚胺线的显微镜图像。这些垂直成像的线(380mJ/cm2，显影20分钟)降到2μm宽。图20显示对角线激光成像的聚酰亚胺线的显微镜图像。(由激光点大小而引起的)无意的规则锯齿边缘可以用来增加沟道宽度。
图21显示在印刷的磨损聚酰亚胺线的顶部上，在单轴对准的半导体聚合物F8T2的正交偏光镜下所取的光学显微图像。明反衬的区域是F8T2沿着下面的聚酰亚胺线的磨损方向单轴对准的那些区域。对准通过在150℃退火F8T2膜10分钟来获得。
图22显示用于定义与源-漏极最小叠加的栅极的自对准过程。
本发明的一个实施方案涉及一种用于电活化聚合物膜3的直接图案形成的低温激光成像方法，该电活化聚合物膜3已经从溶液中涂层，作为衬底1之上的薄的连续膜。从溶液中沉积薄膜的适当沉积技术包括旋涂，刮涂，挤压涂布或某种形式的印刷，例如丝网印刷。波长为λ的强激光束聚焦在样品上，以引起电活化聚合物溶解性能的局部变化。优选地，溶解度变化由聚合物的局部加热而引起。优选地，光束具有红外波长，以使对电活化聚合物的损坏达到最小。如果刚一照射，聚合物就变得在以其未照射形式可溶解的特定溶剂中不可溶解，图案可以在局部暴露以照射之后通过在该溶剂的槽中清洗聚合物薄膜来产生。仅仅在薄膜曾经暴露的那些区域中，聚合物材料仍然保留在衬底上。图案可以通过扫描激光束穿过该样品来书写。
为了有效地吸收激光，光吸收层(2)可以被沉积，与光活化聚合物直接接触(图1)。光吸收层优选地对于所使用的激光波长具有强吸收截面。它优选地从溶液沉积，但是它不可溶解在沉积电活化聚合物的溶剂中。光吸收层可以在电活化聚合物之前或之后沉积。光吸收层可以包括混合到粘合剂聚合母体中的染料分子或者简单地金属薄膜。染料分子也可以通过从染料/聚合物混合物溶液沉积来直接混合到电活化聚合物中。作为选择，激光波长可以被选择，使得光可以直接被电活化聚合物吸收，而不需要额外的光吸收剂(图2)。许多聚合物在中场和近场红外光谱范围中具有强吸收，因为红外活性的分子内振动和这种振动的谐音。
某些电活化聚合物经历导致它们在不同溶剂中的溶解度的显著变化的热引起的转变。表现出这种热引起的变化的重要共扼聚合物是使用聚苯乙烯磺酸质子化的导电聚合物聚(3，4-噻吩二氧乙烯)(PEDOT/PSS)。由Bayer化学公司研制的合成方法(L.B.Groenendaal等人，Adv.Mat.12，487(2000))在包含聚合平衡离子PSS的水溶液中聚合噻吩二氧乙烯单体。合成的聚合物溶液在几个月的时间段上是稳定的，使得PEDOT/PSS薄膜可以容易地通过技术例如旋涂来沉积。但是，在退火到150-250℃的温度并且烘干水之后，PEDOT/PSS膜不在可溶于水中。通过聚焦的激光照射PEDOT/PSS图案来局部加热随后可以在例如水，异丙醇或丙酮的溶剂槽中显影。PEDOT/PSS的这种图案可以用作聚合物TFT器件的电极。PEDOT/PSS中热引起的溶解度变化的机理，该溶解度变化也伴有膜导电性的显著、期望增强，目前并不完全理解。这可能与PEDOT和PSS之间热引起的相位分隔，从而导致密切接触的正电性的PEDOT和负电性的PSS之间强烈的离子相互作用有关。在PEDOT/PSS的情况下，红外光可以直接被PEDOT吸收，因为近场和中场红外中的强的极化子吸收特性(L.B.Groenendaal等人，Adv.Mat.12，487(2000))。
几种其他的共扼聚合物例如半导体聚芴(polyfluorene)聚合物也表现出溶解度变化，因为固态的聚合物形态的热引起的变化。通过加热，聚合物形态可以从浸液涂漆之后的高熵无序状态局部地变化为具有更有序的或结晶形态的低熵状态。在该更有序的状态中，在大多数溶剂中的溶解度降低，并且通过仔细地选择显影溶剂，图案可以通过洗掉处于无定形状态的那些区域中的聚合物来显影。
适用于这种图案形成技术的其他种类的聚合物是前体聚合物，该前体聚合物例如因在升高的温度下溶解离去基团的释放，而经历聚合物基本化学结构的热引起的变化，例如聚亚乙烯次苯(poly-phenylenevinylene)或聚亚乙烯次噻吩(polythienylenevinylene)前体(回顾，参看例如，D.Marsitzky等人，“合成材料的进展”，ed.P.Bernier，S.Lefrant，G.Bidan，Elsevier(Amsterdam)p.1-97(1999))。典型的转化温度大约为200-300℃。
作为选择，可以使用交联反应。在这种情况下，聚合物与交联剂混合，当局部加热时，交联剂将薄膜转化成不可溶解的网络。适当的交联剂的一个实例是六羟甲基三聚氰胺(hexamethoxymethylmelamine)。作为局部加热的备选，交联可以通过使用紫外光束来引发。
为了防止电活化聚合物在曝光过程中降解，仔细地使温度达到最低并且使用长波长的光是重要的。大多数共扼聚合物如果加热到300℃以上将会降解，并且倾向于光诱导的氧化，尤其是当暴露于可见光或紫外光时。这可以通过使用红外光，并且通过仔细地使激光强度和曝光时间达到最小来防止。另外，曝光可以在惰性气氛例如气态氮气氛下执行。
激光点通过将样品放置在高精度xy移动平台上来跨越样品扫描。作为选择，光束可以使用可旋转的机动镜来扫描。z方向上的另一个平移自由度被要求，以调整激光点的焦点适应于光吸收应当发生的层。这样，聚合物图案可以直接书写到衬底上。如果机械平台由计算机来控制，图案可以使用适当的软件包来设计，然后直接传送到聚合物膜中而不需要制造单独的模板或印刷版。
WO 99/10939 A2公开一种通过光掩模暴露于紫外光(UV)来在导电聚合物膜上形成图案的技术。光掩模包括阻挡UV光的敷以金属的区域的图案。聚合物与交联剂混合。在膜暴露于UV光的区域中，致使聚合物膜不可溶解的交联反应被诱导，使得聚合物可以随后在未暴露的区域中洗掉。这种技术在几个方面不同于这里提出的技术。首先，它要求TFT电路的每个层以及每个TFT电路布局具有单独的光掩模。在这里提出的直接书写技术中，图案通过导通/关闭不同的聚焦激光点和通过样品在激光束下的扫描移动来定义。这里公开的技术不需要制造掩模板，也不需要样品和掩模板的物理接触是有利的。因此我们的技术不易倾向于颗粒污染和磨损。此外，WO 99/10939 A2中公开的方法依赖于UV光诱导的交联反应。在这里公开的方法的优选实施方案中，溶解度变化由使用低能量的红外光的热照射/局部加热来诱导。UV曝光使许多电活化聚合物在该过程中降解，例如光氧化，但是许多共扼聚合物在高达150-300℃的温度下具有良好的热稳定性。
为了实现具有清晰边缘的图案，激光点的强度横断面应当尽可能的窄。用于聚焦激光束的各种技术可以被使用，从透镜聚焦延伸到更复杂的技术例如使光束穿过具有与折射率相关的明显非线性强度的材料。实现直径d接近于由光的波长确定的理论衍射极限的激光点是可能的。光束的强度在应当尽可能小的距离s上从其最大值减小到零强度也是重要的，即s＜＜d。在制版印刷工业中使用的当前技术水平的热敏激光直接成像器达到5-10μm的点大小。比典型的Gaussian光束的强度剖面更陡峭并且在大约1μm或更短的长度标尺上从最大强度衰减到零强度的强度剖面可以获得。实例是Creoscitex公司(www.creoscitex.com)的SquarespotTM板和trendsetter全胜系统或者Agfa(www.agfa.com)的Galileo版上成像机系列。
本发明的另一个方面涉及由UV激光阵列来形成图案的表面改性层。衬底涂敷在UV敏感的表面改性层中，并且用聚焦的UV激光阵列来成像。将衬底浸入适当的显影剂中来显露图案。
改性层可以是UV可曝光的聚酰亚胺层(例如结合UV-照相平版印刷术使用，以产生LCD显示器的那些。UV可曝光聚酰亚胺的一个实例是Nissan RN-901)。这种UV-聚酰亚胺性能良好的，具有已知最佳的曝光时间，并且可以在普通的UV-抗蚀剂显影剂(例如Shipley MF319)中显影。
适用于成像表面改性层的UV激光阵列的一个实例是在MIT由H.I.Smith等人设计的波带片阵列平版印刷工具(ZPAL)。(参见DarioGil，Rajesh Menon，D.J.D.Carter和H.I.Smith的使用波带片的平版印刷图案形成和共焦成像。将在2000年11/12月的真空科学与技术杂志中发表)。
使用系统例如ZPAL，分辨率大约为350nm的表面图案形成已经使用激光阵列头的单通道中大面积(～1mm)上的激光点阵列来说明。(D.J.D.Carter，Dario Gil，Rajesh Menon，Mark K.Mondol，H.I.Smith和E.H.Anderson的使用波带片阵列平版印刷的无掩模并行图案形成。真空科学与技术杂志B17(6)，1999年11/12月)。
本发明的第二实施方案涉及一种通过激光成像产生表面自由能图案的方法，其可以用来指示在随后的涂敷或印刷步骤中电活化墨水的沉积(图3)。连续的表面改性层8首先沉积到衬底上。该层被选择，使得它的表面具有与下面的衬底不同的表面能量。例如，衬底可以是亲水的，例如玻璃衬底，而表面改性层可以是憎水聚合物例如聚酰亚胺层。光吸收剂也可以被沉积。然后层通过以与上述方法类似的方法局部加热来修改。本发明的一种可能实施方案是玻璃衬底上的一层前体聚酰亚胺，其通过局部退火到200-350℃的温度转化成不可溶解态。然后，图案可以随后在前体形式例如环戊酮的良好溶剂中清洗膜来显影。宽范围的聚酰亚胺可以以这种方法来形成图案，包括通常通过传统的蚀刻，例如Merck的ZLI-2650，或者光可成像聚酰亚胺(polyimidea)，例如HD微系统的Pyralin PI2720来形成图案的聚酰亚胺。类似地，前体共扼聚合物层例如前体聚亚乙烯次苯可以被使用。前体聚酰亚胺和PPV的特殊且有吸引力的特性在于它们可以像晶体管的活性半导体聚合物的对准层一样来使用(参见下面的讨论)。
通过表面改性层的图案形成，亲水和憎水表面区域的表面自由能图案被产生。如果这种形成表面能图案的衬底然后浸泡到电活化聚合物的溶液中，电活化聚合物的极性(作为选择非极性)溶剂沉积将仅在亲水(作为选择憎水)表面区域中发生。作为选择，表面自由能图案可以用来指示由直接印刷例如UK 0009915.0中描述的喷墨印刷沉积的电活化聚合物的墨滴的位置和流程。这样，更高的印刷分辨率可以获得，因为激光点分辨率可以显著高于喷墨打印机的分辨率，喷墨打印机的分辨率由小滴飞行方向的随机变化和衬底上的不定湿润状态所限制。由表面自由能图案形成而制造的导电电活化聚合物的高分辨率印刷图案可以用作印刷薄膜晶体管电路的电极和互连(H.Sirringhaus等人，科学290，2123(2000))。图4显示在半导体聚合物11和绝缘体聚合物12的层的沉积以及与源-漏通道重叠的导电聚合物栅极13的印刷之后，完整的聚合物薄膜晶体管。当构建图4中所示的TFT的层状结构时，需要仔细地选择溶剂，以避免在下面的层的溶解和溶胀。已经显示，TFT的不同聚合物-聚合物分界面的足够的结构完整性可以使用极性和非极性溶解的交替序列来实现(H.Sirringhaus等人，UK 0009911.9)。
因为表面改性层与TFT的导电电极和半导体层直接接触，特别需要注意，以保证表面改性层不会阻止电荷注入到器件中，并且保证它不会污染半导体层。表面改性层的厚度应当尽可能的薄，例如大约100-500 。这样，我们保证涂敷在上面的薄的半导体层和/或其他层的保形涂敷和小的附加源-漏接触电阻。在本发明的优选实施方案中，表面改性层是电子级绝缘体聚合物例如聚酰亚胺，其不包含可移动的低分子量杂质微量，并且不可溶解于用于溶液沉积器件的随后层的溶剂中。
如上所述表面能量图案的图案形成可以以下面的方法来实现。在溶解的N-甲基吡咯烷酮中，制备包含～830nm吸收染料(SDA8703)的聚酰亚胺(P12610)。在溶液中的固体含量中，大约10％是染料并且90％是聚酰亚胺。玻璃衬底用该溶液旋涂，以实现各种膜厚度(在软烘焙之后)，都大约～100nm。软烘焙包括10分钟在热板上80℃下。
成像在一定范围的激光功率和高度下执行(以使激光焦点对准和不对准)。该聚酰亚胺的推荐传统处理温度是300℃，30分钟，从而目标是保证聚酰亚胺简短地(并且非常局部地)升高大大超过该温度，当高度聚焦激光在衬底上扫描时。
已经确定了将激光束聚焦到薄膜上的正确高度，执行剂量试验，以观察线宽的变化。对于所有尝试的剂量(对应于5W-12W的总激光功率(380～910mJ/cm2)，完成成像，每个剂量的最窄线不会宽于大约8μm，并且在一些剂量窄至2μm。该过程可能是某种程度的自约束。这是因为聚酰亚胺需要加热到几百℃以处理，并且在这些温度下，能量吸收染料将被漂白。一旦染料被漂白，不再有能量(或者非常少)将沉积在聚酰亚胺中，并且处理过程停止。
立刻在成像之后，图案可以在聚酰亚胺中看到(没有显影)，因为膜的处理区域变薄，并且略微地改变颜色(后者是因为染料被漂白并且膜在成像过程中暴露于空气中)。图案通过将成像的样品浸泡在用于制造树脂的溶剂(N-甲基吡咯烷酮)中来显影。对于P12610聚酰亚胺，显影过程在室温下需要大约20分钟(并且对于较低分子量的聚酰亚胺可能需要更短的时间)。显影过程也可能是自约束的(显影24小时的样品没有表现出与显影30分钟的样品明显的差别)，因为膜的完全处理的部分绝不会溶解在溶液中。但是，部分处理的膜能够最终将完全从衬底上溶解，并且在一个样品上，样品的大部分通过显影而完全清除。在这种情况下，显影时间上更紧的时间约束是必需的，但是通常对于完全处理的膜，这可以取消。
成像的图案包括水平和垂直线，期望在10μm的间距上为5μm宽。垂直线平行于成像过程中平台移动的方向，并且水平线垂至于该方向(所以，单个垂直线可能在一个通道上成像，但是水平线将需要许多通道，依赖于它的长度)。水平和垂直线宽的清楚差别在所有的样品中是显然的；垂直线一贯比水平线窄高达三倍(参见图16，17和18)。
焦点试验没有显示明朗的趋势，但是线宽作为激光高度的函数建议激光以30聚焦(距离，任意单位)。但是，宽度为4μm或更窄的垂直线在低剂量(450mJ/cm2)和高剂量(908mJ/cm2)处可见。经常在曝光之后，水平线显示从聚酰亚胺聚集的更明显的染料。在垂直成像的线中，这总是不太明显，如从图17和18的比较中可看到的。
测量的最窄线使用380mJ/cm2的剂量获得，并且显影20分钟。线在图19中所示，并且具有低至2μm的宽度，和良好的均匀性。
图20显示显影之后的一些对象线成像的线。线的锯齿边缘是因为成像中使用的激光点的正方形特性。与聚酰亚胺线的实际长度相比较，这种类型的线对于增强TFT中的有效通道宽度是有用的。
在显影板上的喷墨印刷说明聚酰亚胺在玻璃上形成憎水区域，限制电活化印刷聚合物。这通过在印刷之前在氧气等离子中使得显影的聚酰亚胺图案1分钟，以便使得玻璃足够憎水以有效地印刷基于水的聚合物来实现。
激光成像聚酰亚胺的表面质量足够好，使得半导体聚合物可以在上面对准，在图案形成之后聚酰亚胺的机械磨损之后。这在图21中对于半导体聚合物F8T2而显示，其通过在150℃的温度下，使聚合物形成液晶相来在激光成像&随后磨损的聚酰亚胺线的上面对准。聚合物的对准导致TFT移动性的增加，如果F8T2聚合物的链与TFT中的迁移方向平行对准。
本发明的另一个实施方案涉及也可以通过局部加热而局部地从衬底上解吸的表面改性层14(图5)。这可能涉及表面改性层14的蒸发。但是，蒸发所需的温度要求足够地低。表面改性层可以是共价地依附表面的自组合单层，例如沉积到亲水玻璃衬底上的三氯硅烷或六甲基二硅氮烷的层。加热温度要求足够，以断开分子与表面的共价键。可选方案是低分子量无机分子的层，例如α-或β-取代的四噻吩十二烷或者9，9’-芴二烷单体，其在大约150-300℃的温度下蒸发/升华。
原则上，该过程也可以用来直接对电活化聚合物形成图案。但是，应当注意，大多数电活化聚合物在蒸发或消融的过程中倾向于降解/分解。
本发明的另一实施方案涉及一种表面图案可以通过热促进表面化学反应来实现的方法(图6)。如果衬底浸于包含分子15的液体或优选地气体环境中，其中分子15可以经历与衬底顶层的热激活的表面化学反应，表面图案16可以产生，使得化学反应仅在那些用激光束照射的区域中进行。这种过程的一个实施方案是包含作为最顶层的极性亲水聚合物，例如聚乙烯吡咯烷酮(PVP)层的衬底，或者简单的未处理玻璃衬底。表面的极性可以通过暴露于等离子处理例如射频氧气等离子(50-250W，13.5MHz，2-5分钟)来增强。然后衬底浸于包含到衬底的结合团和用于表面能量修改的憎水尾团的自组合单层(SAM)的气氛中(空气或惰性氮中)。简单封闭反应器玻璃管包括位于底部与加热器接触的自组合分子的液体容器和位于管顶部的水冷式冷凝器。样品位于液体之上暴露于气相的样品支架上。样品的后面也可以被冷却。管具有接近于样品表面的透明窗，热辐射通过该透明窗进入。
对于不太亲核的衬底，例如氧化铟锡(ITO)或者许多聚合物衬底，与氯硅烷或烷氧基硅烷的表面反应不会在室温下显著进行(Koide等人，J.Am.Chem.Soc.122，11266(2000))。但是，在高于典型地80-100℃的温度下，反应快速地发生，并且导致密集的自组织单层在几分钟内在亲水样品表面形成。自组织单层局部地使表面憎水，但是在未加热的区域中，表面仍然是亲水的。该表面能图案可以在随后的印刷步骤中使用，例如通过喷墨印刷，以指示如上所讨论的电活性聚合物的墨滴的沉积和流动。应当理解，因为反应的激活所需的低温度，该技术特别适用于衬底已经包含可能不允许局部温度超过100-150℃的几层电活化聚合物的图案形成步骤。这对于图4中栅极的图案形成特别有吸引力。使用表面改性层，导电聚合物的窄线可以喷墨印刷，这使得栅极和源/漏极之间的叠加电容达到最小。
对于在顶层形成图案，自对准过程可能使用，其中先前定义的图案用来限制衬底暴露于辐射的区域。例如，对于图4中TFT的栅极的图案形成，光束可以从透明衬底的背面入射，以这样的一种方式，部分光被先前沉积的源-漏极阻挡，吸收或至少显著地衰减。在红外光和导电聚合物PEDOT的情况下，PEDOT高度吸收红外线。以这样的一种方式，光仅修改源-漏电极之间的区域中的顶层。该过程可以用于栅极的直接自对准图案形成。作为选择，栅极上面的表面改性层44，例如如上所述的自组织单层，可以以这种方式形成图案。然后，继之以例如通过直接印刷的栅极材料的自对准沉积，导致源-漏和栅极之间非常小的叠加电容(图22)。
其他热激活表面反应可以被使用，例如聚合物结合到衬底上(W.T.S.Huck等人，Langmuir 15，6862(1999))。这样，聚合物层从表面的生长可以通过由光吸收促进反应来局部地启动。
本发明的另一个实施方案涉及一种厚度剖面通过局部加热在表面层中产生的方法(图7)。许多聚合物18当退火时经历永久的体积变化，因为聚合物包装的变化(例如因为结晶化)，因为交联，或者因为挥发性种类的解吸。如上所提及的，漆有发亮的吸收染料膜的聚酰亚胺前体膜当暴露于红外光诱导的热转换时，经历厚度变化。任何聚合物当退火到接近其分解温度时损失质量/改变体积。对于特定的聚合物系统，分解温度可以由热解重量分析(TGA)来确定。表面上的厚度剖面可以通过使聚合物层与用自组织单层20涂墨的平面橡皮图章19相接触，用来选择性地修改聚合物表面的表面能量。该SAM图案可以用来在随后电活化聚合物的印刷步骤中，提供墨水限制阻挡。图章应当尽可能的平且硬，并且施加的压力应当尽可能的低，以防止图章的下弯。该技术尤其适合于定义宽度为2-10μm的窄线，其中大约1000
Figure A0281283200231
的小的厚度差异足够防止图章和凹入区域中的表面之间的接触。
该技术涉及软平版印刷印章(Xia等人，Angew.chem.Int.Ed.37，550(1998))，其中具有表面凹凸图案的软的PDMS橡皮印章用来选择性地将SAM沉积到平面聚合物表面上。软平版印刷技术的一个缺点在于难以实现SAM图案关于下面的图案的精确定位，并且图案在大面积上因印章的弹性和变形而变形。使用这里提出的技术，其中表面凹凸图案可以与印章相反地在聚合物表面上形成，印章变形的问题可以克服。
本发明的另一个实施方案涉及表面改性层22到样品衬底1上的直接沉积，这可以通过从单独的转移衬底21热受激转移来实现(图8)。样品和转移衬底之间距离应当尽可能的小，以实现精确的图案转移。优选地应当小于1mm，最优地小于500μm。同样在这种情况下，光吸收层可以用在转移衬底和待转移的层之间。当曝光时失去附着或蒸发的附加释放层可以用在光吸收层和释放层之间。该方法可以用于电活化聚合物图案的直接沉积，虽然应当对于许多电活化聚合物特别注意，以避免在热转移过程中发生的降解。但是，该方法也非常适合于局部地改变表面能量的表面改性．层23的沉积，并且提供随后电活化聚合物10的印刷的阻挡层。适当的释放层材料可以是一层小的有机分子(极性或者非极性，依赖于样品衬底的极性)，其在室温和大气压下是固态，并且在超过100-300℃的温度下蒸发。优选地，分子可以溶液处理，以允许到转移衬底上的低成本涂敷。这种分子的一个实例是具有灵活的侧链取代例如α-或B-取代的四噻吩十二烷或者9，9’-芴二烷单体的短共扼低聚物。注意，在这种转移过程中，样品衬底并不直接加热，使得该过程特别适合于低温塑料衬底，或者已经包含温度敏感的电活化层的衬底。
关于转移改性层的厚度和纯度的类似考虑，像对直接沉积到衬底上的表面改性层形成图案的情况一样地来使用。
为了获得高的载流子迁移率，晶体管器件的半导体聚合物层需要高度有序，这可以通过利用自组织机理来实现。各种自组织半导体聚合物可以被使用，例如区域规则的(regioregular)聚3己基噻吩(P3HT)，和聚芴共聚物，例如聚9，9’-二辛基芴-共-二噻吩(F8T2)。
平行于TFT中电流方向的聚合物链的单轴对准是期望的，以便最佳地利用沿着聚合物链的快速链内转移。在液晶半导体聚合物例如F8T2的情况下，对准可以通过在具有对准的分子结构的层上沉积半导体聚合物来引起(H.Sirringhaus等人，Appl.Phys.Lett.77，406(2000))，例如聚酰亚胺的机械磨损且光学对准的层。
单轴聚合物对准也可以通过暴露于线性偏振的光来引起。光可对准聚合物的实例包括聚酰亚胺，或者包含山道车花配对(cinamate)或偶氮苯团的聚合物(lchimura，Chem.Rev.2000，1847(2000)；Schadt等人，自然381，212(1996))。用于形成图案的光束可以有用地线性偏振，并且该偏振可以用来诱导聚合物层的对准的分子结构并同时定义图案。该技术可以用来产生形成图案的对准的表面能隔板，例如可光对准的聚酰亚胺，其能够(a)提供高的印刷分辨率并且(b)用作随后活性半导体聚合物例如液晶聚合物的沉积的对准层。该技术也可以用来直接形成图案并且对准光可对准的半导体聚合物，例如包含并入侧链中的偶氮苯团的共扼主链聚合物。。
在所有上述处理中，衬底1可以是刚性衬底，例如厚的玻璃衬底，或者弹性衬底，例如薄的玻璃衬底或者塑料衬底，例如聚乙烯对酞酸盐(PET)，聚醚砜(PES)，或聚酰亚胺(PI)。对于玻璃衬底或高温塑料衬底(PI)，形成图案所需的温度(100-400℃)与衬底的温度稳定性相容。对于如果加热到高于150℃的温度则变形的低温塑料衬底例如PET，光的波长应当被选择，使得衬底对于入射辐射透明并且大部分热量在光吸收层中产生。这样，用于形成图案的高温可以局部地获得而不使衬底变形。
上述技术中任何一种的图案分辨率都由激光点强度剖面的直径和锐度s(图1)来确定。在由红外光加热的情况下，控制衬底上不同层的导热率以及衬底自身的导热率是重要的。对于大多数高分辨率图案形成应用，使热传导达到最小是重要的。这可以通过选择具有低导热率的适当材料，通过在待形成图案的层和衬底之间插入专用的低导热率且不吸收光的夹层，和/或通过以脉冲模式操作激光，脉冲的持续时间大约为纳秒来实现。每个位置上的几个强脉冲在大多数情况下将足够诱导期望的热变化。发射的强度和数量应当被优化，以获得最大图案清晰度和对材料的最小损坏之间的最佳平衡。如果热传导达到最小，能够实现最佳的图案分辨率。
在通过暴露于可见光或紫外光来光形成图案的情况下，分辨率在许多情况下将仅由激光点的聚焦来限制，其原则上可以聚焦低至光的波长λ，即可以具有亚微米的大小。
任何图案可以例如通过将样品放置在高精度二维移动平台上，从而在样品上扫描光束来定义(图9)。使用现有技术水平的移动平台，0.2-0.5μm的定位精度可以实现。作为选择，在弹性衬底的情况下，衬底可以附加到滚筒上，激光装置安装在滚筒的内部或外部。激光系统和样品支架应当以这样一种方式来安装，即使得激光光束相对于样品的振动达到最小。可以书写的最小线宽大约为点直径d，而两个印刷线之间的最小距离大约为s。使用为制版印刷工业而生产的现有技术水平的热成像系统，这里描述的方法因此允许实际的薄膜晶体管电路的直接印刷，线宽大约为5-10μm，且最小沟道长度小于2-5μm。
该技术的吞吐量可以通过并行使用大量激光点来显著增加(图10)。各个激光点的强度剖面可以在焦平面中重叠，或者它们可以空间地分隔。前者是有利的，以在大面积上书写无缝的图案。为了进一步增强吞吐量，激光束可以例如通过用快速的机动镜偏转激光来扫描。高吞吐量激光直接成像的技术已经为制版印刷工业中的印刷而研制。
为了以低成本获得高吞吐量，聚合物品体管电路的制造可以通过卷到卷的处理来实现，其中弹性衬底的连续覆盖层通过一系列处理站来移动(图11)，类似于报纸的印刷。
本发明的再一个实施方案涉及一种复杂电路图案可以从包括一维线的阵列的简单表面能图案来印刷的方法。
如果衬底在聚焦光点的线性阵列下面连续地移动，包括窄截面的平行线的高分辨率表面能图案可以由上述技术中的一种来定义(图11)。在随后的步骤中，电活化聚合物的复杂图案可以使用较低分辨率的粗糙印刷技术，例如喷墨印刷，利用高分辨率表面能图案以定义所有决定性的特征来直接书写(图12)。这特别适用于电路包括以复杂方法互连的类似或相同器件的阵列的情况。这种电路的实例是有效矩阵阵列(图13)或者门阵列逻辑电路。在后者的情况下，完全相同的一维对准特征的阵列以适合特定逻辑元件的形状形成。另一个实例是简单的或非门，对于或非门，对准特征32可以例如具有简单的U形。高分辨率源-漏通道可以使用表面能图案来对准，并且较低分辨率互连，通孔，和电极可以直接在任意位置上印刷。
这里公开的方法理想地适合于卷到卷的处理，因为表面能量图案可以通过在第一处理站中弹性衬底在光点线性阵列下面的简单滚动，并且在第二处理站中电活性聚合物所需图案的直接印刷来定义。在槽中显影表面图案能量的中间步骤也可以包括，如果需要的话(图11)。
结合直接印刷技术例如喷墨印刷使用一维、高分辨率对准特征的阵列，可以实现几乎任何电路功能。为了定义由一个或多个表面能隔板相隔的不同区域中的器件之间的互连，通过直接在阻挡线上面放置一个或多个小滴来简单地跨越表面能隔板(图12)印刷是可能的。作为选择，一维线阵列可以通过接通和断开激光束在某些区域中中断，以为相交的互连线留置空间(图13)。通常一维对准特征不需要截面平行。任意的一维特征都可以通过扫描单个激光束或者扫描可以单独偏转的光束阵列来直接书写到衬底上。
在许多情况下，要求相对于先前印刷在衬底上的图案来对准/定位印刷图案。例如，源-漏极相对于表面能图案的印刷或者栅极相对于下面的源-漏极图案的印刷要求精确的定位。粗糙的对准可以通过简单地将衬底的边缘压在连接到打印机头定位系统的支架上来实现。该机械的对准主要用于传统的胶印中。
更精确的定位可以通过观察衬底图案相对于打印机装置的相对对准来实现，其中打印机装置具有光检查站，例如以这样一种方式安装的高速高分辨率CCD照相机，即打印机头装置的部分和衬底图案在相同的图像上可见。使用适当的软件来分析图像并执行自动的图案识别，衬底图案相对于打印头的相对未对准可以被确定。然后，在打印之前的精确定位可以通过校正样品的x-y位置以及样品相对于打印机轴的角度来实现。
更快且更有效的定位可以通过利用边缘检测技术来实现。允许衬底相对于光学印刷系统的对准的边缘检测技术在EP 10181 458 A2中公开。它们依赖于当跨越包括具有不同光学性质的两个表面区域的表面来扫描时，使用光学检测器来测量聚焦光束的传输和反射。光点具有与印刷头的印刷位置的已知且固定的距离。从由检测系统记录的阶梯形信号中，例如，衬底边缘的位置可以在印刷之前自动地确定。
如果对准标记在由具有不同光吸收/反射或当被聚焦光束40激发时发射荧光的材料制成的衬底上的第一图案中定义，当扫描印刷头44下面的样品并且监控光学检测器41的强度信号时，对准标记相对于印刷头的相对位置可以确定(图15(a))。
高度精确的对准可以通过在x和y方向上移动样品，设计图案以给出x和y上的精确位置，例如窄条42和43的阵列来实现(图15(a))。
对准标记也可以以这样一种方式来设计，即衬底相对于印刷头的位置和方向可以从印刷头下面的样品的单线性扫描，例如仅x方向上来确定。一个实例在图15(b)中显示。在该具体的情况下，衬底相对于定位系统的x轴的未知未对准角度β以及衬底上的某个固定点(0，0)’与定位系统参考坐标系中光点的中心(0，0)的距离Δ0，可以从由光学检测器以下面的方法检测到最大信号的检测位置x1，x2，x3来确定。
cos β = d x 2 - x 1
cos α cos α - β = d + s + Δ · tan α x 3 - x 1
对准标记位置和方向的这种一维扫描检测比x和y方向上都扫描快。它特别适用于y-对准不太关键的情况，例如择优地沿着y方向上精细线特征的情况，例如图14中。
作为选择，如果使用两个或多个光束(和检测器)47，48，衬底相对于印刷头的位置和方向可以通过首先让印刷头跨越具有至少两个非平行边缘46的单个对准特征来扫描，然后使用相对于衬底特征49的精确对准来印刷。当跨越第一边缘来扫描两个光束时(图15c)，定向误差的角度以及在扫描方向上的位置可以被确定。垂直于扫描方向的衬底位置从检测由两个光束测量的第一(上升)和第二(下降)边缘之间的时间间隔差获得。
当使用弹性衬底时，衬底的变形可以在随后的图案形成步骤之间因热膨胀或者因机械应力而发生。如果这些变形大于电路的最精细特征45的最大重叠容差，单个对准过程是不够的，并且将需要执行局部地对准，即在衬底上印刷每个单独组的器件时。对准在印刷过程中以规则间隔局部地重复，依赖于变形的程度和必需的对准精度。
因为对准标记的扫描检测快，它可以局部地执行，而不会明显地减慢印刷过程。每组器件可以具有与它们相邻的对准标记，对准标记被定位，使得对准系统的光束首先穿过对准标记，检测边缘，从而校正它的位置，然后在相对于对准标记的轮廓分明的位置开始材料的沉积，以在衬底上给出相对于某种高分辨率特征45的良好定位。对准标记的位置应当是这样的，使得印刷头需要很小的额外移动或者不需要额外移动，即跨越对准标记的扫描移动应当是将印刷头从一组特征移至下一组特征所必需的移动的一部分。上面提出的位置和方向的单个扫描检测将特别适用于实现快速局部对准。
在变形的衬底上，衬底特征和印刷头之间的相对局部位置的扫描检测，检测到衬底上的空间失真图案。局部对准可能不需要对每个特征来执行，局部对准步骤的数量依赖于衬底变形的程度和必需的对准容差。如果衬底的变形图案能够从一个样品复制到下一个样品，在一个衬底上确定该特有的变形图案，然后编程印刷头的定位系统以自动校正在相同条件下制备的将来衬底上的特有变形，可能是足够的。
局部扫描对准也可以结合多喷嘴喷墨印刷来使用。在这种情况下，每个印刷头具有以规则阵列排列的一系列喷嘴。在大多数按需滴落式喷墨系统中，不可能独立地改变来自每个喷嘴的小滴分行方向。因此，对于给定程度的衬底变形，将必需保证每个印刷头的尺寸足够小，使得印刷头的整个局部对准导致印刷精度处于印刷头上所有喷嘴的对准容差内。在大象幅打印机中，几个头可以平行安装，并且它们相对于衬底的位置可以单独地控制。但是，在连续喷墨印刷中，来自不同喷嘴的导电小滴可以单独地在电场中偏转。原则上，这将允许具有每个单独喷嘴的精确局部对准的多喷嘴印刷。
为了形成使用上述类型的器件的集成TFT电路，经常必需制造电极之间的通孔互连和不同层中的互连。制造这种通孔的不同方法已经被说明，例如照相平版印刷图案形成(G.H.Gelinck等人，Appl.Phys.Lett.77，1487(2000))或者使用机械压合机串行冲孔(C.J.Drury等人，WO99/10929)。
通孔也可以由通孔互连将通过其打开的层的良好溶液的局部喷墨衬底来制造(H.Sirringhaus等人，UK0009917.6)。为了实现小尺寸的通孔，使用小的墨滴，并且小滴上的小滴喷散需要被限制。
由上述技术形成图案的表面改性层34可以用来限制喷墨印刷溶剂小滴33的沉积，该溶剂小滴溶解下面的聚合物层35，36以与下面的电极层37接触(图13)。随后这种通孔通过印刷导电聚合物38来填满。对于该过程，表面改性层不可溶解于用于蚀刻的溶剂中是重要的。如果使用极性溶剂来溶解，这可以通过憎水自组织单层或憎水聚合物层来实现。
在所有上面的实施方案中，PEDOT/PSS可以由可以从溶液中沉积的任何导电聚合物来代替。实例包括聚苯胺或聚吡咯。但是，PEDOT/PSS的一些具有吸引力的特征是：(a)具有固有的低扩散率的聚合体掺杂剂(PSS)，(b)良好的热稳定性和在空气中的稳定性，以及 ( c ) ≅ 5.1 eV 的功函数，该功函数充分匹配于允许有效孔载流子注入的共同孔传输半导体聚合物的电离电势。
这里描述的过程和器件并不局限于使用溶液处理的聚合物制造的器件。电路或显示设备中的TFT的导电电极和/或互连的一些(参看下面)可以由无机导体形成，其可以例如通过印刷胶体悬浮物或者通过电镀到预先形成图案的衬底上来沉积。在并不是所有层都从溶液沉积的器件中，器件的一个或多个PEDOT/PSS部分可以用不可溶解的导电材料例如真空沉积的导体来替代。
对于半导体层，任何表现出超过10-3cm2/Vs，优选地超过10-2cm2/Vs的足够场效应迁移率的可溶液处理的共扼聚合体或低聚体材料可以使用。回顾适当的材料，例如在H.E.Katz，J.Mater.Chem.7，369(1997)，或者Z.Bao，高等材料12 227(2000)中。其他的可能包括具有溶解侧链的小的共扼分子(J.G.Laquindanum等人，J.Am.Chem.Soc.120，664(1998))，从溶液自组织的半导体有机-无机混合物材料(C.R.Kagan等人，科学286，946(1999))，或者溶液沉积的无机半导体例如CdSe纳米颗粒(B.A.Ridley等人，科学286，746(1999))。
电极可以通过除喷墨印刷之外的技术来粗略地形成图案。适当的技术包括软平版印刷(J.A.Rogers等人，Appl.Phys.Lett.75，1010(1999)；S.Brittain等人，物理世界，1998年5月，p.31)，丝网印刷(Z.Bao等人，Chem.Mat.9，12999(1997))，以及照相平版印刷图案形成(参见WO 99/10939)或者电镀。喷墨印刷被认为特别适用于具有良好定位的大面积图案形成，尤其是对于软性塑料衬底。
虽然优选地器件和电路的所有层和组成物通过溶液处理和印刷技术来沉积和形成图案，一个或多个组成物例如半导体层也可以通过真空沉积技术来沉积和/或通过照相平版印刷过程来形成图案。
如上所述制造的器件例如TFT可以是更复杂电路或器件的一部分，其中一个或多个这种器件可以彼此或者与其他器件集成。应用的实例包括显示器或存储设备的逻辑电路和有效矩阵电路，或者用户定义的门阵列电路。
图案形成过程同样可以用来形成这种电路的其他组成物的图案，例如互连，电阻器，电容器等。
本发明并不局限于前述实例。本发明的方面包括在这里描述的概念的所有新的和/或发明的方面，以及在这里描述的特征的所有新的和/或发明的组合。
申请人引起对下列事实的注意，即本发明可以隐含地或明确地包括在这里描述的任何特征或特征的组合或者它们的任何推广，而不限制上面陈述的任何定义的范围。考率到上面的描述，可以在本发明的范围内做各种修改，对本领域技术人员将是显然的。

Claims (92)

1.一种用于在衬底上形成电器件的方法，其中该电器件包括至少一个形成图案的层，该方法包括选择性地将衬底上的材料暴露于光束，以便改变层的物理性质，并且引起层的图案形成。
2.权利要求1的方法，其中所述形成图案的层包括有机材料。
3.权利要求1或2的方法，其中该方法包括选择性地将衬底上的有机材料的第一层暴露于光束，以便改变暴露于光束的区域中的该层的溶解度参数。
4.权利要求3的方法，其中第一层的溶解度参数被改变，使得材料不可溶解于在曝光之前可以溶解于其中的溶剂中。
5.权利要求4的方法，包括清洗材料的第一层，以便清除没有暴露于光束的区域中的第一层的材料的步骤。
6.权利要求3～5的任何一个的方法，其中溶解度参数的改变包括引起层的材料的相位分隔和/或第一层的材料的交联。
7.权利要求1和2的任何一个的方法，其中该方法包括选择性地将衬底上的材料的第一层暴露于光束，以便改变暴露于光束的区域中的第一层的材料的表面自由能。
8.权利要求7的方法，其中在暴露于光束之后，第一层从局部区域中的衬底上清除，以便暴露下面衬底的表面。
9.权利要求7或8的方法，包括将有机材料的第二层沉积到第一层上，第二层从溶剂中的溶液沉积，使得材料的第二层的沉积的图案受材料的第一层的改变的表面自由能的区域所影响。
10.权利要求9的方法，其中选择第二层的材料从其沉积的溶剂，使得第二层的材料禁止沉积在材料的第一层的改变的表面自由能的区域中。
11.权利要求10的方法，其中选择第二层的材料从其沉积的溶剂，使得第二层的材料禁止沉积在材料的第一层中表面自由能没有被光束改变的区域中。
12.权利要求1和2的任何一个的方法，其中该方法包括选择性地将衬底上的材料的第一层暴露于光束，以便清除暴露于光束的区域中的第一层的材料。
13.权利要求12的方法，其中第一层的材料在暴露于光束的区域中解吸和/或蒸发。
14.权利要求1和2的任何一个的方法，其中该方法包括使衬底上的材料的第一层与反应介质相接触，并且选择性地将材料的第一层暴露于光束，以便促进暴露于光束的区域中第一层的材料与反应介质之间的化学反应。
15.权利要求14的方法，其中反应介质包含在第一层中。
16.权利要求14的方法，包括将气态或液态的反应介质施加到第一层的表面的步骤。
17.权利要求14～16的任何一个的方法，其中化学反应是这样的，以至于改变暴露于光束的区域中的第一层的材料的溶解度和/或表面自由能和/或电性能。
18.权利要求1和2的任何一个的方法，其中该方法包括选择性地将衬底上的材料的第一层暴露于光束，以便改变暴露于光束的区域中的该层的体积。
19.任何一个前面的权利要求的方法，其中光束是聚焦光束。
20.任何一个前面的权利要求的方法，其中光束是这样的，以至于引起暴露于光束的区域中的第一层的局部加热。
21.权利要求20的方法，其中暴露于光束的区域中的衬底的局部温度在暴露于光束的过程中不超过350℃。
22.权利要求20的方法，其中暴露于光束的区域中的衬底的局部温度在暴露于光束的过程中不超过200℃。
23.权利要求20的方法，其中暴露于光束的区域中的衬底的局部温度在暴露于光束的过程中不超过120℃。
24.前面的权利要求的任何一个的方法，其中第一层的厚度小于1μm。
25.权利要求1～24的任何一个的方法，其中第一层形成电器件的导电电极。
26.权利要求1～24的任何一个的方法，其中第一层形成电器件的半导体层。
27.权利要求1～24的任何一个的方法，其中第一层形成电器件的绝缘层。
28.权利要求1～24的任何一个的方法，其中第一层形成电器件的表面改性层。
29.任何一个前面的权利要求的方法，其中光束具有小于10μm的宽度。
30.任何一个前面的权利要求的方法，其中光束具有小于1μm的宽度。
31.任何一个前面的权利要求的方法，其中光束是激光束。
32.任何一个前面的权利要求的方法，其中光束是红外光的光束。
33.权利要求1～31的任何一个的方法，其中光束属于可见光。
34.权利要求1～31的任何一个的方法，其中光束属于紫外光。
35.任何一个前面的权利要求的方法，包括跨越第一层来移动光束，以执行所述选择性的暴露并定义期望的图案。
36.任何一个前面的权利要求的方法，其中光束是偏振光的光束。
37.权利要求36的方法，其中第一层暴露于光束引起第一层的材料的光对准。
38.权利要求37的方法，其中第一层的材料的光对准与第一层的图案形成同时。
39.权利要求36～38的方法，包括沉积第二有机层，该第二有机层获得与光对准的层相接触的对准分子结构。
40.权利要求39的方法，其中第二有机层是液晶共扼聚合物层。
41.任何一个前面的权利要求的方法，其中第一层是电器件的所述形成图案的层。
42.权利要求41的方法，其中第一层是电器件的活性层。
43.权利要求1～8或12～42的任何一个的方法，包括在第一层上沉积有机材料的第二层，使得第二层的沉积的图案受第一层的图案形成所影响。
44.权利要求9～11或43的任何一个的方法，其中第二层是电器件的所述形成图案的层。
45.权利要求44的方法，其中第二层是电器件的活性层。
46.权利要求1～8或12～42的任何一个的方法，包括将第二衬底上的材料的层暴露于聚焦光束，以便引起材料的层的图案到第一衬底上的转移。
47.权利要求46的方法，其中第二衬底上的材料的层是电器件的所述形成图案的层。
48.权利要求47的方法，其中第二衬底上的材料的层是电器件的活性层。
49.权利要求47的方法，其中材料的层是表面改性层。
50.任何一个前面的权利要求的方法，其中电器件是电子开关器件。
51.任何一个前面的权利要求的方法，其中电器件是薄膜晶体管器件。
52.前面的权利要求的任何一个的方法，其中一部分光束被衬底上先前沉积的图案阻挡或削弱，以便仅引起光没有被阻挡或削弱的区域中的衬底上的层的改变。
53.权利要求1～51的任何一个的方法，其中一部分聚焦光束被衬底上先前形成图案的第三层阻挡或削弱，以便仅引起光被阻挡或削弱的区域中的衬底上的所述第一形成图案的层的改变。
54.权利要求51～53的任何一个的方法，其中所述先前沉积的第三层形成电子开关器件的源极和漏极。
55.权利要求54的方法，其中所述第一层形成电子开关器件的栅极。
56.权利要求51～54的任何一个的方法，其中所述第一层是表面改性层。
57.权利要求56的方法，包括在所述表面修改层上沉积另一种材料，以便将这种另外材料的沉积限制在光束被阻挡或削弱的区域中的附加步骤。
58.权利要求56的方法，包括在所述表面修改层上沉积另一种材料，以便将这种另外材料的沉积限制在光束没有被阻挡或削弱的区域中的附加步骤。
59.一种用于定义集成电路的方法，包括相对于图案形成光束来移动衬底，以便通过光束在衬底上定义第一一维图案。
60.权利要求59的方法，其中第一一维图案由具有不同表面自由能的区域来定义。
61.权利要求60的方法，其中材料的第二图案使用第一一维图案定位来沉积。
62.权利要求61的方法，其中材料的第二图案通过直接印刷技术来沉积。
63.权利要求62的方法，其中第二图案通过喷墨印刷来沉积。
64.权利要求61的方法，其中第二图案通过将衬底浸于第二材料的溶液中来沉积。
65.权利要求61～64的任何一个的方法，其中第二图案基本上比第一一维图案更复杂。
66.一种用于定义集成电路的方法，包括相对于图案形成光束移动其上具有一组电路特征的衬底，以便通过光束改变电路特征。
67.权利要求66的方法，其中电路特征的改变包括清除电路特征之间的电连接。
68.权利要求66的方法，其中电路特征的改变包括创建电路特征之间的电连接。
69.权利要求66的方法，其中电路特征的改变包括定义晶体管器件阵列的源极和漏极之间的通道。
70.权利要求59～69的任何一个的方法，其中光束由图案形成头产生。
71.权利要求70的方法，其中图案形成头产生在垂直于所述直线的方向上隔开的多个光束，并且该方法包括将衬底暴露于光束。
72.权利要求59～71的任何一个的方法，包括在移动过程中调制光束或多个光束。
73.权利要求59～72的任何一个的方法，其中光束或多个光束是聚焦光束。
74.权利要求59～73的任何一个的方法，其中光束或多个光束是激光束。
75.权利要求59～74的任何一个的方法，其中光束或多个光束的宽度小于10μm。
76.权利要求59～75的任何一个的方法，其中光束或多个光束的宽度小于1μm。
77.一种用于确定衬底上的特征与读出光头的相对对准的方法，衬底具有一组光可检测的对准标记，包括第一直线，与第一线相隔并且平行于第一线的第二直线，以及与第一线相隔并且与第一线呈预先确定的角度的第三直线，并且对准标记具有距离特征的预先确定的偏移量；该方法包括：
相对于衬底在扫描直线上扫描读出头，以便确定第一线和第二线之间沿着扫描线的距离，以及第一线和第三线之间沿着扫描线的距离；以及
通过确定的距离和偏移量来确定读出头和特征的相对位置。
78.权利要求77的方法，其中确定读出头和特征的相对位置的步骤根据下面的关系来执行：
cos β = d x 2 - x 1
cos α cos α - β = d + s + Δ · tan α x 3 - x 1
其中：
α是第二线和第三线之间的角度；
β是第二线和扫描线之间的角度；
Δ是第一线上的起点与第一线和扫描线相交的点之间沿着第一线的距离；
d是第一线和第二线之间的垂直距离；
s是第二线和第三线之间的垂直距离，其中第三线取垂直于第一线且通过第一线上的起点的线通过的点；以及
xn和yn是第n线与扫描线相交的点的笛卡尔坐标；
并且特征与对准标记的所述预先确定的偏移量表现出特征与所述起点的偏移量。
79.权利要求77或78的方法，其中读出头集成有材料处理部件。
80.权利要求79的方法，其中材料处理部件是沉积部件和光束产生部件之一。
81.权利要求77～80的任何一个的方法，其中特征是一般的线性特征。
82.权利要求81的方法，其中特征一般垂直于第一线。
83.权利要求77～82的任何一个的方法，其中第一，第二和第三线由衬底上的光对比度变化的至少一个线性区域来定义。
84.一种用于在衬底上制造电子电路器件的方法，其中衬底包括每个具有相应的对准标记的一系列特征，该方法包括关于衬底上的至少两个特征执行局部定位步骤，并且每个局部定位步骤包括通过在跨越对应于该特征的对准标记的直线中扫描读出头，来确定各个特征相对于材料处理部件的相对位置。
85.权利要求84的方法，其中材料处理部件和读出头之间存在固定的空间关系。
86.权利要求85的方法，其中读出头集成有材料处理部件。
87.权利要求84～86的任何一个的方法，其中每个局部定位步骤后面有包括将材料从材料处理部件沉积到衬底上的材料沉积步骤。
88.权利要求84～87的任何一个的方法，其中每个局部定位步骤后面有包括通过材料处理部件在衬底上处理材料的材料处理沉积步骤。
89.权利要求87或88的方法，其中材料以距离各个对准标记预先确定的空间偏移量来沉积或处理。
90.权利要求77～89的任何一个的方法，其中衬底是弹性衬底。
91.权利要求79～90的任何一个的方法，其中材料处理部件是喷墨印刷头。
92.权利要求77～91的任何一个的方法，其中对准标记包括第一直线，与第一线相隔并且平行于第一线的第二直线，以及与第一线相隔并且与第一线呈预先确定的角度的第三直线，并且对准标记具有距离特征的预先确定的偏移量，并且定位过程包括由读出头检测一系列光信号。
CNB02812832XA 2001-05-23 2002-05-22 器件的图案形成 Expired - Fee Related CN1292496C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB0112611.9 2001-05-23
GBGB0112611.9A GB0112611D0 (en) 2001-05-23 2001-05-23 Patterning of devices
GBGB0116174.4A GB0116174D0 (en) 2001-05-23 2001-07-02 Patterning of devices
GB0116174.4 2001-07-02

Publications (2)

Publication Number Publication Date
CN1520618A true CN1520618A (zh) 2004-08-11
CN1292496C CN1292496C (zh) 2006-12-27

Family

ID=26246114

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02812832XA Expired - Fee Related CN1292496C (zh) 2001-05-23 2002-05-22 器件的图案形成

Country Status (7)

Country Link
US (1) US7244669B2 (zh)
EP (2) EP2315289A3 (zh)
JP (2) JP5222453B2 (zh)
CN (1) CN1292496C (zh)
AU (1) AU2002310593A1 (zh)
TW (1) TWI283011B (zh)
WO (1) WO2002095805A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109672080A (zh) * 2019-01-18 2019-04-23 华东师范大学 一种基于图形化衬底的低阈值光泵浦随机激光器
CN117341370A (zh) * 2023-09-21 2024-01-05 浙江大学 一种无外力下贴合曲面物体的软光刻印章的制备方法及其产品和应用

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7875975B2 (en) 2000-08-18 2011-01-25 Polyic Gmbh & Co. Kg Organic integrated circuit completely encapsulated by multi-layered barrier and included in RFID tag
DE10226370B4 (de) 2002-06-13 2008-12-11 Polyic Gmbh & Co. Kg Substrat für ein elektronisches Bauteil, Verwendung des Substrates, Verfahren zur Erhöhung der Ladungsträgermobilität und Organischer Feld-Effekt Transistor (OFET)
US6972261B2 (en) * 2002-06-27 2005-12-06 Xerox Corporation Method for fabricating fine features by jet-printing and surface treatment
US8044517B2 (en) 2002-07-29 2011-10-25 Polyic Gmbh & Co. Kg Electronic component comprising predominantly organic functional materials and a method for the production thereof
US6784017B2 (en) * 2002-08-12 2004-08-31 Precision Dynamics Corporation Method of creating a high performance organic semiconductor device
JP3750640B2 (ja) 2002-08-22 2006-03-01 セイコーエプソン株式会社 素子基板、電子装置、光学装置、及び電子機器
GB0229191D0 (en) * 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
EP1434281A3 (en) * 2002-12-26 2007-10-24 Konica Minolta Holdings, Inc. Manufacturing method of thin-film transistor, thin-film transistor sheet, and electric circuit
GB0301089D0 (en) * 2003-01-17 2003-02-19 Plastic Logic Ltd Active layer islands
JP2004247716A (ja) * 2003-01-23 2004-09-02 Mitsubishi Chemicals Corp 積層体の製造方法
WO2004097915A1 (ja) 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co., Ltd. 液滴吐出装置、パターンの形成方法、および半導体装置の製造方法
JP4507513B2 (ja) * 2003-06-20 2010-07-21 コニカミノルタエムジー株式会社 有機薄膜トランジスタの製造方法
GB0315477D0 (en) 2003-07-02 2003-08-06 Plastic Logic Ltd Rectifying diodes
US6927108B2 (en) 2003-07-09 2005-08-09 Hewlett-Packard Development Company, L.P. Solution-processed thin film transistor formation method
US6867081B2 (en) 2003-07-31 2005-03-15 Hewlett-Packard Development Company, L.P. Solution-processed thin film transistor formation method
DE10339036A1 (de) * 2003-08-25 2005-03-31 Siemens Ag Organisches elektronisches Bauteil mit hochaufgelöster Strukturierung und Herstellungsverfahren dazu
GB0320491D0 (en) 2003-09-02 2003-10-01 Plastic Logic Ltd Multi-level patterning
EP1665290B1 (en) * 2003-09-02 2007-05-02 Plastic Logic Limited Production of electronic devices
DE10340643B4 (de) 2003-09-03 2009-04-16 Polyic Gmbh & Co. Kg Druckverfahren zur Herstellung einer Doppelschicht für Polymerelektronik-Schaltungen, sowie dadurch hergestelltes elektronisches Bauelement mit Doppelschicht
US7102155B2 (en) 2003-09-04 2006-09-05 Hitachi, Ltd. Electrode substrate, thin film transistor, display device and their production
GB2435717B (en) * 2003-09-04 2008-03-26 Hitachi Ltd Active matrix display device
JP2005086147A (ja) 2003-09-11 2005-03-31 Sony Corp 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法
WO2005036666A2 (en) * 2003-09-16 2005-04-21 Dow Global Technologies Inc. Method of preparing an insoluble polymer film on a substrate from a soluble polymer containing labile solubilizing groups
US7629061B2 (en) * 2004-01-16 2009-12-08 Osram Opto Semiconductors Gmbh Heterostructure devices using cross-linkable polymers
US9307648B2 (en) 2004-01-21 2016-04-05 Microcontinuum, Inc. Roll-to-roll patterning of transparent and metallic layers
US9039401B2 (en) 2006-02-27 2015-05-26 Microcontinuum, Inc. Formation of pattern replicating tools
JP4884675B2 (ja) * 2004-01-26 2012-02-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7371625B2 (en) * 2004-02-13 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system
US20050196707A1 (en) * 2004-03-02 2005-09-08 Eastman Kodak Company Patterned conductive coatings
JP4754848B2 (ja) * 2004-03-03 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005286320A (ja) * 2004-03-04 2005-10-13 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
US7615488B2 (en) * 2004-03-19 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television device
JP5116212B2 (ja) * 2004-03-19 2013-01-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
JP5057652B2 (ja) * 2004-03-24 2012-10-24 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
GB0410921D0 (en) * 2004-05-14 2004-06-16 Plastic Logic Ltd Self-aligned active layer island
JP4977968B2 (ja) * 2004-06-15 2012-07-18 三菱化学株式会社 電子素子の製造方法
US20060030149A1 (en) * 2004-08-06 2006-02-09 Steven Leith Depositing material on photosensitive material
DE102004040831A1 (de) 2004-08-23 2006-03-09 Polyic Gmbh & Co. Kg Funketikettfähige Umverpackung
DE102004059464A1 (de) 2004-12-10 2006-06-29 Polyic Gmbh & Co. Kg Elektronikbauteil mit Modulator
DE102004059465A1 (de) 2004-12-10 2006-06-14 Polyic Gmbh & Co. Kg Erkennungssystem
GB0427563D0 (en) * 2004-12-16 2005-01-19 Plastic Logic Ltd A method of semiconductor patterning
DE102004063435A1 (de) 2004-12-23 2006-07-27 Polyic Gmbh & Co. Kg Organischer Gleichrichter
US8062495B2 (en) * 2005-01-21 2011-11-22 Microcontinuum, Inc. Replication tools and related fabrication methods and apparatus
DE102005009819A1 (de) 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe
GB2423830B (en) * 2005-03-03 2009-02-18 Fujifilm Electronic Imaging Providing a patterned layer on a substrate
US7402507B2 (en) * 2005-03-04 2008-07-22 International Rectifier Corporation Semiconductor package fabrication
CN101176040A (zh) * 2005-04-14 2008-05-07 哈佛大学 用于微制造的牺牲层中可调整的溶解度
DE102005017655B4 (de) 2005-04-15 2008-12-11 Polyic Gmbh & Co. Kg Mehrschichtiger Verbundkörper mit elektronischer Funktion
US7452746B1 (en) * 2005-05-16 2008-11-18 The Uniteed States Of America As Represented By The Director Of National Security Agency Method of fabricating a flexible organic integrated circuit
KR100683777B1 (ko) * 2005-05-24 2007-02-20 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치
KR100647693B1 (ko) 2005-05-24 2006-11-23 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
KR100647695B1 (ko) * 2005-05-27 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
DE102005031448A1 (de) 2005-07-04 2007-01-11 Polyic Gmbh & Co. Kg Aktivierbare optische Schicht
DE102005035589A1 (de) 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Verfahren zur Herstellung eines elektronischen Bauelements
GB0518843D0 (en) * 2005-09-15 2005-10-26 Plastic Logic Ltd A method of forming interconnects using a process of lower ablation
DE102005044306A1 (de) 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
US7569415B2 (en) * 2005-09-30 2009-08-04 Alcatel-Lucent Usa Inc. Liquid phase fabrication of active devices including organic semiconductors
KR100752374B1 (ko) 2005-11-11 2007-08-27 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조방법
US8846551B2 (en) 2005-12-21 2014-09-30 University Of Virginia Patent Foundation Systems and methods of laser texturing of material surfaces and their applications
DE102006047388A1 (de) 2006-10-06 2008-04-17 Polyic Gmbh & Co. Kg Feldeffekttransistor sowie elektrische Schaltung
US20080095988A1 (en) * 2006-10-18 2008-04-24 3M Innovative Properties Company Methods of patterning a deposit metal on a polymeric substrate
US8764996B2 (en) * 2006-10-18 2014-07-01 3M Innovative Properties Company Methods of patterning a material on polymeric substrates
US7790631B2 (en) * 2006-11-21 2010-09-07 Intel Corporation Selective deposition of a dielectric on a self-assembled monolayer-adsorbed metal
US7968804B2 (en) * 2006-12-20 2011-06-28 3M Innovative Properties Company Methods of patterning a deposit metal on a substrate
US8120114B2 (en) 2006-12-27 2012-02-21 Intel Corporation Transistor having an etch stop layer including a metal compound that is selectively formed over a metal gate
US8343779B2 (en) 2007-04-19 2013-01-01 Basf Se Method for forming a pattern on a substrate and electronic device formed thereby
US20080303037A1 (en) * 2007-06-04 2008-12-11 Irving Lyn M Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US20080299771A1 (en) * 2007-06-04 2008-12-04 Irving Lyn M Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US8134233B2 (en) 2007-07-30 2012-03-13 Motorola Solutions, Inc. Method and apparatus for providing electrically isolated closely spaced features on a printed circuit board
JP5515285B2 (ja) * 2008-07-25 2014-06-11 株式会社リコー Ｍｉｓ積層構造体の作製方法およびｍｉｓ積層構造体
TWI378029B (en) * 2008-04-11 2012-12-01 San Fang Chemical Industry Co Patterning method for a covering material by using a high-power exciting beam
TW200945648A (en) * 2008-04-23 2009-11-01 Ind Tech Res Inst Oganic thin film transistor and pixel and method for manufacturing the same and display panel
US8877298B2 (en) * 2008-05-27 2014-11-04 The Hong Kong University Of Science And Technology Printing using a structure coated with ultraviolet radiation responsive material
WO2009158552A1 (en) * 2008-06-26 2009-12-30 Carben Semicon Limited Patterned integrated circuit and method of production thereof
CN102131958B (zh) * 2008-06-30 2013-12-25 3M创新有限公司 形成微结构的方法
CN102124825B (zh) * 2008-06-30 2014-04-30 3M创新有限公司 形成图案化基材的方法
WO2010005831A2 (en) * 2008-07-07 2010-01-14 Kansas State University Research Foundation Grayscale patterning of polymer thin films using direct-write multiphoton photolithography
EP2562599B1 (en) 2009-01-29 2014-12-10 Digiflex Ltd. Process for producing a photomask on a photopolymeric surface
KR101097319B1 (ko) * 2009-11-30 2011-12-23 삼성모바일디스플레이주식회사 유기 발광 표시 장치 제조 방법 및 유기 발광 표시 장치
KR101135921B1 (ko) * 2009-12-15 2012-04-13 한국과학기술원 고분자의 방향성 광유체화 현상을 이용한 패턴화된 미세 구조체 제작방법
DK2363299T3 (da) 2010-03-05 2013-01-28 Spanolux N V Div Balterio Fremgangsmåde til fremstilling af en gulvplade
GB2480104A (en) * 2010-05-07 2011-11-09 Plastic Logic Ltd Device analysis
US8845912B2 (en) 2010-11-22 2014-09-30 Microcontinuum, Inc. Tools and methods for forming semi-transparent patterning masks
JP2012186455A (ja) 2011-02-16 2012-09-27 Ricoh Co Ltd ホール形成方法、並びに該方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステム
JP5711585B2 (ja) * 2011-03-30 2015-05-07 株式会社アドテックエンジニアリング 薄膜トランジスタの製造装置およびその製造方法、ならびにプログラム
JP5630364B2 (ja) 2011-04-11 2014-11-26 大日本印刷株式会社 有機半導体素子の製造方法および有機半導体素子
ITRM20110184A1 (it) * 2011-04-12 2012-10-13 Dyepower Procedimento di sinterizzazione di formulazioni a base di ossidi metallici.
US10131086B2 (en) 2011-06-30 2018-11-20 University Of Virginia Patent Foundation Micro-structure and nano-structure replication methods and article of manufacture
JP5978577B2 (ja) 2011-09-16 2016-08-24 株式会社リコー 多層配線基板
DE102011085114B4 (de) 2011-10-24 2016-02-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnfilmtransistor
US9093475B2 (en) * 2012-03-28 2015-07-28 Sharp Laboratories Of America, Inc Thin film transistor short channel patterning by substrate surface energy manipulation
CN104704406B (zh) * 2012-10-15 2017-08-29 北卡罗莱纳州立大学 用于制造几何相位全息图的直写式光刻法
US9589797B2 (en) 2013-05-17 2017-03-07 Microcontinuum, Inc. Tools and methods for producing nanoantenna electronic devices
JP2015054348A (ja) * 2013-09-13 2015-03-23 旭硝子株式会社 レーザ光を用いて絶縁基板に貫通孔を形成する方法
KR20150051479A (ko) 2013-11-04 2015-05-13 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2015173253A (ja) * 2014-02-20 2015-10-01 株式会社テラプローブ 半導体装置の製造方法
US10515896B2 (en) * 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
US10361133B2 (en) * 2017-09-18 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. High-K metal gate and method for fabricating the same
US11322381B2 (en) * 2019-06-28 2022-05-03 Applied Materials, Inc. Method for substrate registration and anchoring in inkjet printing
CN114868209A (zh) * 2019-12-10 2022-08-05 旭化成株式会社 导电性薄膜及其卷绕体
WO2023048645A2 (en) * 2021-09-22 2023-03-30 Nanyang Technological University Hybrid manufacturing and electronic devices made thereby

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807218A (en) * 1985-02-11 1989-02-21 Gerber Arthur M System for recording digital information using a regular array of discrete micromirrors
JPH01116526A (ja) * 1987-10-29 1989-05-09 Toshiba Corp 液晶表示用薄膜トランジスタアレイの製造方法
US5178989A (en) * 1989-07-21 1993-01-12 Board Of Regents, The University Of Texas System Pattern forming and transferring processes
JPH03186820A (ja) * 1989-12-15 1991-08-14 Sharp Corp マトリクス型液晶表示基板の製造方法
US5109149A (en) * 1990-03-15 1992-04-28 Albert Leung Laser, direct-write integrated circuit production system
JP2880752B2 (ja) * 1990-03-30 1999-04-12 株式会社東芝 パターン露光方法
JPH0661160A (ja) * 1992-08-07 1994-03-04 Hitachi Ltd パターン形成方法
JPH06302822A (ja) * 1993-04-13 1994-10-28 Fujitsu Ltd 半導体装置の製造方法
JP2627861B2 (ja) * 1993-10-22 1997-07-09 アネルバ株式会社 Ｔｉ−ＴｉＮ積層膜の成膜方法および装置
JPH07142737A (ja) * 1993-11-18 1995-06-02 Sharp Corp 薄膜トランジスタの製造方法
JP3430632B2 (ja) * 1994-05-31 2003-07-28 ソニー株式会社 金属パターンの形成方法及び金属配線パターンを有する半導体装置の製造方法
US6033721A (en) * 1994-10-26 2000-03-07 Revise, Inc. Image-based three-axis positioner for laser direct write microchemical reaction
EP0773479A1 (en) 1995-11-13 1997-05-14 Motorola, Inc. Method of polymer conversion and patterning of a PPV derivative
JPH09186068A (ja) * 1996-01-08 1997-07-15 Canon Inc 半導体装置の製造方法
JPH09260678A (ja) * 1996-03-27 1997-10-03 Canon Inc 薄膜半導体装置の製造方法
JP3849726B2 (ja) * 1996-05-10 2006-11-22 ソニー株式会社 有機電界発光素子の製造方法
US5688719A (en) * 1996-06-07 1997-11-18 Taiwan Semiconductor Manufacturing Company Ltd Method for plasma hardening of patterned photoresist layers
IL119099A (en) 1996-08-20 1999-05-09 Scitex Corp Ltd Apparatus and method for recording an image
KR100195175B1 (ko) * 1996-12-23 1999-06-15 손욱 유기전자발광소자 유기박막용 도너필름, 이를 이용한 유기전자발광소자의 제조방법 및 그 방법에 따라 제조된 유기전자발광소자
US6849334B2 (en) * 2001-08-17 2005-02-01 Neophotonics Corporation Optical materials and optical devices
WO1999010939A2 (en) 1997-08-22 1999-03-04 Koninklijke Philips Electronics N.V. A method of manufacturing a field-effect transistor substantially consisting of organic materials
JP2001505003A (ja) 1997-08-22 2001-04-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 薄膜マイクロ電子デバイス間に縦方向相互接続部を形成する方法
DE19900049A1 (de) * 1998-01-07 1999-07-08 Eastman Kodak Co Eloxiertes lithographisches Zirkonium-Druckglied und Anwendungsverfahren
GB9808061D0 (en) * 1998-04-16 1998-06-17 Cambridge Display Tech Ltd Polymer devices
US6606413B1 (en) * 1998-06-01 2003-08-12 Trestle Acquisition Corp. Compression packaged image transmission for telemicroscopy
JP4208305B2 (ja) * 1998-09-17 2009-01-14 株式会社東芝 マスクパターンの形成方法
JP4357672B2 (ja) * 1998-11-11 2009-11-04 株式会社半導体エネルギー研究所 露光装置および露光方法および半導体装置の作製方法
US6204515B1 (en) * 1999-01-15 2001-03-20 The Dow Chemical Company Semiconducting polymer field effect transistor
BR0011888A (pt) * 1999-06-21 2004-03-09 Univ Cambridge Tech Processo para formar um dispositivo eletrônico, dispositivo eletrônico, circuito lógico, visor de matriz ativa, e, transistor de polímero
WO2001007506A2 (en) * 1999-07-23 2001-02-01 The Board Of Trustees Of The University Of Illinois Microfabricated devices and method of manufacturing the same
IL131671A0 (en) 1999-08-31 2001-01-28 Scitex Corp Ltd Apparatus and method for edge detection
EP1727220A3 (en) 1999-09-10 2008-07-16 Polymer Vision Limited Conductive structure based on poly-3,4-alkenedioxythiophene (PEDOT) and polystyrenesulfonic acid (PSS)
JP4035968B2 (ja) * 2000-06-30 2008-01-23 セイコーエプソン株式会社 導電膜パターンの形成方法
US6605413B1 (en) * 2001-03-29 2003-08-12 Advanced Micro Devices, Inc. Chemical treatment to strengthen photoresists to prevent pattern collapse
DE10116876B4 (de) * 2001-04-04 2004-09-23 Infineon Technologies Ag Verfahren zur Dotierung elektrisch leitfähiger organischer Verbindungen, organischer Feldeffekttransistor sowie Verfahren zu dessen Herstellung
US6919158B2 (en) * 2001-08-03 2005-07-19 Fuji Photo Film Co., Ltd. Conductive pattern material and method for forming conductive pattern

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109672080A (zh) * 2019-01-18 2019-04-23 华东师范大学 一种基于图形化衬底的低阈值光泵浦随机激光器
CN109672080B (zh) * 2019-01-18 2020-07-14 华东师范大学 一种基于图形化衬底的低阈值光泵浦随机激光器
CN117341370A (zh) * 2023-09-21 2024-01-05 浙江大学 一种无外力下贴合曲面物体的软光刻印章的制备方法及其产品和应用
CN117341370B (zh) * 2023-09-21 2024-04-05 浙江大学 一种无外力下贴合曲面物体的软光刻印章的制备方法及其产品和应用

Also Published As

Publication number Publication date
JP5539646B2 (ja) 2014-07-02
WO2002095805A3 (en) 2003-01-23
US7244669B2 (en) 2007-07-17
JP2009122681A (ja) 2009-06-04
JP5222453B2 (ja) 2013-06-26
EP2315289A3 (en) 2011-09-28
TWI283011B (en) 2007-06-21
AU2002310593A1 (en) 2002-12-03
JP2005500558A (ja) 2005-01-06
CN1292496C (zh) 2006-12-27
EP1393389B1 (en) 2018-12-05
WO2002095805A2 (en) 2002-11-28
EP1393389A2 (en) 2004-03-03
US20040266207A1 (en) 2004-12-30
EP2315289A2 (en) 2011-04-27

Similar Documents

Publication Publication Date Title
CN1292496C (zh) 器件的图案形成
US8828649B2 (en) Method of patterning a thin film
EP1944775B1 (en) Production of electronic devices
TWI430342B (zh) 疊層結構、電子裝置、及顯示裝置
JP2003518754A (ja) 溶液処理された素子
JP2003518332A (ja) インクジェットで作成された集積回路
KR100872154B1 (ko) 용액 처리 공정
EP2050139B1 (en) Laminated structure, electronic element using the same, manufacturing method therefor, electronic element array, and display unit
JP2003518755A (ja) 内部接続の形成方法
JP6115008B2 (ja) 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
US20190023050A1 (en) Printing plate, printing method, and method for manufacturing printing plate
EP2166543B1 (en) Production of electronic devices
JPWO2017164031A1 (ja) 印刷版、印刷版の製造方法および印刷方法
WO2008015947A1 (en) Organic transistor and active matrix display
KR100979780B1 (ko) 디바이스의 패터닝
JP6708541B2 (ja) 印刷版の製造方法
CN100499198C (zh) 有机电子器件
JP2019043088A (ja) 印刷方法および印刷装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: cambridge

Patentee after: Not Rec Yin Ai Greensboro company limited

Address before: cambridge

Patentee before: Plastic Logic Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061227

Termination date: 20210522