JP2003518332A - インクジェットで作成された集積回路 - Google Patents

インクジェットで作成された集積回路

Info

Publication number
JP2003518332A
JP2003518332A JP2001547423A JP2001547423A JP2003518332A JP 2003518332 A JP2003518332 A JP 2003518332A JP 2001547423 A JP2001547423 A JP 2001547423A JP 2001547423 A JP2001547423 A JP 2001547423A JP 2003518332 A JP2003518332 A JP 2003518332A
Authority
JP
Japan
Prior art keywords
substrate
inkjet printing
transistor
layer
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001547423A
Other languages
English (en)
Other versions
JP5060695B2 (ja
Inventor
シリンガス ヘニング
ヘンリー フレンド リチャード
健夫 川瀬
Original Assignee
プラスティック ロジック リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB9930217.6A external-priority patent/GB9930217D0/en
Application filed by プラスティック ロジック リミテッド filed Critical プラスティック ロジック リミテッド
Publication of JP2003518332A publication Critical patent/JP2003518332A/ja
Application granted granted Critical
Publication of JP5060695B2 publication Critical patent/JP5060695B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers

Abstract

(57)【要約】 少なくとも２つの内部結線された電気的スイッチ素子を含む集積回路の製造方法であって、その方法は、インクジェット印刷により、電気的スイッチ素子の少なくとも一部分を形成する工程を備える。

Description

【発明の詳細な説明】
【０００１】 本発明は、インクジェット技術で作成された集積回路に関するものである。
【０００２】 半導電性共有ポリマー薄膜トランジスタ（TFT）は、最近、プラスティック基
板上に集積された安価な、論理回路(C. Dury, et. al., APL73, 108(1998))およ
び高解像度アクティブマトリックスディスプレイの光電集積回路およびピクセル
トランジスタスイッチ(H. Sirringhaus, et al., Science 280, 1741(1998), A.
Dodabalapur, et al.,Appl. Phys. Lett. 73, 142(1998))の応用により、関心
が持たれるようになった。ポリマー半導体および無機金属電極ならびにゲート誘
電層を有する構成のテスト素子では、高性能TFTが実証された。アモルファスシ
リコンTFTの性能に匹敵できる最高の０．１ｃｍ2／Ｖｓおよび１０6〜１０8のオ
ン−オフ電流比の電荷キャリア移動性に到達した(H. Sirringhous, et al., Adv
ance in Solid State Physics 39, 101(1999))。
【０００３】 共役のポリマー半導体の薄い素子特性膜は、有機溶剤中において、ポリマーの
溶液を被覆することによって基板上に形成することができる。したがって、この
技術は、理想的には、安価で、領域が広く、可撓性のプラスティック基板に対し
て化学反応を起こさない溶液処理に適している。潜在的なコストおよび処理の容
易さといった長所を十分利用するために、半導電性層、誘電層ならびに導電電極
および内部接続部を含む素子の全構成要素が溶液から析出されることが望ましい
。
【０００４】 全ポリマーTFT素子および回路を製造するために、下記の主要な問題が解決さ
れねばならない。 − 多層構造の一貫性：次の半導電性層、絶縁層および／または導電性層の溶液
塗布中に、その下にある層は、次の層の析出のために使用される溶剤によって溶
解または膨張されるべきでない。もしも溶剤が下にある層の中に混入された場合
、一般的にその層の特性の劣化を引き起こす膨張が生じる。 − 電極の高分解能パターン化：明確に規定された内部接続部およびチャネル長
Ｌ≦１０μｍを有するTFTチャネルを形成するために導電体層をパターン化する
必要がある。 − TFT回路を製造するために、垂直内部接続領域（ビアホール）は、素子の異
なる複数の層における複数の電極を電気的に接続するように形成される必要があ
る。
【０００５】 WO 99/10939 A2では、素子の次の層を析出するに先立って、溶液処理された層
を不溶性の状態に変換することによって、全てがポリマーのTFTを製造する方法
が実証されている。これは、下にある層の溶解および膨張の問題を解決している
。しかしながら、この問題は、使用できる半導電性材料の選択を、小さく、かつ
いくつかの点で望ましくない種類の前駆体ポリマーに限定してしまう。さらに、
誘電体ゲート絶縁層の架橋結合は、誘電体層を貫通するビアホールの製造を困難
にするので、機械的パンチングのような技術が使用されている(WO 99/10939 A1)
。
【０００６】 本発明の１つの態様によれば、少なくとも２つの相互接続される電子スイッチ
素子を備える集積回路を形成する方法であって、インクジェット印刷により少な
くとも一部の電子スイッチ素子を形成するステップを含む。
【０００７】 また、本発明の別の集積回路を形成する方法は、電子スイッチ素子および１つ
以上の下記の構成要素、すなわち相互接続部、ビアホール内部接続、抵抗器、コ
ンデンサ、ダイオード、表示素子を具備し、インクジェット印刷により少なくと
も一部の電子スイッチ素子および少なくとも１つの他の構成要素を形成するステ
ップを含む。
【０００８】 さらに別の集積回路を形成する方法は、ビアホール内部接続により相互接続さ
れる電子スイッチ素子を具備し、インクジェット印刷によりビアホール内部接続
を形成するステップを含む。
【０００９】 また、インクジェット印刷のステップは、導電性材料をインクジェット印刷す
るステップを含むことが好ましい。
【００１０】 また、導電性材料は素子の電極を形成することが好ましい。
【００１１】 また、インクジェット印刷のステップは、半導体材料をインクジェット印刷す
るステップを含むことが好ましい。
【００１２】 また、半導体材料はスイッチ素子の活性層を形成することが好ましい。
【００１３】 または、半導体材料は接合重合体であることが好ましい。
【００１４】 または、半導体材料は接合ブロック重合体であることが好ましい。
【００１５】 また、半導体材料は、それぞれの単位が少なくとも２つの共有結合により結合
される接合単量体単位の第１のブロック、および単量体単位の第２のブロックを
有するブロック共重合体から成り、ブロック共重合体は、３．０ｅＶまたは３．
５ｅＶよりも大きい電子親和力を有することが好ましい。
【００１６】 または、半導体材料は、それぞれの単位が少なくとも２つの共有結合により結
合される接合単量体単位の第１のブロック、および単量体単位の第２のブロック
を有するブロック共重合体から成り、ブロック共重合体は、５．５ｅＶ乃至４．
９ｅＶの範囲におけるイオン化ポテンシャルを有することが好ましい。
【００１７】 また、単量体単位の第１のブロックは、フルオレン誘導体、フェニレン誘導体
およびインデノフルオレン誘導体を有する１つ以上のグループから成り、また単
量体単位の第２のブロックは、スロヘン誘導体、トリアリルアミン誘導体および
ベンゾチアゾール誘導体を有する１つ以上のグループから成ることが好ましい。
【００１８】 また、半導体材料はＦ８Ｔ２またはＴＦＢであることが好ましい。
【００１９】 または、半導体材料は、液晶接合重合体から成ることが好ましい。
【００２０】 また、インクジェット印刷のステップは、素子の絶縁層の特定部分の領域へ溶
剤をインクジェット印刷し、その領域内の絶縁層を溶解して、絶縁層を通して延
びるボイドを残すようにすることが好ましい。
【００２１】 また、ボイド内に導電性材料を付着させるステップを含むことが好ましい。
【００２２】 また、インクジェット印刷のステップは、素子の絶縁層の特定部分の領域へ拡
散ドーパントをインクジェット印刷し、その領域内の絶縁層を改質し、それによ
り、絶縁層を通して延びる導電性材料のチャネルを形成するようにすることが好
ましい。
【００２３】 また、素子を電気的に相互接続するようにインクジェット印刷により素子間に
導電性材料を付着させるステップを含むことが好ましい。
【００２４】 または、素子を電気的に分離させるようにインクジェット印刷により素子間に
電気的絶縁材料を付着させるステップを含むことが好ましい。
【００２５】 また、素子はトランジスタであることが好ましい。
【００２６】 また、インクジェット印刷のステップは、基板上の選択された位置に材料を付
着するためにコンピュータ制御の下で作動する少なくとも１つの印刷ヘッドを有
するインクジェットプリンタの手段により実施されることが好ましい。
【００２７】 または、インクジェット印刷のステップは、基板上の光学的コントラストを検
出するステップ、およびコンピュータ制御の下で印刷ヘッドを導くために、その
コントラストに基づいて処理を実施するステップを含むことが好ましい。
【００２８】 また、トランジスタの１つの電極と電気的に接続する表示素子の電極を有する
表示素子を少なくとも１つのトランジスタ上に形成するステップを含むことが好
ましい。
【００２９】 本発明のさらに別の電子回路を形成する方法は、基板と、およびそれぞれのト
ランジスタがトランジスタの相互接続を可能にする少なくとも１つの相互接続電
極を有する、基板上に位置決めされる複数のトランジスタから成る電子素子配列
から電子回路を形成する方法であって、２つの相互接続電極間に導電性通路を形
成するように、基板上に導電性材料をインクジェット印刷することにより、少な
くとも２つのトランジスタ間に内部接続のパターンを形成するステップを含む。
【００３０】 また、前記２つのトランジスタの１つは、基板上のトランジスタの事前接続さ
れた機能ブロックの一部であることが好ましい。
【００３１】 また、トランジスタのそれぞれは、重合体材料から形成されることが好ましい
。
【００３２】 また、重合体材料は、導電性または半導電性重合体から成ることが好ましい。
【００３３】 また、基板は、１つ以上の受動回路素子を備え、またその方法は、トランジス
タの１つの相互接続電極と受動回路素子との間に導電性通路を形成するように、
基板上に導電性材料をインクジェット印刷するステップを含むことが好ましい。
【００３４】 また、基板は、１つ以上の別の活性回路素子を備えることが好ましい。
【００３５】 また、トランジスタの１つの電極と電気的に接続する表示素子の電極を有する
表示素子を少なくとも１つのトランジスタ上に形成するステップを含むことが好
ましい。
【００３６】 また、インクジェット印刷のステップは、基板上の選択された位置に材料を付
着するためにコンピュータ制御の下で作動する少なくとも１つの印刷ヘッドを有
するインクジェットプリンタの手段により実施されることが好ましい。
【００３７】 または、インクジェット印刷のステップは、基板上の光学的コントラストを検
出するステップ、および先に付着されたパターンに関して良好な位置決め精度を
達成するように、コンピュータ制御の下で印刷ヘッドを導くために、そのコント
ラストに基づいて処理を実施するステップを含むことが好ましい。
【００３８】 また、インクジェットプリンタは、インクジェット印刷の手段により基板上に
ユーザ選択回路を形成するために、導電性材料および／または絶縁材料を付着す
るように作動することが好ましい。
【００３９】 また、素子の絶縁層の特定部分の領域へ溶剤をインクジェット印刷し、その領
域内の絶縁層を溶解して、絶縁層を通して延びるボイドを残すようにするステッ
プ、およびそのボイドに導電性材料を付着するステップを含むことが好ましい。
【００４０】 また、基板は、液体を相対的に引付け、および／または反撥する手段により、
基板上に付着された液体を電極間の事前に形成された通路内に拘束する構造部材
をトランジスタの電極間に備えることが好ましい。
【００４１】 また、上述のいずれかの方法により電子素子を形成することが好ましい。
【００４２】 本発明のさらにに別の電子素子を形成する方法は、第２の表面ゾーンにより互
いに分離される第１の表面ゾーンの配列から成る基板から電子素子を形成する方
法であって、材料を第１のゾーンに対応する領域中に偏析させるように第１の表
面ゾーンにより相対的に引付けられ、かつ第２の表面ゾーンにより相対的に反撥
される溶剤内の液体から導電性重合体材料を付着することにより基板上に複数の
トランジスタの電極を形成するステップ、および単一のトランジスタの電極とし
て隣接する第１のゾーンに対応する領域内で材料を相互接続するように、トラン
ジスタの引き続く機能領域を形成するステップを含む。
【００４３】 また、反撥表面領域により形成されるチャネル長さを有するが、ユーザ定義位
置とユーザ定義チャネル幅を有する重合体トランジスタを付着するステップを含
み、トランジスタ間に内部接続を形成するように、および／または溶剤の局所付
着により、および／または２つの相互接続部の重なり領域における絶縁材料のイ
ンクジェット印刷により、絶縁層を通してビアホールの開口部を形成するように
、導電性材料をインクジェット印刷するステップをさらに含むことが好ましい。
【００４４】 また、本発明のさらに別の電子素子を形成する方法は、基板と、それぞれのト
ランジスタまたは機能ブロックがトランジスタの相互接続を可能にする少なくと
も１つの相互接続電極を有する、基板上に位置決めされる複数のトランジスタま
たはトランジスタの複数の機能ブロックとから成る電子素子配列から電子回路を
形成する方法であって、２つの相互接続電極間に導電性通路を形成するように導
電性材料をインクジェット印刷するステップ、トランジスタの絶縁層上に溶剤の
局所付着によりトランジスタの絶縁層を通してビアホールを開口するステップ、
および２つのトランジスタまたは機能ブロック間の領域に絶縁材料をインクジェ
ット印刷するステップ、の１つ以上のステップにより、少なくとも２つのトラン
ジスタ間に内部接続のパターンを形成するステップを含む。
【００４５】 次に、本発明は添付図面を参照して例として説明される。
【００４６】 ここに示されている好ましい製造方法は、いずれの層も不溶性形式に変換ある
いは架橋されない全有機溶液処理された薄膜トランジスタの製造を可能にする。
このような素子の各層は、その溶液中からその層が析出される溶液中の溶剤によ
って溶解されうる形式のままであってもよい。下記に詳述されるように、これは
、溶剤の局部的な付着により誘電体絶縁層を貫通するビアホールの製造を容易に
する。
【００４７】 このような素子は、例えば、１つまたはそれ以上の以下の構成素子を備え得る
。 − パターン化された導電性ソース−ドレインおよびゲート電極および内部接続
。 − ０．０１ｃｍ2／Ｖｓより大きい荷電キャリア移動性を有する半導電性層お
よび１０4より大きい高オン−オフ電流スイッチング比。 − 薄膜ゲート絶縁層。 − 不純物およびイオン拡散による意図せぬドーピングから半導電性層および絶
縁層を保護する拡散障壁層。 − プリント技術によるゲート電極の高解像度パターンニングを可能とする表面
改良層。 − 誘電体層を貫通して内部接続するためのビアホール。
【００４８】 しかしながら、ここに記載した方法は、上に述べたすべての特徴を備える素子
の製造に制限されるものでないことは理解できるであろう。
【００４９】 第１実施例の素子の製造について図１を参照しながら説明する。図１の素子は
、トップゲート構造を有するように構成された薄膜電界効果トランジスタ（TFT
）である。
【００５０】 導電性ポリマーポリエチレンジオキシチオフェン／ポリスチロスルフォネート
（PEDOT（０．５重量パーセント）/PSS（０．８重量パーセント））からなる水
溶液をインクジェット印刷することによって、清浄した７０５９ガラス基板１の
上にソース−ドレイン電極２、３および電極と接触パッド（図示せず）との間の
内部接続線を析出させる。インクの表面張力、粘度、および湿潤性に影響を与え
るためにメタノール、エタノール、イソプロパノール、またはアセトンといった
他の溶剤を添加してもよい。PEDOT/PSSはバイエル社のものが市販されている（"
Baytron P"として入手できる）。インクジェット(IJP)プリンタは圧電型のもの
である。これには精密二次元変換台および顕微鏡台が備え付けられており、続い
て印刷される複数のパターンを相互に位置合わせすることを可能にしている。イ
ンクジェットプリント(IJP)ヘッドは電圧パルスにより駆動される。１滴につき
０．４ｎｇという典型的な固体含有率の液滴を噴出するための適切な駆動条件は
、パルス高さ２０V、立ち上がり時間１０μｓ、および立ち下り時間１０μｓに
より達成される。ガラス基板上で乾燥された後、液滴は典型的な直径５０μｍお
よび典型的な厚さ５００ÅのPEDOTのドットを形成する。
【００５１】 ソース−ドレイン電極のインクジェット印刷(IJP)は空気中で行われる。その
後、サンプルは不活性雰囲気グローブボックスシステム内に搬送される。そして
基板は、ポリフルオレンポリマーの場合の混合キシレンといった、後に活性半導
電性層の析出に使用される有機溶剤中でスピン乾燥される。基板はその後、不活
性窒素雰囲気において２００℃で２０分間アニールし、PEDOT/PSS電極中の残留
溶剤およびその他の揮発性物質を除去する。そして、スピンコーティングにより
、厚さ２００−１０００Åの活性半導電性ポリマー４の厚膜を析出させる。(reg
ioregular)ポリ−３−ヘキシルチオフェン(P3HT)などのさまざまな半導電性ポリ
マー、ポリ−９，９’−ジオチルフオレン−コ−ヂチオフェン(F8T2)などのポリ
フルオレンコポリマーが使用されてきた。F8T2は、空気中でゲート電極を析出中
に良好な安定性を示すため好ましい選択である。無水混合キシレン（Romil社よ
り購入した）中のF8T2の５−１０ｍｇ／ｍｌ溶液を１５００〜２０００ｒｐｍで
スピンコーティングする。P3HTの場合は、混合キシレン中の１重量パーセント溶
液を使用した。下にあるPEDOT電極はキシレンのような無極性有機溶剤には溶解
しない。そして膜は、イソプロパノールまたはメタノールといった、後にゲート
絶縁層５の析出に使用される溶剤中でスピン乾燥される。
【００５２】 その後のアニ−リング工程を行って半導電性ポリマーの荷電転送特性を向上さ
せることができる。高い温度で液体結晶相を示すポリマーとするために、液体−
結晶転移より高い温度でアニ−リングすることによってポリマー鎖の向きを互い
に平行なものとすることができる。F8T2の場合、２７５〜２８５℃で５〜２０分
間不活性Ｎ2雰囲気中にてアニ−リングを行う。次いでサンプルを急速に室温ま
で焼入れして鎖の向きを凍結させ、アモルファスガラスを形成する。アライメン
ト層のない平面ガラス基板上にサンプルを調製する場合、ポリマーには、向きが
ランダムないくつかの液体−結晶ドメインがTFTチャネル内に存在するマルチド
メイン構造を採用する。F8T2が液体−結晶層からの焼入れによってガラス状態で
調製されているトランジスタ素子は、約５・１０-3ｃｍ2／Ｖｓの移動度を示す
。この値は、スピンしている状態のF8T2膜を備える素子で測定した場合の移動度
よりも大きな値以上である。析出したままの素子もまた、より高いターンオン電
圧Ｖ0を示す。これは、部分的に結晶化している析出したままの相と比較して、
ガラス相の局部的な電子トラップ状態の密度が低いためである。
【００５３】 ポリマー鎖がトランジスタチャンネルと平行に一軸整列されている単一ドメイ
ン状態中でポリマーを調製すると、典型的には３〜５倍のより改善した移動度を
得ることができる。これは、機械的にラビングされたポリイミド層（図１（ｂ）
の参照符号９）などの適切なアライメント層によってガラス基板をコーティング
するによって達成することができる。単一ドメイン状態では、ポリマー鎖は下に
存在するポリイミド層のラビング方向と一軸的に平行に整列されている。これに
より、TFTチャネルが鎖の整列方向に平行となっている素子において電荷キャリ
ア移動度がさらに改善される。このようなプロセスは、出願中のわれわれの英国
特許出願第9914489.1号により詳細に記載されている。
【００５４】 半導電性層を析出したあと、下に存在する半導電性ポリマーが溶解しない極性
溶剤からのポリヒドロキシスチレン（ポリビニルフェノール(PVP)）とも呼ばれ
ている）の溶液をスピンコーティングすることによってゲート絶縁層５を析出す
る。溶剤の好ましい選択としてはメタノール、２−プロパノールまたはブタノー
ルのようなアルコールがあげられ、これらにおいてはF8T2のような非極性ポリマ
ーの溶解性が例外的に低く膨潤しない。ゲート絶縁層の厚さは３００ｎｍ（溶液
濃度は３０ｍｇ／ｍｌ）から１．３μｍ（溶液濃度は１００ｍｇ／ｍｌ）の間で
ある。水中のポリ−ビニルアルコール(PVA)、ブチルアセテート中のポリ−メチ
ル−メタクリレート(PMMA)、またはプロピレングリコールメチルエーテルアセテ
ートといった溶解度の要件を満たすその他の絶縁性ポリマーおよび溶剤を使用し
てもよい。
【００５５】 次にゲート電極６をゲート絶縁層上に析出させる。ゲート電極層はゲート絶縁
層上に直接析出してもよく（図１（ｃ）を参照のこと）、または、表面改質、拡
散バリアまたは溶剤との相溶性などのプロセス上の理由により、１つ以上の中間
層を介在させてもよい（図１（ａ）および（ｂ）を参照のこと）。
【００５６】 図１（ｃ）のようなより簡素な素子を形成するために、PEDOT/PSSゲート６をP
VP絶縁層５の上に直接プリントしてもよい。基板は空気中でインクジェット印刷
(IJP)ステーションに搬送され、再びここでPEDOT/PSSゲート電極パターンが使用
液からプリントされる。下に存在するPVPゲート絶縁層は、PEDOT/PSSゲート電極
のプリント中に誘電性の完全性が保護されるよう水中では低い溶解度を有する。
PVPは極性ヒドロキシル基の密度が大きいが、超非極性ポリスチレン類似の骨格
を有するためその水中溶解度は低い。同様に、PMMAは水に溶解しない。図２は、
F8T2半導電性層、PVPゲート絶縁層、およびインクジェット印刷(IJP)されたPEDO
T/PSSソース−ドレインおよびゲート電極を備えるインクジェット印刷(IJP)TFT
の伝達特性を示す。素子特性は窒素雰囲気中にて測定する。一連の測定をそれぞ
れ上昇する（上向きの三角形）および下降する（下向きの三角形）ゲート電圧に
よってそれぞれ示す。特性は、PEDOT/PSS(Baytron P)の調製したてのバッチ（ａ
）および１年経った古いバッチ（ｂ）から製造した素子に関するものである。ト
ランジスタの活動ははっきりと見て取れるが、素子は正のしきい値電圧Ｖ0＞１
０Ｖをともなった特異な常オン挙動を示す一方、析出金ソース−ドレインおよび
ゲート電極を備えて製造された比較用素子は常オフ挙動を示すことがわかった（
Ｖ0＜０）。PEDOTの「古い」バッチから製造された素子においては（図２（ｂ）
を参照のこと）、大きなヒステリシス効果が観察されたが、これは移動性イオン
不純物の濃度が高いことによる（下を参照のこと）。大きな空乏状態（Ｖg＝＋
４０Ｖ）でスイープを開始すると、トランジスタはＶf 0≒＋２０Ｖ（上向きの三
角形）でオン状態となる。しかしながら、逆スキャン（下向きの三角形）では、
トランジスタはＶr 0＞＋３５でしかオフ状態とならない。
【００５７】 通常オン挙動およびヒステリシス効果は、イオン性物質が素子の層の１つに拡
散することによって発生しやすい。Ｖ0の異常に大きな正の値はイオンが負であ
ることを示す。正の物質によって蓄積層の移動性電荷のいくつかを補償しＶ0を
より負の値に導くことが期待される。このイオン性物質の出所をつきとめるため
に、トップ−ゲートインクジェット印刷(IJP)PEDOT電極を析出ゴールド電極に置
き換えて、その他の層およびPEDOTソース／ドレイン電極を上記のように製造し
た。この構造において、素子は通常オフであり安定したしきい値電圧を示すこと
がわかった。このことは、全てがポリマーの素子におけるドーピングおよびヒス
テリシス効果が、導電性ポリマートップゲート電極の溶液析出、および素子のPE
DOT溶液／膜からそれよりも下に存在する層への移動性かつイオン性不純物の起
こり得る拡散に関係していることを意味する。
【００５８】 加熱した基板上にゲート電極を析出することによって、しきい値電圧の値を制
御することができること、およびヒステリシスの量を減少させることができるこ
とがわかった。これにより基板上の液滴の乾燥時間が短縮される。図３（ｂ）は
、ゲート電極の析出中基板が５０℃に加熱されたTFT素子の転送特性を示してい
る。室温でのゲート析出した場合と比較してヒステリシス効果が非常に小さく（
図３ｂ）、Ｖ0は６Ｖという比較的小さい正の値であることがわかる。析出温度
を制御することによって、しきい値電圧をＶ0＝１−２０Ｖの範囲で調節するこ
とができる。
【００５９】 図１（ｃ）のような、PVP層に直接析出されたゲート電極を備える素子は空乏
型(depletion type)である。この通常オン挙動は、簡素な空乏負荷論理インバー
タのような空乏型論理回路に有用である（図１４（ａ））。
【００６０】 エンハンスメント型常オフTFTを製造するためには、拡散障壁層を組み込むこ
とによってゲートの析出中の半導電性物質のドーピングを防止することができる
。図１（ａ）および（ｂ）の素子においては、導電性ポリマーゲート電極を析出
する前に非極性ポリマーの薄層７がPVPゲート絶縁層の上に析出されている。こ
の層は中間極性PVP絶縁体を通してイオン性物質が拡散することを妨ぐ拡散障壁
して働くと考えられている。PVPは、膜を通過するイオンの導電性および拡散性
を高める傾向のある高密度極性ヒドロキシル基を含有する。ポリ−９，９’−ジ
オクチルフルオレン(F8)、ポリスチレン(PS)、ポリ（９，９’−ジオクチル−フ
ルオレン−コ−Ｎ−（４−ブチルフェニル）ジフェニルアミン）(TBF)またはF8T
2といったいくつかの非極性ポリマーを使用した。約５０〜１００ｎｍのこれら
のポリマーの薄膜は、PVPが溶解しないキシレンなどの非極性有機溶剤中の溶液
からPVPゲート絶縁層の表面に析出させることができる。
【００６１】 水中の極性溶液から非極性障壁層の上またはPMMAのような中間極性ポリマー上
にPEDOT/PSSへの直接のプリンティングには、湿潤性が不十分で接触角度が大き
いため問題があることがわかった。これに対応するために、表面改質層８を非極
性ポリマー上に析出する。この層は疎水性表面ではなく親水性表面を形成するた
め上にPEDOT/PSSが形成されやすい。これにより、ゲート電極パターンを高解像
度でプリントすることが可能となる。表面改質層を形成するために、PVPの薄層
をイソプロパノール水溶液から析出してもよい。この水溶液には下に存在する拡
散障壁層は溶解しない。PVP層の厚さは好ましくは５０ｎｍである。PVPの表面に
高解像度でPEDOT/PSSを印刷することができる。別の表面改質層を採用してもよ
い。その例としては、石鹸状の表面活性剤または親水性および疎水性官能基を含
有するポリマーの薄層が上げられる。これらの分子は、下に存在する非極性ポリ
マーおよび自由表面の界面に向かってそれぞれ引き寄せられて疎水基と親水基と
に相分離する傾向がある。その他、非極性拡散障壁を緩やかなＯ2プラズマに短
時間露光することにより表面を親水性にすることも可能である。TFT素子性能を
損なうことのない適切なプラズマ処理は、５０Ｗの強度の１３．５ＭＨｚのＯ2
プラズマに１２秒間露光することである。
【００６２】 アルコールを含有する配合剤（イソプロパノール、メタノールなど）のように
水よりも極性の低い溶剤からゲート電極がプリントされる場合は、非極性拡散障
壁の上の表面改質層は必要でない。
【００６３】 層シークエンスの完全性は、極性および非極性溶剤からポリマー材を交互に析
出することに依存する。第２の層の析出に使用される溶剤中の第１の層の溶解度
は体積当たり０．１重量パーセント未満であることが望ましく、好ましくは体積
当たり０．０１重量パーセント未満である。
【００６４】 溶剤の相溶性の基準は、極性の程度を定量化できるヒルデブランド溶解度パラ
メータを利用して定量化できる(D.W. van Krevelen, Properties of polymers,
Elsevier, Amsterdam (1990))。それぞれのポリマー（溶剤）の溶解度挙動は３
つの特性パラメータδd、δp、δhによって記載される。これらのパラメータは
分散相互作用、極性、および液状のポリマー（溶剤）分子間の水素結合相互作用
を特徴づけている。これらのパラメータの値は、ポリマーの異なる官能基からの
寄与(contributions)を足すことによって分子構造がわかれば計算できる。これ
らはもっとも一般的なポリマーによって一覧表とすることができる。しばしばδ p とδdを組み合わせてδｙ2＝δd 2＋δp 2とすることができる。
【００６５】 混合の自由エネルギーはΔＧm＝ΔＨm−Ｔ・ΔＳmによって得られる。この式
においてΔＳm＞０は混合のエントロピーであり、ΔＨm＝Ｖ・φｐ・φｓ・（（
δv p−δv s）2＋（δh p−δh s）2）である（Ｖ：体積；φｐ，φｓ：混合物中の
ポリマー（Ｐ）／溶剤（Ｓ）の体積分率）。この式により、ポリマー（Ｐ）はΔ
Ｈmの値が小さいほど、すなわち、Ｄ＝（（δv p−δv s）2＋（δh p−δh s）2）1 /2 が小さいほど、溶剤（Ｓ）により溶けやすくなることが期待される。おおよそ
の基準として、もし相互作用パラメータＤが約５より小さいと、ポリマーは溶剤
に溶解する。もしＤが５〜１０の間であれば、しばしば膨潤が観察される。もし
Ｄが１０より大きいと、ポリマーは実質的に溶剤には溶解せず膨潤も発生しない
。溶液加工したTFT素子において十分に急な界面を得るためには、従って、それ
ぞれのポリマー層および次の層の溶剤の値Ｄが約１０より大きいことが望ましい
。このことは、半導電性ポリマーおよびゲート誘電体の溶剤において特に重要で
ある。F8T2およびイソプロパノール（ブチルアセテート）の場合、われわれはＤ
を約１６（１２）と見積もる。
【００６６】 いくつかの素子構成について、全体の多層構造は、主に極性基を含有し水のよ
うな高極性の溶剤に溶解するポリマーと、極性基をわずかしか含有しないかまた
はまったく含有せずキシレンのような非極性溶剤に溶解するポリマーと順々に交
互に重ねるによって構成できる。この場合、ポリマー層および次の層の溶剤のδ p が異なるため相互作用パラメータＤは大きなものとなる。例としては、PEDOT/P
SSの高極性ソース−ドレイン電極、F8T2などの非極性半導電性層、水溶液から析
出されたポリビニルアルコールなどの高極性ゲート誘電体層、一連の層の析出を
可能とする障壁層としても働くTFBの非極性分散障壁層、およびPEDOT/PSSゲート
電極を備えるトランジスタ素子があげられる。
【００６７】 しかしながら、単一の誘電体層によって分離された非極性半導電性層および極
性ゲート電極層を備えることはしばしば便利である。この一連の層はまた、高極
性および非極性ポリマー層の間に挟持された中間極性溶剤から析出された中間極
性ポリマー層を用いることによっても可能である。中間極性ポリマーは、極性お
よび非極性基の両方を含有し、高極性溶剤には実質的に溶解しないポリマーであ
る。これに類似して、中間極性溶剤は極性および非極性基の両方を含有するが、
非極性ポリマーには実質的に溶解する。溶解度パラメータの点からみると、中間
極性溶剤は溶解度パラメータδhが下に存在するポリマーの値とは大きく異なる
ものとして定義できる。この場合、たとえ溶剤の極性溶解度パラメータδp（δv ）が下に存在するポリマー層の値と似通っていたとしても、膨潤が回避できる（
大きなＤ）。中間極性ポリマーはヒドロキシル基といった特定の官能基を含有し
得、この官能基により中間極性ポリマーはポリマーの官能基に引きつけられる官
能基を含有する溶剤中に可溶となる。このような引きつけ作用は水素結合相互作
用であり得る。ポリマーのこのような機能は、中間極性溶剤へのその溶解度を高
め極性溶剤へのその溶解度を低くするために利用できる。中間極性ポリマーの例
としては、非極性半導電性層とPEDOT/PSSゲート電極との間に挟持されたPVPゲー
ト誘電体層があげられる（図１ｃ）。中間極性溶剤の例としては、IPAのような
アルキルアルコールがあげられる（δh＝８；F8T2：δh≒０）。
【００６８】 図４は、図１（ａ）に図示されるようなPVPゲート絶縁層、F8拡散障壁層、お
よびPVP表面改質層を備える全手がポリマーのF8T2インクジェット印刷(IJP)TFT
の出力（ａ）および伝達（ｂ）特性を示している（Ｌ＝５０μｍ）。素子はＶ0
≦０Ｖのターンオンをともなう、きれいでほぼ理想的な常オフトランジスタ動作
を示している。上向き（上向きの三角形）および下向き（下向きの三角形）電圧
スイープ間のしきい値電圧シフトは≦１Ｖである。素子特性は、ゴールドソース
−ドレインおよびゲート電極を備え不活性雰囲気条件にて製造された標準的な素
子と非常に似通っている。電界効果移動度は約０．００５〜０．０１ｃｍ2／Ｖ
ｓであり、Ｖg＝０と−６０Ｖとの間で測定されたオン−オフ電流比は約１０4〜
１０5のオーダーである。
【００６９】 素子は、F8、TFB（図５（ａ）は伝達特性）、PS（図５（ｂ）は伝達特定）、
およびF8T2のような広範囲の非極性分散障壁層を備えて製造された。それぞれの
場合において、きれいな通常オフ挙動、小さなヒステリシス効果およびしきい値
電圧シフトが観察された。これらは、ゴールドソース−ドレイン電極を備えた比
較用素子の値とほぼ同じであった。このことは、非極性ポリマーをゲート電極の
下に挿入することにより、ゲート絶縁層の溶液析出中および析出後にイオン性不
純物が拡散することが妨げるという解釈をサポートする。この発見により、再現
性のよいTFTしきい値電圧および良好な操作安定性を得ることができた。
【００７０】 拡散障壁を備える常オフ素子は上述の空乏型素子よりも好ましい。なぜなら、
前者はより長期に亘るしきい値電圧安定性およびより長い寿命を持つと期待でき
るからである。
【００７１】 半導電性層については、１０-3ｃｍ2／Ｖｓを超える、好ましくは１０-2ｃｍ2 ／Ｖｓを超える適切な電界効果移動度を示す共役ポリマーまたはオリゴマー材料
を処理できるものであればどのような溶液を使用してもよい。適切な材料は、例
えばH.E. Katz, J. Mater. Chem. 7, 369(1997)またはZ. Bao, Advanced Materi
als 12, 227(2000)を参照のこと。
【００７２】 良好な安定性および高オン−オフ電流比を有するプリントされたTFTを製造す
るための重要な用件の一つとして、加工工程およびプリント工程中において、大
気中および水中の酸素による意図しないドーピングに対する半導電性物質の良好
な安定性が挙げられる。プリントTFTは活性半導電性層として、混合キシレン溶
液から析出されるF8T2（上の記載を参照のこと）または(regioregular) P3HTと
いったあらゆる範囲の半導電性ポリマーを採用して製造されてきた。不活性雰囲
気中で試験素子構造において調製されたP3HT TFTの場合、０．０５から０．１ｃ
ｍ2／Ｖｓという電界効果移動度はF8T2の場合よりもやや高い。しかしながら、(
regioregular) P3HTは酸素および／または水によるドーピングに対して不安定で
あり、その結果空気中におけるプリント工程中に膜導電性が上昇しオン−オフ電
流比が悪くなる。このことは、P3HTのイオン化ポテンシャルがＩp≒４．９ｅＶ
と比較的低いことに関連している。P3HTについては＞１０6という高いオン−オ
フ電流比が立証されたが、これを達成するには析出後にヒドラジン蒸気にさらす
などの還元デドーピング工程を行う必要がある(H. Sirringhaus, et al.,Advanc
es in Solid State Physics 39, 101 (1999))。しかしながら、上述のインクジ
ェット印刷(IJP) TFTについてはこの還元後加工工程を行うことはできない、な
ぜならこれを行うをPEDOT電極もデドープすることになるためこれらの導電性を
著しく低下させてしまうからである。従って、高電流スイッチング比を達成する
ためには、酸素または水による意図しないドーピングに対する良好な安定性を伴
ってポリマー半導体を使用することが重要である。
【００７３】 良好な環境安定性および高い移動度を達成するために好ましい種類の材料は、
通常の順序に並んだＡおよびＢブロックを含有するＡ−Ｂ剛性ロッドブロックコ
ポリマーである。適切なＡブロックとしては構造的に良好に定義された、高いバ
ンドギャップを有するはしご型部(moieties)である。これらはホモポリマーとし
ての５．５ｅＶよりも大きなイオン化ポテンシャルおよび良好な環境安定性を有
する。適切なＡブロックの例としては、フルオレン誘導体（米国特許第5,777,07
0号）、インデノフロオレン誘導体(S. Setayesh, Macromolecules 33, 2016(200
0))、フェニレンまたははしご型フェニレン誘導体(J. Grimme et al., Adv. Mat
. 7, 292(1995))があげられる。適切なＢロックとしては、バンドギャップがよ
り低く硫黄または窒素といった異種原子を含有し、ホモポリマーとして５．５ｅ
Ｖ未満のイオン化ポテンシャルを有する正孔転送部(moieties)があげられる。正
孔転送Ｂブロックの例としてはチオフェン誘導体、またはトリアリルアミン誘導
体があげられる。Ｂブロックの効果は、ブロックコポリマーのイオン化ポテンシ
ャルを低下させることである。ブロックコポリマーのイオン化ポテンシャルは、
好ましくは４．９ｅＶ≦Ｉp５．５ｅＶの範囲である。このようなコポリマーの
例としてはF8T2（イオン化ポテンシャルは５．５ｅＶ）またはTFT（米国第5,777
,070号）があげられる。
【００７４】 その他の適切な正孔転送ポリマーとしては、アルコキシまたはフッ素化側鎖を
持つポリチオフェンなどの、イオン化ポテンシャルが５ｅＶより大きいポリチオ
フェン誘導体のホモポリマーがある(R.D. McCullough, Advanced Materials 10,
93(1998))。
【００７５】 正孔転送半導電性ポリマーの代わりに、可溶性電子転送材料もまた使用できる
。これらの材料は、酸素などの残留雰囲気不純物がキャリアトラップとして働く
ことを防止するために、３ｅＶより大きく大きく、好ましくは３．５ｅＶより大
きいという高い電子親和度を必要とする。適切な材料としては、溶液溶液プロセ
ス可能電子転送小分子半導体(H．E．Katz，et al., Nature 404, 478(200))およ
び電子空乏フッ素化側鎖を有するポリチオフェン誘導体があげられる。構造的に
良好に定義された、５，５ｅＶよりも大きな大きな高いイオン化ポテンシャルを
持つはしご型Aブロック、およびコポリマーの電子親和度を３ｅＶ、好ましくは
３．５ｅＶよりも高い値に高める電子転送Ｂブロックを有するＡＢ型ブロックコ
ポリマーもまた適している。Ａブロックの例としてはフルオレン誘導体（米国第
5,777,070号）、インデノフルオレン誘導体(S. Setayesh, Macromolecules 33,
2016(2000))、フェニレンまたははしご型フェニレン誘導体(J. Grimme et al.,
Adv. Mat. 7, 292(1995))が上げられる。電子転送Ｂブロックの例としては、ベ
ンゾチアジアゾール誘導体（米国第5,777,070号）、フェニレン誘導体、ナフタ
レンテトラカルボキシルジイミド誘導体(H.E. Kats et al., Nature 404, 478(2
000))、およびフッ素化チオフェン誘導体があげられる。
【００７６】 論路回路を高速作動させるために、トランジスタのチャネル長さＬ、ソース／
ドレインとゲートｄとの間のオーバーラップはできるだけ小さく、すなわち典型
的には数μｍでなければならない。もっとも重要な寸法はＬである。これはなぜ
なら、トランジスタ回路の作動速度はＬ-2にほぼ比例するからである。このこと
は移動度が比較的低い半導電性層については特に重要である。
【００７７】 このような高解像度パターンニングは、現行のインクジェットプリント技術で
は達成することができない。現行のインクジェットプリント技術は、最新のイン
クジェット印刷(IJP)技術をもってしても１０〜２０μｍの特徴寸法に限定され
ている（図６）。もしより高速の作動およびより密集した特性パッキングを必要
とするなら、より精密な特徴解像度を可能とする技術を採用しなければならない
。以下に述べる技術は、インク表面相互作用を利用してインクジェット溶滴を基
板表面に閉じ込めるものである。この技術は、従来のインクジェット印刷で達成
できるチャネル長さよりもはるかに小さいチャネル長さを達成するために利用す
ることができる。
【００７８】 この閉じ込め技術は、基板上に析出される材料を精密な解像度で析出すること
を可能とするために利用することができる。基板の表面をまず最初に、その選択
された部分において析出される材料が比較的引きつけられまた比較的はじかれる
ようにするために処理する。例えば、基板を前パターンニングしてある領域を部
分的に疎水性としその他の領域を部分的に親水性してもよい。高い解像度および
／または精密な位置合わせにより行われる前パターンニング工程により、その後
の析出を正確に定義することができる。
【００７９】 前パターンニングの実施例の１つを図７に示す。図７は図１（ｃ）に示す型の
素子の製造を示すものであるが、とくにチャネル長さＬが精密となっている。図
１（ｃ）と同じ構成要素は同じ参照番号となっている。図７（ａ）は前パターン
ニングされた基板の製造方法を示している。図７（ｂ）は前パターンニングされ
た基板への印刷およびインク閉じ込めを示している。
【００８０】 ソース−ドレイン電極２、３を析出する前に、薄膜ポリイミド層１０を柄部シ
ート１上に形成する。このポリイミド層は最後にパターンニングされ、ソース−
ドレイン電極が形成される場所から除去される。この除去工程は、精密な特徴定
義および／または正確な位置合わせを可能とするためにフォトリソグラフィー工
程によって行うことができる。このようなプロセスの一例として、ポリイミドを
フォトレジスト１１の層で覆う。フォトレジストはフォトリソグラフィーによっ
てパターンニングすることで、ポリイミドを除去するべき場所からフォトレジス
トを除去することができる。次に、フォトレジストが耐性を示すプロセスによっ
てポリイミドを除去する。そしてフォトレジストを除去することで正確にパター
ンニングされたポリイミドを残すことができる。ポリイミドを選ぶ理由は、それ
が比較的疎水性である反面、ガラス基板が比較的親水性であるからである。次の
工程で、ソース−ドレイン電極を形成するためのPEDOT材料をインクジェット印
刷によって親水性基板領域１２上に析出する。インクの溶滴がガラス基板領域上
に広がって疎水性ポリイミド領域１０に行き当たると、インクははじかれるため
疎水性表面領域に流れ込むことが防止される。
【００８１】 この閉じ込め効果により、インクは親水表面領域上だけに析出され、ギャップ
が小さくトランジスタチャンネル長さが１０μｍ未満の高解像度パターンを定義
することができる（図７（ｂ））。
【００８２】 ポリイミドを除去できる、またはポリイミドの除去後に比表面効果を高めるた
めに採用することのできるプロセスの一例を、図７（ａ）に示す。ポリイミド層
１０およびフォトレジスト１１は酸素プラズマに露光される。酸素プラズマは、
厚膜（１．５μｍ）フォトレジスト層よりも早く薄膜（５００Å）ポリイミド層
をエッチングする。ソース−ドレイン電極領域の露光された裸のガラス表面１２
はフォトレジストを除去する前にＯ2プラズマに露光されることによって非常に
親水性を増す。ポリイミドの除去中に、ポリイミドの表面をフォトレジストによ
って保護し疎水性のままとする点に留意するべきである。
【００８３】 必要に応じて、ポリイミドの表面をさらにＣＦ4プラズマに露光することによ
ってより疎水性を高めることができる。ＣＦ4プラズマはポリイミド表面をフッ
素化するが、親水正のガラス基板とは相互作用しない。このようなさらなるプラ
ズマ処理はフォトレジストを除去する前に行うことができ、この場合は、ポリイ
ミドパターン１０の側壁のみがフッ素化される。またはレジストを除去したあと
に行うこともできる。
【００８４】 Ｏ2プラズマ処理済７０５９ガラス上の水中におけるPEDOT/PSSの接触角度は、
ポリイミド表面上の接触角度がθpt≒７０〜８０°であるのに比較してθglass
＝２０°である。フッ素化ポリイミド上の水中におけるPEDOT/PSSの接触角度は
１２０°である。
【００８５】 上で述べたようにPEDOT/PSSが水溶液から前パターンニングされたポリイミド
層上に析出される場合、たとえチャンネル長さＬが数μｍでしかなくてもPEDOT/
PSSインクはソース−ドレイン電極領域に閉じ込められる（図７（ｂ））。
【００８６】 インク溶滴を容易に閉じ込めるために、インク溶滴の運動エネルギーはできる
だけ小さく維持する。溶滴の大きさが大きいほど運動エネルギーが大きくなり、
そして広がっていく溶滴が疎水性閉じ込め構造を「無視」して隣接する親水性領
域にあふれ出る可能性が大きくなる。
【００８７】 好ましくはインク溶滴１３の析出は、溶滴の中心とポリイミド境界との間の距
離ｄで親水性基板領域１２上に行われる。一方で、ｄは十分に小さく、広がるイ
ンクは境界に到達してPEDOT膜がポリイミド境界にまで全域に亘って延びるよう
にしなければならない。他方、ｄは十分に大きく、急速に広がるインクが疎水性
表面領域に「あふれ」出ないようにしなければならない。このことにより、TFT
チャネルを定義しているポリイミド領域１０上にPEDOTが析出される危険性が増
加し、ソースおよびドレイン電極の間で短絡が発生する場合がある。固体含有率
が０．４ｎｇのPEDOT溶滴をＯ2プラズマ処理された７０５９ガラス上に、２つの
連続する溶滴の間の横方向ピッチを１２．５μｍとして析出する場合には、ｄ≒
３０〜４０μｍという値が適していることがわかった。ｄの最低な値は表面上の
湿潤性ならびに析出ピッチ、すなわちその後析出される溶滴の間の横方向距離、
溶滴が析出される頻度、および溶液の乾燥時間に左右される。
【００８８】 トランジスタのチャンネル長さを定義するための疎水性閉じ込め層は第２の機
能を提供してもよい。この層は、後にトランジスタのチャネルに半導電性ポリマ
ーを析出する際の位置合わせテンプレートとして利用できる。ポリイミド層１０
を機械的にラビングまたはフォトアライメントし、次いで、液体−結晶半導電性
ポリマー４の単一ドメインアラインメントを提供するためのアライメント層とし
て利用することができる（図１（ｂ））。
【００８９】 ゲート電極６も、ゲート電極が析出される溶液を引き寄せおよびはじく表面領
域を提供するゲート絶縁層５上に形成されたパターンニング層１４によって、同
じように限定することができる。パターンニングされた層６はソース−ドレイン
パターンに対して位置合わせすることにより、ソース／ドレインおよびゲート電
極間の重複領域を最小にできる（図７（ｃ））。
【００９０】 ポリイミド以外の物質は事前パターン化層として使用することができる。フォ
トリトグラフィ以外の他の精密な事前パターン化技術も使用することができる。
図８は比較的疎水性層および親水性層の構造の能力を明示しインクジェット・プ
リント法によって析出された液状「インク」を限定している。図８はポリイミド
１０の薄片を含む基板の光学顕微鏡写真を示し、この薄片は相対的に疎水性にな
るように上述したように処理され、また露出ガラス基板１２の大きい領域は相対
的に親水性になるように上述したように処理される。ソースおよびドレイン電極
となるPEDOT物質は、薄片１０に接近するライン２および３の一連の液滴ランニ
ングからなるインクジェット・プリントによって析出される。インクジェット物
質が弱いコントラストを示しているが、析出物質の端面２および３の不意に終了
した形態に見え、この析出物質は薄片の厚みＬ＝５μｍまで掘り下げても薄片１
０によって限定されている。
【００９１】 図９はポリイミド薄片１０の近傍におけるインクジェット析出プロセスの写真
である。この映像は透明基板の下方に取り付けられたストロボカメラで撮影され
たものである。ポリイミド・パターン１０のエッジは白線として見ることができ
る。インクの液滴２１は、インクジェット・ヘッド２０のノズルから放出され、
またポリイミド薄片１０から距離ｄだけ離れたその中央に析出する。このような
映像は、薄片パターン１０に関するインクジェット析出の正確な局部アライメン
トに使用することができ、またパターン認識を使用して局部アライメント・プロ
シージャを自動化するのに使用される（以下を参照）。
【００９２】 図１０および１１は、図７ｃに示されたように形成された出力特性および転送
特性を示すともに、上述した差動湿潤処理によって規定されたそれぞれ２０μｍ
と７μｍのチャネル長さＬを有している。いずれの場合においても、チャネル幅
Ｗは３ｍｍである。図１０（ａ）は２０μｍ素子の出力特性を示している。図１
０（ｂ）は７μｍ素子の出力特性を示している。図１１（ａ）は２０μｍ素子の
転送特性を示している。図１１（ｂ）は７μｍ素子の転送特性を示している。７
μｍ素子は小さいソース−ドレイン電圧で低減電流と飽和形態にある限定出力コ
ンダクタンスを伴う特性短チャネル動作を示す。短チャネル・素子の移動度とＯ
Ｎ−ＯＦＦの電流比は、上述した長チャネル・素子のそれと類似している。すな
わち、μ＝０．００５−０．０１ｃｍ2／Ｖｓであり、またＩON／ＩOFF＝１０4
−１０5である。
【００９３】 インクの限定は疎水性と親水性表面上の湿潤特性内の差の結果であり、また微
細構成形態の存在を必要としない。上述の実施例において、ポリイミド・フィル
ムは極めて薄く（５００Å）作ることができ、これは液状にあるインクジェット
液滴のサイズよりもずっと薄い（数マイクロメータ）。従って、基板の事前パタ
ーンを製作する別の技術は、パターン化自己集合単分子層（SAM)でガラス基板の
面を機能化するようにして使用することができる。例えば、SAMはトリフルオロ
プロピル−トリメトキシレンのような疎水性アルキルまたはフルオロ基あるいは
アルコキシ基を含んでいる。SAMはシャドウ・マスクを介して紫外線露光(H. Sug
iura et al., Langmuir 2000, 885(2000))あるいはマイクロコンタクト・プリン
ト法(Brittain et al., Physics World May 1998, p.31)のような適切な技術に
よってパターン化することができる。
【００９４】 基板の事前パターン化は、TFTの層の析出の前に実行される事前パターン化の
ような上述した処理流れと容易に共用できる。従って、広範囲のパターン化およ
びプリント技術が使用でき、活性ポリマー層の低下の危険性なしに高解像度事前
パターンを発生することができる。
【００９５】 同様の技術が、ゲート電極の析出前にゲート絶縁層の面ないし表面修正層を事
前パターンするのに適用でき、小さい重なり容量を達成する。図７（ｃ）に示し
たように、ゲート電極６はパターン層１４によって規定される。この種の事前パ
ターン化法の一つの可能な実施例は、オクタデシルトリクロロシランのようなク
ロロシランまたはメトキシ・シランを含む自己集合単分子層(SAM)のマイクロコ
ンタクト・プリント法または紫外線フォトパターン化法である。これらの分子は
、これが極面上の水酸基と化学的に結合し、また表面疎水性にするＳｉＯ2また
はガラス基板の表面上に安定した単分子層を形成する。PVPまたはPMMAのような
ゲート誘電体単分子（ポリマー）の表面上に同様の単分子層を形成できることを
発明者は見つけた。これはPVP表面上の水酸基への分子の結合のためであると思
われる。SAMコート疎水性領域によって取り巻かれたソース−ドレイン電極によ
り輪郭のはっきりした小さいオーバーラップを伴う細い親水性ラインからなる表
面自由エネルギー・パターンは、軟リトグラフ・スタンプ工程によって容易に規
定される。このスタンプ工程は、下層にあるソース−ドレイン電極に関してスタ
ンプ・パターンを一致させるために光学顕微鏡またはマスク・アライナの下に実
行することができる。導電性水性ポリマー・インクが頂部に析出されるときに、
析出が自己集合単分子層によって規定された細い親水性ラインに限定される。こ
の方法において、パターン化されていないゲート電極層上の通常のライン幅よっ
て達成されるよりもより細いライン幅とすることができる。これによりソース／
ドレイン対ゲートのオーバラップ容量の低減となる。
【００９６】 事前パターン化基板の助けにより、TFTおよびそこの説明されたビアホール製
造工程に基づいた高速論理回路を製造することができる。
【００９７】 広いエリアに亘るトランジスタ回路を製造するための決定的な条件の一つは、
基板上のパターンに関する析出の整合とアライメントである。適切な整合の達成
は、広いエリアに亘ってゆがみを呈する可撓性基板において特に困難である。連
続したパターン化工程間で、基板がゆがんでおれば、フォトリトグラフ工程中の
次のマスク・レベルは、もはや下層のパターンとオーバラップしない。ここで開
発された高解像度インクジェット・プリント基板は、可塑性（プラスチック）基
板上においてさえも広いエリアに亘って正確な整合を達成するのに適している。
なぜなら、インクジェット・ヘッドの位置が基板上のパターンに関して局部的に
調整することができるからである（図９）。この局部的アライメント工程は、フ
ィードバック機構と併合して、インクジェット・ヘッドの位置を修正する図９の
技術のパターンのような映像を使用するパターン認識技術を使用して自動的に可
能である。
【００９８】 上述したタイプの素子を使用する多重トランジスタ集積回路を形成するために
、ビアホールを形成して素子の厚みを通して直接内部接続されることが望ましい
。これはこの種の回路が特にコンパクトに形成されることになるからである。こ
のような内部接続を形成する一つの方法は、次に説明するような溶剤形成ビアホ
ールを使用するものである。この方法は上述したTFTの溶剤処理層がまったく不
溶性形態に変換されないという実際の利点を有する。これが溶剤の局部析出によ
るビアホールの開口を許容する。
【００９９】 溶剤形成ビアホールを形成するために（図１２（ａ））、適切な溶剤２９の一
定量が、層の頂部上に局部的に析出され、ここにビアホールが形成される。溶剤
はホールの形成される下層を溶解することのできるものが選択される。ビアホー
ルが形成されるまで、溶剤は漸進的溶解によって層に浸透する。溶解物質がビア
ホールの側壁Ｗ上に析出される。溶剤のタイプおよびこれを析出する方法につい
ては、個々の適用によって選択される。しかし、４つの好ましい観点としては： １．溶剤および処理条件は、溶剤が蒸発されるかそうでなければ容易に除去され
ることであり、これによって続く処理を妨害することなく、かつ素子を過渡に、
または不正確に溶解しないものである； ２．溶剤はIJPのような選択された処理によって析出され、これによって溶剤の
正確に制御された量が基板上の所望個所に正確に適用できる；および ３．ビアホールの直径が溶剤液滴の表面張力と基板を湿らす溶剤の能力に影響を
受ける；および ４．溶剤は、電気的接続が行われる下層を溶解しない。
【０１００】 図１２（ａ）は、図１（ｃ）に示した一般的なタイプの部分的に形成されたト
ランジスタ・素子上のメタノール溶剤（液滴当たり２０ｎｇを含む）液滴２９の
析出を示す。図１２（ａ）の部分的な素子は１．３μｍ厚のPVP絶縁層２８、F8T
2半導電性層２７、PEDOT電極層２６およびガラス基板２５を含んでいる。本例に
おいて、絶縁PVP層を貫通するビアホールを形成することが望ましい。メタノー
ルはPVPを容易に溶解させる能力のために、すなわち、続く処理工程を妨げない
ように容易に蒸発し、さらにPVPに対する満足する湿潤特性を有しているために
溶剤として選択される。本例においてビアホールを形成するために、インクジェ
ット（IJP)プリントヘッドは、ビアホールを形成したい基板上の位置に移動させ
る。従って、必要数の適切なサイズのメタノール液滴が、ビアホールが完成され
るまで、インクジェット(IJP)プリントヘッドから滴下される。連続する液滴間
の周期は、メタノールが素子の層を溶解する比率と一致するように選択される。
各液滴は、次の液滴が析出される前に完全に、あるいはほぼ完全に蒸発されるの
が好ましい。ビアホールは下部の無極性半導電性層に到達したときに、エッチン
グ工程が停止されて下層が除去されないように注意しなければならない。イソプ
ロパノール、エタノール、ブタノールまたはアクトンのような他の溶剤も使用す
ることができる。高い処理量を達成するために、単一の溶剤液滴の析出によって
ビアホールを完成することが望ましい。３００ｎｍ厚のフィルムと、３０ｐｌの
容積および５０μｍの直径を有する液滴に対して、これを達成するには容積当た
り１−２重量％より高い溶剤中で層の溶解性を必要とする。単一の液滴を伴うビ
アホールの形成を必要とする場合は、より高い沸点がさらに望まれる。PVPの場
合において、２２５℃の沸点を有する１，２ジメチル−２−イミダゾリジオン(D
MI)を使用することができる。
【０１０１】 図１２（ｂ）は、ビアホールの位置にシーケンスでメタノールの数滴を滴下す
る効果を示す。右側のパネルは、１、３および１０個の液滴を滴下した後の素子
の顕微鏡写真を示す。左側のパネルは、形成されたビアホールを横切る同じ素子
のデクタック（Ｄｅｋｔａｋ）面プロフィール測定結果を示す。（ビアホールの
位置は、概して各パネル中位置「Ｖ」で示す。）数滴が同じ位置に連続して滴下
されると、クレータがPVPフィルムに開けられる。このクレータの深さは連続す
る液滴の作用に伴って大きくなり、また約６個の液滴の後、下にあるF8T2層の表
面がめくられた。溶解されたPVP物質がビアホールの側部で壁Ｗ内に析出された
。ビアホールの直径は、液滴のサイズによって制限された５０μｍ程度である。
このサイズは論理回路および大きい面積のディスプレイのような多数の適用例に
適している。
【０１０２】 ビアホールの直径は、インクジェット溶剤の液滴のサイズによって決定される
。ホールの直径は、液滴の直径に正比例して観察された（図１２ｃ参照）。側壁
の外径は第１液滴のサイズと拡散によて決定され、また溶解されたポリマー層の
厚みとは無関係である。高解像度ディスプレイのようなより小さいホールが必要
とされる適用例の場合、より小さい液滴サイズが使用される場合においてさえ、
あるいは基板表面が適切な技術によって事前パターン化して上述した表面上の液
滴を制限することができる。他の溶剤も使用できる。
【０１０３】 表面プロフィール測定結果から、ビアホールの形成が物質を溶解させ、またビ
アホールのエッジに移動させ、ホールは溶剤が蒸発された後に残っていることが
分かる（図１２（ｂ）のＷで示す）。注意しなければならないのは、移動された
物質は図１２（ｂ）に示されたよりもより滑らかな形状となり、表面形態のｘお
よびｙ軸は異なるスケールとなる図１２（ｂ）をプロットしたものである（ｘは
μｍ単位であり、ｙはÅ単位である）。
【０１０４】 ビアホール形成のメカニズム、すなわち物質の側壁への移動は、溶質の含まれ
ている乾燥液滴のコンタクト・ライン（接触線）がピン留めされた場合に生じる
周知のコーヒーしみ作用に似ていると考えられる。ピン留め作用は、例えば表面
の荒さまたは化学的不均質のために発生する。注意しなければならないのは、優
れた溶剤の析出は常に溶解中に表面荒さを発生することである。溶剤が蒸発する
ときに、毛細管流れが接触線近くで溶剤蒸発と置換されるために発生する。接触
線近傍におけるより大きい表面対バルク比率のためにより多くの溶剤が接触線近
傍で蒸発する。毛細管流れの速度は、典型的な拡散速度に比較して大きく、例え
ば溶質が液滴のエッジに搬送され、また溶質の析出がリム近傍のみで発生し、乾
燥液滴の中心では発生しない(R.D. Deegan et al., Nature 389, 827 (1997))。
溶質の拡散は、側壁の形成されるよりも溶剤の乾燥時に全エリアに亘ってポリマ
ーの好ましい均一な再析出となる傾向にある。理論的に予測できるのは、毛細管
流れの速度Ｖ（ｒ）（ｒ：は中心からの距離；Ｒ：液滴の半径）は、（Ｒ−ｒ） - λに比例し、ここにλ＝（π−２θc）／（２π−２θc）である。従って、Ｖ
がλの増大に伴って増加すると、接触角度θcが小さくなる。従って、エッジに
おける析出量はより早く発生すればするほど、ますます接触角度は小さくなる。
【０１０５】 従って、ビアホールの開口のために、重要なことは（ａ）初期液滴の接触線は
ピン留めされること、（ｂ）溶解されるべきポリマーの頂部上の液滴の接触角度
は十分小さいこと、および（ｃ）溶剤の蒸発は、ポリマー溶質拡散が無視できる
くらい十分速いことである。PVP上のIPAの場合において、接触角度は１２°程度
であり、また液滴な一般的に１ｓ未満内の乾燥である。
【０１０６】 接触角度が小さくなればなるほど、液滴内部の毛細管流れ速度がますます速く
なる。すなわち、側壁の形成がますます確実になる。しかし、一方において、接
触角度が小さくなればなるほど、液滴直径がますます大きくなる。従って、輪郭
のはっきりした側壁を伴う小さい直径のビアホールを達成する最適な接触角度が
存在する。優れた溶剤に対するより大きい接触角度を達成するために、基板の表
面が、例えば溶剤のより大きい反発性を伴った自己集合単一層によって処理され
る。この自己集合単一層は、溶剤の析出が小さいエリアに限定されるために、例
えば疎水性および親水性面領域を提供するようにパターン化される。
【０１０７】 ビアホールの深さおよびエッチング率は、滴下される溶剤の液滴数、液滴が析
出される頻度、および基板を溶解する能力である率と比較して溶剤の蒸発率の組
み合わせによって調整することができる。析出の発生される環境および基板の温
度は蒸発率に影響する。溶剤に対して不溶性またはゆっくり溶解する物質の層が
溶解の深さを制限するのに使用することができる。
【０１０８】 TFTの層シーケンスが、交互にある極性層と無極性層から構成されているので
、明確な深さでエッチングを停止するように溶剤および溶剤の組み合わせを選択
することが可能である。
【０１０９】 ビアホールを介して接触を実行するために、導電層がその上に析出され、これ
によってビアホール内に延長され、またビアホールの下部で物質と電気的接続が
なされる。図１３（ａ）は図１２（ａ）に示したタイプの素子示すが、上述した
ビアホールの形成後に、金電極２５の形成工程が含まれている。
【０１１０】 図１３はカーブ３０で下部PEDOT電極２５とPVPゲート絶縁層２８の頂部上に析
出された導電電極２９間で測定された電流・電圧特性を示す。ビアホールの直径
は５０μｍであった。比較するために、カーブ３１は、ビアホールが頂部電極と
下部電極間のオーバラップ領域に配置されていない標準サンプルを示す。特性は
、ビアホールを通過する電流が、ビアホールの存在しないゲート絶縁部部を通過
する漏洩電流よりも数倍高い大きさであることをはっきり示している。ビアホー
ルを通過する測定電流はPEDOT電極の導電性によって限定され、個々のPEDOT電極
の導電性測定を実行することによって知ることができる。ビアホールの抵抗値に
よって限定されず、ビアホールの抵抗値Ｒvの低い制限推定値がこれらの測定か
ら得ることができる。すなわち、Ｒv＜５００ｋΩである。
【０１１１】 図１２に関する上述したビアホールを形成する方法は、拡散バリアなしに空乏
層タイプの素子（図１（ｃ）に示したような）に対して、また、拡散バリアがビ
アホールの開口後に析出される素子に直接適用可能である。図１４（ａ）は、ビ
アホールが形成され、かつゲート電極が拡散バリア層に介在せずに析出された素
子を示す。図１４（ｂ）は、ビアホールの形成後、拡散バリアポリマー７がゲー
ト電極６の析出間に形成された同様の素子を示す。この場合において、拡散バリ
ア層はビアホール抵抗Ｒvを最小にするために優れた電荷転送特性を呈すること
が必要である。最適な拡散バリアは図５（ａ）に示したようなＴＦＢの薄層であ
る。
【０１１２】 均一な低い接触抵抗が必要とされる場合、半導電性層がビアホールサイトでも
除去される。これは拡散バリアが形成された後で実行されるのが好ましい。拡散
バリア７と半導電性ポリマー４は、これらに対して優れた溶剤のインクジェット
プリント(IJP)析出によって局部的に溶解され、本例においてはキシレンである
。半導電性物質および絶縁物質のために優れた溶剤を混合することにより、両層
は同時に溶解される。ゲート電極の析出に続いてこれが行われる素子を図１４（
ｃ）に示す。
【０１１３】 溶剤の混合物は、溶解されるべき層上の溶剤混合物の接触角度を大きくするこ
とによってビアホールの直径を小さくするのに使用することできる。
【０１１４】 ビアホールの内部接続の形成、従って、導電性物質を析出してブリッジする別
の方法は、下部にある層基板を局部的に修正することができる物質を局部的に析
出して、これらを導電性にするものである。一例として移動性ドーパントを含む
溶液の局部的ＩＪＰ析出を一つの層またはいくつかの層に拡散できる。これは図
１４（ｄ）に示され、ここで領域３２はドーパントで処理されることによって導
電性にされた物質を含んでいる。このドーパントはＮ，Ｎ’−ジフェニール−Ｎ
，Ｎ’−ビス（３−メチルジフェニル）−（１，１’ビフェニール）−４，４’
−ジアミンのようなトリアリルアミン（ＴＰＤ）のような小さい共役分子である
。ドーパントは溶剤ケースとして加えられるのが好ましい。
【０１１５】 PVP誘電体層を介するビアホール形成の方法はTFTのゲート電極を、例えば図１
５に示したようなロジック・インバータ・素子のために必要とされるときに下部
にある層内のソースまたはドレイン電極に接続するのに使用することができる。
同様のビアホール接続はほとんどのロジック・トランジスタ回路に必要とされる
。図１６は図１５（ｂ）に示された二つの常時オフ・トランジスタ・素子で形成
されたエンハスメント−ロード・インバータ・素子の特性をプロットしたもので
ある。二つのトランジスタのためのチャネル幅に対するチャネル長さの比（Ｗ／
Ｌ）の異なる比率を有する二つのインバータを示す（プロット３５は３：１の比
、プロット３６は５：１である）。出力電圧は、入力電圧がロッジク・ロウから
ロッジク・ハイに変化すると、ロッジ・ハイ（−２０Ｖ）からロッジク・ロウ（
≒０Ｖ）状態まで変化する。インバータの利得、すなわち、特性の最大傾斜は１
より大きく、これはリング・オッシレータのようなより複雑な回路の製造を許容
するための必要条件である。
【０１１６】 上記に記述されるようなビアホールは、さらに、異なる層における内部接続ラ
イン間に電気接続を設けるのに使用されることができる。複雑な電子回路のため
に、マルチレベル内部接続機構が必要とされている。これは、内部接続部７２と
、融和性溶媒から析出される異なる誘電層７０、７１とのシーケンスを配置する
ことによって作られることができる（図１５（ｄ））。ビアホール７３は、次に
、自動エッチストップを備える内部接続ラインを用いて、上記に記述される方法
で形成されることが可能である。
【０１１７】 適切な誘電物質の例は、PVPなどの極性ポリマー（７０）や、ポリスチレンな
どの無極性誘電ポリマー（７１）である。これらは、極性溶媒および無極性溶媒
から別の方法で析出されることが可能である。ビアホールは、基礎をなす誘電層
がエッチストッピング層を備えている間、それぞれの誘電層のための良溶媒の局
部析出によって開かれることが可能である。
【０１１８】 上記に記述されるタイプの素子のために物質および析出プロセスを選択する際
に、各層が、直接に基礎をなす層を実質的に溶融しない溶媒から析出される場合
、大きな利点が得られることが可能であることを心に留めておくべきである。こ
の方法で、連続する層が、溶媒処理によって作られることが可能である。このよ
うな物質およびプロセスのステップの選択を簡素化する１つの方法は、上記に記
述される層シーケンスのために例示されるように、極性溶媒および無極性溶媒か
ら別の方法で２つ以上の層を析出しようと意図するものである。この方法におい
て、溶性層、導電層、半導電性層、絶縁層などを含有する多層素子は、容易に形
成されることが可能である。これにより、基礎をなす層の溶解および膨潤の問題
を回避することが可能である。
【０１１９】 上記に記述される素子の構造、物質およびプロセスは、単なる例示である。そ
れらは変更されてもよいことは明らかである。
【０１２０】 図１に示されるトップゲート構造と異なる他の素子の構造が使用されてもよい
。別の構造は、図１７に示されるよりスタンダードなボトムゲート構造であり、
それには、必要とされる場合、拡散バリア７および表面変更層８を組み込むこと
も可能である。図１７において、類似の部分は、図１と同じ符号である。異なる
層が連続した構造を有する他の素子構造も使用されることができる。トランジス
タ以外の素子も、類似の方法で形成されることができる。
【０１２１】 PEDOT/PSSは、溶媒から析出されることが可能なあらゆる導電性ポリマーに置
き換えられることができる。例としてはポリアニリンやポリピロールが挙げられ
る。とはいえ、PEDOT/PSSのいくつかの魅力的な特徴は、（ａ）本質的な低拡散
率を有する重合による不純物、（ｂ）良好な温度安定および空気中における安定
、および（ｃ）効率のよい正孔電荷キャリアインジェクションを可能とするコモ
ン正孔搬送導電性ポリマーのイオン化ポテンシャルに十分マッチされる５．１≒
ｅＶの仕事関数である。
【０１２２】 効率のよい電荷キャリアインジェクションは、特に、チャネル長さＬ＜１０μ
ｍを有するショートチャネルトランジスタ素子に極めて重要である。このような
素子において、ソースドレイン接触抵抗効果は、小さなソースドレイン電圧のた
めのTFT電流を制限することがある（図１０（ｂ））。比較可能なチャネル長さ
の素子において、PEDOTソース／ドレイン電極からのインジェクションは、無機
のゴールド電極からのインジェクションよりも一層効率のよいことが分かった。
これは、半導電性のものに十分にマッチされるイオン化ポテンシャルを有する重
合によるソース／ドレイン電極が、無機の電極物質より好ましいということを示
している。
【０１２３】 水溶液(Baytron P)から析出されるPEDOT/PSSの導電率は、およそ０．１−１Ｓ
／ｃｍである。最大１００Ｓ／ｃｍの高い導電率は、溶媒の混合物（イソプロパ
ノールとＮ−メチル−２−ピロリドン(NMP)とを含有するBayer CPP 105T）を含
有する組成で得られることが可能である。後者の場合、組成の溶媒組み合わせが
層シーケンスの溶解度必要条件と融和性があることに注意を払う必要がある。一
様に高い導電率を必要とする適用には、液体中の金属無機粒子のコロイド状サス
ペンションなどの他の導電性ポリマー、あるいは、溶液でプロセスするのに適し
た導体が使用されることができる。
【０１２４】 ここに記述されるプロセスおよび素子は、溶液で処理したポリマーで作られる
素子に制限されるものではない。回路、あるいは、ディスプレイ素子（下記を参
照）におけるTFTおよび／または内部接続部の導電性電極のいくつかは、例えば
、コロイド状サスペンションのプリンティングによって、あるいは、事前パター
ン形成した基板に電気メッキすることによって析出されることが可能な無機導体
から形成されることができる。すべての層が、溶液から析出されない素子におい
て、素子の１つ以上のPEDOT/PSS部分は、真空析出導体などの不溶性導電性物質
と置き換えられることができる。
【０１２５】 半導伝層は、さらに、別の溶液で処理するのに適した半導電性物質に置き換え
られることができる。可能性として、可溶化側鎖を有する小さな共役分子(J.G.
Laquindanum, et al., J. Am. Chem. Soc. 120, 664(1998))、溶液から自己集合
される半導電性有機−無機ハイブリッド物質(C.R. Kagan, et al., Sciencs 286
, 946(1999))、あるいは、ＣｄＳｅナノ粒子などの溶液で析出した無機半導体(B
.A. Ridley, et al., Science 286, 746(1999))が例として挙げられる。
【０１２６】 電極は、インクジェットプリンティングと異なる他のテクニックによってパタ
ーン形成されることができる。適切なテクニックとして、ソフトリトグラフプリ
ンティング(J.A. Rogers et al., Appl. Phys. Lett. 75, 1010(1999); S. Brit
tain et al., Physics World May 1998, p. 31)、スクリーンプリンティング（W
O 99/10939参照）、あるいは、メッキ、あるいは、疎水性表面領域および親水性
表面領域を有するパターン形成した基板の簡単なディップコーティングが挙げら
れる。インクジェットプリンティングは、特に、良抵抗でパターン形成する大き
なエリアに、特に、フレキシブルなプラスチック基板に適していると考えられて
いる。
【０１２７】 ガラスシートの代わりに、１つまたは複数の素子は、Perspexなどの別の基板
物質に、あるいは、ポリエーテルスルホンなどのフレキシブルなプラスチック基
板に析出されることができた。このような物質は、シート形状が好ましく、ポリ
マー物質であることが好ましく、そして、透明および／またはフレキシブルであ
るのがよい。
【０１２８】 素子および回路のすべての層およびコンポーネントは、溶液処理およびプリン
ティングテクニックによって析出され、かつ、パターン形成されることが好まし
いが、半導電層などの１つ以上のコンポーネントは、さらに、真空析出テクニッ
クによって析出、および／またはフォトリトグラフィックプロセスによってパタ
ーン形成されてもよい。
【０１２９】 上記に記述されるように作られるTFTなどの素子は、１つ以上のこのような素
子が互いにおよび／または他の素子と一体化されることが可能な一層複雑な回路
あるいは素子の一部分である。適用の例として、論理回路およびディスプレイあ
るいはメモリ素子のためのアクティブマトリックス回路構成、あるいは、ユーザ
ー定義ゲートアレイ回路などが挙げられる。
【０１３０】 論理回路の基本コンポーネントは、図１５に示されるインバータである。基板
上のすべてのトランジスタが、空乏タイプか、あるいは、累積タイプかのいずれ
かである場合、３つの可能な構造が可能である。空乏負荷インバータ（図１５（
ａ））は、通常、（図１（ｃ）および図３）である素子に適し、そして、エンハ
ンスメント−負荷構造（図１５（ｂ））は、通常オフトランジスタ（図１（ａ／
ｂ）および図４）に使用される。２つの構造は、それぞれ、負荷トランジスタお
よびそのソースのゲート電極とドレイン電極との間にビアホールを必要とする。
別の構造は、抵抗負荷インバータ（図１５（ｃ））である。抵抗負荷インバータ
の素子は、負荷抵抗器のような適切な長さおよび導電率の薄くて、狭いPEDOTラ
インをプリンティングすることによって作られることが可能である。PEDOTの導
電率を減少することによって、例えば、PEDOTに対するPSSの割合を増加すること
によって、抵抗器ラインの長さは最小にされることが可能である。０．４のPEDO
T/（PEDOT＋PSS）重量比を有するBaytron P PEDOT/PSSの導電率は、析出された
フィルムで、およそ０．２Ｓ／ｃｍであると測定された。Ｎ2雰囲気下で２０分
間２８０℃にアニーリングすることによって、導電率は、２Ｓ／ｃｍに増加した
。/PSSで溶液を希釈することによって、導電率は、マグニチュードだけ減少され
ることができた。０．０４のPEDOT／（PEDOT＋/PSS）重量比では、１０-3Ｓ／ｃ
ｍの導電率が、２８０℃でアニーリング後測定された。５０ＭΩの抵抗を有する
抵抗器は、およそ６０μｍの幅と５００μｍの長さとを有するPEDOTのラインを
インクジェットプリンティングすることによって作られた。
【０１３１】 開発された異なるインクジェットプリンティングコンポーネント、すなわち、
トランジスタ、ビアホール内部接続部、抵抗器、キャパシタ、マルチ層内部接続
機構などは、直接プリンティングおよび溶液処理の組み合わせによって一体化し
た電子回路を作るために一体化されることが可能である。インクジェットプリン
ティングは、横方向パターン形成が必要とされるすべての処理ステップに使用さ
れることが可能である。上記に記述される簡単なインバータ回路は、一層複雑な
論理回路のための基礎単位である。
【０１３２】 上記に記述されるような溶液処理TFTｓは、適切な回路が図１８（ａ）に示さ
れている液晶(LCD)ディスプレイ、あるいは、適切な回路が図１８（ｂ）に示さ
れている電気泳動ディスプレイ(B. Comiskry et al., Nature 394, 253(1998))
などのアクティブマトリックスディスプレイ；および、発光ダイオードディスプ
レイ(H. Sirringhaus, et al., Science 280, 1741(1998))のピクセルスイッチ
ングトランジスタとして；あるいは、ランダムアクセスメモリ(RAM)などのメモ
リ素子のアクティブマトリックスアドレス指定エレメントとして使用されること
ができる。図１８（ａ）および（ｂ）では、トランジスタＴ１および／またはＴ
２は、上記に記述されるようなトランジスタから形成されることができる。機能
部４０は、電流および電圧供給パッドを有するディスプレイ、あるいは、メモリ
エレメントを表わしている。
【０１３３】 LCD、あるいは、電気泳動ディスプレイの電極の電圧を制御するための可能な
素子構造の例は、図１９に示され、そこでは、類似の部分は図１と同じ符号であ
る。図１９の図面において（例えば、図７、図１４および図１７のように）、ゲ
ート絶縁層は、図１（ａ）におけるように、拡散バリアおよび／または表面変更
層を含有するマルチ層構造を含んでいる。
【０１３４】 図１８を参照すると、TFTのソースおよびゲート電極２、３は、アクティブマ
トリックスのデータライン４４とアドレス指定ライン４３とに接続され、それは
、長さ全長にわたり適切な導電率を達成するために、異なる導電性物質から作ら
れている。TFTのドレイン電極３は、さらに、ピクセル電極４１でもよい。ピク
セル電極は、図１９におけるように異なる導電性物質から形成されることができ
る。電荷キャリアインジェクションよりはむしろ電界の応用にたよる素子におい
て、この電極４１が、液晶インクあるいは電気泳動インクなどの直接コンタクト
ディスプレイエレメント４０にあることは必要とされない。この構造において、
TFTおよび内部接続ラインによって占められるトータルピクセルエリアは、適切
なアパーチャ比を達成して、ディスプレイエレメント４０とデータおよびアドレ
ス指定ライン４３、４４の信号との間のポテンシャルクロストークを減少するた
めに、小さく保持される必要がある。
【０１３５】 図１９（ｂ）の構造は、一層複雑である。とはいえ、ピクセルエリアの全ピク
セルあるいは大部分は、TFTおよび内部接続ラインのために使用可能であり、そ
して、ディスプレイエレメントは、ピクセル電極４１によって、データライン４
４およびアドレス指定ライン４３の信号からシールドされている。この構造の作
成は、ピクセル電極４１をTFTドレイン電極３に接続するために、追加の誘電層
４２と導電性物質４５が充填されるビアホールとを必要とする。ビアホールは、
上記に記述されるプロシージャによって作られることが可能である。
【０１３６】 この構造において、アパーチャ比が、最大とされることが可能であり、かつ、
１００％アプローチすることができることに留意してください。この構造は、さ
らに、ここで作られるような全ポリマーTFTが、可視スペクトル範囲において大
いに透過するので、伝えることができるLCDディスプレイなどのバックライトを
有するディスプレイ適用に使用されることが可能である。図２０は、F8T2ポリマ
ーTFTにおいて測定される光吸収スペクトルを示し、そこでは、ポリマー連鎖が
、高解像度プリンティング用の事前パターン形成層としても作用するポリイミド
アラインメント層に摩擦された液晶性半導電性ポリマーを一軸に整列されている
。その素子は、F8T2の比較的高いバンドギャップのために、可視スペクトル範囲
の大部分において大いに透過するということが分かっている。さらに良い透明性
は、高いバンドギャップを有するＦ８、ＴＦＢ、ポリフルオレン誘導体（米国第
5,777,070号）などの半導電層が使用される場合、達成されることが可能である
。ポリマー連鎖のアラインメントは、光学的異方性を生じさせ、そのために、ア
ラインメント方向（“｜｜”で標識付けされるプロット）に平行に偏光される光
は、アラインメント方向（“⊥”で標識付けされるプロット）に直交して偏光さ
れる光よりも一層強く吸収される。光学的異方性は、さらに、ガラス製背面とバ
ックライトとの間の偏光器に垂直なポリマー連鎖のアラインメント方向を方向付
けることによって、TFTの光学的透明性を増加するために、LCDディスプレイに使
用されることが可能である。偏光された光のもとで、トランジスタ素子は、F8T2
の層の厚さが５００Å以下である場合、可視光線においてほとんど無色である。
PEDOTを含むTFTのすべての他の層は、可視スペクトル範囲において低い光学的吸
収を有している。
【０１３７】 半導電層の光学的低吸収の別の利点は、可視光線に対する低下されたTFT特性
の光電感度である。アモルファスシリコンTFTの場合、ブラックマトリックスは
、光イルミネーションのもとで大きなオフ電流を防止するのに使用される必要が
ある。広いバンドギャップ半導体を有するポリマーTFTの場合、TFTを周囲光から
、および、ディスプレイのバックライトから防止することを必要とされない。
【０１３８】 図１９（ｂ）の構造は、さらに、TFTのドライブ電流が、ピクセル電極４１の
真下の十分なエリアを使用する大きなチャネル幅Ｗを有するソースドレイン電極
の互いに噛み合わされたアレイの作成によって、LEDディスプレイのドライブト
ランジスタＴ１（図１８（ｂ））に極めて適している。
【０１３９】 別の方法として、図１７のボトムゲートTFT構造は、さらに、上記の適用のす
べてに使用されることが可能である（図１９（ｃ））。
【０１４０】 アクティブマトリックス回路の作成のための重要なテクノロジカル論点の１つ
は、PEDOT/PSS TFTおよびピクセル電極２、３、６と、金属内部接続ライン４３
、４４、４１との間のコンタクトである。その強い酸性の性質のため、PEDOT/PS
Sは、アルミニウムなどの多数のコモン無機メタルと融和性がない。アルミニウ
ムは、PEDOT/PSSと接触して容易に酸化される。１つの可能な解決法は、内部接
続ラインおよびピクセル電極４３、４４、４１をインジウム酸化スズ(ITO)、あ
るいは、タンタル、タングステン、および、他の耐火物メタル、あるいは、この
環境あるいは適切なバリア層の使用において一層の安定性を有する他の物質から
作成することである。
【０１４１】 ディスプレイ適用の場合、さらに、上記に記述されるように、図１９において
１０で示されている事前パターン形成された基板へのプリンティングによって、
細いチャネル長さを有するTFTを作ることが望ましい。
【０１４２】 アクティブマトリックストランジスタスイッチのための類似の素子の構造は、
制御されるピクセルエレメントが、ディスプレイエレメントでなく、例えば、ダ
イナミックランダムアクセスメモリにおけるように、キャパシタあるいはダイオ
ードなどのメモリエレメントである場合、使用されることも可能である。
【０１４３】 導電性電極に加えて、TFTのいくつかの他の層は、さらに、スクリーンプリン
ティングあるいはインクジェットプリント(IJP)などの直接プリンティング方法
によってパターン形成されることができる。図２１（ａ）（類似の部分は図１の
ように符合されている）は、半導電層４およびゲート絶縁層５の活性層イランド
が直接プリントされることができる素子を示している。この場合、ビアホールは
必要とされないが、接続は、適切なゲート電極パターン６の直接プリンティング
によって行われることが可能である。アドレス指定ライン４３あるいは内部接続
ライン４４がオーバーラップするエリアにおいて、誘電ポリマー４６の薄いアイ
ランドは、電気絶縁を設けるべく、プリントされることができる（図２１（ｂ）
）。
【０１４４】 上記に記述されるように形成される複数の素子は、１つの基板に形成されて、
導電層によって内部接続されることができる。この素子は、シングルレベルか、
あるいは、１つのレベル以上かで形成されることができ、いくつかの素子は、他
のトップの上に形成される。特に上記に記述されるような内部接続ストリップお
よびビアホールを使用して、コンパクト回路配置が、形成される。
【０１４５】 インクジェットプリントされたトランジスタ、ビアホールおよび内部接続ライ
ンの作成のためにここに開発されたテクノロジは、インクジェットプリンティン
グによって、一体化された電子回路を作るのに使用されることができる。親水性
表面領域および疎水性表面領域のアレイを含有する組み立て式基板が、トランジ
スタのチャネル長さおよび／または内部接続ラインの幅を画定するのに使用され
ることができる。その基板は、さらに、高導電性の金属性内部接続ラインのアレ
イを含有することができる。インクジェットプリンティングおよび溶液からの連
続層の析出の組合せを使用して、トランジスタ素子のアレイは、カスタムロケー
ションにおいて、カスタムチャネル幅で画定される。一体化した回路は、次に、
複数対のトランジスタと、ビアホールおよび導電ラインのインクジェットプリン
ティングを使用する適切な内部接続との間に電気接続を形成することによって、
作られる。
【０１４６】 組み立てられた基板は、既にトランジスタ素子の１つ以上のコンポーネントを
含有することができることも可能である。その基板は、例えば、それぞれが少な
くとも１つの露呈した電極を有する完成した無機トランジスタ素子のアレイを含
有することができる。この場合、一体化した回路のインクジェット作成は、複数
対のトランジスタと、インクジェットプリントされたビアホール、内部接続ライ
ンおよび分離パッドを使用するシングルレベル、または、マルチレベル内部接続
機構の析出との間の電気接続の形成を備えている（図１５（ｄ）参照）。
【０１４７】 トランジスタ素子に加えて、電子回路は、さらに、ディスプレイ、メモリエレ
メント、容量性エレメント、抵抗性エレメントなどの別の活性回路エレメントと
、パッシブ回路エレメントとを備えることができる。
【０１４８】 上記に記述されるテクニックを使用して、複数のトランジスタを有するユニッ
トが形成され、次に、溶液利用処理によって、特定のその後の使用のために構成
されることができる。例えば、ゲートアレイの形状で、図１（ａ）、（ｂ）、あ
るいは、（ｃ）に示されるタイプの複数のトランジスタ５０を有する基板は、例
えば、プラスチックシート上に形成されることができる（図２２）。ダイオード
あるいはキャパシタなどの別の素子は、さらに、シート上に形成されることがで
きる。次に、そのシートは、ビアホール５２を形成するための適切な溶媒（例え
ば、メタノール）用のプリンティングヘッドと、導電トラック５３を形成し、そ
して、ビアホールを充填するための適切な物質（例えば、PEDOT）とを有するイ
ンクジェットプリンタ内に配置される。インクジェットプリンタは、シート上の
トランジスタのロケーションと構造とを認識する適切にプログラムされたコンピ
ュータの制御のもとに作動可能である。次に、ビアホール組成と内部接続ステッ
プとの組み合わせによって、インクジェットプリンタは、所望の方法でトランジ
スタを内部接続することによって、所望の電子機能あるいは論理機能を実行する
回路を構成することが可能である。このテクノロジは、その結果、小さくて、費
用のかからない素子を使用して、基板上に論理特性回路を組成することを可能と
する。
【０１４９】 このような回路の適用の例は、アクティブ電子チケット、旅行用携帯品および
識別タグのプリンティングのためである。チケットあるいはタグプリンティング
素子は、それぞれが複数のトランジスタを維持する基盤を備えている多数の構成
されていないユニットを搭載されることができる。チケットプリンティング素子
は、上記に記述されるようにインクジェットプリンタを制御することが可能で、
そして、チケットの有効性機能を表示する電子回路を決定することが可能なコン
ピュータを含んでいる。チケットをプリントする必要があるとき、プリンティン
グ素子は、ビアホールおよび／または導電性物質をプリントすることによって、
適切な電子回路のための基板を構成し、そのために、基板上のトランジスタが、
適切に構成される。その基板は、次に、例えば、接着性プラスチックシートで密
閉することによって、カプセル封じされることが可能であり、電気接続ターミナ
ル５４，５５を露呈させる。チケットは次に分配される。チケットが、確認され
ると、インプットが、１つ以上のインプットターミナルに適応され、そして、１
つ以上のアウトプットターミナルの回路のアウトプットが、その機能性を立証す
るべく監視される。チケットは、チケットしての使用に都合よくするために、フ
レキシブルなプラスチック基板上にプリントされることが好ましい。
【０１５０】 価格付けのため、あるいは、タグ付けのためより他のユーザー定義回路は、類
似の方法で作られることができる。回路の立証および読み取りは、さらに、例え
ば、無線周波数放射を使用するリモートプロービングによって行われることがで
きる(Physics World March 1999, page 31)。
【０１５１】 スタンダードアレイへの適切な接続の簡単なインクジェットプリンティングに
よって回路を画定するためのエンドユーザーの可能性は、工場でデザインされた
回路と比較して、かなりの増加されたフレキシビリティを与えることである。
【０１５２】 本発明は、前述の例示に限定されるものではない。本発明の態様は、ここに記
述される概念のすべての新規で、および／または発明力のある態様、または、こ
こに記述される特徴の発明力のある組み合わせを含んでいる。
【０１５３】 本発明が、上記に述べられるあらゆる定義の範囲に限定することなく、暗に、
あるいは、明快に、あるいは、その総合のいずれかでここに開示されるすべての
特徴、あるいは、特徴の組み合わせを含むことができるという事実に出願人は注
意を引いている。前述の説明を鑑みて、様々な変更が本発明の範囲内で行われる
ことができることは当業者には明らかである。
【図面の簡単な説明】
【図１】 溶液処理された全ポリマーTFTの異なる素子構成を示す。
【図２】 F8T2活性層、PVPゲート絶縁層、およびPEDOT/PSSゲート電極を有
する図１ｃによるポリマーTFTの伝達特性を示す。
【図３】 室温（ａ）およびおよそ５０℃で付着されたF8T2活性層、PVPゲ
ート絶縁層、およびPEDOT/PSSゲート電極を有する図１ｃによるポリマーTFTの伝
達特性を示す。
【図４】 図１（ａ）におけるようなＦ８拡散バリアおよびPVP表面修正層
を含むF8T2の全ポリマーTFTの出力（ａ）および伝達特性（ｂ）を示す。
【図５】 ＴＦＢ（ａ）およびポリスチレン（ｂ）の拡散バリヤおよびPVP
表面修正層を有する図１（ａ）におけるようなF8T2の全ポリマーTFTの伝達特性
を示す。
【図６】 露出されたガラス基板上に直接印刷されたF8T2活性層およびソー
ス‐ドレイン電極を有する図１（ａ）による全ポリマーTFTの光学顕微鏡写真を
示す。
【図７】 基板表面を疎水性領域および親水性領域へのパターン化による小
さいチャネル長および小さい重複キャパシタンスを有するTFTの製造を示す。
【図８】 疎水性ポリイミドバンクの近くのPEDOT/PSSソース／ドレイン電
極のＩＪＰ付着の後のＬ＝２０μｍ（ａ）およびＬ＝５μｍ（ｂ）を有するトラ
ンジスタのチャネル領域の光学顕微鏡写真を示す。
【図９】 ポリイミドバンクの近くのインクドロップレットの付着中撮影さ
れた光学顕微鏡写真を示す。
【図１０】 図７（ｃ）におけるように形成され、Ｌ＝２０μｍおよび７μ
ｍのそれぞれを有するトランジスタの出力および伝達特性を示している。
【図１１】 図７（ｃ）におけるように形成され、Ｌ＝２０μｍおよび７μ
ｍのそれぞれを有するトランジスタの出力および伝達特性を示している。
【図１２−１】 インクドロップレットの直径によって決まるビアホールの
外径および内径の連続付着によりビアホールを形成する工程の（ａ）Dektakプロ
フィール測定および（ｂ）光学顕微鏡写真の概略図である。
【図１２−２】 ビアホールの外径および内径とインクジェットの液滴の直
径とＰＶＰ層の厚さの関係を示す図である。
【図１３】 底部PEDOT電極および上部電極を有するビアホールを通る電流
‐電圧特性を示す。
【図１４】 ビアホールを製造する異なる工程を示す。
【図１５】 ロジックインバータ（デプレッション負荷（ａ）、エンハンス
メント負荷（ｂ）および抵抗負荷（ｃ）および多レベル内部接続方式（ｄ）のよ
うなビアホールの応用を示す。
【図１６】 ２つのトランジスタの異なるサイズＷ／Ｌの比を有する印刷さ
れた全ポリマーTFTで製造される図１（ａ）におけるようなエンハンスメント負
荷インバータの特性を示す。
【図１７】 他の底部ゲート素子構成を示す。
【図１８】 ディスプレイあるいはメモリ素子が電圧（ａ）あるいは電流（
ｂ）によって制御されるアクティブマトリックスピクセルの概略図を示す。
【図１９】 アクティブマトリックスのピクセルの可能な構成を示す。
【図２０】 整列されたF8T2 TFTの偏光された光学吸収を示す。
【図２１】 （ａ）半導電性層および絶縁層の印刷によって製造されるパタ
ーン化された活性層アイランドを有するポリマーTFTおよび印刷された絶縁アイ
ランドによって分離された導電性内部接続部間の重複領域を示す。
【図２２】 ユーザ規定の電子回路を製造するためにＩＪＰ内部接続部の網
によって接続されるトランジスタ素子のマトリックスを示している。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１８Ｂ ６１６Ｋ ６１６Ｖ (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ， ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，Ｊ Ｐ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ， ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，Ｒ Ｏ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＳ，ＵＺ， ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 川瀬 健夫 イギリス国 ケンブリッジ シービー３ ６エイチワイ イーチャード ロード 18 Ｆターム(参考） 2C056 FB01 FD20 4M104 BB36 CC01 CC05 DD06 DD20 DD22 DD51 EE03 EE18 GG09 5F110 AA30 BB01 BB03 CC05 CC07 DD02 DD12 DD25 EE01 FF01 FF09 FF21 GG05 GG41 GG42 GG58 HK01 HK31 HK42 HL01 HL04 HL07 NN72 QQ06

Claims (39)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも２つの相互接続される電子スイッチ素子を備える
    集積回路を形成する方法であって、インクジェット印刷により少なくとも一部の
    電子スイッチ素子を形成するステップを含む方法。
  2. 【請求項２】 電子スイッチ素子および１つ以上の下記の構成要素、すなわ
    ち相互接続部、ビアホール内部接続、抵抗器、コンデンサ、ダイオード、表示素
    子を具備する集積回路を形成する方法であって、インクジェット印刷により少な
    くとも一部の電子スイッチ素子および少なくとも１つの他の構成要素を形成する
    ステップを含む方法。
  3. 【請求項３】 ビアホール内部接続により相互接続される電子スイッチ素子
    を具備する集積回路を形成する方法であって、インクジェット印刷によりビアホ
    ール内部接続を形成するステップを含む方法。
  4. 【請求項４】 インクジェット印刷のステップは、導電性材料をインクジェ
    ット印刷するステップを含む、請求項１乃至３のいずれかに記載の方法。
  5. 【請求項５】 導電性材料は素子の電極を形成する、請求項４に記載の方法
    。
  6. 【請求項６】 インクジェット印刷のステップは、半導体材料をインクジェ
    ット印刷するステップを含む、請求項１乃至３のいずれかに記載の方法。
  7. 【請求項７】 半導体材料はスイッチ素子の活性層を形成する、請求項６に
    記載の方法。
  8. 【請求項８】 半導体材料は接合重合体である、請求項６または７に記載の
    方法。
  9. 【請求項９】 半導体材料は接合ブロック重合体である、請求項６乃至８の
    いずれかに記載の方法。
  10. 【請求項１０】 半導体材料は、それぞれの単位が少なくとも２つの共有結
    合により結合される接合単量体単位の第１のブロック、および単量体単位の第２
    のブロックを有するブロック共重合体から成り、ブロック共重合体は、３．０ｅ
    Ｖまたは３．５ｅＶよりも大きい電子親和力を有する、請求項６乃至９のいずれ
    かに記載の方法。
  11. 【請求項１１】 半導体材料は、それぞれの単位が少なくとも２つの共有結
    合により結合される接合単量体単位の第１のブロック、および単量体単位の第２
    のブロックを有するブロック共重合体から成り、ブロック共重合体は、５．５ｅ
    Ｖ乃至４．９ｅＶの範囲におけるイオン化ポテンシャルを有する、請求項６乃至
    ９のいずれかに記載の方法。
  12. 【請求項１２】 単量体単位の第１のブロックは、フルオレン誘導体、フェ
    ニレン誘導体およびインデノフルオレン誘導体を有する１つ以上のグループから
    成り、また単量体単位の第２のブロックは、スロヘン誘導体、トリアリルアミン
    誘導体およびベンゾチアゾール誘導体を有する１つ以上のグループから成る、請
    求項１０または１１に記載の方法。
  13. 【請求項１３】 半導体材料はＦ８Ｔ２またはＴＦＢである、請求項５乃至
    ８のいずれかに記載の方法。
  14. 【請求項１４】 半導体材料は、液晶接合重合体から成る、請求項５乃至８
    のいずれかに記載の方法。
  15. 【請求項１５】 インクジェット印刷のステップは、素子の絶縁層の特定部
    分の領域へ溶剤をインクジェット印刷し、その領域内の絶縁層を溶解して、絶縁
    層を通して延びるボイドを残すようにする、請求項１、２または３に記載の方法
    。
  16. 【請求項１６】 ボイド内に導電性材料を付着させるステップを含む請求項
    １５に記載の方法。
  17. 【請求項１７】 インクジェット印刷のステップは、素子の絶縁層の特定部
    分の領域へ拡散ドーパントをインクジェット印刷し、その領域内の絶縁層を改質
    し、それにより、絶縁層を通して延びる導電性材料のチャネルを形成するように
    する、請求項１、２または３に記載の方法。
  18. 【請求項１８】 素子を電気的に相互接続するようにインクジェット印刷に
    より素子間に導電性材料を付着させるステップを含む上述の請求項のいずれかに
    記載の方法。
  19. 【請求項１９】 素子を電気的に分離させるようにインクジェット印刷によ
    り素子間に電気的絶縁材料を付着させるステップを含む上述の請求項のいずれか
    に記載の方法。
  20. 【請求項２０】 素子はトランジスタである、上述の請求項のいずれかに記
    載の方法。
  21. 【請求項２１】 インクジェット印刷のステップは、基板上の選択された位
    置に材料を付着するためにコンピュータ制御の下で作動する少なくとも１つの印
    刷ヘッドを有するインクジェットプリンタの手段により実施される、上述の請求
    項のいずれかに記載の方法。
  22. 【請求項２２】 インクジェット印刷のステップは、基板上の光学的コント
    ラストを検出するステップ、およびコンピュータ制御の下で印刷ヘッドを導くた
    めに、そのコントラストに基づいて処理を実施するステップを含む、請求項２１
    に記載の方法。
  23. 【請求項２３】 トランジスタの１つの電極と電気的に接続する表示素子の
    電極を有する表示素子を少なくとも１つのトランジスタ上に形成するステップを
    含む、請求項２２に記載の方法。
  24. 【請求項２４】 基板と、およびそれぞれのトランジスタがトランジスタの
    相互接続を可能にする少なくとも１つの相互接続電極を有する、基板上に位置決
    めされる複数のトランジスタから成る電子素子配列から電子回路を形成する方法
    であって、２つの相互接続電極間に導電性通路を形成するように、基板上に導電
    性材料をインクジェット印刷することにより、少なくとも２つのトランジスタ間
    に内部接続のパターンを形成するステップを含む方法。
  25. 【請求項２５】 前記２つのトランジスタの１つは、基板上のトランジスタ
    の事前接続された機能ブロックの一部である、請求項２４に記載の方法。
  26. 【請求項２６】 トランジスタのそれぞれは、重合体材料から形成される、
    請求項２４または２５に記載の方法。
  27. 【請求項２７】 重合体材料は、導電性または半導電性重合体から成る、請
    求項２５に記載の方法。
  28. 【請求項２８】 基板は、１つ以上の受動回路素子を備え、またその方法は
    、トランジスタの１つの相互接続電極と受動回路素子との間に導電性通路を形成
    するように、基板上に導電性材料をインクジェット印刷するステップを含む、請
    求項２４乃至２７のいずれかに記載の方法。
  29. 【請求項２９】 基板は、１つ以上の別の活性回路素子を備える、請求項２
    ４乃至２７のいずれかに記載の方法。
  30. 【請求項３０】 トランジスタの１つの電極と電気的に接続する表示素子の
    電極を有する表示素子を少なくとも１つのトランジスタ上に形成するステップを
    含む、請求項２９に記載の方法。
  31. 【請求項３１】 インクジェット印刷のステップは、基板上の選択された位
    置に材料を付着するためにコンピュータ制御の下で作動する少なくとも１つの印
    刷ヘッドを有するインクジェットプリンタの手段により実施される、請求項２４
    乃至３０のいずれかに記載の方法。
  32. 【請求項３２】 インクジェット印刷のステップは、基板上の光学的コント
    ラストを検出するステップ、および先に付着されたパターンに関して良好な位置
    決め精度を達成するように、コンピュータ制御の下で印刷ヘッドを導くために、
    そのコントラストに基づいて処理を実施するステップを含む、請求項２４乃至３
    １のいずれかに記載の方法。
  33. 【請求項３３】 インクジェットプリンタは、インクジェット印刷の手段に
    より基板上にユーザ選択回路を形成するために、導電性材料および／または絶縁
    材料を付着するように作動する、請求項２４乃至３２のいずれかに記載の方法。
  34. 【請求項３４】 素子の絶縁層の特定部分の領域へ溶剤をインクジェット印
    刷し、その領域内の絶縁層を溶解して、絶縁層を通して延びるボイドを残すよう
    にするステップ、およびそのボイドに導電性材料を付着するステップを含む、請
    求項２４乃至３２のいずれかに記載の方法。
  35. 【請求項３５】 基板は、液体を相対的に引付け、および／または反撥する
    手段により、基板上に付着された液体を電極間の事前に形成された通路内に拘束
    する構造部材をトランジスタの電極間に備える、請求項２４乃至３４のいずれか
    に記載の方法。
  36. 【請求項３６】 上述の請求項のいずれかに記載の方法により形成される電
    子素子。
  37. 【請求項３７】 第２の表面ゾーンにより互いに分離される第１の表面ゾー
    ンの配列から成る基板から電子素子を形成する方法であって、材料を第１のゾー
    ンに対応する領域中に偏析させるように第１の表面ゾーンにより相対的に引付け
    られ、かつ第２の表面ゾーンにより相対的に反撥される溶剤内の液体から導電性
    重合体材料を付着することにより基板上に複数のトランジスタの電極を形成する
    ステップ、および単一のトランジスタの電極として隣接する第１のゾーンに対応
    する領域内で材料を相互接続するように、トランジスタの引き続く機能領域を形
    成するステップを含む方法。
  38. 【請求項３８】 反撥表面領域により形成されるチャネル長さを有するが、
    ユーザ定義位置とユーザ定義チャネル幅を有する重合体トランジスタを付着する
    ステップを含む請求項３７に記載の方法であって、トランジスタ間に内部接続を
    形成するように、および／または溶剤の局所付着により、および／または２つの
    相互接続部の重なり領域における絶縁材料のインクジェット印刷により、絶縁層
    を通してビアホールの開口部を形成するように、導電性材料をインクジェット印
    刷するステップをさらに含む方法。
  39. 【請求項３９】 基板と、それぞれのトランジスタまたは機能ブロックがト
    ランジスタの相互接続を可能にする少なくとも１つの相互接続電極を有する、基
    板上に位置決めされる複数のトランジスタまたはトランジスタの複数の機能ブロ
    ックとから成る電子素子配列から電子回路を形成する方法であって、 ２つの相互接続電極間に導電性通路を形成するように導電性材料をインクジェ
    ット印刷するステップ、 トランジスタの絶縁層上に溶剤の局所付着によりトランジスタの絶縁層を通し
    てビアホールを開口するステップ、および ２つのトランジスタまたは機能ブロック間の領域に絶縁材料をインクジェット
    印刷するステップ、 の１つ以上のステップにより、少なくとも２つのトランジスタ間に内部接続の
    パターンを形成するステップを含む方法。
JP2001547423A 1999-12-21 2000-12-21 電子素子配列から電子回路を構成する方法および該方法により形成される電子回路 Expired - Lifetime JP5060695B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GBGB9930217.6A GB9930217D0 (en) 1999-12-21 1999-12-21 Solutiion processed transistors
GB9930217.6 1999-12-21
GB0009913.5 2000-04-20
GBGB0009913.5A GB0009913D0 (en) 1999-12-21 2000-04-20 Integrated circuits
PCT/GB2000/004938 WO2001046987A2 (en) 1999-12-21 2000-12-21 Inkjet-fabricated integrated circuits

Publications (2)

Publication Number Publication Date
JP2003518332A true JP2003518332A (ja) 2003-06-03
JP5060695B2 JP5060695B2 (ja) 2012-10-31

Family

ID=26244155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001547423A Expired - Lifetime JP5060695B2 (ja) 1999-12-21 2000-12-21 電子素子配列から電子回路を構成する方法および該方法により形成される電子回路

Country Status (9)

Country Link
US (2) US7176040B2 (ja)
EP (1) EP1243032B1 (ja)
JP (1) JP5060695B2 (ja)
KR (1) KR100940110B1 (ja)
CN (1) CN100375310C (ja)
AU (1) AU2015901A (ja)
BR (1) BR0016670A (ja)
CA (1) CA2394886C (ja)
WO (1) WO2001046987A2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004249276A (ja) * 2002-04-05 2004-09-09 Otb Group Bv 例えばポリマーｏｌｅｄディスプレーなどのディスプレーの製造方法および製造装置、この方法において使用されるディスプレーおよび基板
JP2006332660A (ja) * 2005-05-27 2006-12-07 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びその製造方法、これを備えた有機電界発光表示装置
JP2006332645A (ja) * 2005-05-24 2006-12-07 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びその製造方法、有機薄膜トランジスタを備えた平板表示装置
JP2007273990A (ja) * 2006-03-31 2007-10-18 Seiko Epson Corp 交差型単純マトリクス素子のインクジェット印刷
WO2007142238A1 (ja) * 2006-06-07 2007-12-13 Panasonic Corporation 半導体素子およびその製造方法ならびに電子デバイスおよびその製造方法
JPWO2006033282A1 (ja) * 2004-09-22 2008-05-15 コニカミノルタホールディングス株式会社 薄膜トランジスタと薄膜トランジスタ素子シート、及び、薄膜トランジスタと薄膜トランジスタ素子シートの作製方法
WO2008117647A1 (ja) * 2007-03-23 2008-10-02 Sumitomo Chemical Company, Limited 有機電界効果トランジスタ
JP2009038337A (ja) * 2007-07-11 2009-02-19 Ricoh Co Ltd 有機薄膜トランジスタ及びその製造方法
JP2009060032A (ja) * 2007-09-03 2009-03-19 National Institute Of Advanced Industrial & Technology 塗布法による有機トランジスタ及びその製造方法
US7595502B2 (en) 2005-03-04 2009-09-29 Samsung Mobile Display Co., Ltd. Method of manufacturing thin film transistor, thin film transistor manufactured by the method, and display device employing the same
WO2010001537A1 (ja) * 2008-06-30 2010-01-07 株式会社ニコン 表示素子の製造方法及び製造装置、薄膜トランジスタの製造方法及び製造装置、及び回路形成装置
JP2010506393A (ja) * 2006-10-03 2010-02-25 プラスティック ロジック リミテッド 歪み許容プロセシング
JP2011511442A (ja) * 2008-02-01 2011-04-07 ニューサウス・イノベーションズ・ピーティーワイ・リミテッド 選択された材料のパターン化されたエッチング法
JP2011171734A (ja) * 2003-04-25 2011-09-01 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
US8253137B2 (en) 2007-07-18 2012-08-28 Ricoh Company, Ltd. Laminate structure, electronic device, and display device
KR101186740B1 (ko) * 2006-02-17 2012-09-28 삼성전자주식회사 뱅크형성 방법 및 이에 의해 형성된 뱅크를 함유하는 유기박막 트랜지스터
TWI763328B (zh) * 2020-03-02 2022-05-01 日商住友重機械工業股份有限公司 油墨塗佈裝置、油墨塗佈裝置的控制裝置及油墨塗佈方法

Families Citing this family (187)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5167569B2 (ja) 1999-06-21 2013-03-21 ケンブリッジ・エンタープライズ・リミテッド トランジスタの製造方法
BR0016670A (pt) * 1999-12-21 2003-06-24 Plastic Logic Ltd Métodos para formar um circuito integrado e para definir um circuito eletrônico, e, dispositivo eletrônico
EP1243035B1 (en) 1999-12-21 2016-03-02 Flexenable Limited Forming interconnects
JP2003518754A (ja) * 1999-12-21 2003-06-10 プラスティック ロジック リミテッド 溶液処理された素子
JP2004506985A (ja) 2000-08-18 2004-03-04 シーメンス　アクチエンゲゼルシヤフト 封入された有機電子構成素子、その製造方法および使用
EP1310004A2 (de) * 2000-08-18 2003-05-14 Siemens Aktiengesellschaft Organischer feldeffekt-transistor (ofet), herstellungsverfahren dazu und daraus gebaute integrierte schaltung sowie verwendungen
DE10044842A1 (de) * 2000-09-11 2002-04-04 Siemens Ag Organischer Gleichrichter, Schaltung, RFID-Tag und Verwendung eines organischen Gleichrichters
DE10061297C2 (de) * 2000-12-08 2003-05-28 Siemens Ag Verfahren zur Sturkturierung eines OFETs
DE10061299A1 (de) * 2000-12-08 2002-06-27 Siemens Ag Vorrichtung zur Feststellung und/oder Weiterleitung zumindest eines Umwelteinflusses, Herstellungsverfahren und Verwendung dazu
DE10105914C1 (de) * 2001-02-09 2002-10-10 Siemens Ag Organischer Feldeffekt-Transistor mit fotostrukturiertem Gate-Dielektrikum und ein Verfahren zu dessen Erzeugung
WO2002078052A2 (de) * 2001-03-26 2002-10-03 Siemens Aktiengesellschaft Gerät mit zumindest zwei organischen elektronischen bauteilen und verfahren zur herstellung dazu
GB2379414A (en) * 2001-09-10 2003-03-12 Seiko Epson Corp Method of forming a large flexible electronic display on a substrate using an inkjet head(s) disposed about a vacuum roller holding the substrate
DE10151440C1 (de) 2001-10-18 2003-02-06 Siemens Ag Organisches Elektronikbauteil, Verfahren zu seiner Herstellung und seine Verwendung
DE10160732A1 (de) 2001-12-11 2003-06-26 Siemens Ag Organischer Feld-Effekt-Transistor mit verschobener Schwellwertspannung und Verwendung dazu
GB2385132A (en) * 2002-02-12 2003-08-13 Seiko Epson Corp A capacitance sensor
DE10212640B4 (de) * 2002-03-21 2004-02-05 Siemens Ag Logische Bauteile aus organischen Feldeffekttransistoren
JP4042099B2 (ja) 2002-04-22 2008-02-06 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
JP3965562B2 (ja) * 2002-04-22 2007-08-29 セイコーエプソン株式会社 デバイスの製造方法、デバイス、電気光学装置及び電子機器
DE10226370B4 (de) * 2002-06-13 2008-12-11 Polyic Gmbh & Co. Kg Substrat für ein elektronisches Bauteil, Verwendung des Substrates, Verfahren zur Erhöhung der Ladungsträgermobilität und Organischer Feld-Effekt Transistor (OFET)
US8044517B2 (en) * 2002-07-29 2011-10-25 Polyic Gmbh & Co. Kg Electronic component comprising predominantly organic functional materials and a method for the production thereof
EP1526902B1 (de) * 2002-08-08 2008-05-21 PolyIC GmbH & Co. KG Elektronisches gerät
US6784017B2 (en) * 2002-08-12 2004-08-31 Precision Dynamics Corporation Method of creating a high performance organic semiconductor device
ATE355566T1 (de) 2002-08-23 2006-03-15 Polyic Gmbh & Co Kg Organisches bauelement zum überspannungsschutz und dazugehörige schaltung
JP4098039B2 (ja) 2002-08-30 2008-06-11 シャープ株式会社 パターン形成基材およびパターン形成方法
JP4170049B2 (ja) * 2002-08-30 2008-10-22 シャープ株式会社 パターン形成基材およびパターン形成方法
JP2004146796A (ja) 2002-09-30 2004-05-20 Seiko Epson Corp 膜パターンの形成方法、薄膜製造装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
US6803262B2 (en) * 2002-10-17 2004-10-12 Xerox Corporation Process using self-organizable polymer
US6764885B2 (en) 2002-10-17 2004-07-20 Avery Dennison Corporation Method of fabricating transistor device
GB0225202D0 (en) 2002-10-30 2002-12-11 Hewlett Packard Co Electronic components
WO2004042837A2 (de) * 2002-11-05 2004-05-21 Siemens Aktiengesellschaft Organisches elektronisches bauteil mit hochaufgelöster strukturierung und herstellungsverfahren dazu
DE10253154A1 (de) * 2002-11-14 2004-05-27 Siemens Ag Messgerät zur Bestimmung eines Analyten in einer Flüssigkeitsprobe
ATE540436T1 (de) * 2002-11-19 2012-01-15 Polyic Gmbh & Co Kg Organisches elektronisches bauelement mit gleichem organischem material für zumindest zwei funktionsschichten
DE50306538D1 (de) * 2002-11-19 2007-03-29 Polyic Gmbh & Co Kg Organische elektronische schaltung mit stukturierter halbleitender funktionsschicht und herstellungsverfahren dazu
GB0229191D0 (en) * 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
US7005088B2 (en) 2003-01-06 2006-02-28 E.I. Du Pont De Nemours And Company High resistance poly(3,4-ethylenedioxythiophene)/poly(styrene sulfonate) for use in high efficiency pixellated polymer electroluminescent devices
US7317048B2 (en) 2003-01-06 2008-01-08 E.I. Du Pont De Nemours And Company Variable resistance poly(3,4-ethylenedioxythiophene)/poly(styrene sulfonate) for use in electronic devices
DE10300521A1 (de) * 2003-01-09 2004-07-22 Siemens Ag Organoresistiver Speicher
AU2003900180A0 (en) * 2003-01-16 2003-01-30 Silverbrook Research Pty Ltd Method and apparatus (dam001)
US7183146B2 (en) * 2003-01-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
GB0301089D0 (en) * 2003-01-17 2003-02-19 Plastic Logic Ltd Active layer islands
US7405033B2 (en) * 2003-01-17 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing resist pattern and method for manufacturing semiconductor device
EP1586127B1 (de) * 2003-01-21 2007-05-02 PolyIC GmbH & Co. KG Organisches elektronikbauteil und verfahren zur herstellung organischer elektronik
DE10302149A1 (de) * 2003-01-21 2005-08-25 Siemens Ag Verwendung leitfähiger Carbon-black/Graphit-Mischungen für die Herstellung von low-cost Elektronik
EP1586130A2 (de) * 2003-01-21 2005-10-19 Polyic GmbH & Co. KG Funktionsschicht eines organischen feldeffekt transistors mit ausgleich von druckbedingten defekten
WO2004070823A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法
KR101061891B1 (ko) * 2003-02-05 2011-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선의 제작 방법
CN100459060C (zh) * 2003-02-05 2009-02-04 株式会社半导体能源研究所 显示装置的制造方法
WO2004070819A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
WO2004070822A1 (ja) * 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 半導体装置及び表示装置の製造方法
WO2004070809A1 (ja) * 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の作製方法
JP4526951B2 (ja) * 2003-02-06 2010-08-18 株式会社半導体エネルギー研究所 表示装置の作製方法
CN100472731C (zh) * 2003-02-06 2009-03-25 株式会社半导体能源研究所 半导体制造装置
US7656036B2 (en) 2003-02-14 2010-02-02 Nec Corporation Line component and semiconductor circuit using line component
CN100552893C (zh) * 2003-03-26 2009-10-21 株式会社半导体能源研究所 半导体装置及其制造方法
WO2004097915A1 (ja) 2003-04-25 2004-11-11 Semiconductor Energy Laboratory Co., Ltd. 液滴吐出装置、パターンの形成方法、および半導体装置の製造方法
JP3823981B2 (ja) * 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
US7192859B2 (en) * 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
JP2004351272A (ja) * 2003-05-27 2004-12-16 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
US20040241396A1 (en) * 2003-05-29 2004-12-02 3M Innovative Properties Company Method of modifying a surface of a substrate and articles therefrom
US6969166B2 (en) 2003-05-29 2005-11-29 3M Innovative Properties Company Method for modifying the surface of a substrate
US20040241395A1 (en) * 2003-05-29 2004-12-02 3M Innovative Properties Company Method of modifying a surface of a substrate and articles therefrom
US20040241323A1 (en) * 2003-05-29 2004-12-02 3M Innovative Properties Company Method for applying adhesive to a substrate
GB0315477D0 (en) * 2003-07-02 2003-08-06 Plastic Logic Ltd Rectifying diodes
DE10330062A1 (de) * 2003-07-03 2005-01-27 Siemens Ag Verfahren und Vorrichtung zur Strukturierung von organischen Schichten
DE10330064B3 (de) * 2003-07-03 2004-12-09 Siemens Ag Logikgatter mit potentialfreier Gate-Elektrode für organische integrierte Schaltungen
US7354808B2 (en) * 2003-08-15 2008-04-08 Semiconductor Energy Laboratory Co., Ltd. Resist composition and method for manufacturing semiconductor device using the same
DE10338277A1 (de) * 2003-08-20 2005-03-17 Siemens Ag Organischer Kondensator mit spannungsgesteuerter Kapazität
DE10339036A1 (de) 2003-08-25 2005-03-31 Siemens Ag Organisches elektronisches Bauteil mit hochaufgelöster Strukturierung und Herstellungsverfahren dazu
JP2005072528A (ja) * 2003-08-28 2005-03-17 Shin Etsu Chem Co Ltd 薄層電界効果トランジスター及びその製造方法
GB0320491D0 (en) * 2003-09-02 2003-10-01 Plastic Logic Ltd Multi-level patterning
DE10340643B4 (de) * 2003-09-03 2009-04-16 Polyic Gmbh & Co. Kg Druckverfahren zur Herstellung einer Doppelschicht für Polymerelektronik-Schaltungen, sowie dadurch hergestelltes elektronisches Bauelement mit Doppelschicht
DE10340644B4 (de) * 2003-09-03 2010-10-07 Polyic Gmbh & Co. Kg Mechanische Steuerelemente für organische Polymerelektronik
DE10340926A1 (de) * 2003-09-03 2005-03-31 Technische Universität Ilmenau Abteilung Forschungsförderung und Technologietransfer Verfahren zur Herstellung von elektronischen Bauelementen
US8207532B2 (en) * 2003-09-12 2012-06-26 Taiwan Semiconductor Manufacturing Company Constant and reducible hole bottom CD in variable post-CMP thickness and after-development-inspection CD
CN100568457C (zh) * 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
CN1868073B (zh) * 2003-10-13 2012-05-30 奇美电子股份有限公司 电致发光显示面板
WO2005041286A1 (en) 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming wiring, method for manufacturing thin film transistor and droplet discharging method
WO2005041280A1 (en) 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8928562B2 (en) * 2003-11-25 2015-01-06 E Ink Corporation Electro-optic displays, and methods for driving same
US7868957B2 (en) * 2003-12-02 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
TWI228389B (en) * 2003-12-26 2005-02-21 Ind Tech Res Inst Method for forming conductive plugs
US20050153114A1 (en) * 2004-01-14 2005-07-14 Rahul Gupta Printing of organic electronic devices
DE102004002024A1 (de) * 2004-01-14 2005-08-11 Siemens Ag Organischer Transistor mit selbstjustierender Gate-Elektrode und Verfahren zu dessen Herstellung
CN100533808C (zh) * 2004-01-26 2009-08-26 株式会社半导体能源研究所 显示器件及其制造方法以及电视设备
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
JP4266842B2 (ja) * 2004-02-02 2009-05-20 セイコーエプソン株式会社 電気光学装置用基板の製造方法及び電気光学装置の製造方法
US7951710B2 (en) 2004-02-17 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and display device
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7152804B1 (en) 2004-03-15 2006-12-26 Kovlo, Inc. MOS electronic article surveillance, RF and/or RF identification tag/device, and methods for making and using the same
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
US7067841B2 (en) * 2004-04-22 2006-06-27 E. I. Du Pont De Nemours And Company Organic electronic devices
US7416977B2 (en) * 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
US7757631B2 (en) * 2004-05-26 2010-07-20 Hewlett-Packard Development Company, L.P. Apparatus for forming a circuit
US7494923B2 (en) * 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
GB0414487D0 (en) * 2004-06-29 2004-07-28 Xaar Technology Ltd Manufacture of electronic devices
US7286053B1 (en) 2004-07-31 2007-10-23 Kovio, Inc. Electronic article surveillance (EAS) tag/device with coplanar and/or multiple coil circuits, an EAS tag/device with two or more memory bits, and methods for tuning the resonant frequency of an RLC EAS tag/device
US7655275B2 (en) 2004-08-02 2010-02-02 Hewlett-Packard Delopment Company, L.P. Methods of controlling flow
US7709050B2 (en) 2004-08-02 2010-05-04 Hewlett-Packard Development Company, L.P. Surface treatment for OLED material
DE102004040831A1 (de) * 2004-08-23 2006-03-09 Polyic Gmbh & Co. Kg Funketikettfähige Umverpackung
US8796583B2 (en) * 2004-09-17 2014-08-05 Eastman Kodak Company Method of forming a structured surface using ablatable radiation sensitive material
JP2006088396A (ja) * 2004-09-21 2006-04-06 Oji Paper Co Ltd 熱転写受容シート
US9953259B2 (en) 2004-10-08 2018-04-24 Thin Film Electronics, Asa RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
GB0423006D0 (en) 2004-10-15 2004-11-17 Cambridge Display Tech Ltd Organic transistor
JP3874003B2 (ja) * 2004-10-27 2007-01-31 セイコーエプソン株式会社 配線パターン形成方法、及び膜パターン形成方法
DE102004052266A1 (de) * 2004-10-27 2006-06-01 Infineon Technologies Ag Integrierte Analogschaltung in Schaltkondesatortechnik sowie Verfahren zu deren Herstellung
KR101051015B1 (ko) * 2004-10-28 2011-07-21 삼성전자주식회사 금속 배선, 이의 제조 방법, 이를 포함하는 어레이 기판및 이를 포함하는 액정 표시 패널
US7374984B2 (en) * 2004-10-29 2008-05-20 Randy Hoffman Method of forming a thin film component
KR100669752B1 (ko) * 2004-11-10 2007-01-16 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판표시장치
EP1831937B1 (en) * 2004-12-06 2019-11-27 Flexenable Limited Method for forming and metallizing vias through a multilayer substrate
DE602005025074D1 (de) * 2004-12-08 2011-01-13 Samsung Mobile Display Co Ltd Methode zur Herstellung einer Leiterstruktur eines Dünnfilmtransistors
DE102004059464A1 (de) * 2004-12-10 2006-06-29 Polyic Gmbh & Co. Kg Elektronikbauteil mit Modulator
DE102004059465A1 (de) * 2004-12-10 2006-06-14 Polyic Gmbh & Co. Kg Erkennungssystem
DE102004059467A1 (de) * 2004-12-10 2006-07-20 Polyic Gmbh & Co. Kg Gatter aus organischen Feldeffekttransistoren
US20060128165A1 (en) * 2004-12-13 2006-06-15 3M Innovative Properties Company Method for patterning surface modification
DE102004063435A1 (de) 2004-12-23 2006-07-27 Polyic Gmbh & Co. Kg Organischer Gleichrichter
US7316942B2 (en) * 2005-02-14 2008-01-08 Honeywell International, Inc. Flexible active matrix display backplane and method
DE102005009820A1 (de) * 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe mit organischen Logik-Schaltelementen
DE102005009819A1 (de) 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe
US7341680B2 (en) 2005-03-02 2008-03-11 Hewlett-Packard Development Company, L.P. Printable composition with nanostructures of first and second types
US8461628B2 (en) 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
JP2006269599A (ja) * 2005-03-23 2006-10-05 Sony Corp パターン形成方法、有機電界効果型トランジスタの製造方法、及び、フレキシブルプリント回路板の製造方法
DE102005017655B4 (de) * 2005-04-15 2008-12-11 Polyic Gmbh & Co. Kg Mehrschichtiger Verbundkörper mit elektronischer Funktion
KR20060116534A (ko) * 2005-05-10 2006-11-15 삼성에스디아이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 구비한 평판 표시장치
JP2006332094A (ja) 2005-05-23 2006-12-07 Seiko Epson Corp 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法
EP1727219B1 (en) 2005-05-25 2014-05-07 Samsung SDI Germany GmbH Organic thin film transistor and method for producing the same
DE102005031448A1 (de) 2005-07-04 2007-01-11 Polyic Gmbh & Co. Kg Aktivierbare optische Schicht
DE102005035589A1 (de) 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Verfahren zur Herstellung eines elektronischen Bauelements
DE102005035590A1 (de) * 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Elektronisches Bauelement
US7474537B2 (en) * 2005-08-30 2009-01-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Circuit board with multiple layer interconnect and method of manufacture
DE102005042166A1 (de) * 2005-09-06 2007-03-15 Polyic Gmbh & Co.Kg Organisches Bauelement und ein solches umfassende elektrische Schaltung
DE102005044306A1 (de) * 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
DE102005048033B4 (de) 2005-10-06 2010-01-21 Bundesdruckerei Gmbh Sicherheitsdokument
ITMI20051901A1 (it) * 2005-10-10 2007-04-11 St Microelectronics Srl Processo di fabbricazione di tramsistori a film sottile in materiale organico e transistore
US20070089540A1 (en) * 2005-10-26 2007-04-26 Motorola, Inc. Method and apparatus to facilitate testing of printed semiconductor devices
GB2432717A (en) 2005-11-25 2007-05-30 Seiko Epson Corp Metal oxide electrochemical cell
KR101249097B1 (ko) 2006-05-04 2013-03-29 삼성전자주식회사 유기절연막 조성물, 유기절연막의 형성방법 및 이에 의해형성된 유기절연막을 함유하는 유기박막 트랜지스터
EP2025017A1 (en) * 2006-06-05 2009-02-18 E.I. Du Pont De Nemours And Company Process for making contained layers and devices made with same
EP2043861A2 (de) * 2006-07-21 2009-04-08 LEONHARD KURZ Stiftung & Co. KG Mehrschichtkörper mit elektrisch leitfähiger polymerschicht und verfahren zu dessen herstellung
TWI316773B (en) * 2006-08-02 2009-11-01 Ind Tech Res Inst Printed electonic device and transistor device and manufacturing method thereof
JP5167707B2 (ja) 2006-08-04 2013-03-21 株式会社リコー 積層構造体、多層配線基板、アクティブマトリックス基板、並びに電子表示装置
US7709307B2 (en) * 2006-08-24 2010-05-04 Kovio, Inc. Printed non-volatile memory
DE102006047388A1 (de) * 2006-10-06 2008-04-17 Polyic Gmbh & Co. Kg Feldeffekttransistor sowie elektrische Schaltung
KR101279927B1 (ko) * 2006-10-16 2013-07-04 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
US20080187651A1 (en) * 2006-10-24 2008-08-07 3M Innovative Properties Company Conductive ink formulations
US8497494B2 (en) * 2006-11-24 2013-07-30 Lg Display Co., Ltd. Thin film transistor and array substrate for liquid crystal display device comprising organic insulating material
JP4801037B2 (ja) * 2006-12-13 2011-10-26 三星モバイルディスプレイ株式會社 電子素子、及びその製造方法
KR20100016643A (ko) * 2007-04-19 2010-02-12 바스프 에스이 기판 상에 패턴을 형성하는 방법 및 그에 의해 형성된 전자 장치
US8309376B2 (en) * 2007-10-26 2012-11-13 E I Du Pont De Nemours And Company Process and materials for making contained layers and devices made with same
GB0722750D0 (en) * 2007-11-20 2008-01-02 Cambridge Display Technology O Organic thin film transistors active matrix organic optical devices and emthods of making the same
GB0724774D0 (en) * 2007-12-19 2008-01-30 Cambridge Display Tech Ltd Organic thin film transistors, active matrix organic optical devices and methods of making the same
GB2457872A (en) * 2008-02-13 2009-09-02 Univ Ind & Acad Collaboration Thin-film transistor using nano-crystalline thin-film as active layer, and method for fabricating the same
WO2009157284A1 (ja) * 2008-06-24 2009-12-30 国立大学法人九州工業大学 有機電界効果型トランジスタ
KR20100031036A (ko) * 2008-09-11 2010-03-19 포항공과대학교 산학협력단 유기반도체/절연성 고분자 블렌드의 상분리를 이용한 유기 반도체 박막 제조방법 및 이를 이용하여 제조되는 유기박막트랜지스터
TWI384532B (zh) * 2008-11-24 2013-02-01 Ind Tech Res Inst 具導通孔的電子元件及薄膜電晶體元件的製造方法
EP2366271B1 (en) 2008-11-25 2019-03-20 Thin Film Electronics ASA Printed antennas, methods of printing an antenna, and devices including the printed antenna
US8229719B2 (en) * 2009-03-26 2012-07-24 Seiko Epson Corporation Finite element algorithm for solving a fourth order nonlinear lubrication equation for droplet evaporation
US8014986B2 (en) * 2009-06-02 2011-09-06 Seiko Epson Corporation Finite difference algorithm for solving lubrication equations with solute diffusion
JP2011035037A (ja) * 2009-07-30 2011-02-17 Sony Corp 回路基板の製造方法および回路基板
US8136922B2 (en) 2009-09-01 2012-03-20 Xerox Corporation Self-assembly monolayer modified printhead
US8285530B2 (en) * 2009-10-15 2012-10-09 Seiko Epson Corporation Upwind algorithm for solving lubrication equations
KR101243837B1 (ko) 2009-10-23 2013-03-20 한국전자통신연구원 다층 배선 연결 구조 및 그의 제조 방법
US8211782B2 (en) * 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
GB2475561A (en) 2009-11-24 2011-05-25 Nano Eprint Ltd Planar electronic devices
US8255194B2 (en) * 2009-12-02 2012-08-28 Seiko Epson Corporation Judiciously retreated finite element method for solving lubrication equation
US8285526B2 (en) * 2009-12-02 2012-10-09 Seiko Epson Corporation Finite difference algorithm for solving slender droplet evaporation with moving contact lines
KR101678670B1 (ko) * 2010-01-22 2016-12-07 삼성전자주식회사 박막트랜지스터 및 어레이 박막트랜지스터의 제조방법
US20110196657A1 (en) * 2010-02-11 2011-08-11 Jie Zhang Solving a Solute Lubrication Equation for 3D Droplet Evaporation on a Complicated OLED Bank Structure
US8271238B2 (en) * 2010-03-23 2012-09-18 Seiko Epson Corporation Finite difference scheme for solving droplet evaporation lubrication equations on a time-dependent varying domain
FR2958561B1 (fr) * 2010-04-08 2012-05-04 Commissariat Energie Atomique Procede de fabrication de deux zones adjacentes en materiaux differents
KR20110099607A (ko) * 2010-04-15 2011-09-08 삼성전기주식회사 정전용량식 터치스크린의 제조방법
US8658246B2 (en) * 2010-10-15 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of group of whiskers
US8959734B2 (en) * 2010-12-16 2015-02-24 Palo Alto Research Center Incorporated Method of fabricating a card with piezo-powered indicator by printed electronics processes
TW201306337A (zh) * 2011-04-08 2013-02-01 Sonavation Inc 用於在壓電陣列上沈積材料之系統及方法
US9196760B2 (en) 2011-04-08 2015-11-24 Ut-Battelle, Llc Methods for producing complex films, and films produced thereby
US10186661B2 (en) * 2015-03-02 2019-01-22 The Regents Of The University Of California Blade coating on nanogrooved substrates yielding aligned thin films of high mobility semiconducting polymers
US10128441B2 (en) * 2012-09-07 2018-11-13 The Regents Of The University Of California Field-effect transistors based on macroscopically oriented polymers
US8895429B2 (en) * 2013-03-05 2014-11-25 Eastman Kodak Company Micro-channel structure with variable depths
CN103236295B (zh) * 2013-04-23 2016-09-14 上海师范大学 一种图案化石墨烯导电薄膜的制备方法
US9244356B1 (en) 2014-04-03 2016-01-26 Rolith, Inc. Transparent metal mesh and method of manufacture
WO2015183243A1 (en) 2014-05-27 2015-12-03 Rolith, Inc. Anti-counterfeiting features and methods of fabrication and detection
KR101577900B1 (ko) 2014-06-24 2015-12-29 동국대학교 산학협력단 국부적 에칭공정을 이용한 유기박막 트랜지스터 및 이의 제조방법
CN104679343B (zh) 2015-03-26 2017-07-28 京东方科技集团股份有限公司 一种触控显示装置、触摸面板、导电搭桥方法及搭桥结构
DE102015015201A1 (de) 2015-11-24 2017-05-24 Giesecke & Devrient Gmbh Verfahren zur Individualisierung eines Chipmoduls mitsamt individualisiertem Chipmodul
CN106207012B (zh) 2016-08-15 2018-07-06 京东方科技集团股份有限公司 像素打印结构及其制作方法、显示装置和喷墨打印方法
US9799752B1 (en) 2016-10-31 2017-10-24 Eastman Kodak Company Method for forming a thin-film transistor
CN107132706A (zh) * 2017-04-27 2017-09-05 京东方科技集团股份有限公司 一种显示基板的制备方法、显示基板、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6314491A (ja) * 1986-07-05 1988-01-21 株式会社豊田自動織機製作所 ハイブリッドｉｃ基板と回路パターン形成方法
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
WO1997043689A1 (en) * 1996-05-15 1997-11-20 Seiko Epson Corporation Thin film device having coating film, liquid crystal panel, electronic apparatus and method of manufacturing the thin film device
WO1999019900A2 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
JPH11204529A (ja) * 1998-01-19 1999-07-30 Seiko Epson Corp パターン形成方法および基板製造装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4140572A (en) * 1976-09-07 1979-02-20 General Electric Company Process for selective etching of polymeric materials embodying silicones therein
US6147870A (en) * 1996-01-05 2000-11-14 Honeywell International Inc. Printed circuit assembly having locally enhanced wiring density
US6080606A (en) * 1996-03-26 2000-06-27 The Trustees Of Princeton University Electrophotographic patterning of thin film circuits
US6552414B1 (en) * 1996-12-24 2003-04-22 Imec Vzw Semiconductor device with selectively diffused regions
ATE353536T1 (de) * 1997-02-20 2007-02-15 Partnerships Ltd Inc Niedertemperaturverfahren und zusammensetzungen zur herstellung elektischer leiter
US5946551A (en) * 1997-03-25 1999-08-31 Dimitrakopoulos; Christos Dimitrios Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
US5981970A (en) * 1997-03-25 1999-11-09 International Business Machines Corporation Thin-film field-effect transistor with organic semiconductor requiring low operating voltages
KR100248392B1 (ko) * 1997-05-15 2000-09-01 정선종 유기물전계효과트랜지스터와결합된유기물능동구동전기발광소자및그소자의제작방법
GB9718516D0 (en) * 1997-09-01 1997-11-05 Cambridge Display Tech Ltd Methods of Increasing the Efficiency of Organic Electroluminescent Devices
GB2376344B (en) * 1997-10-14 2003-02-19 Patterning Technologies Ltd Method of forming an electronic device
EP1029369A4 (en) * 1997-10-17 2002-04-03 Univ California INK-JET PRINTING METHOD FOR THE PRODUCTION OF ORGANIC SEMICONDUCTOR ARRANGEMENTS
US6102528A (en) * 1997-10-17 2000-08-15 Xerox Corporation Drive transistor for an ink jet printhead
DE69839935D1 (de) * 1997-11-25 2008-10-09 Nec Lcd Technologies Ltd Aktiv-Matrix-Flüssigkristallanzeige und deren Herstellungsverfahren
US6087196A (en) * 1998-01-30 2000-07-11 The Trustees Of Princeton University Fabrication of organic semiconductor devices using ink jet printing
US6657225B1 (en) * 1998-03-25 2003-12-02 Seiko Epson Corporation Semiconductor component, active matrix substrate for a liquid crystal display, and methods of manufacturing such component and substrate
GB9808061D0 (en) * 1998-04-16 1998-06-17 Cambridge Display Tech Ltd Polymer devices
TW410478B (en) * 1998-05-29 2000-11-01 Lucent Technologies Inc Thin-film transistor monolithically integrated with an organic light-emitting diode
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6037190A (en) * 1998-11-13 2000-03-14 Industrial Technology Research Institute Method for fabricating an organic electro-luminescent device
US6518594B1 (en) * 1998-11-16 2003-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devices
JP3847494B2 (ja) * 1998-12-14 2006-11-22 シャープ株式会社 二次元画像検出器の製造方法
US6506438B2 (en) * 1998-12-15 2003-01-14 E Ink Corporation Method for printing of transistor arrays on plastic substrates
US6274508B1 (en) * 1999-02-05 2001-08-14 Alien Technology Corporation Apparatuses and methods used in forming assemblies
US6850312B2 (en) * 1999-03-16 2005-02-01 Alien Technology Corporation Apparatuses and methods for flexible displays
US6284562B1 (en) * 1999-11-17 2001-09-04 Agere Systems Guardian Corp. Thin film transistors
BR0016670A (pt) * 1999-12-21 2003-06-24 Plastic Logic Ltd Métodos para formar um circuito integrado e para definir um circuito eletrônico, e, dispositivo eletrônico
JP3815269B2 (ja) * 2000-07-07 2006-08-30 セイコーエプソン株式会社 有機ｅｌ表示体及びその製造方法、孔開き基板、電気光学装置及びその製造方法、並びに電子機器
JP3781967B2 (ja) * 2000-12-25 2006-06-07 株式会社日立製作所 表示装置
US10431319B2 (en) * 2017-11-03 2019-10-01 Micron Technology, Inc. Selectable trim settings on a memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6314491A (ja) * 1986-07-05 1988-01-21 株式会社豊田自動織機製作所 ハイブリッドｉｃ基板と回路パターン形成方法
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
WO1997043689A1 (en) * 1996-05-15 1997-11-20 Seiko Epson Corporation Thin film device having coating film, liquid crystal panel, electronic apparatus and method of manufacturing the thin film device
WO1999019900A2 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
JPH11204529A (ja) * 1998-01-19 1999-07-30 Seiko Epson Corp パターン形成方法および基板製造装置

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004249276A (ja) * 2002-04-05 2004-09-09 Otb Group Bv 例えばポリマーｏｌｅｄディスプレーなどのディスプレーの製造方法および製造装置、この方法において使用されるディスプレーおよび基板
JP2011171734A (ja) * 2003-04-25 2011-09-01 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP4992427B2 (ja) * 2004-09-22 2012-08-08 コニカミノルタホールディングス株式会社 薄膜トランジスタ
JPWO2006033282A1 (ja) * 2004-09-22 2008-05-15 コニカミノルタホールディングス株式会社 薄膜トランジスタと薄膜トランジスタ素子シート、及び、薄膜トランジスタと薄膜トランジスタ素子シートの作製方法
US7595502B2 (en) 2005-03-04 2009-09-29 Samsung Mobile Display Co., Ltd. Method of manufacturing thin film transistor, thin film transistor manufactured by the method, and display device employing the same
JP2006332645A (ja) * 2005-05-24 2006-12-07 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びその製造方法、有機薄膜トランジスタを備えた平板表示装置
US7928429B2 (en) 2005-05-27 2011-04-19 Samsung Mobile Display Co., Ltd. Organic TFT, method of manufacturing the same and flat panel display device having the same
JP2006332660A (ja) * 2005-05-27 2006-12-07 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びその製造方法、これを備えた有機電界発光表示装置
KR101186740B1 (ko) * 2006-02-17 2012-09-28 삼성전자주식회사 뱅크형성 방법 및 이에 의해 형성된 뱅크를 함유하는 유기박막 트랜지스터
US8323875B2 (en) 2006-02-17 2012-12-04 Samsung Electronics Co., Ltd. Methods for forming banks and organic thin film transistors comprising such banks
US8614441B2 (en) 2006-02-17 2013-12-24 Samsung Electronics Co., Ltd. Methods for forming banks and organic thin film transistors comprising such banks
JP2007273990A (ja) * 2006-03-31 2007-10-18 Seiko Epson Corp 交差型単純マトリクス素子のインクジェット印刷
WO2007142238A1 (ja) * 2006-06-07 2007-12-13 Panasonic Corporation 半導体素子およびその製造方法ならびに電子デバイスおよびその製造方法
US7749921B2 (en) 2006-06-07 2010-07-06 Panasonic Corporation Semiconductor element, method for manufacturing the semiconductor element, electronic device and method for manufacturing the electronic device
JP2010506393A (ja) * 2006-10-03 2010-02-25 プラスティック ロジック リミテッド 歪み許容プロセシング
WO2008117647A1 (ja) * 2007-03-23 2008-10-02 Sumitomo Chemical Company, Limited 有機電界効果トランジスタ
US8013329B2 (en) 2007-03-23 2011-09-06 Sumitomo Chemical Company, Limited Organic field effect transistor
JP2008270734A (ja) * 2007-03-23 2008-11-06 Sumitomo Chemical Co Ltd 有機電界効果トランジスタ
JP2009038337A (ja) * 2007-07-11 2009-02-19 Ricoh Co Ltd 有機薄膜トランジスタ及びその製造方法
US8253137B2 (en) 2007-07-18 2012-08-28 Ricoh Company, Ltd. Laminate structure, electronic device, and display device
JP2009060032A (ja) * 2007-09-03 2009-03-19 National Institute Of Advanced Industrial & Technology 塗布法による有機トランジスタ及びその製造方法
JP2011511442A (ja) * 2008-02-01 2011-04-07 ニューサウス・イノベーションズ・ピーティーワイ・リミテッド 選択された材料のパターン化されたエッチング法
JPWO2010001537A1 (ja) * 2008-06-30 2011-12-15 株式会社ニコン 表示素子の製造方法及び製造装置、薄膜トランジスタの製造方法及び製造装置、及び回路形成装置
WO2010001537A1 (ja) * 2008-06-30 2010-01-07 株式会社ニコン 表示素子の製造方法及び製造装置、薄膜トランジスタの製造方法及び製造装置、及び回路形成装置
US8349672B2 (en) 2008-06-30 2013-01-08 Nikon Corporation Display element manufacturing method and manufacturing apparatus, thin film transistor manufacturing method and manufacturing apparatus, and circuit forming apparatus
TWI763328B (zh) * 2020-03-02 2022-05-01 日商住友重機械工業股份有限公司 油墨塗佈裝置、油墨塗佈裝置的控制裝置及油墨塗佈方法

Also Published As

Publication number Publication date
CA2394886A1 (en) 2001-06-28
CN1425204A (zh) 2003-06-18
KR20070072579A (ko) 2007-07-04
US7572651B2 (en) 2009-08-11
EP1243032B1 (en) 2019-11-20
US20030059987A1 (en) 2003-03-27
US7176040B2 (en) 2007-02-13
CA2394886C (en) 2012-07-17
KR100940110B1 (ko) 2010-02-02
US20050026317A1 (en) 2005-02-03
WO2001046987A2 (en) 2001-06-28
CN100375310C (zh) 2008-03-12
AU2015901A (en) 2001-07-03
EP1243032A2 (en) 2002-09-25
JP5060695B2 (ja) 2012-10-31
BR0016670A (pt) 2003-06-24
WO2001046987A3 (en) 2002-03-14

Similar Documents

Publication Publication Date Title
JP5060695B2 (ja) 電子素子配列から電子回路を構成する方法および該方法により形成される電子回路
JP5073141B2 (ja) 内部接続の形成方法
JP5658789B2 (ja) 溶液処理された素子
US6905906B2 (en) Solution processed devices
US6808972B2 (en) Method of processing solution on a substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111216

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5060695

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term