JPWO2010001537A1 - 表示素子の製造方法及び製造装置、薄膜トランジスタの製造方法及び製造装置、及び回路形成装置 - Google Patents

表示素子の製造方法及び製造装置、薄膜トランジスタの製造方法及び製造装置、及び回路形成装置 Download PDF

Info

Publication number
JPWO2010001537A1
JPWO2010001537A1 JP2010518886A JP2010518886A JPWO2010001537A1 JP WO2010001537 A1 JPWO2010001537 A1 JP WO2010001537A1 JP 2010518886 A JP2010518886 A JP 2010518886A JP 2010518886 A JP2010518886 A JP 2010518886A JP WO2010001537 A1 JPWO2010001537 A1 JP WO2010001537A1
Authority
JP
Japan
Prior art keywords
pattern
substrate
optical system
mask
projection optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010518886A
Other languages
English (en)
Inventor
圭 奈良
圭 奈良
浜田　智秀
智秀 浜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JPWO2010001537A1 publication Critical patent/JPWO2010001537A1/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2035—Exposure; Apparatus therefor simultaneous coating and exposure; using a belt mask, e.g. endless
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70275—Multiple projection paths, e.g. array of projection systems, microlens projection systems or tandem projection systems
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70791—Large workpieces, e.g. glass substrates for flat panel displays or solar panels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Abstract

【課題】 正確にソース電極とドレイン電極とを形成する薄膜トランジスタの製造装置を提供する。【解決手段】 薄膜トランジスタの製造装置は、基板（ＦＢ）に表面改質層（ＳＡＭ）を形成する表面改質層の形成手段と、紫外線を含む光を照明する照明部（ＬＡ）と、ソース電極及びドレイン電極のパターンが描かれたマスク（ＭＫ）と、照明部からの光でマスクを照明しマスクのパターンを基板にパターン像として投影する投影光学系（ＬＥ）と、ソース電極及びドレイン電極を形成するためパターン像の投影により表面改質層が改質された領域に流動性電極材料を塗布する塗布部と、を備える。【選択図】 図１０

Description

本発明は、表示素子の製造方法、製造装置及び回路形成装置に関する。
ディスプレイ装置として、液晶又は有機ＥＬなどを利用した表示媒体が広く用いられている。またこうした表示媒体では画面輝度の均一性や画面書き換え速度などを確保するために、画像駆動素子として薄膜トランジスタ（ＴＦＴ）により構成されたアクティブ駆動素子を用いる技術が主流になっている。
近年、アクティブ駆動素子のコスト低減を図るため、特許文献１に開示されるように、有機半導体材料を用いた薄膜トランジスタの研究開発が盛んに進められている。この薄膜トランジスタは低温プロセスで製造可能であるため、軽く割れにくい樹脂基板を用いることができ、さらに、樹脂フィルムを用いたフレキシブルなディスプレイ装置が実現できると言われている。また、大気圧下で、印刷や塗布などのウェットプロセスで製造できる有機半導体材料を用いることで、生産性に優れ、非常に低コストのディスプレイ装置が実現できる可能性がある。この特許文献１では薄膜トランジスタを使ったディスプレイ装置として液晶表示素子が開示されている。また、特許文献２は同様な印刷法による有機ＥＬ素子の製造方法を開示している。
特開２００５−０７９５６０号公報 特開２００１−１５５８５８号公報
一般に薄膜トランジスタ（ＴＦＴ）の応答性能は、ソース電極とドレイン電極とのチャネル長の長さが重要となる。特許文献１に開示されるように、光を単に照射して露光する方式では十分な解像度が得られない。また、ディスプレイ装置は大型化が進んでおり基板の大型化が進んでいる。基板が大型化するとマスクも大型化しなくてはならず、マスク製造のコスト増大も問題となっている。
これらの問題を解決するため、レジストを使用することなく正確にソース電極とドレイン電極とを形成する表示素子の製造方法又は製造装置を提供する。
第１の観点の表示素子の製造方法は、基板に第１表面改質層を形成する工程と、マスク及び投影光学系を使って第１表面改質層に紫外線を含む光を照射することにより、マスクのパターンを第１表面改質層に転写する工程と、パターンの転写によって第１表面改質層が改質された領域にパターンを形成するパターン形成工程と、を備える。
この製造方法によれば、これまでのようにレジストを剥離するような工程なく、基板上に第１表面改質層を積層することによって、素子を量産的に製造することができる。
第２の観点の表示素子の製造装置は、基板に表面改質層を形成する表面改質層の層形成部と、紫外線を含む光を照明する照明部と、照明部からの光でパターンが描かれたマスクを照明し、マスクのパターンを基板にパターン像として投影する投影光学系と、パターンの投影によって表面改質層が改質された領域にパターンを形成するパターン形成部と、を備える。
この製造装置は、基板に表面改質層を形成し、パターンが描かれたマスクを使い投影光学系を介して紫外線を含む光を表面改質層に投影する。これにより、正確に且つ微細な精度で露光することができる。
第３の観点の回路形成装置は、所定方向に可撓性の基板を搬送する搬送部と、所定のパターンが描かれたマスクに照明光を供給する照明光学系と、可撓性基板上に回路を形成するために、マスクのパターンを基板上の露光域にパターン像として投影する投影光学系と、投影光学系の露光域に対応する可撓性基板を支持する支持装置と、支持装置の所定方向の上流側と下流とに設けられた可撓性基板を弛ませる基板溜り装置と、を備える。
この回路形成装置は、可撓性基板を弛ませる基板溜り装置を備えるため、マスクパターンを所定方向に搬送される可撓性の基板に露光する際に、他の工程との同期速度などを厳密に制御することなく、正確にマスクのパターンを形成することができる。
第４の観点の薄膜トランジスタの製造方法は、基板上にゲート電極を形成する工程と、ゲート電極上に絶縁層を形成する工程と、絶縁層の表面に第１表面改質層を形成する工程と、マスク及び投影光学系を使って、第１表面改質層に紫外線を含む光を照射することにより、マスクのソース電極及びドレイン電極のパターンを第１表面改質層に転写する工程と、パターンの転写によって第１表面改質層が改質された領域に、流動性電極材料を塗布し、ソース電極及び前記ドレイン電極を形成する工程と、ソース電極とドレイン電極との間に、有機半導体層を形成する工程と、を備える。
この製造方法によれば、これまでのようにレジストを剥離するような工程なく、基板上に絶縁層、第１表面改質層及び流動性電極材料を順次積層することによって、量産性が高い薄膜トランジスタを製造することができる。また、マスク及び投影光学系を使ってソース電極及びドレイン電極を形成するため、薄膜トランジスタの応答速度を決めるソース電極とドレイン電極との間隔を正確に製造することができる。
第５の観点の薄膜トランジスタの製造装置は、基板に表面改質層を形成する表面改質層の層形成部と、紫外線を含む光を照明する照明部と、ソース電極及びドレイン電極のパターンが描かれたマスクと、照明部からの光でマスクを照明し、マスクのパターンを基板にパターン像として投影する投影光学系と、ソース電極及びドレイン電極を形成するため、パターンの投影により表面改質層が改質された領域に流動性電極材料を塗布する塗布部と、を備える。
この製造装置は、基板に表面改質層を形成し、ソース電極及びドレイン電極のパターンが描かれたマスクを使い紫外線を含む光を投影光学系を介して表面改質層に転写する。これにより、流動性電極材料と反発する領域と反発しない領域とを正確に且つ微細な精度で分けることができ、正確にソース電極とドレイン電極とを形成することができる。
本発明の表示素子の製造方法は、投影光学系を使用した露光により、表面改質層にパターンを形成することができる。
本発明の薄膜トランジスタの製造方法は、投影光学系を使用した露光により、ソース電極及びドレイン電極間のチャネル長を短くすることができる。また、印刷や塗布などのウェットプロセスで基板上の高い領域と低い領域との差が大きくなっても、投影光学系の少なくとも像面側がテレセントリックであるため、精度よくパターンを形成することができる。
薄膜トランジスタＴＦＴの製造装置１００の一例を説明する説明図である。 露光装置ＥＸの近傍の搬送部５０を搬送方向に対してＹ軸方向から見た概略側面図である。 （Ａ）は基板ＦＢを製造する際の概念断面図である。 （Ｂ）は基板ＦＢを上面から見た平面図であり、Ａ−Ａ断面が（Ａ）の一部を示す。 （Ａ）は、露光装置ＥＸの概念図と基板ＦＢの断面図を重ねて描いた図である。 （Ｂ）は露光装置ＥＸに使用されるマスクＭＫ１を描いた平面図である。 （Ｃ）は露光した後の基板ＦＢの平面図である。 （Ａ）は、ゲート電極ＧＴの形成工程を示した概念図と基板ＦＢの断面図を重ねて描いた図である。 （Ｂ）はゲート電極ＧＴが形成された基板ＦＢの平面図である。 ゲート電極ＧＴが形成されてから絶縁層ＩＳ及び表面改質層ＳＡＭが形成される工程を示した概念図と基板ＦＢの断面図を重ねて描いた図である。 （Ａ）は、露光装置ＥＸの概念図と基板ＦＢの断面図とを重ねて描いた図である。 （Ｂ）はソース電極及びドレイン電極用のマスクＭＫ２を描いた平面図である。 （Ｃ）は露光した後の基板ＦＢの平面図である。 チャネル長の表面改質層ＳＡＭが形成されてから有機半導体ＯＧが形成される工程を示した図である。 有機半導体ＯＧが形成されてから透明電極ＩＴＯが形成される工程を示した図である。 ゲート電極用のマスクＭＫ１及びソース電極及びドレイン電極用のマスクＭＫ２を使って表面改質層ＳＡＭを露光する露光装置ＥＸの斜視図である。 その露光装置ＥＸをＸ方向から見た正面図である。 視野絞りＦＳ１〜ＦＳ５とマスクＭＫとを照明装置ＬＡ側から見た図である。 視野絞りＦＳ１〜ＦＳ５とマスクＭＫとを照明装置ＬＡ側から見た図である。 視野絞りＦＳ１〜ＦＳ５とマスクＭＫとを照明装置ＬＡ側から見た図である。
＜＜薄膜トランジスタＴＦＴの製造方法＞＞
図１は、本実施形態の薄膜トランジスタＴＦＴの製造装置１００の一例を説明する説明図である。薄膜トランジスタＴＦＴの製造方法の最初の工程では、表面改質層ＳＡＭを基板ＦＢに成膜する。
薄膜トランジスタＴＦＴの製造装置１００は、ロール状に巻かれた可撓性のシート基板ＦＢを送り出すための供給ロールＲＬを備えている。供給ロールＲＬが所定速度で回転することで、シート基板ＦＢが搬送方向である矢印方向（Ｘ軸方向）に送られる。
本実施形態で用いる基板ＦＢは、耐熱性の樹脂フィルムであり、具体的には、ポリエチレン樹脂、ポリプロピレン樹脂、ポリエステル樹脂、エチレンビニル共重合体樹脂、ポリ塩化ビニル樹脂、セルロース樹脂、ポリアミド樹脂、ポリイミド樹脂、ポリカーボネート樹脂、ポリスチレン樹脂、酢酸ビニル樹脂で光透過機能があるものを使うことができる。さらに基板ＦＢは、熱を受けても寸法が変わらないように無機フィラーを樹脂フィルムに混合して、熱膨張係数を小さくすることができる。無機フィラーの例としては、酸化チタン、酸化亜鉛、アルミナ、酸化ケイ素などが挙げられる。
図１に示されるように、この表面改質層ＳＡＭは、印刷ローラＰＲ１に染み込ませた状態でオフセット印刷法などにより基板ＦＢに塗布される。この表面改質層ＳＡＭの塗布工程は図３を使って後述する。
次の工程では、露光装置ＥＸは、ゲート電極用のマスクＭＫ１のパターンを基板ＦＢに露光する。なお、露光装置ＥＸにおいて基板ＦＢを搬送する搬送装置４５は、アライメントカメラＡＣを有していない点で、後述する搬送装置５０と異なっている。
露光装置ＥＸは照明装置ＬＡから紫外光を照射する。ゲート電極用のマスクＭＫ１を通過した紫外光は、投影光学系ＬＥで基板ＦＢに投影される。この露光装置ＥＸによる露光工程は図４を使って後述する。
マスクＭＫ１のゲート電極パターンが基板ＦＢの用の表面改質層ＳＡＭに露光されると、表面改質層ＳＡＭが昇華する。これにより、ゲート電極の配線パターンが基板ＦＢに形成される。また、マスクＭＫ１には基板ＦＢの位置制御用にアライメントマークのパターンも形成されており、露光時にアライメントマークが形成される。なお露光によりアライメントマークを基板ＦＢに形成しない場合には、予めアライメントマークが形成された基板ＦＢを用意すればよい。
次の工程では、印刷ローラＰＲ２が流動性電極材料ＭＴをゲート電極用の配線パターンに塗布する。
印刷ローラＰＲ２には流動性電極材料ＭＴが染み込ませてある。基板ＦＢを挟んだ印刷ローラＰＲ２の反対側には回転ローラ１５が配置されている。印刷ローラＰＲ２及び回転ローラ１５が回転することで基板ＦＢが矢印方向に送り出される。この流動性電極材料ＭＴの印刷工程は図５を使って後述する。
次の工程では、紫外線光源ＵＶが紫外線を残っている表面改質層ＳＡＭに照射する。これにより基板ＦＢ上のすべての表面改質層ＳＡＭが昇華される。次に温風ヒータＨＴは２００度Ｃ前後の温風を基板ＦＢ上に噴出し、流動性電極材料ＭＴを焼成する。これによりゲート電極ＧＴが乾燥される。
次の工程では、印刷ローラＰＲ３によるオフセット印刷法などにより、基板ＦＢに絶縁体ＩＳの層が形成される。この絶縁体ＩＳは温風ヒータＨＴなどを使用して乾燥される。
次に、印刷ローラＰＲ４によるオフセット印刷法などにより、基板ＦＢに再び表面改質層ＳＡＭが塗布される。印刷ローラＰＲ４は表面改質層ＳＡＭを染み込ませている。これら絶縁体ＩＳ及び表面改質層ＳＡＭの塗布工程は図６を使って後述する。
次の工程では、露光装置ＥＸは、ソース電極及びドレイン電極用のマスクＭＫ２のパターンを基板ＦＢに露光する。露光装置ＥＸに用意される搬送装置５０については図２を使って説明する。
露光装置ＥＸは照明装置ＬＡから紫外光を照射する。ソース電極及びドレイン電極用のマスクＭＫ２を通過した紫外光は、投影光学系ＬＥで基板ＦＢに投影される。特に、ソース電極とドレイン電極との距離であるチャネル長は、薄膜トランジスタＴＦＴの性能を決める。
また、投影光学系ＬＥは倍率調整する倍率レンズＺＬＥを有している。倍率レンズＺＬＥは、ゲート電極などの大きさに合わせて、ソース電極及びドレイン電極用のマスクＭＫ２の配線パターンを拡大したり縮小したりできる。ソース電極及びドレイン電極の露光については図７を使って後述する。
図１では図示されていないが、その後ソース電極、ドレイン電極などが形成され、有機半導体ＯＧの層が形成される。これらの工程に付いては図８及び図９を使って後述する。
薄膜トランジスタＴＦＴの製造装置１００は、搬送制御部９０を有している。搬送制御部９０は、供給ロールＲＬ及び印刷ローラＰＲ１からＰＲ４の速度制御を行う。また、搬送制御部９０は、複数のアライメントカメラＡＣ（ＡＣ１、ＡＣ２）からアライメントマークＡＭの検出結果を受け取り、露光装置ＥＸの露光タイミングなどを制御する。
＜基板ＦＢの搬送装置＞
図２は、ソース電極及びドレイン電極用のマスクＭＫ２を使った露光装置ＥＸ及び搬送装置５０をＹ軸方向（横側）から見た概略側面図である。
素子の製造装置１００において、特に素子の性能を左右する露光処理における基板ＦＢの搬送装置及び搬送方法が、製品の歩留まりと、コスト低減に大きな影響を与える。以下は基板ＦＢの搬送装置及び搬送方法について説明する。
露光装置ＥＸの近傍の搬送部５０は、搬送方向（Ｘ軸方向）において露光装置ＥＸの前後において第１シート溜まり部５１と第２シート溜まり部５２とを設け、第１シート溜まり部５１と第２シート溜まり部５２との間に平面保持ステージ２０を設置している。平面保持ステージ２０は基板ＦＢを空気などの気体で一定距離浮上させて基板ＦＢを支えている。搬送部５０は搬送方向に対して平面保持ステージ２０の前後には弾性変形部Ｐ（第１弾性変形部Ｐ１、第２弾性変形部Ｐ２）を設置する。そして、第１弾性変形部Ｐ１と第２弾性変形部Ｐ２とは基板ＦＢを移動させたり変形させたりする。搬送部５０は平面保持ステージ２０の前後にアライメントカメラＡＣ１とアライメントカメラＡＣ２とを設置する。アライメントカメラＡＣ１とアライメントカメラＡＣ２とは基板ＦＢのアライメントマークＡＭを検出することで基板ＦＢの位置及び変形量を算出する。
第１シート溜まり部５１は第１移動ローラＲＲ１と第２移動ローラＲＲ２との間に設けられている。また、第２シート溜まり部５２は第３移動ローラＲＲ３と第４移動ローラＲＲ４との間に設けられている。可撓性の基板ＦＢは第１シート溜まり部５１及び第２シート溜まり部５２で自重により下に垂れ、下に凸な形状となる。搬送部５０は第１シート溜まり部５１及び第２シート溜まり部５２を形成しやすくするために、シート溜まりの最下部に向けて第１空気射出部５３及び第２空気射出部５４を備えてもよい。第１空気射出部５３及び第２空気射出部５４は、圧縮空気を基板ＦＢに吹き付けることで基板ＦＢを適度な張りを持たせながら下に垂れさせることができる。
搬送部５０は第１シート溜まり部５１及び第２シート溜まり部５２を設けることで、平面保持ステージ２０において基板を一時的に停止させるための緩衝域を形成している。露光装置ＥＸはマスクＭＫ２のソース電極及びドレイン電極用の配線パターンを基板に露光するために基板ＦＢを一時的に停止させる必要がある。その一方で、図１に示された印刷ローラＰＲ１から印刷ローラＰＲ４が回転し、基板ＦＢが露光装置ＥＸに送られてくる。このように、平面保持ステージ２０上で基板ＦＢの搬送が停止される状態でも、第１シート溜まり部５１は、搬送されてくる基板ＦＢを貯えることができる。
露光装置ＥＸがマスクＭＫ２の配線パターンを基板ＦＢに露光した後に、平面保持ステージ２０から基板ＦＢを早急に搬送する必要がある。つまり、図１に示された印刷ローラＰＲ１から印刷ローラＰＲ４による基板ＦＢの搬送速度より速い速度で、基板ＦＢは平面保持ステージ２０から搬送されなければならない。このような状態で、第２シート溜まり部５２は速い速度で送られてくる基板ＦＢを吸収する。また、上記の一括静止露光に限らず、露光領域がスリット状の所謂スキャン露光を用いることも可能である。高速で搬送される基板ＦＢに対して精密なスキャン露光を比較的低速で行う場合にも、シート溜りは有効である。このように、露光装置ＥＸがスキャン露光する際の基板ＦＢの速度と、基板ＦＢの搬送速度とを異なる速度としてもよい。以上のように、搬送部５０はシート溜まりを形成することで、第１弾性変形部Ｐ１及び第２弾性変形部Ｐ２の範囲外の基板ＦＢに過度な張力が発生することを防ぎ、断裂または歪みが発生しないようにしている。
＜＜薄膜トランジスタＴＦＴ及び有機ＥＬ素子の製造方法＞＞
図３から図９は、本実施形態の薄膜トランジスタＴＦＴ及び有機ＥＬ素子の製造方法の一例を説明する説明図である。また図３から図７は、図１で示した各工程を詳細に示した図である。
図３（Ａ）は基板ＦＢを製造する際の概念断面図である。図３（Ｂ）は基板ＦＢを上面から見た平面図であり、このＡ−Ａ断面が（Ａ）の一部を示す。
図３において、基板ＦＢに表面改質層ＳＡＭが成膜される。基板ＦＢは特に材料が限定されない。例えばガラスやフレキシブルな樹脂製シートなどの絶縁材料を使用することができる。これらは透明でなくても不透明の材料であってもよい。その基板ＦＢに表面改質層ＳＡＭが形成される。以下の実施形態では基板ＦＢの幅が数メートルで長さが数百メートルのロール状の樹脂製シートであることを前提に説明する。
表面改質層ＳＡＭは、ゲード電極、ソース電極又はドレイン電極となる電極材料と反発する性能を有している層である。表面改質層ＳＡＭは、自己組織化単分子膜（ＳＡＭ：Self Assembled Monolayer）であり、例えば、オクタデシルトリクロロシランをトルエンに０．１ｍｏｌ／ｌ溶かした溶液である。図３（Ａ）に示されるように、この表面改質層ＳＡＭは、ローラＰＲ１に染み込ませた状態でオフセット印刷法などにより、基板ＦＢに塗布される。オフセット印刷以外にもスクリーン印刷法でも良い。また、インクジェットを用いた液滴吐出法、遠心力で薄膜を構成するスピンコート法、溶液に基板ＦＢを漬けるディップ法又はミストデポジション法により塗布することもできる。ミストデポジション法とは、液体材料をスプレーノズルや超音波などを利用することにより微小な液滴とし、その液滴の集合体を基板上に供給して薄膜を堆積させる方法である。
そのほか表面改質層ＳＡＭとしては、電極材料と反発する性能を有する層で、且つ紫外線を含む光（以下、紫外光という）によって昇華する材料であればどのようなものが用いられても構わない。例えば、モノアルキルトリクロロシラン、オクタデシルトリメトキシシラン、ヘキサメチルジシラザンオクチルトリクロロシランなどが挙げられる。また表面改質層ＳＡＭは、後述するように有機半導体ＯＧの配向性を向上させてスイッチング性能を向上させる。
図４（Ａ）は、露光装置ＥＸの概念図と基板ＦＢの断面図とを重ねて描いた図である。また図４（Ｂ）は露光装置ＥＸに使用されるマスクＭＫ１を描いた平面図である。図４（Ｃ）は露光した後の基板ＦＢの平面図である。このＡ−Ａ断面は、（Ａ）の基板ＦＢの断面図である。
図４（Ａ）に示す露光装置ＥＸに対して、図４（Ｂ）に示すような、ゲート電極用のマスクＭＫ１が用意される。マスクＭＫ１は例えば石英ガラスに遮光用のクロム層を形成したマスクである。
露光装置ＥＸは照明装置ＬＡから紫外光を照射する。ゲート電極用のマスクＭＫ１を通過した紫外光は、投影光学系ＬＥで基板ＦＢに投影される。投影光学系ＬＥは、ゲート電極用のマスクＭＫ１から投影光学系ＬＥの上端の第１レンズＬＥＴまでの間において物側テレセントリックであることが好ましい。物側テレセントリックであると、ゲート電極用のマスクＭＫ１と第１レンズＬＥＴとの距離が離れたり、ゲート電極用のマスクＭＫ１が傾いたりしても、ゲート電極のパターン像の形状が変化しない。また、投影光学系ＬＥは、投影光学系ＬＥの下端の第２レンズＬＥＢから基板ＦＢまでの間において像側テレセントリックであることが好ましい。像側テレセントリックであると、投影光学系ＬＥが気圧又は気温の変化で焦点位置が変動したり基板ＦＢに塗布された表面改質層ＳＡＭの厚みが変動したりしてもゲート電極のパターンはほとんど変化しない。また、基板ＦＢが傾いたりしてもゲート電極のパターン像の形状変化が少ない。
紫外光が表面改質層ＳＡＭに達すると表面改質層ＳＡＭが昇華する。このため、図４（Ｃ）に示されるように、表面改質層ＳＡＭが基板ＦＢに塗布されている領域（ＳＡＭ）と昇華された領域（Ｎ−ＳＡＭ）とが形成され、マスクＭＫ１のパターンが基板ＦＢ上に転写される。
図５（Ａ）は、ゲート電極ＧＴの形成工程を示した概念図であり、基板ＦＢの断面図も示している。また図５（Ｂ）はゲート電極ＧＴが形成された基板ＦＢの平面図であり、このＡ−Ａ断面は、（Ａ）の基板ＦＢの断面図の一部である。
図５（Ａ）に示されるように、ローラＰＲ２に流動性電極材料ＭＴを染み込ませた状態のローラＰＲ２が回転し、不図示の基板移動ローラによって基板ＦＢが送り出されることで、基板ＦＢに流動性電極材料ＭＴが塗布される。オフセット印刷などの印刷法以外に、液滴吐出法、スピンコート法、ディップ法又はミストデポジション法で流動性電極材料ＭＴが塗布されてもよい。表面改質層ＳＡＭが塗布されている領域（ＳＡＭ）には流動性電極材料ＭＴが付かず、表面改質層ＳＡＭが昇華された領域（Ｎ−ＳＡＭ）には、ローラＰＲ２に染み込ませた流動性電極材料ＭＴが付着し、図５（Ａ）及び（Ｂ）に示される乾燥前のゲート電極ＧＴ（ＭＴ）が形成される。
流動性電極材料ＭＴとして、水分散系の導電性高分子が使用される。導電性高分子として、ポリアニリン（ＰＡＮＩ）や、ポリスチレンスルホン酸がドープされたポリエチレンジオキシチオフェン（ＰＥＤＯＴ／ＰＳＳ）が挙げられる。また、流動性電極材料２１は金属粒子を含む溶液でもよく、金属粒子としては、プラチナ（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）など、粒子化して溶媒に分散できる金属であれば特に限定されるものではない。
図６は、乾燥前のゲート電極ＧＴ（ＭＴ）が形成されてから絶縁層ＩＳ及び表面改質層ＳＡＭが形成される工程を示した概念図であり、基板ＦＢの断面図も示している。
図６の一番左側に示されるように、ゲート電極ＧＴの周りの基板ＦＢ上には表面改質層ＳＡＭが残っている。このため、紫外線光源ＵＶは紫外線を照射し、残っている表面改質層ＳＡＭをすべて昇華する。そしてゲート電極ＧＴの周りは表面改質層ＳＡＭが昇華された領域（Ｎ−ＳＡＭ）になる。
次に温風ヒータＨＴなどを使用して２００度Ｃ前後の温風を噴出し、乾燥前のゲート電極ＧＴ（ＭＴ）が焼成される、これによりゲート電極ＧＴが完成する。なお、紫外線による表面改質層ＳＡＭの昇華と乾燥前のゲート電極ＧＴ（ＭＴ）の焼成とが逆の順番に行なわれてもよい。
次のローラＰＲ３は絶縁体ＩＳを染み込ませた状態である。このローラＰＲ３によるオフセット印刷法などにより、基板ＦＢに絶縁体ＩＳの層が形成される。液滴吐出法、又はミストデポジション法などで絶縁体ＩＳが塗布されるようにしてもよい。絶縁体ＩＳとして、ポリイミド系、アクリル系、ポリビニルアルコール（ＰＶＡ）又はポリメチルメタクリレート（ＰＭＭＡ）等の樹脂材などが使用される。この絶縁体ＩＳは温風ヒータＨＴなどを使用して乾燥される。
次に、図６の一番右側に示されるように、オフセット印刷法などにより絶縁体ＩＳの層の上に、再び表面改質層ＳＡＭが塗布される。
図７（Ａ）は、図４（Ａ）と同様に、露光装置ＥＸの概念図に基板ＦＢの断面図を示した図である。また図７（Ｂ）はソース電極及びドレイン電極用のマスクＭＫ２を描いた平面図である。図７（Ｃ）は露光した後の基板ＦＢの平面図である。図７（Ｃ）のＡ−Ａ断面は、図７（Ａ）の基板ＦＢの断面図である。
図７（Ａ）に示す露光装置ＥＸに対して、図７（Ｂ）に示されるような、ソース電極、ドレイン電極用及び画素電極用のマスクＭＫ２が用意される。なお、このマスクＭＫ２は、発光領域となる画素電極用にも使用できるものであるが、便宜的にソース電極及びドレイン電極用のマスクＭＫ２と呼ぶ。
露光装置ＥＸは照明装置ＬＡから紫外光を照射する。ソース電極及びドレイン電極用のマスクＭＫ２を通過した紫外光は、投影光学系ＬＥで基板ＦＢに投影される。投影光学系ＬＥは、ソース電極及びドレイン電極用のマスクＭＫ２から投影光学系ＬＥの上端の第１レンズＬＥＴまでの間において物側テレセントリックであることが好ましい。また、投影光学系ＬＥの下端の第２レンズＬＥＢから基板ＦＢまでの間において像側テレセントリックであることが好ましい。
特に、ソース電極とドレイン電極との距離であるチャネル長ＣＨは、薄膜トランジスタＴＦＴの性能を決める。ソース電極ＳＯとドレイン電極ＤＲ（図８を参照）とのチャネル長ＣＨは、５μｍ以下程度の幅が好ましい。この線幅で露光を確実に行うため、露光装置ＥＸはｉ線（３６５ｎｍ）より短波長の紫外光を使用することが好ましく、また投影光学系ＬＥの開口数ＮＡ０．０５以上が好ましい。また、ゲード電極ＧＴ又は絶縁体ＩＳにより基板ＦＢの表面高さがばらついており又基板ＦＢの幅が広いため、投影光学系ＬＥは像側（基板ＦＢ側）がテレセントリックであること好ましく、実用上は両側テレセントリックが好ましい。また両側テレセントリックが好ましい理由は次のとおりである。投影光学系を使わないプロキシミティ露光では解像度が悪くチャネル長ＣＨを５μｍ以下程度にすることが困難となる。またマスクを基板に直接接触させるコンタクト露光では欠陥が発生し易い。さらに、表面改質層ＳＡＭを昇華するために基板ＦＢの裏側から紫外線を照射するバック露光は、基板及び表面改質層の下の層が紫外線を透過する材料である必要があり、薄膜トランジスタＴＦＴの構造又は材料に制限が生じることがある。
図７（Ｃ）に示されるように、投影光学系ＬＥで紫外光が投影された基板ＦＢは、表面改質層ＳＡＭが塗布されている領域（ＳＡＭ）と昇華された領域（Ｎ−ＳＡＭ）とが形成される。図７（Ａ）に示されるように図７（Ｃ）のＡ−Ａ断面では、表面改質層ＳＡＭがチャネル長ＣＨに相当する。昇華された領域（Ｎ−ＳＡＭ）では、絶縁体ＩＳが基板ＦＢの表面に現れる。
図８は、チャネル長の表面改質層ＳＡＭが形成されてから有機半導体ＯＧが形成される工程を示した図である。図８（Ａ）は、各工程の概念図と基板ＦＢの断面とを重ねて描いた図であり、（Ｂ）は各工程における基板ＦＢの上面図である。（Ｂ）のＡ−Ａ断面は、（Ａ）の基板ＦＢの断面図である。なお、図８（Ｂ）の理解を助けるために、ゲート電極の位置を示す実線が描かれている。
図８（Ａ）及び（Ｂ）の一番左側に示されるように、露光により基板ＦＢには表面改質層ＳＡＭが塗布されている領域（ＳＡＭ）と絶縁体ＩＳが現れた領域（Ｎ−ＳＡＭ（ＩＳ））とがある。この基板ＦＢに対して流動性電極材料ＭＴを染み込ませたローラＰＲ５が回転し、基板ＦＢに流動性電極材料ＭＴの層が形成される。液滴吐出法、又はミストデポジション法などで流動性電極材料ＭＴが塗布されてもよい。表面改質層ＳＡＭが塗布されている領域（ＳＡＭ）には流動性電極材料ＭＴが塗布されず、絶縁体ＩＳが現れた領域（Ｎ−ＳＡＭ（ＩＳ））には流動性電極材料ＭＴが塗布される。塗布された流動性電極材料ＭＴは温風ヒータＨＴなどを使用して乾燥し焼成される。
温風ヒータＨＴなどによって流動性電極材料ＭＴが焼成されると、ソース電極ＳＯ、ドレイン電極ＤＲ及び画素電極ＰＸが形成される。上述したようにチャネル長ＣＨの表面改質層ＳＡＭが露光装置ＥＸによって形成されているため、ソース電極ＳＯとドレイン電極ＤＲとのチャネル長ＣＨが正確に形成される。
次に、流動性の有機半導体ＯＧを染み込ませたローラＰＲ６が回転することで、基板ＦＢに有機半導体ＯＧの層が形成される。ピエゾを使ったインクジェット方式の液滴吐出法で有機半導体ＯＧが塗布されてもよい。前駆体であるペンタセン又はテトラセンの置換基を含む誘導体などが有機半導体ＯＧとして使用される。その他に、有機半導体ＯＧとして、ポリチオフェン類、オリゴチオフェンなどの芳香族オリゴマー類、フルオレンとバイチオフェンとの共重合体（Ｆ８Ｔ２）なども使用されることがある。また有機半導体ＯＧとして高分子材料（ポリ−３−ヘキシルチオフェン（Ｐ３ＨＴ））も使用されることがある。なお、低分子材料であるペンタセンなどは溶媒に溶けにくいため、ペンタセン前駆体の状態で基板ＦＢに塗布される。ペンタセン前駆体は表面改質層ＳＡＭによってペンタセンの配向性が向上してスイッチング性能を向上させる。
図８（Ａ）の一番右側に示されるように、紫外線光源ＵＶは表面改質層ＳＡＭに紫外光を照射する。これにより残っている表面改質層ＳＡＭがすべて昇華され、基板ＦＢを上面から見ると（図８（Ｂ））、絶縁体ＩＳの層が確認できる。また流動性の有機半導体ＯＧに紫外光が照射されることで有機半導体ＯＧの機能が活性化する。つまり、紫外光が例えば有機半導体ＯＧであるペンタセン前駆体をペンタセンに変換する。
図９は、有機半導体ＯＧが形成されてから透明電極ＩＴＯが形成される工程を示した図である。図９（Ａ）は各工程の概念図で基板ＦＢの断面も示し、図９（Ｂ）は各工程における基板ＦＢの上面図である。図９（Ｂ）のＡ−Ａ断面は、（Ａ）の基板ＦＢの断面図である。なお、図９（Ｂ）の理解を助けるために、ゲート電極の位置を示す実線が一部に描かれている。
図９（Ａ）及び（Ｂ）の一番左側に示されるように、画素電極ＰＸが基板ＦＢの表面に形成されている。この画素電極ＰＸに対して、リン光性化合物を染み込ませたローラＰＲ７が回転して、画素電極ＰＸにリン光性化合物ＥＬの層が形成される。印刷法以外に液滴吐出法などでリン光性化合物ＥＬが塗布されてもよい。なお、白色有機ＥＬ素子であればリン光性化合物ＥＬは白色ドーパント材が添加され、カラー有機ＥＬ素子であれば、赤色、青色及び緑色のドーパント材が添加される。これらが適切な画素電極ＰＸに塗布される。
次に、絶縁体ＩＳを染み込ませたローラＰＲ８が回転することで、ソース電極ＳＯ、ドレイン電極ＤＲ及び有機半導体ＯＧに絶縁体ＩＳの層が形成される。絶縁体ＩＳは、画素電極ＰＸ、すなわちリン光性化合物ＥＬの領域以外に塗布される。印刷法以外に液滴吐出法などで絶縁体ＩＳが塗布されてもよい。この絶縁体ＩＳは温風ヒータＨＴなどを使用して乾燥される。
図９（Ａ）及び（Ｂ）の一番右側に示されるように、透明電極ＩＴＯがインクジェットＩＪなどにより絶縁体ＩＳの層及びリン光性化合物ＥＬの領域の上に形成される。以上により薄型トランジスタＴＦＴを使った有機ＥＬ素子が形成される。
＜＜露光装置ＥＸについて＞＞
図１０は、ゲート電極用のマスクＭＫ１及びソース電極及びドレイン電極用のマスクＭＫ２（以下、両方をまとめてマスクＭＫという。）を使って表面改質層ＳＡＭを露光する露光装置ＥＸの斜視図である。また、図１１（Ａ）は、その露光装置ＥＸをＸ方向から見た正面図である。図１０及び図１１において、基板ＦＢの垂直方向をＺ軸としに、基板ＦＢの搬送方向をＸ軸とし、Ｘ軸に直交する非搬送方向をＹ軸として説明する。
図１０及び図１１において、露光装置ＥＸは、照明光源ＹＡＧからの照明光でマスクＭＫのパターンＰＡ−Ａ（図１２（Ａ）参照）を照明する照明装置ＬＡと、マスクＭＫを保持して移動するマスクステージＭＳＴと、マスクＭＫのパターンの拡大像を基板ＰＴ上に投影する投影光学系ＬＥとを備えている。また、露光装置ＥＸは、基板ＦＢを保持する平面保持ステージ２０と、移動ローラＲＲ（ＲＲ２、ＲＲ３）と、マスクステージＭＳＴ及び移動ローラＲＲを駆動する駆動機構（不図示）とを備えている。照明装置ＬＡ、マスクステージＭＳＴ及び移動ローラＲＲのベース部材（不図示）、並びに投影光学系ＬＥ等は不図示のフレーム機構に支持されている。また、マスクＭＫのパターンの位置と基板ＦＢの位置とを位置決めするため、基板ＦＢのＹ方向の両端付近の上部に一対の基板アライメントカメラＡＣ１が配置され、マスクＭＫのＹ方向の両端付近の上部にマスクアライメントカメラＡＣ３が配置される。
図１０及び図１１に示した基板ＦＢは、例えば２．２ｍ幅で２００ｍ長さの樹脂フィルムであり、図６で説明した方法により表面改質層ＳＡＭが形成されている。図１０及び図１１の照明装置ＬＡにおいて、照明光源ＹＡＧから射出された５光束の紫外光は、マスクＭＫを部分的に照明する５つの照明光学系（不図示）にそれぞれ入射する。紫外光としては、ＹＡＧレーザの３倍高調波（波長３５５ｎｍ）からなるパルス光が使用されている。
射出された照明光は、それぞれ不図示のコリメータレンズ及びフライアイレンズを経由して５つの視野絞りＦＳ１、ＦＳ２、ＦＳ３、ＦＳ４及びＦＳ５（図１１を参照）を照明する。視野絞りＦＳ１、ＦＳ３及びＦＳ５は、Ｙ軸方向に一列に配置されている。視野絞りＦＳ２及びＦＳ４は、視野絞りＦＳなどからＸ軸方向に所定距離ずれてＹ軸方向に一列に配置されている。視野絞りＦＳ１〜ＦＳ５からの光束はリレー光学系ＲＯを介し、マスクＭＫ上においてＸ軸方向に平行な２辺を有する台形状（Ｙ方向の２辺はＸ軸方向に対して平行もしくは傾斜した台形状）の照明領域ＩＦ１，ＩＦ２，ＩＦ３，ＩＦ４及びＩＦ５をほぼ均一に照明する。照明領域ＩＦ１、ＩＦ３及びＩＦ５は、Ｙ軸方向に一列に配置されている。照明領域ＩＦ２及びＩＦ４は、照明領域ＩＦ１などからＸ軸方向に所定距離ずれてＹ軸方向に一列に配置されている。なお、図１０及び図１１では５つ視野絞りＦＳ１〜ＦＳ５が描かれているが、共通の視野絞り部材として１つの部材に５つの視野絞り用の開口を形成してもよい。また、５つ視野絞りＦＳ１〜ＦＳ５の開口は台形形状であるが、六角形形状でもよい。
マスクＭＫの照明領域ＩＦ１〜ＩＦ５からの光は、それぞれ対応する第１、第２、第３、第４及び第５の投影光学系ＬＥ１，ＬＥ２，ＬＥ３，ＬＥ４及びＬＥ５を介して、基板ＦＢ上の露光領域ＥＦ１，ＥＦ２，ＥＦ３，ＥＦ４及びＥＦ５を露光する。投影光学系ＬＥ１〜ＬＥ５は、それぞれマスクＭＫ側及び基板ＦＢ側にテレセントリックであり、マスクＭＫ側から基板ＦＢ側へ拡大倍率を有している。露光領域ＥＦ１〜ＥＦ５の形状は、照明領域ＩＦ１〜ＩＦ５の形状を投影光学系ＬＥ１〜ＬＥ５の投影倍率で拡大した形状である。また、投影光学系ＬＥ１〜ＬＥ５は像を反転させるため、露光領域ＥＦ１〜ＥＦ５の形状は照明領域ＩＦ１〜ＩＦ５の形状の倒立像となっている。
投影光学系ＬＥ１、ＬＥ３及びＬＥ５は、Ｙ軸方向に一列に配置されている。投影光学系ＬＥ２及びＬＥ４は、投影光学系ＬＥ１などからＸ軸方向に所定距離ずれてＹ軸方向に一列に配置されている。投影光学系ＬＥ１、ＬＥ３及びＬＥ５に対応する露光領域ＥＦ１、ＥＦ３、及びＥＦ５もＹ軸方向に一列に配置され、露光領域ＥＦ２及びＥＦ４もＸ軸方向に所定距離ずれてＹ軸方向に一列に配置されている。なお、露光領域ＥＦ１〜ＥＦ４の形状は、視野絞りＦＳが照明光の一部を遮光することによって設定される。
本実施形態ではその５つの投影光学系ＬＥ１〜ＬＥ５を含んで投影光学系ＬＥが構成される。各投影光学系ＬＥ１〜ＬＥ５は、それぞれマスクＭＫ上の照明領域ＩＦ１〜ＩＦ５内のパターンＰＡ−Ａ（図１２Ａ（Ａ））を共通の拡大倍率で拡大した投影像を、表面改質層ＳＡＭ上の露光領域ＥＦ１〜ＥＦ５に形成する。投影光学系ＬＥ１〜ＬＥ５の拡大倍率Ｍは、好ましくは２倍以上が好ましく、本実施形態では２倍の拡大倍率を採用している。このため、図１１に示されるように、投影光学系ＬＥ３を中心として、投影光学系ＬＥ１及びＬＥ２の像側（射出側）の鏡筒は＋Ｙ軸方向に投影軸を投影倍率Ｍだけシフトしている。また投影光学系ＬＥ４及びＬＥ５の像側の鏡筒は−Ｙ軸方向に投影軸を投影倍率Ｍだけシフトしている。
マスクステージＭＳＴ及び移動ローラＲＲは駆動機構（不図示）を介して、マスクＭＫと基板ＦＢとを移動させる。基板アライメントカメラＡＣ１及びマスクアライメントカメラＡＣ３によって、マスクＭＫと基板ＦＢとの位置関係が計測され、マスクステージＭＳＴによってマスクＭＫが基板ＦＢに合わせた位置に調整される。露光時には、マスクステージＭＳＴがＸ軸方向に速度Ｖ／Ｍ（Ｍは拡大倍率）で駆動されるのに同期して、基板ＦＢはＸ軸方向に速度Ｖで駆動される。投影光学系ＬＥ１〜ＬＥ５の像はＸ軸方向に倒立像であるため、マスクステージＭＳＴの移動方向と基板ＦＢの移動方向とはＸ軸に沿った逆向きとなる。
図１２から図１４は、視野絞りＦＳ１〜ＦＳ５とマスクＭＫとを照明装置ＬＡ側から見た図である。図１２は、図１０及び図１１で示された露光装置ＥＸで使用されたマスクＭＫのパターンＰＡ−Ａである。図１３は別のパターンＰＡ−Ｂを示した図である。また、図１４はさらに別のパターンＰＡ−Ｃを示した図である。
図１２のパターンＰＡ−Ａは、５つの視野絞りＦＳ１、ＦＳ２、ＦＳ３、ＦＳ４及びＦＳ５に対応する５つのパターン領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４及びＰＡ５を有している。このパターン領域ＰＡ１〜ＰＡ５は隣同士が遮光域を介して近接して配置してあり、その遮光域の幅ＹＮは個々のパターン領域ＰＡ１〜ＰＡ５の幅ＹＷよりも狭い。本実施形態の投影光学系ＬＥ１〜ＬＥ５は拡大倍率が２倍であるため、Ｙ軸方向にシフトしないとパターン領域ＰＡ１とＰＡ２とによる基板ＦＢ上の露光領域ＥＦ１とＥＦ２とが大きく重なり合ってしまう。他の隣り合うパターン領域ＰＡ３、ＰＡ４及びＰＡ５なども領域も同様である。このため、図１０及び図１１で示されたように、投影光学系ＬＥ３を中心として、投影光学系ＬＥ１及びＬＥ２の像側は＋Ｙ軸方向に投影軸がシフトされ、投影光学系ＬＥ４及びＬＥ５の像側は−Ｙ軸方向に投影軸がシフトされている。
図１３のパターンＰＡ−Ｂは、５つの視野絞りＦＳ１、ＦＳ２、ＦＳ３、ＦＳ４及びＦＳ５に対応する５つのパターン領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４及びＰＡ５を有している。このパターン領域ＰＡ１〜ＰＡ５はパターン領域の幅ＹＷと同じ遮光幅ＹＷだけ離れて配置してある。投影光学系の拡大倍率が２倍であるとパターン領域ＰＡ１とＰＡ２とにより基板ＦＢ上の露光領域ＥＦ１とＥＦ２とがちょうど接することになる。したがって、マスクＭＫ上にパターン領域ＰＡ１〜ＰＡ５が、投影光学系の拡大倍率に応じて隣り合うパターン領域の間隔に形成されれば、投影光学系は投影軸をＹ軸方向にシフトさせる必要がない。
図１４のパターンＰＡ−Ｃは、５つの視野絞りＦＳ１、ＦＳ２、ＦＳ３、ＦＳ４及びＦＳ５に対応する５つのパターン領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４及びＰＡ５を有している。このパターン領域ＰＡ１〜ＰＡ５は１つのパターン領域となっており遮光幅ＹＷは設けられていない。このように１つのパターンＰＡ−Ｃで遮光幅ＹＷを設けない場合には露光領域ＥＦ１〜ＥＦ５の形状が正立像としなければならない。したがって、パターンＰＡ−ＣのマスクＭＫを用いる場合には、露光装置ＥＸは正立像を投影する投影光学系ＬＥ１〜ＬＥ５を配置する。
なお、上記実施形態は、基板ＦＢがロール状の樹脂製シートであることを前提であったため、移動ローラＲＲ及び平面保持ステージ２０を使用した。しかし、所定の大きさの樹脂製シート又はガラス基板などに対しては移動ローラＲＲ及び平面保持ステージ２０の代わりにＸＹ平面で移動するＸＹステージを配置してもよい。
ＣＨ … チャネル長
ＤＲ … ドレイン電極
ＥＸ … 露光装置
ＦＢ 基板
ＦＳ１〜ＦＳ５ … 視野絞り
ＨＴ … 温風ヒータ
ＩＦ１〜ＩＦ５ … 照明領域
ＩＳ … 絶縁体
ＩＴＯ… 透明電極
ＬＡ … 照明装置
ＬＥ（ＬＥ１〜ＬＥ５） … 投影光学系
ＬＥＴ … 第１レンズ
ＬＥＢ … 第２レンズ
ＭＫ１，ＭＫ２ … マスク
ＭＴ … 流動性電極材料
ＭＳＴ … マスクステージ
ＮＡ … 開口数
ＯＧ … 有機半導体
ＰＸ … 画素電極
ＰＲ１，ＰＲ２，ＰＲ３，ＰＲ４，ＰＲ５ … 印刷ローラ
ＰＴ … 基板
ＰＡ−Ａ，ＰＡ−Ｂ … パターン
ＰＡ１〜ＰＡ５… パターン領域
ＲＲ（ＲＲ１、ＲＲ２、ＲＲ３、ＲＲ４） … 移動ローラ
ＳＡＭ … 表面改質層
ＳＯ … ソース電極
ＴＦＴ … 薄膜トランジスタ
ＹＡＧ … 照明光源
ＡＣ１，ＡＣ２ … アライメントカメラ
Ｐ１，Ｐ２ … 弾性変形部
２０ … 平面保持ステージ
５０ … 搬送部
５１，５２ … シート溜まり部
５３，５４ … 空気射出部
１００ … 製造装置

Claims (21)

  1. 基板に第１表面改質層を形成する工程と、
    マスク及び投影光学系を使って、前記第１表面改質層に紫外線を含む光を照射することにより、前記マスクのパターンを前記第１表面改質層に転写する工程と、
    前記パターンの転写によって前記第１表面改質層が改質された領域に前記パターンを形成するパターン形成工程と、
    を備える表示素子の製造方法。
  2. 前記投影光学系は、両側テレセントリックである請求項１に記載の表示素子の製造方法。
  3. 前記投影光学系は、拡大光学系である請求項１又は請求項２に記載の表示素子の製造方法。
  4. 前記マスクは、第１パターン領域と第２パターン領域とを有しており、
    前記投影光学系は、前記第１パターン領域に対応する第１光学系と前記第２パターン領域に対応する第２光学系とを有している請求項１から請求項３のいずれか一項に記載の表示素子の製造方法。
  5. 前記第１表面改質層は、前記自己組織化単分子膜を含む請求項１から請求項４のいずれか一項に記載の表示素子の製造方法。
  6. 前記マスクのパターンはソース電極のパターン及びドレイン電極のパターンを有しており、
    前記パターン形成工程は、前記第１表面改質層が改質された領域に流動性電極材料を塗布し、前記ソース電極及び前記ドレイン電極を形成する請求項１から請求項５のいずれか一項に記載の表示素子の製造方法。
  7. 前記ソース電極と前記ドレイン電極との間に有機半導体層を形成する工程を備える請求項６に記載の表示素子の製造方法。
  8. 前記マスクのパターンはゲート電極のパターンを有しており、
    前記基板上に第２表面改質層を形成する工程と、
    マスク及び投影光学系を使って、前記第２表面改質層に紫外線を含む光を照射することにより、前記ゲート電極のパターンを前記第２表面改質層に転写する工程と、
    前記パターンの転写によって前記第２表面改質層が改質された領域に流動性電極材料を塗布し、前記ゲート電極を形成する工程と、
    を備える請求項６又は請求項７に記載の表示素子の製造方法。
  9. 前記流動性電極材料の塗布は、印刷法、液滴吐出法、スピンコート法、ディップ法又はミストデポジション法により塗布する請求項６から請求項８のいずれか一項に記載の表示素子の製造方法。
  10. 基板上にゲート電極を形成する工程と、
    前記ゲート電極上に絶縁層を形成する工程と、
    前記絶縁層の表面に第１表面改質層を形成する工程と、
    マスク及び投影光学系を使って、前記第１表面改質層に紫外線を含む光を照射することにより、前記マスクのソース電極及びドレイン電極のパターンを前記第１表面改質層に転写する工程と、
    前記パターンの転写によって前記第１表面改質層が改質された領域に、流動性電極材料を塗布し、前記ソース電極及び前記ドレイン電極を形成する工程と、
    前記ソース電極と前記ドレイン電極との間に、有機半導体層を形成する工程と、
    を備える薄膜トランジスタの製造方法。
  11. 基板に表面改質層を形成する表面改質層の層形成部と、
    紫外線を含む光を照明する照明部と、
    前記照明部からの光でパターンが描かれたマスクを照明し、前記マスクのパターンを前記基板にパターン像として投影する投影光学系と、
    前記パターンの投影によって前記表面改質層が改質された領域に前記パターンを形成するパターン形成部と、
    を備える表示素子の製造装置。
  12. 前記投影光学系は、両側テレセントリックである請求項１１に記載の表示素子の製造装置。
  13. 前記投影光学系は、前記パターン像が前記パターンを倒立させて前記基板に投影されるとともに、前記パターン像は前記パターンの２倍以上の倍率で拡大する請求項１１または請求項１２に記載の表示素子の製造装置。
  14. 前記マスクは、第１パターン領域とこの第１パターン領域から遮光域を介して離れた第２パターン領域とを有しており、
    前記投影光学系は、前記第１パターン領域に対応する第１光学系と前記第２パターン領域に対応する第２光学系とを有している請求項１１から請求項１３のいずれか一項に記載の表示素子の製造装置。
  15. 前記表面改質層は、前記自己組織化単分子膜を含む請求項１１から請求項１４のいずれか一項に記載の表示素子の製造装置。
  16. 前記マスクのパターンはソース電極のパターン及びドレイン電極のパターンを有しており、
    前記パターン形成部は、前記第１表面改質層が改質された領域に流動性電極材料を塗布し、前記ソース電極及び前記ドレイン電極を形成する請求項１１から請求項１５のいずれか一項に記載の表示素子の製造装置。
  17. さらに、前記ソース電極と前記ドレイン電極との間に有機半導体層を形成する請求項１６に記載の表示素子の製造装置。
  18. 基板に表面改質層を形成する表面改質層の層形成部と、
    紫外線を含む光を照明する照明部と、
    ソース電極及びドレイン電極のパターンが描かれたマスクと、
    前記照明部からの光で前記マスクを照明し、前記マスクのパターンを前記基板にパターン像として投影する投影光学系と、
    前記ソース電極及び前記ドレイン電極を形成するため、前記パターンの投影により前記表面改質層が改質された領域に流動性電極材料を塗布する塗布部と、
    を備える薄膜トランジスタの製造装置。
  19. 所定方向に可撓性の基板を搬送する搬送部と、
    所定のパターンが描かれたマスクに照明光を供給する照明光学系と、
    前記可撓性基板上に回路を形成するために、前記マスクのパターンを前記基板上の露光域にパターン像として投影する投影光学系と、
    前記投影光学系の露光域に対応する前記可撓性基板を支持する支持装置と、
    前記支持装置の前記所定方向の上流側と下流とに設けられた前記可撓性基板を弛ませる基板溜り装置と、
    を備える回路形成装置。
  20. 前記投影光学系は平面状の露光域を有し、前記支持装置は前記投影光学系の露光域に対応する前記可撓性基板を平面的に保持するステージを有し、前記可撓性基板を前記ステージ上で投影光学系による露光時に静止させる請求項１９記載の回路形成装置。
  21. 前記投影光学系はスリット状の露光域を有し、前記支持装置は前記投影光学系のスリット状露光域に対応する前記可撓性基板を支持し、前記投影光学系による露光時には該支持装置上での前記可撓性基板の搬送速度を前記搬送部による前記可撓性基板の搬送速度とは異なる速度とした請求項１９記載の回路形成装置。

JP2010518886A 2008-06-30 2009-06-17 表示素子の製造方法及び製造装置、薄膜トランジスタの製造方法及び製造装置、及び回路形成装置 Pending JPWO2010001537A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008169957 2008-06-30
JP2008169957 2008-06-30
PCT/JP2009/002749 WO2010001537A1 (ja) 2008-06-30 2009-06-17 表示素子の製造方法及び製造装置、薄膜トランジスタの製造方法及び製造装置、及び回路形成装置

Publications (1)

Publication Number Publication Date
JPWO2010001537A1 true JPWO2010001537A1 (ja) 2011-12-15

Family

ID=41465644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010518886A Pending JPWO2010001537A1 (ja) 2008-06-30 2009-06-17 表示素子の製造方法及び製造装置、薄膜トランジスタの製造方法及び製造装置、及び回路形成装置

Country Status (5)

Country Link
US (1) US8349672B2 (ja)
JP (1) JPWO2010001537A1 (ja)
KR (1) KR20110028473A (ja)
TW (1) TWI485497B (ja)
WO (1) WO2010001537A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4735258B2 (ja) 2003-04-09 2011-07-27 株式会社ニコン 露光方法及び装置、並びにデバイス製造方法
TWI474132B (zh) 2003-10-28 2015-02-21 尼康股份有限公司 照明光學裝置、投影曝光裝置、曝光方法以及元件製造方法
TWI612338B (zh) 2003-11-20 2018-01-21 尼康股份有限公司 光學照明裝置、曝光裝置、曝光方法、以及元件製造方法
TWI360837B (en) 2004-02-06 2012-03-21 Nikon Corp Polarization changing device, optical illumination
KR101544336B1 (ko) 2005-05-12 2015-08-12 가부시키가이샤 니콘 투영 광학계, 노광 장치 및 노광 방법
US8451427B2 (en) 2007-09-14 2013-05-28 Nikon Corporation Illumination optical system, exposure apparatus, optical element and manufacturing method thereof, and device manufacturing method
JP5267029B2 (ja) 2007-10-12 2013-08-21 株式会社ニコン 照明光学装置、露光装置及びデバイスの製造方法
SG10201602750RA (en) 2007-10-16 2016-05-30 Nikon Corp Illumination Optical System, Exposure Apparatus, And Device Manufacturing Method
KR101562073B1 (ko) 2007-10-16 2015-10-21 가부시키가이샤 니콘 조명 광학 시스템, 노광 장치 및 디바이스 제조 방법
US8379187B2 (en) 2007-10-24 2013-02-19 Nikon Corporation Optical unit, illumination optical apparatus, exposure apparatus, and device manufacturing method
US9116346B2 (en) 2007-11-06 2015-08-25 Nikon Corporation Illumination apparatus, illumination method, exposure apparatus, and device manufacturing method
CN101910817B (zh) 2008-05-28 2016-03-09 株式会社尼康 照明光学系统、曝光装置以及器件制造方法
KR101723354B1 (ko) * 2011-02-24 2017-04-05 가부시키가이샤 니콘 기판처리방법 및 기판처리장치
KR102057813B1 (ko) * 2012-05-24 2019-12-19 가부시키가이샤 니콘 미스트 성막장치
JP6287839B2 (ja) * 2012-08-06 2018-03-07 株式会社ニコン 基板処理装置
IN2015DN01909A (ja) * 2012-08-28 2015-08-07 Nikon Corp
CN110379715A (zh) * 2014-08-26 2019-10-25 株式会社尼康 转印基板
KR102300024B1 (ko) * 2014-10-23 2021-09-09 삼성디스플레이 주식회사 표시 장치
JP6702332B2 (ja) * 2015-09-29 2020-06-03 株式会社ニコン 製造システム
JP6666780B2 (ja) * 2016-04-11 2020-03-18 株式会社小森コーポレーション 電子デバイス製造装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003518332A (ja) * 1999-12-21 2003-06-03 プラスティック ロジック リミテッド インクジェットで作成された集積回路
WO2008065977A1 (fr) * 2006-11-27 2008-06-05 Nikon Corporation Procédé d'exposition, procédé de formation de motif, dispositif d'exposition, et procédé de fabrication du dispositif

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001155858A (ja) * 1999-11-24 2001-06-08 Sharp Corp 有機ｅｌ素子の製造方法
US6582504B1 (en) 1999-11-24 2003-06-24 Sharp Kabushiki Kaisha Coating liquid for forming organic EL element
TWI282909B (en) * 1999-12-23 2007-06-21 Asml Netherlands Bv Lithographic apparatus and a method for manufacturing a device
JP2005079560A (ja) 2003-09-04 2005-03-24 Hitachi Ltd 薄膜トランジスタ，表示装置、およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003518332A (ja) * 1999-12-21 2003-06-03 プラスティック ロジック リミテッド インクジェットで作成された集積回路
WO2008065977A1 (fr) * 2006-11-27 2008-06-05 Nikon Corporation Procédé d'exposition, procédé de formation de motif, dispositif d'exposition, et procédé de fabrication du dispositif

Also Published As

Publication number Publication date
TWI485497B (zh) 2015-05-21
US20110151630A1 (en) 2011-06-23
TW201001039A (en) 2010-01-01
US8349672B2 (en) 2013-01-08
KR20110028473A (ko) 2011-03-18
WO2010001537A1 (ja) 2010-01-07

Similar Documents

Publication Publication Date Title
WO2010001537A1 (ja) 表示素子の製造方法及び製造装置、薄膜トランジスタの製造方法及び製造装置、及び回路形成装置
JP6424940B2 (ja) ミストによる成膜装置
US20070178280A1 (en) Method of pattern coating
JP5708179B2 (ja) 露光装置、基板処理装置及びデバイス製造方法
KR20130041785A (ko) 노광 장치, 기판 처리 장치 및 디바이스 제조 방법
CN104507685B (zh) 转印装置以及基板处理装置
US20100095860A1 (en) Printing system and method for manufacturing liquid crystal display device using the same
JP3687663B2 (ja) 膜形成方法、デバイス製造方法、電気光学装置の製造方法、及び電子機器の製造方法
US7430962B2 (en) Printing device and printing method using the same
JP2010014939A (ja) 回路素子の製造装置及び製造方法
Nomura et al. Advanced screen-offset printing for fabricating thick electrodes on the concave surface of cylindrically curved glass
JP6516030B2 (ja) パターン形成方法
JP5168029B2 (ja) 印刷装置及び印刷物の製造方法
JP7004016B2 (ja) パターン形成装置
CN104737279A (zh) 薄膜形成装置及薄膜形成方法
JP2008012388A (ja) パターン形成装置
JP2019215551A (ja) デバイス製造方法
JP5169162B2 (ja) 着色フォトレジストの塗布方法及び塗布装置
JP2010091893A (ja) 表示素子の製造方法、及び表示素子の製造装置
JP3934947B2 (ja) カラーフィルター又は液晶用構造材の現像方法
TWI265385B (en) Photolithography apparatus
JP6406411B2 (ja) パターン形成方法、パターン形成装置、及び搬送装置
JP6680376B2 (ja) パターン形成装置
JP2001272922A (ja) 電気光学装置の製造方法及び電気光学装置の製造装置
JP2009063608A (ja) カラーフィルターの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140310