JP2006332645A - 有機薄膜トランジスタ及びその製造方法、有機薄膜トランジスタを備えた平板表示装置 - Google Patents

有機薄膜トランジスタ及びその製造方法、有機薄膜トランジスタを備えた平板表示装置 Download PDF

Info

Publication number
JP2006332645A
JP2006332645A JP2006130398A JP2006130398A JP2006332645A JP 2006332645 A JP2006332645 A JP 2006332645A JP 2006130398 A JP2006130398 A JP 2006130398A JP 2006130398 A JP2006130398 A JP 2006130398A JP 2006332645 A JP2006332645 A JP 2006332645A
Authority
JP
Japan
Prior art keywords
substrate
region
gate insulating
film transistor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006130398A
Other languages
English (en)
Inventor
Min-Chul Suh
▲ミン▼徹 徐
Yong-Woo Park
容佑 朴
Yeon-Gon Mo
然坤 牟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2006332645A publication Critical patent/JP2006332645A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114Poly-phenylenevinylene; Derivatives thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/621Aromatic anhydride or imide compounds, e.g. perylene tetra-carboxylic dianhydride or perylene tetracarboxylic di-imide
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Abstract

【課題】有機薄膜トランジスタ及びその製造方法、有機薄膜トランジスタを備えた平板表示装置を提供する。
【解決手段】基板の所定部分を表面処理する段階と、表面処理されていない基板上にソース/ドレイン電極を形成する段階と、基板の表面処理された部分とコンタクトするように半導体層を形成する段階と、基板上にゲート絶縁膜を形成する段階と、ゲート絶縁膜上にゲートを形成する段階とを含む薄膜トランジスタの製造方法である。基板は、CFガスまたはCガスのようなフッ素系ガスを用いてプラズマ表面処理する。これにより、基板のチャンネル層に対応する部分をフッ素系ガスを用いて表面処理することによって、チャンネル層を安定化させて素子の特性を向上させうる。
【選択図】図2A

Description

本発明は、有機薄膜トランジスタに係り、より具体的には、基板の表面をフッ素系ガスを用いて表面処理することによって、チャンネル層を安定化させて素子の特性を向上させうる有機薄膜トランジスタ及びその製造方法に関する。また、本発明は、フッ素系ガスを用いたプラズマ処理工程によって、チャンネル層が安定化した薄膜トランジスタを備えた有機電界発光表示装置に関する。
通常に、フレキシブル有機電界発光表示装置は、基板としてフレキシブル基板を使用し、前記フレキシブル基板は、プラスチック基板などを含む。プラスチック基板は、熱安定性が非常に脆弱で、低温工程を用いた有機電界発光表示装置の製造が要求されている。
このようなフレキシブル有機電界発光表示装置に使われる駆動素子として、低温工程が可能な有機薄膜トランジスタ(Organic Thin Film Transistor:OTFT)が脚光を浴びている。前記OTFTは、次世代ディスプレイ装置の駆動素子として活発な研究が進められている。
このようなOTFTは、半導体層としてシリコン膜の代りに有機膜を使用するものであって、有機膜の材料によってオリゴチオフェン、ペンタセンのような低分子有機物薄膜トランジスタと、ポリチオフェン系のような高分子有機物薄膜トランジスタとに分類される。
半導体層が有機物質を含むOTFTは、基板の表面が極性を帯びる場合、基板の表面と接触する有機半導体層のチャンネル層が不安定になって素子の特性が低下するという問題点があった。
本発明は、前記の問題点を解決するためのものであって、本発明の目的は、基板の表面をフッ素系ガスを用いて表面処理することによって、チャンネル層を安定化させうるOTFT及びその製造方法を提供することである。
本発明の他の目的は、チャンネル層が安定化して素子の特性が向上した薄膜トランジスタを備えた有機電界発光表示装置を提供することである。
前記目的を達成するために、本発明は、チャンネル領域とコンタクトする第1領域と前記チャンネル領域とコンタクトしない第2領域とを備え、第1領域と第2領域とが相異なる表面特性を有する基板と、前記基板の第2領域上に形成されたソース/ドレイン電極と、前記基板の第1領域とコンタクトする前記チャンネル領域を備える半導体層と、基板上に形成されたゲートと、前記ソース/ドレイン電極とゲートとの間に形成されたゲート絶縁膜と、を備える薄膜トランジスタを提供することを特徴とする。
前記半導体層は、有機半導体物質を含む。前記半導体層は、前記基板の第1領域とコンタクトして、その表面が改質されたチャンネル領域を備え、前記チャンネル領域は、前記基板の第1領域とコンタクトした表面から数十ないし数百Åまでその表面が改質される。
前記基板の第1領域は、CFガスまたはCガスのようなフッ素系ガスを用いてプラズマ表面処理される。
また、本発明は、基板上に形成されたゲートと、基板上に形成され、チャンネル領域とコンタクトする第1領域と、前記チャンネル領域とコンタクトしない第2領域とを備え、第1領域と第2領域とが相異なる表面特性を有するゲート絶縁膜と、前記ゲート絶縁膜の第2領域上に形成されたソース/ドレイン電極と、前記ゲート絶縁膜の第1領域とコンタクトする前記チャンネル領域を備える半導体層と、を備える薄膜トランジスタを提供することを特徴とする。
前記ゲート絶縁膜の第1領域は、CFガスまたはCガスのようなフッ素系ガスを用いてプラズマ表面処理される。
前記半導体層は、前記基板の第1領域とコンタクトして、その表面が改質されたチャンネル領域を備え、前記半導体層のチャンネル領域は、前記基板の第1領域とコンタクトした表面から数十ないし数百Åまでその表面が改質される。
また、本発明は、基板の所定部分を表面処理する段階と、前記表面処理されていない基板上にソース/ドレイン電極を形成する段階と、前記基板の表面処理された部分とコンタクトするように半導体層を形成する段階と、基板上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上にゲートを形成する段階と、を含む薄膜トランジスタの製造方法を提供することを特徴とする。
また、本発明は、基板上にゲートを形成する段階と、基板上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の所定部分を表面処理する段階と、表面処理されていないゲート絶縁膜上にソース/ドレイン電極を形成する段階と、前記ゲート絶縁膜の表面処理された部分とコンタクトするように半導体層を形成する段階と、を含む薄膜トランジスタの製造方法を提供することを特徴とする。
前記記載された薄膜トランジスタの製造方法により製造された薄膜トランジスタを備えることを特徴とする有機発光表示装置を提供することを特徴とする。
本発明によれば、半導体層のチャンネル領域とコンタクトする基板の表面をフッ素系ガスを用いてプラズマ表面処理することによって、有機半導体層のチャンネル領域の表面特性を改質して薄膜トランジスタの特性を向上させうる。
以下、本発明の実施形態を添付された図面を参照して説明すれば、次の通りである。
図1は、本発明の一実施形態によるOTFTの断面図である。図1のOTFT100は、トップゲート構造を有する。
図1を参照すれば、OTFT100は、ソース電極121とドレイン電極125との間、すなわち、半導体層130のチャンネル領域135とコンタクトする部分115が表面処理された基板110を備える。前記基板110の表面処理された部分115は、フッ素系ガス、例えばCF、Cなどのようなフッ素系ガスを用いてプラズマ表面処理された。
この時、基板110の表面処理された部分115は、極性基を帯びる基板の表面をフッ素原子Fにより極性を抑制することによって、基板の表面を安定化させる。したがって、前記基板110の表面処理された部分115は、表面処理されていない部分に比べて疎水性が強くなる。
前記基板110は、ガラス基板、プラスチック基板または金属基板を含む。金属基板は、望ましくは、SUS(Steel Use Stainless)を含む。プラスチック基板は、望ましくは、ポリエーテルスルホン(PES)、ポリアクリレート(PAR)、ポリエーテルイミド(PEI)、ポリエチレンナフタレート(PEN)、ポリエチレンテレフタレート(PET)、ポリフェニレンスルフィド(PPS)、ポリアリレート、ポリイミド、ポリカーボネート(PC)、セルローストリアセテート(TAC)、セルロースアセテートプロピオネート(CAP)からなる群より選択されるプラスチックフィルムを含む。
基板110の表面処理されていない部分にソース電極121とドレイン電極125とが形成される。基板上に前記ソース電極121とドレイン電極125との間にチャンネル領域135を備える半導体層130が形成される。前記半導体層130は、ソース電極121及びドレイン電極125とコンタクトし、且つ、ソース電極121とドレイン電極125との間のチャンネル領域135は、基板110の表面処理された部分115とコンタクトする。
したがって、前記半導体層130のチャンネル領域135は、基板110の表面処理された部分115とコンタクトするので、チャンネル領域135と基板110間の界面が安定化する。フッ素系ガスを用いたプラズマ表面処理により疎水性を帯びるフッ素原子Fが半導体層130の有機物質と結合して、基板の表面極性を抑制して安定化させる。
すなわち、フッ素系プラズマ雰囲気で直接的な化学反応(置換反応)を促進させて、有機薄膜の表面特性を変化させる。したがって、半導体層130の表面の化学的及び物理的特性を変化させることによって、基板と半導体層のチャンネル領域との界面特性を改善させる。
この時、前記半導体層130の前記基板とコンタクトするチャンネル領域135は、表面部分のみプラズマ表面処理により改質され、残りのバルク部分は、その特性がそのまま維持される。前記半導体層130のチャンネル領域135の表面改質される部分は、基板100の表面処理された部分115とコンタクトする表面から数十ないし数百Å程度である。
前記半導体層130は、有機半導体層を備え、ペンタセン、テトラセン、アントラセン、ナフタレン、アルファ−6−チオフェン、ぺリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ぺリレンテトラカルボン酸ジイミド及びその誘導体、ぺリレンテトラカルボン酸二無水物及びその誘導体、ポリチオフェン及びその誘導体、ポリパラフェニレンビニレン及びその誘導体、ポリプロレン及びその誘導体、ポリチオフェンビニレン及びその誘導体、ポリパラフェニレン及びその誘導体、ポリチオフェン−ヘテロ環芳香族共重合体及びその誘導体、ナフタレンのオリゴアセン及びその誘導体、アルファ−5−チオフェンのオリゴチオフェン及びその誘導体、金属含有または非含有のフタロシアニン及びその誘導体、ピロメリット酸二無水物及びその誘導体、ピロメリット酸ジイミド及びその誘導体、ぺリレンテトラカルボン酸二無水物及びその誘導体、ナフタレンテトラカルボン酸ジイミド及びその誘導体、ナフタレンテトラカルボン酸二無水物及びその誘導体から選択される少なくとも一つの有機膜を備える。
OTFT100は、基板上に形成されたゲート絶縁膜140と、前記半導体層130のチャンネル層135に対応するゲート絶縁膜140上に形成されたゲート150とをさらに備える。図示していないが、基板110とソース電極121及びドレイン電極125との間にバッファ膜をさらに備えても良い。
前記ゲート絶縁膜140は、無機絶縁膜または有機絶縁膜を備えるか、または有機−無機ハイブリッド膜を備え得る。前記絶縁膜140のための無機絶縁膜は、望ましく、窒化膜または酸化膜を備え、前記有機絶縁膜は、望ましくは、ベンゾシクロブタン(BCB)、ポリイミド、パリレン及びポリビニルフェノール(PVP)から選択される有機絶縁膜を備える。
図2Aないし図2Cは、本発明の一実施形態によるOTFTの製造方法を説明するための断面図である。
図2Aを参照すれば、基板110の所定部分115をプラズマ処理して、基板の表面の極性効果を抑制させる。前記プラズマ処理工程は、例えばCFガスまたはCガスのようなフッ素系ガスを用いて行われる。基板110のプラズマ表面処理された部分115は、後続工程で形成される半導体層のチャンネル領域とコンタクトする部分である。基板110のプラズマ表面処理された部分115は、フッ素原子Fによりその他の部分よりさらに疎水性を帯びる。
図2Bを参照すれば、基板110の表面処理されていない部分上にソース電極121とドレイン電極125とを形成する。図2Cを参照すれば、基板上に半導体層130を形成する。前記半導体層130は、有機半導体物質を含む。半導体層130のチャンネル領域135は、基板110の表面処理された部分115とコンタクトする。前記半導体層130のチャンネル領域135は、基板110の表面処理された部分とコンタクトする表面から数十ないし数百Å程度のみ表面改質され、残りのバルク部分は特性をそのまま維持する。
次いで、基板上にゲート絶縁膜140を形成し、前記半導体層130のチャンネル領域135に対応するゲート絶縁膜140上にゲート電極150を形成すれば、図1に示したような薄膜トランジスタが得られる。
図3は、本発明の他の実施形態によるOTFTの断面図である。図3のOTFT200は、ボトムゲート構造を有する。
図3を参照すれば、OTFT200は基板210上に形成されたゲート220とゲート絶縁膜230とを備える。前記ゲート絶縁膜230は、ソース電極とドレイン電極との間、すなわち、半導体層のチャンネル層とコンタクトする部分235が表面処理される。前記ゲート絶縁膜230の所定部分235は、フッ素系ガス、例えばCF、Cのようなガスを用いてプラズマ表面処理される。
ゲート絶縁膜230の表面処理された部分235は、それ以外の部分とは相異なる表面特性を有する。すなわち、前記ゲート絶縁膜230の表面処理された部分235は、表面処理されていない部分に比べて疎水性が強くなる。この時、ゲート絶縁膜230の表面処理された部分235は、極性基を帯びるゲート絶縁膜230の表面をフッ素原子Fにより極性を抑制することによって、ゲート絶縁膜230の表面を安定化させる。
前記基板210は、ガラス基板、プラスチック基板または金属基板を備える。前記ゲート絶縁膜230は、無機絶縁膜または有機絶縁膜を備えるか、または有機−無機ハイブリッド膜を備え得る。前記ゲート絶縁膜230のための無機絶縁膜は、望ましく、窒化膜または酸化膜を備え、前記有機絶縁膜は、望ましくは、BCB、ポリイミド、パリレン及びPVPから選択される有機絶縁膜を備える。
前記ゲート絶縁膜230の表面処理されていない部分にソース電極241とドレイン電極245とが形成される。基板上のソース電極241とドレイン電極245との間にチャンネル領域255を備える半導体層250が形成される。前記半導体層250は、一実施形態と同様に有機半導体物質を含む。
前記半導体層250は、ソース電極241及びドレイン電極245とコンタクトし、またソース電極241とドレイン電極245との間のチャンネル領域255は、ゲート絶縁膜230の表面処理された部分235とコンタクトする。したがって、前記半導体層250のチャンネル領域255は、ゲート絶縁膜230の表面処理された部分235とコンタクトするので、チャンネル領域255とゲート絶縁膜230との界面が安定化する。
フッ素系ガスを用いたプラズマ表面処理は、疎水性を帯びるフッ素原子Fを半導体層250の有機物質と結合させて、ゲート絶縁膜230の表面極性を抑制させることによって、半導体層250のチャンネル領域255とコンタクトするゲート絶縁膜との表面を安定化させる。したがって、半導体層250の表面の化学的及び物理的特性を変化させて、ゲート絶縁膜230と半導体層250のチャンネル領域255との界面特性を改善させる。
この時、前記半導体層250の前記ゲート絶縁膜230の表面処理された部分235とコンタクトするチャンネル領域255は、表面部分のみプラズマ表面処理により改質され、残りのバルク部分は、その特性をそのまま維持する。前記半導体層250のチャンネル層255の表面改質される部分は、ゲート絶縁膜230と接触する表面から数十ないし数百Å程度である。
図4Aないし図4Cは、本発明の他の実施形態によるボトムゲート構造を有するOTFTの製造方法を説明するための断面図である。
図4Aを参照すれば、基板210の所定部分にゲート220を形成し、ゲート220を備えた基板上にゲート絶縁膜230を形成する。図4Bを参照すれば、ゲート絶縁膜230の所定部分235をプラズマ処理して表面極性を抑制して安定化させる。
前記プラズマ処理工程は、例えばCFガスまたはCガスのようなフッ素系ガスを用いて行われる。ゲート絶縁膜230のプラズマ表面処理された部分235は、後続工程で形成される半導体層のチャンネル領域とコンタクトする部分である。ゲート絶縁膜230のプラズマ表面処理されて半導体層のチャンネル領域とコンタクトする部分235は、フッ素原子Fによりそれ以外の部分よりさらに疎水性を帯びる。
図4Cを参照すれば、ゲート絶縁膜230の表面処理されていない部分上にソース電極241とドレイン電極245とを形成する。次いで、ゲート絶縁膜230上に半導体層250を形成すれば、図3に示すようなOTFT200が得られる。
前記半導体層250は、有機半導体物質を含む。半導体層250のチャンネル領域255は、ゲート絶縁膜230の表面処理された部分235とコンタクトする。前記半導体層250のチャンネル領域255は、ゲート絶縁膜230の表面処理された部分235とコンタクトする表面から数十ないし数百Å程度のみ表面改質され、残りのバルク部分は、特性をそのまま維持する。
図5は、本発明の一実施形態によるトップゲート薄膜トランジスタを備えた有機発光表示装置の断面図である。図5には、有機発光表示装置300のうち、有機発光素子及び前記有機発光素子を駆動するためのOTFTに限定して示した。
図5を参照すれば、基板310上にソース電極321、ドレイン電極325、半導体層330、及びゲート350を備える薄膜トランジスタが形成される。前記ソース電極321及びドレイン電極325は、基板310上に形成され、ソース電極321とドレイン電極325との間の基板310とコンタクトするように半導体層330が形成される。
前記半導体層330は、有機半導体物質を含み、前記ソース電極321とドレイン電極325との間にチャンネル領域335を備える。前記基板310の前記半導体層330のチャンネル領域335とコンタクトする部分315は、フッ素系ガスを用いてプラズマ処理されて半導体層330のチャンネル領域335の表面特性を改質させる。
基板上にゲート絶縁膜340が形成され、前記ゲート絶縁膜340の前記半導体層330のチャンネル領域335に対応する部分にゲート350が形成される。基板上に保護膜360が形成される。
前記保護膜360上にビアホール365を介して薄膜トランジスタのソース電極321とドレイン電極325のうちドレイン電極325に連結される下部電極370、有機膜層390、及び上部電極395を備える有機発光素子が形成される。前記下部電極370は、画素電極として作用し、画素分離膜380の開口部385により露出される。
前記下部電極370は、アノード電極として作用し、前記上部電極395は、カソード電極として作用するが、必ずしもこれに限定されるものではなく、下部電極370がカソード電極として作用し、上部電極395がアノード電極として作用しても良い。前記有機膜層390は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層、及び正孔抑制層から選択される一つ以上の有機膜を備える。
図6は、本発明の他の実施形態によるボトムゲート薄膜トランジスタを備えた有機発光表示装置の断面図である。図6には、有機発光表示装置400のうち、有機発光素子及び前記有機発光素子を駆動するためのOTFTに限定して示した。
図6を参照すれば、基板410上にゲート420、半導体層450、ソース電極441、及びドレイン電極445を備えるOTFTが形成される。ゲート420が基板上に形成され、前記ゲート420と半導体層450との間にゲート絶縁膜430が形成される。
前記半導体層450は、有機半導体物質を含み、前記ゲート420に対応する部分にチャンネル領域455を備える。前記ゲート絶縁膜430の前記半導体層450のチャンネル領域455とコンタクトする部分435は、フッ素系ガスを用いてプラズマ処理されて、半導体層450のチャンネル領域455の表面特性を改質させる。
基板上に保護膜460が形成され、前記保護膜460上にビアホール465を介して薄膜トランジスタのソース電極441とドレイン電極445のうち、ドレイン電極445に連結される下部電極470、有機膜層490及び上部電極495を備える有機発光素子が形成される。前記下部電極470は、画素電極として作用し、画素分離膜480の開口部485により露出される。
前記下部電極470は、アノード電極として作用し、前記上部電極495は、カソード電極として作用するが、必ずしもこれに限定されるものではなく、下部電極470がカソード電極として作用し、上部電極495がアノード電極として作用しても良い。前記有機膜層490は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層及び正孔抑制層から選択される一つ以上の有機膜を備える。
本発明の実施形態によるOTFT及びそれを備える有機電界発光表示装置は、図面に示した構造に限定されるものではなく、多様な構造を有するOTFT及びそれを備えた有機電界発光表示装置に適用可能である。
本発明の実施形態では、平板表示素子としてOTFTを駆動素子として使用する有機電界発光表示装置について例示したが、本発明の半導体層の表面特性を向上したOTFTを駆動素子として使用する液晶表示装置などの平板表示装置にも適用可能である。
本発明の実施形態は、有機半導体層がパターニングされず、ソース/ドレイン電極とコンタクトするように形成されたが、必ずしもこれに限定されるものではなく、有機半導体層がパターニングされるOTFTにも適用可能である。
以上、本発明の望ましい実施形態を参照して説明したが、当業者は、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更可能であるということを理解できるであろう。
本発明は、有機電界発光表示装置だけでなく、液晶表示素子(LCD)などのような平板表示装置に適用して素子の特性を向上させうる。
本発明の一実施形態によるトップゲート構造を有するOTFTの断面図である。 本発明の一実施形態によるトップゲート構造を有するOTFTの製造方法を説明する断面図である。 本発明の一実施形態によるトップゲート構造を有するOTFTの製造方法を説明する断面図である。 本発明の一実施形態によるトップゲート構造を有するOTFTの製造方法を説明する断面図である。 本発明の他の実施形態によるボトムゲート構造を有するOTFTの断面図である。 本発明の他の実施形態によるボトムゲート構造を有するOTFTの製造方法を説明する断面図である。 本発明の他の実施形態によるボトムゲート構造を有するOTFTの製造方法を説明する断面図である。 本発明の他の実施形態によるボトムゲート構造を有するOTFTの製造方法を説明する断面図である。 本発明の一実施形態による有機発光表示装置の断面図である。 本発明の他の実施形態による有機発光表示装置の断面図である。
符号の説明
100、200 有機薄膜トランジスタ
300、400 有機発光表示装置
110、210、310、410 基板
115、235、315、435 半導体層のチャンネル層とコンタクトする部分
130、250、330、450 半導体層
135、255、335、455 チャンネル領域
121、125、241、245、321、325、441、445 ソース/ドレイン電極
140、230、340、430 ゲート絶縁膜
150、220、351、430 ゲート
360、460 保護膜

Claims (19)

  1. チャンネル領域とコンタクトする第1領域と前記チャンネル領域とコンタクトしない第2領域とを備え、第1領域と第2領域とが相異なる表面特性を有する基板と、
    前記基板の第2領域上に形成されたソース/ドレイン電極と、
    前記基板の第1領域とコンタクトするチャンネル領域を備える半導体層と、
    前記基板上に形成されたゲートと、
    前記ソース/ドレイン電極と前記ゲートとの間に形成されたゲート絶縁膜と、を備えることを特徴とする薄膜トランジスタ。
  2. 前記半導体層は、有機半導体物質を含むことを特徴とする請求項1に記載の薄膜トランジスタ。
  3. 前記基板の第1領域は、プラズマ表面処理されたことを特徴とする請求項1に記載の薄膜トランジスタ。
  4. 前記基板の第1領域は、CFガスまたはCガスのようなフッ素系ガスを用いてプラズマ表面処理されたことを特徴とする請求項3に記載の薄膜トランジスタ。
  5. 前記半導体層は、前記基板の第1領域とコンタクトして、その表面が改質された前記チャンネル領域を備えることを特徴とする請求項3に記載の薄膜トランジスタ。
  6. 前記半導体層のチャンネル領域は、前記基板の第1領域とコンタクトした表面から数十ないし数百Åまでその表面が改質されたことを特徴とする請求項5に記載の薄膜トランジスタ。
  7. 基板上に形成されたゲートと、
    前記基板上に形成され、チャンネル領域とコンタクトする第1領域と前記チャンネル領域とコンタクトしない第2領域とを備え、第1領域と第2領域とが相異なる表面特性を有するゲート絶縁膜と、
    前記ゲート絶縁膜の第2領域上に形成されたソース/ドレイン電極と、
    前記ゲート絶縁膜の第1領域とコンタクトする前記チャンネル領域を備える半導体層と、を備えることを特徴とする薄膜トランジスタ。
  8. 前記半導体層は、有機半導体物質を含むことを特徴とする請求項7に記載の薄膜トランジスタ。
  9. 前記ゲート絶縁膜の第1領域は、プラズマ表面処理されたことを特徴とする請求項8に記載の薄膜トランジスタ。
  10. 前記ゲート絶縁膜の第1領域は、CFガスまたはCガスのようなフッ素系ガスを用いてプラズマ表面処理されたことを特徴とする請求項9に記載の薄膜トランジスタ。
  11. 前記半導体層は、前記ゲート絶縁膜の第1領域とコンタクトして、その表面が改質された前記チャンネル領域を備えることを特徴とする請求項9に記載の薄膜トランジスタ。
  12. 前記半導体層のチャンネル領域は、前記ゲート絶縁膜の第1領域とコンタクトした表面から数十ないし数百Åまでその表面が改質されたことを特徴とする請求項11に記載の薄膜トランジスタ。
  13. 基板の所定部分を表面処理する段階と、
    前記基板の表面処理されていない部分上にソース/ドレイン電極を形成する段階と、
    前記基板の前記表面処理された部分とコンタクトするように半導体層を形成する段階と、
    前記基板上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上にゲートを形成する段階と、を含む薄膜トランジスタの製造方法。
  14. 前記基板は、CFガスまたはCガスのようなフッ素系ガスを用いてプラズマ表面処理されたことを特徴とする請求項13に記載の薄膜トランジスタの製造方法。
  15. 前記半導体層は、前記基板のプラズマ表面処理された部分とコンタクトして、その表面が改質されたチャンネル領域を備え、前記チャンネル領域は、前記基板とコンタクトした表面から数十ないし数百Åまでその表面が改質されたことを特徴とする請求項13に記載の薄膜トランジスタの製造方法。
  16. 基板上にゲートを形成する段階と、
    前記基板上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜の所定部分を表面処理する段階と、
    前記ゲート絶縁膜の表面処理されていない部分上にソース/ドレイン電極を形成する段階と、
    前記ゲート絶縁膜の表面処理された部分とコンタクトするように半導体層を形成する段階と、を含む薄膜トランジスタの製造方法。
  17. 前記ゲート絶縁膜の第1領域は、CFガスまたはCガスのようなフッ素系ガスを用いてプラズマ表面処理されたことを特徴とする請求項16に記載の薄膜トランジスタの製造方法。
  18. 前記半導体層は、前記ゲート絶縁膜とコンタクトして、その表面が改質されたチャンネル領域を備え、前記チャンネル領域は、前記ゲート絶縁膜とコンタクトした表面から数十ないし数百Åまでその表面が改質されたことを特徴とする請求項17に記載の薄膜トランジスタの製造方法。
  19. 請求項13または請求項16に記載の薄膜トランジスタの製造方法により製造された薄膜トランジスタを備えることを特徴とする平板表示装置。
JP2006130398A 2005-05-24 2006-05-09 有機薄膜トランジスタ及びその製造方法、有機薄膜トランジスタを備えた平板表示装置 Pending JP2006332645A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050043701A KR100683777B1 (ko) 2005-05-24 2005-05-24 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치

Publications (1)

Publication Number Publication Date
JP2006332645A true JP2006332645A (ja) 2006-12-07

Family

ID=37443907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006130398A Pending JP2006332645A (ja) 2005-05-24 2006-05-09 有機薄膜トランジスタ及びその製造方法、有機薄膜トランジスタを備えた平板表示装置

Country Status (4)

Country Link
US (1) US20060267003A1 (ja)
JP (1) JP2006332645A (ja)
KR (1) KR100683777B1 (ja)
CN (1) CN1870316B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011510478A (ja) * 2007-12-19 2011-03-31 ケンブリッジ ディスプレイ テクノロジー リミテッド 有機薄膜トランジスター、アクティブマトリックス有機光学デバイス、およびこれらの製造方法
JP2012509573A (ja) * 2008-08-08 2012-04-19 ケンブリッジ ディスプレイ テクノロジー リミテッド トップゲート有機薄膜トランジスタのための表面処理基板

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006055067B4 (de) * 2005-12-29 2017-04-20 Lg Display Co., Ltd. Organische Dünnfilmtransistoren und Verfahren zu deren Herstellung
US7646015B2 (en) * 2006-10-31 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
KR20090059754A (ko) * 2007-12-07 2009-06-11 삼성전자주식회사 표시 기판 및 표시 기판의 제조 방법
KR101041142B1 (ko) * 2009-11-06 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터 및 그의 제조방법, 그를 포함하는 유기전계발광표시장치 및 그의 제조방법
KR101603768B1 (ko) * 2009-12-22 2016-03-15 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 평판표시장치
CN102640268B (zh) * 2010-03-04 2016-03-23 日本瑞翁株式会社 半导体元件基板的制造方法
CN104795429B (zh) * 2015-04-13 2017-09-01 深圳市华星光电技术有限公司 Oled显示器件
US10950436B2 (en) * 2018-12-05 2021-03-16 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate manufacturing using fluorine and hydrogenation processes
CN109860235B (zh) * 2018-12-05 2021-05-28 武汉华星光电半导体显示技术有限公司 阵列基板的制备方法、阵列基板、显示面板和显示装置
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation
CN114759045A (zh) * 2022-03-10 2022-07-15 武汉华星光电半导体显示技术有限公司 柔性显示面板
WO2023239181A1 (ko) * 2022-06-09 2023-12-14 서울대학교산학협력단 고이동도 박막 트랜지스터 구동 소자 및 이의 제조방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221313A (ja) * 1994-02-03 1995-08-18 Nec Corp 電界効果型トランジスタ
JP2003518332A (ja) * 1999-12-21 2003-06-03 プラスティック ロジック リミテッド インクジェットで作成された集積回路
JP2004179144A (ja) * 2002-09-30 2004-06-24 Seiko Epson Corp 塗布液組成物および薄膜形成方法
JP2005500558A (ja) * 2001-05-23 2005-01-06 プラスティック ロジック リミテッド デバイスのパターニング
JP2005243822A (ja) * 2004-02-25 2005-09-08 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2005251809A (ja) * 2004-03-01 2005-09-15 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2005294530A (ja) * 2004-03-31 2005-10-20 Dainippon Printing Co Ltd 有機半導体構造物、その製造方法及び有機半導体装置
JP2005310962A (ja) * 2003-06-02 2005-11-04 Ricoh Co Ltd 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2930053B2 (ja) 1997-04-18 1999-08-03 日本電気株式会社 液晶表示装置およびその製造方法
JP4180706B2 (ja) * 1998-09-24 2008-11-12 和夫 寺嶋 物質・材料プロセッシング方法
TW554525B (en) * 2002-08-28 2003-09-21 Ind Tech Res Inst Organic integration device of thin film transistor and light emitting diode
JP2004327857A (ja) * 2003-04-25 2004-11-18 Pioneer Electronic Corp 有機トランジスタの製造方法および有機トランジスタ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221313A (ja) * 1994-02-03 1995-08-18 Nec Corp 電界効果型トランジスタ
JP2003518332A (ja) * 1999-12-21 2003-06-03 プラスティック ロジック リミテッド インクジェットで作成された集積回路
JP2005500558A (ja) * 2001-05-23 2005-01-06 プラスティック ロジック リミテッド デバイスのパターニング
JP2004179144A (ja) * 2002-09-30 2004-06-24 Seiko Epson Corp 塗布液組成物および薄膜形成方法
JP2005310962A (ja) * 2003-06-02 2005-11-04 Ricoh Co Ltd 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置
JP2005243822A (ja) * 2004-02-25 2005-09-08 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2005251809A (ja) * 2004-03-01 2005-09-15 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2005294530A (ja) * 2004-03-31 2005-10-20 Dainippon Printing Co Ltd 有機半導体構造物、その製造方法及び有機半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011510478A (ja) * 2007-12-19 2011-03-31 ケンブリッジ ディスプレイ テクノロジー リミテッド 有機薄膜トランジスター、アクティブマトリックス有機光学デバイス、およびこれらの製造方法
US8697504B2 (en) 2007-12-19 2014-04-15 Cambridge Display Technology Limited Organic thin film transistors, active matrix organic optical devices and methods of making the same
JP2012509573A (ja) * 2008-08-08 2012-04-19 ケンブリッジ ディスプレイ テクノロジー リミテッド トップゲート有機薄膜トランジスタのための表面処理基板

Also Published As

Publication number Publication date
CN1870316B (zh) 2010-10-27
US20060267003A1 (en) 2006-11-30
CN1870316A (zh) 2006-11-29
KR20060121488A (ko) 2006-11-29
KR100683777B1 (ko) 2007-02-20

Similar Documents

Publication Publication Date Title
JP2006332645A (ja) 有機薄膜トランジスタ及びその製造方法、有機薄膜トランジスタを備えた平板表示装置
JP4879652B2 (ja) 薄膜トランジスタの製造方法
KR100647710B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치
JP5047539B2 (ja) 有機薄膜トランジスタ及びその製造方法、これを備えた有機電界発光表示装置
KR100768199B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
JP4137915B2 (ja) 有機薄膜トランジスタ及びその製造方法、並びにこの有機薄膜トランジスタを備える平板表示装置
KR100659061B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100719547B1 (ko) 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치
JP4455517B2 (ja) 薄膜トランジスタの製造方法
KR100683778B1 (ko) 박막 트랜지스터 및 그의 제조방법
KR100659119B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR101097304B1 (ko) 유기막 패터닝방법 및 이를 이용한 유기 박막 트랜지스터의제조방법
KR100670349B1 (ko) 평판표시장치 및 그의 제조방법
KR100647694B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치의 제조방법
JP2010040999A (ja) 有機半導体デバイス及びその製造方法並びに有機elディスプレイ
KR100730148B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100659122B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법
KR100787430B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
KR101117713B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치
JP2012169502A (ja) 電子素子及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026