JP2004506985A - 封入された有機電子構成素子、その製造方法および使用 - Google Patents

Abstract

本発明は電子回路（１）に関する。この電子回路は特に有機材料からなる電子構成素子（３）を有する。ここで１つ／複数の構成素子（３）は、バリヤを構成する少なくとも２つの層（２， ２’ ）のあいだに配置され、これによって光および／または空気および／または水の影響から保護される。このように構成された電子回路は、特にＲＦＩＤ識別タグを大量商品として製造するのを可能にする。

Description

【０００１】
本発明は特に有機材料からなる、光および／または空気および／または水に対してハーメチックに密閉された電子回路、その製造方法並びにタグ、センサ等としてのその使用に関する。
【０００２】
無線周波数識別子（ＲＦＩＤ）は今日、金属性コイルおよびシリコン−チップによって構成される。これらは例えばロジスティックな目的、アクセスコントロール等に使用される。
【０００３】
有機電界効果トランジスタの簡易な封入はＤＥ１００４０４４２． １． から公知である。
【０００４】
比較的高い生成コストが原因で、これは電子バーコードのような大量使用、剽窃防御または使い捨て商品としては経済的でない。ＲＦＩＤ−タグはできるだけ受動的、すなわちバッテリなしで動作するべきである。ＲＦＩＤ−タグは自身のエネルギーをコイルから引き出す。このコイルは読み取り装置によって共振状態に駆動制御される。この場合タグの電子回路チップ内のメモリが活性化され、（ロジスティックな使用では差出人、アドレスのような）記憶された情報等が読み出される。
【０００５】
読み取り装置とタグのあいだの到達距離（Ｒｅｉｃｈｗｅｉｔｅ）は、読み取り装置の放射の性能（これは例えば１２５ｋＨｚまたは１３． ５６ＭＨｚのような、所定の周波数領域である）、並びにコイルないしはアンテナのサイズと性能の良さによって決まる。受動的なタグでは、このような到達距離は典型的に６０ｃｍより短い。この場合コイルの構成は、使用される搬送周波数に強く依存する。例えば１２５ｋＨｚの周波数の場合、通常は、数１００より多い巻回数を有するコイルが使用される。また周波数が１３． ５６ＭＨｚの場合、巻回数が約１０の偏平コイルが使用される。
【０００６】
有機電子回路は非常に廉価に製造される。それ故にこれらの有機電子回路はタグを構成するのに適しており、これらのタグを大衆市場向けにおよび使い捨て商品として使用することができる。ここで電子チケット、盗難防御、荷物コントロールまたは例えば電子切手、電子的な透かし模様等の多くの他のものも考えられる。
【０００７】
しかし特に有機材料から成る電子回路は２つの重要な欠点を有する。１つには有機材料が周辺の影響（例えば光り、空気および水）に非常に敏感であり、このような影響下で比較的迅速に劣化することである。他方では、ポリマー技術または特にプリント技術で製造されたアンテナは金属性のアンテナより明らかに劣るということである。これらは比較的高い電気抵抗と比較的低い質を有するのである。このため、このような有機材料に基づく電子構成素子およびタグは短い寿命しか有しておらず、非常に短い到達距離にのみ適している。
【０００８】
このような劣化問題はある程度、有機発光ダイオード、いわゆるＯＬＥＤの場合と比較可能である。今日ではここにはガラスがサブストレートとして使用され、ガラスプレートも構成素子上に接着される。これによって、非常に良好な気密性のある封入が保証される。しかしガラスは、本発明の枠内で目的される使用領域には、機械的な理由およびコストに基づく理由から不可能である。従来の有機的なサブストレートは光、空気および水を通し、従って同じように適していない。例えば食料品パッケージの領域、または敏感な材料の気密性のあるパッケージで使用される、金属化されたサブストレートは特にＲＦＩＤ−タグでは同じように考慮されないのは明らかである。なぜならサブストレート内の金属層が、コイルと読み取り装置とのカップリング（Ａｎｋｏｐｐｅｌｕｎｇ）を阻止するからである。ファラデーケージないしは金属的なシーリングが生じる。
【０００９】
それ故に本発明の課題は、特に有機材料から成る電子回路に対する次のような構成を提供することである。すなわちこの電子回路が光、空気および水に対してハーメチックにシーリングされ、これによって劣化問題が生じないような構成である。同時にこの電子回路は容易かつ廉価に製造されるべきであり、従ってこれから製造されたタグは大衆市場に対しておよび使い捨て商品として使用することができ、金属的なシーリングが生じずに特にコイル、アンテナと組み合わせることができる。
【００１０】
本発明の対象は、特に有機材料からなる電子的な構成素子を有する電子回路である。ここで１つ／複数の構成素子がバリヤを構成する少なくとも２つの層（２， ２’ ）のあいだに配置され、これらの層によって光および／または空気および／または水のような液体の影響から保護される。
【００１１】
このようなハーメチックな密閉ないし封入は、次のことによって実現される。すなわち光、空気および水のような環境影響に対してできるだけ大きなバリヤを構成する材料を使用することである。このような層の上には回路が従来のように、有利にはプリント技術によって配置ないしは構成される。同じまたは作用的に相似した別の層がこの回路上に接着またはラミネートによって配置される。これによってこの有機的な回路は、ＯＬＥＤに対して上述したのと同じように良好に封入される。この回路の電気的なコンタクト箇所が自由にアクセス可能であることのみ注意されるべきである。
【００１２】
バリヤ層は有利にはプラスチックからなる少なくとも１つの層を含む。これは例えばポリビニルフェノール、ポリメタクリル酸メチル、ポリスルホン、ポリカーボネート樹脂、ポリエーテルケトン、ポリエチレンテレフタラート、ポリエチレン、ポリイミドのような有機ポリマーまたはこれらのポリマーの任意の組合せである。
【００１３】
本発明の有利な実施例では、上部のバリヤ層は有機電界効果トランジスタ（ＯＦＥＴ）のカバー層を構成する。このカバー層はサブストレートまたは柔軟性のある薄膜サブストレートの一種であってよい。ここで１つの構成では、このようなサブストレーまたは担体上にゲート電極が設けられる。このゲート電極は、バリヤ層とともに構成素子上に堆積される。カバー層の容易で正確に整合する位置決めを保証するために、このゲート電極は上部のサブストレート−カバー層上に堆積され、有利にはまだ架橋されていない絶縁体でコーティングされる。同時にサブストレート、半導体層を有するドレインおよびソース電極、絶縁層を有する構造体が用いられる。ここではこの絶縁層もまだ架橋されていない。
【００１４】
架橋されていない２つの絶縁層内に再び有利には、位置決めマークが埋め込まれ、この位置決めマークに基づいて、上部構造体（ゲート電極および架橋されていない絶縁層を有するサブストレート）を下部構造体（ソース／ドレイン電極、半導体層、および架橋されていない絶縁層を有するサブストレート）上に容易に正確に整合して位置決めをすることができる。
【００１５】
２つの構造体の相互の堆積は、例えば圧押、プレス、圧延等によって行われる。
【００１６】
絶縁層を硬化させるために、完成したＯＦＥＴは所定の時間、照射されるおよび／または熱処理される。
【００１７】
位置決めマークとして固定レール、光学的なマークまたは十字等が適している。
【００１８】
ここで以下の構成を有する、サブストレートまたは担体上の有機電界効果トランジスタが生じる：サブストレート上のソース／ドレイン電極が、絶縁材料からなる層と接している半導体層内に埋め込まれ、ここでこの絶縁材料からなる層はまだ架橋されていなく、これにカバー層と接するゲート電極が続いている。
【００１９】
このようなＯＦＥＴの製造方法は以下のステップを有する：すなわち、
担体上にソースおよびドレイン電極を少なくとも１つずつ構成し、これらの電極を半導体層でコーティングし、この半導体層上にまだ架橋されていない絶縁体を堆積させ、
第２のサブストレート上に、架橋されていない絶縁体からなる層を上に有するゲート電極を堆積させ、
その後２つの担体を相互に重ね合わせて、架橋されていない２つの絶縁体層を相互に積み重ね、
絶縁体の架橋を開始する、というステップである。
【００２０】
上述のプラスチック薄膜は、相応のドーピングまたは架橋によってそれ自体がバリヤ層として用いられるか、またはシーリングを形成するバリヤ層とともに設けられる。このような別個のバリヤ層は例えば金属層である。これはベース膜上に蒸着されるか、またはラミネートされる。これに適切な材料はアルミニウム、銅またはクロムである。プラスチック膜は通常は１０〜１００μｍ、有利には３０〜６０μｍの厚さを有する。堆積された金属層は、通常は５〜１００μｍ、有利には５〜５０μｍの厚さである。
【００２１】
他方で、このバリヤを非金属性の層によって構成することもできる。このような非金属材料は、これが光および／または水および／または酸素が受け止める、ないしは吸収するように選択される。
【００２２】
光、空気および／または水に対するバリヤを構成する適切な非金属コーティングは、それ故に例えばできるだけ重なって配置されている、充分に密な粒子からなる層である。適切な材料はこのために小板構造を有するグラファイトまたは無機的な酸化物を構成する。
【００２３】
封入に用いられるバリヤ層は本発明の有利な構成では同じ、または異なる種類のバリヤ層を含んでもよい。すなわちバリヤを形成する１つ／複数の層は、例えば金属性バリヤコーティングと非金属性バリヤコーティングとを組合せてもよい。すなわち一般的にバリヤ構成層は、多層システムである。適切な構成は例えば、アルミニウムでコーティングされたポリエチレンテレフタラート膜からなり、ここでこのアルミニウムコーティング上には再びポリエチレンテレフタラート膜がラミネートされる。
【００２４】
薄膜サブストレートは透明でも、または完全に不透明でもよい。むしろ不透明な膜は、有機的な電子回路への光の有害な影響を最適な方法で阻止することができるという利点を有する。
【００２５】
このようにして本発明によって構成された電子回路は、回路に重要な全ての構成素子を含む。しかし有利には主に能動的な構成素子が封入される。これらは特に集積回路、トランジスタ、ダイオードおよびとりわけ整流ダイオード等の能動的な構成素子である。有利にはこれらの能動的な構成素子は少なくとも部分的に有機材料からなる。
【００２６】
「有機材料」という概念は、ここでは有機、金属有機および／または無機プラスチック（英語では例えばｐｌａｓｔｉｃｓと称される）の全種類である。典型的なダイオードを構成する半導体（ゲルマニウム、シリコン）および典型的な金属性導体の例外を有する物質の全種類のことである。それ故に独断的に、炭素を含む材料としての有機材料に制限されない。むしろ例えばシリコーンの幅広い使用も考えられる。さらにこの用語は分子のサイズに関する、特にポリマーおよび／またはオリゴマー材料に関する制限を受けるものではなく、「小さい分子」の使用も充分に可能である。
【００２７】
抵抗、コンデンサ、コイル等の受動的な構成素子も本発明の電子回路に含まれる。同じように、有機集積回路のような敏感な構成素子自体のみが適切に含まれ、まだ従来のシリコン技術で製造される整流ダイオード等の他の部分が外に配置されてもよい。
【００２８】
本発明の封入された電子回路は、タグのみに使用可能なのではなく、金属化されたサブストレートがその使用に対して障害ではない全ての箇所で、すなわち有機電子回路で実現されるセンサまたは他の電子構成素子等でも使用可能である。
【００２９】
薄膜サブストレートに対して金属層を有する層システムまたは薄膜システムが使用される場合に特別な利点が生じる。このような場合、金属層を相応する回路内にも、例えば電子的な導体としての適切な構造化によって組み込むことができる、またはコンデンサ、コイル、抵抗のような受動的な構成素子として構成することもできる。
【００３０】
以下のステップを有する、特に有機材料からなる電子構成素子を有する電子回路の製造方法も本発明の対象である。すなわちバリヤを構成する層を形成し、電子構成素子を配置してこのバリヤ層上に電子回路を設け、電気的なコンタクトに電気的な導体路を接続し、光および／または空気および／または水から密閉するために少なくとも１つの別のバリヤ層を少なくとも部分的に電子構成素子上に堆積させる、ステップである。
【００３１】
この電子回路を容易にタグまたはセンサとしても構成することができ、本発明の方法はこのために使用される。
【００３２】
以下で本発明を添付した図面に基づいてより詳細に説明する。
【００３３】
図１には、本発明の封入された電子回路の断面が示されており、
図２には、図１に示された電子回路の平面図が示されており、
図３ａ）〜ｃ）には、本発明による電子回路の、コイルまたは棒状アンテナとの組合せが示されており、
図４には、本発明による電子回路とコイルとの組合せの有利な実施例が示されており、
図５には、このような組合せの別の有利な実施例が示されており、
図６／７には、ソース／ドレイン電極と半導体層とを有する下部構造体と、ゲート電極を有する上部構造体からなるＯＦＥＴの製造が示されており、ここで２つの構造体は絶縁層を介して接続される。
【００３４】
図１には、本発明による電子回路１が示されている。ここでの電子回路は電子的な構成素子３を有する。この電子構成素子３は完全にまたは部分的に有機材料、すなわち導電性、半導電性または非導電性のポリマープラスチックから構成される。この電子構成素子３は、障壁を構成する層２上に配置される。これは図示された実施形態では多層構造である。電子構成素子３またはチップ自体は層２上に接着されるか、または他の方法でその上に位置を固定して維持される。しかしこれを適切なプリント方法によってその上に直接的に形成することもできる。
【００３５】
層２自体は図示の実施例では３つの層４、５および６から構成される。最下層４は、使用目的に適したプラスチック薄膜、例えばポリエチレン、ポリエチレンテレフタラート、ポリイミド等の柔軟性のある材料である。第２の層５は元来のバリヤ層として構成される。これは有利にはアルミニウム、銅またはクロムからなる金属性の層である。この金属層は、薄膜として層４上にラミネートされるか、またはこの上に蒸着される。上述したように、このバリヤ層は非金属性のサブストレートから構成されてもよい。バリヤ層５上にはプラスチック薄膜の形状の別の層６が接着される、またはラミネートされる。
【００３６】
このような層２上には、電子構成素子３の他に電気的なコンタクト８が構成される、ないしは配置される。このコンタクトは電子回路１の、例えばコイルまたはアンテナとの後の接続に用いられる。すなわち例えばＲＦＩＤ−タグを構成するのに用いられる。コンタクト８は有機導電性材料から構成され、例えばプリント方法で薄膜サブストレート上に堆積される。当然、例えば銅からなる金属性コンタクトを使用することもできる。このようなコンタクト８は、所定の電子構成素子３と線路７によって導電接続される。
【００３７】
電子構成素子３、すなわち部分的に線路７上に別のバリヤ２’ がハーメチックに密閉して配置されている。この別のバリヤは、第１のバリヤ２と同じ構成を有する。すなわち図示の実施形態では再び、プラスチック薄膜からなる２つの層４、６から成る多層のシステムである。これらのあいだにはバリヤ層５が配置される。これらの層に対する材料は、別の層２に使用可能なものと同じものから選択される。製造プロセスに対しては、上部の、被覆ないしは封入している第２のバリヤ層自体を接着するかまたはラミネートするのは有利である。個々の電子構成素子が層２および２’ によって完全に包囲され、従って環境影響から最適にシールドされているのが明らかである。
【００３８】
図２には平面図のみで電子回路１の構成が示されている。ここで特に封入部外に位置するコンタクト８との電気的な接続が示される。
【００３９】
次に図３に基づいて、有機電子回路とコイルとの完全な一体化として、電子回路１の場合によっては金属化された封入にもかかわらず、ＲＦＩＤ−タグ等の構成に必要なアンテナの比較的長い到達距離が得られるのかを説明する。
【００４０】
本発明によって構成された電子回路を接着剤の一種として、相応のコイルないしはアンテナ９、１０上に自由に配置された電気コンタクトと固着させることができるからである。コイル（図３ａ）および３ｂ））または棒状のアンテナ（図３Ｃ）の各終端部を、封入された電子回路と簡単な接着によって接続することができる。完全な構成によって機能するタグが生じる。
【００４１】
このような構成では、電子回路はコイルと別個にされている。それ故にコイルとして従来の金属アンテナを使用することができる。これはできるだけ長い到達距離に対する相応の高い性能を有する。非常に大きなアンテナを取り付けることもできる。しかも面の小さい部分だけに対して、有機回路の製造に対する比較的コストのかかる技術が必要であるという経済的な欠点はない。
【００４２】
一般的に偏平コイルで必要とされる製造時のさらなるステップ、すなわち相応のコイル終端部１４、１５を別の面に接続することも省くことができる。ここで例えば包装工業において、低価格のプリント方法によってアンテナを含めてパッケージ上に印刷され、最後のステップで、上述の電子回路に相応する接着剤が接着されるという、使用方法もある。
【００４３】
ここで有利には相応する電気的な接続面が非常に大きく、位置決めが容易に行われる。接続部が規格化されている場合、この堆積を後のステージで初めて行うこともできる。小売業では、各会社が自身のタグを接着することができるであろう。このような構成では、アンテナのＲＦ−接続（ＲＦ−Ａｎｂｉｎｄｕｎｇ）に対する電子回路全体の金属化された面自体が妨害することはない。なぜならこれはコイルの巻き（Ｓｐｕｌｅｎｗｉｎｄｕｎｇｅｎ）上に存在し、コイルによって包囲された面に存在するのではないからである。
【００４４】
図４および図５に示された実施形態では、本発明の電子回路１は特に効率的で廉価な方法でアンテナ９、１０と組み合わされる。ここで重要な観点は「応答回路（Ｔｒａｎｓｐｏｎｄｅｒｓｃｈａｌｔｕｎｇ）」が直接的にアンテナ９、１０のサブストレート上に堆積されていることである。バリヤ層２として、均質に金属化されたプラスチック薄膜４、５が使用される。これらは例えば同じようにポリエチレン、ポリエチレンテレフタラートまたはポリイミドからなり、アルミニウムが蒸着されている。構造化方法によって金属層５上にコイルが設けられる。元来の回路３が配置される場所に、バリヤないし封入として用いられる金属層が置かれる。例えば導体路または受動的な構成素子として、このような金属層を相応の構造化によって回路内に直接的に組み込むことも当然考えられる。ここでこのような場合には、多層システムが有利であろう。ここでは１つの層が封入に用いられ、１つの層が回路内での使用に用いられる。
【００４５】
このような構成の利点は、完全な識別タグを集積されたシステムとして製造することができることである。これによって特にコストが削減される。
【００４６】
図４では、上述のように形成されたバリヤ層２上にアンテナ９、１０が形成される。ここでこのアンテナは例えば金属または導電性のポリマーから成る。アンテナガイド部内には、例えばシリコンチップまたはポリマーチップである電子回路１が存在する。これはアンテナ９、１０の２つの端部１４、１５に電子的に接続されるべきである。このため層２の点線で示された角部１３は次のように折り返される。すなわちアンテナの端部１４がコンタクト面１２上に重なるようにである。折返し（Ｕｍｆａｌｔｅｎ）後、この電子回路３は導体路７を介してアンテナ９、１０と接続される。折り返された導体路７がアンテナ９、１０と短絡するのを阻止するために、折り返し前に絶縁層がアンテナ９、１０の巻き上に堆積されなければならない。このような絶縁層は同時に接着剤として用いられ、折り返された角部１３は持続的に固着される。このような接続の形式によってこれまでの通常のステップ、すなわち構造化された導体路の付加的な堆積を省くことができる。
【００４７】
図５では、図４のように層２上にアンテナ９、１０が存在する。電子回路３は、アンテナ９、１０外に、層２の角部１３内に配置される。この角部１３は次のように折り返される。すなわち接続面８がアンテナ９、１０のコンタクト面１２に重なるようにである。折り返された導体路７とアンテナ９、１０が短絡するのを阻止するために、折り返し前に絶縁層がアンテナ９、１０の巻き上に堆積されなければならない。このような絶縁層は同時に接着剤として用いられ、折り返された角部１３が持続的に固着される。
【００４８】
この実施形態の特別な点は、折返し過程によって一方で電子回路３がアンテナ９、１０と接続され、他方で電子回路３が封入されることである。詳細には、これに適切に選択されなければならないサブストレート材料によってである。
【００４９】
図６の左側には上部構造体１６と下部構造体１７が別個に示されている。ここで矢印１８は、２つの構造体が相互にプレスされる方向を示している。上部構造体１６は、柔軟性のあるＰＥＴ−膜のようなサブストレート１９を有する。この膜上には薄い、ＩＴＯ（ＩＴＯ＝Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなる、ゲート電極の形状に構造化された層２０が存在する。ゲート電極２０は、架橋剤であるメチル化メラミン（ＨＭＭＭ）を有するまだ架橋されていない絶縁材料、ポリ（４−ヒドロキシスチレン）（ＰＨＳ）からなる例えば約１００ｎｍの厚さの層２１内に埋め込まれる。
【００５０】
このような層内には、まだ架橋されていない絶縁材料が存在する。しかしこれは架橋に必要なコンポーネント（架橋剤、すなわちＨＭＭＭおよびショウノウスルホン酸（ＣＳＡ）等の触媒）を有している。下部構造体１７は同じように、上にＩＴＯからなる構造化された層２０を有するサブストレート１９を有する。これはここではソースおよびドレイン電極を構成する。ソース／ドレイン電極は、アクティブな半導体材料としてのポリ（３−オクチルチオフェン）Ｐ３ＯＴ等からなる半導体層２２内に埋め込まれる。この半導体層２２上には、約１００ｎｍの厚さの層２１が存在する。この層は、同じように架橋されていない絶縁体材料ＰＨＳからなり、架橋に必要なコンポーネント（架橋剤および触媒）を有している。上部構造体１６および下部構造体１７は、次のように相互にプレスされる（図７）。すなわち２つの層２１が相互に積み重なり、表面的に相互に接続されるようにである。ここで位置決めマークによって、ソース／ドレインおよびゲート電極が所望のように重なりあって存在するように位置決めされる。後続のステップでは、この構造体全体が１３０℃で１時間、熱処理され、固定される。
【００５１】
このような実施形態で最初に示された、第２のサブストレート上のゲート電極の別個の製造と、構造体であるサブストレート／ソース、ドレイン電極／半導体／絶縁体の上へのその位置決めは、ＯＦＥＴの構成を次のような点で容易にする。すなわち、下部の有機層が浸食および／または溶解され始めるフォトリソグラフィによる、上部の電極（ソース／ドレインまたはゲート、構造による）の構造化がもはや行われないことである。これに加えてこのように製造されたＯＦＥＴは封入され、従って機械的な損傷および周囲の影響から保護される。
【００５２】
本発明は電子回路（１）に関する。この電子回路は、特に有機材料からなる電子構成素子（３）を有する。ここで１つ／複数の構成素子（３）は、バリヤを形成する少なくとも２つの層（２， ２’ ）のあいだに配置され、これによって光および／または空気および／または水の影響から保護される。このように構成された電子回路によって、特にＲＦＩＤ識別タグを大量商品として製造するのが可能である。
【図面の簡単な説明】
【図１】本発明の封入された電子回路の断面をあらわす図である。
【図２】図１に示された電子回路の平面図である。
【図３ａ】本発明による電子回路の、コイルまたは棒状アンテナとの組合せをあらわす図である。
【図３ｂ】本発明による電子回路の、コイルまたは棒状アンテナとの組合せをあらわす図である。
【図３ｃ】本発明による電子回路の、コイルまたは棒状アンテナとの組合せをあらわす図である。
【図４】本発明による電子回路とコイルとの組合せの有利な実施例をあらわす図である。
【図５】このような組合せの別の有利な実施例をあらわす図である。
【図６】ソース／ドレイン電極と半導体層とを有する下部構造体と、ゲート電極を有する上部構造体からなるＯＦＥＴの製造をあらわす図であり、ここで２つの構造体は絶縁層を介して接続される。
【図７】ソース／ドレイン電極と半導体層とを有する下部構造体と、ゲート電極を有する上部構造体からなるＯＦＥＴの製造をあらわす図であり、ここで２つの構造体は絶縁層を介して接続される。

Claims (19)

1. 特に有機材料から成る電子的な構成素子（３）を含む電子回路（１）であって、
   前記１つ／複数の構成素子（３）は、バリヤを構成する少なくとも２つの層（２， ２’ ）のあいだに配置されており、
   当該層によって光および／または空気／または水のような液体に対して保護されている、
   ことを特徴とする電子回路。
2. 前記バリヤ層（２）は、プラスチック薄膜から成る少なくとも１つの層を含む、請求項１記載の電子回路。
3. 前記電子回路は有機電界効果トランジスタであって、
   当該トランジスタでは以下の構成が実現されており、すなわち：
   第１のバリヤ構成層であるサブストレート上のソース／ドレイン電極が、絶縁材料から成る層と接している半導体層内に埋め込まれ、
   前記絶縁材料から成る層はまだ架橋されていなく、
   架橋されていない前記絶縁層にはゲート電極が続き、当該ゲート電極には第２のバリヤ構成層であるカバー層が続いている、請求項１または２記載の電子回路。
4. 前記カバー層は、柔軟性のある薄膜のようなサブストレートおよび／または担体である、請求項３記載の電子回路。
5. まだ架橋されていない絶縁層に位置決めマークが組み込まれている、請求項３または４記載の電子回路。
6. 前記バリヤ層（２）は、金属性および／または非金属性である、請求項１から５までのいずれか１項記載の電子回路。
7. 前記金属層はアルミニウム、銅またはクロムから選択される、請求項１から６までのいずれか１項記載の電子回路。
8. 前記構成素子（３）は能動的な構成素子から選択される、請求項１から７までのいずれか１項記載の電子回路。
9. 前記能動的な構成素子は、特に集積回路および／または整流ダイオードである、請求項８記載の電子回路。
10. 前記構成素子（３）は受動的な構成素子から選択される、請求項１から９までのいずれか１項記載の電子回路。
11. 前記受動的な構成素子は特に抵抗、コンデンサまたはコイルである、請求項１から１０までのいずれか１項記載の電子回路。
12. 前記電子回路はコイル装置（９， １０）のようなものを含む、ないしはコイル装置のようなものと組み合わされている、請求項１から１１までのいずれか１項記載の電子回路。
13. 前記電子回路は、外部のコンタクト（８）と導電接続されている、請求項１から１２までのいずれか１項記載の電子回路。
14. 特に請求項１から１３までのいずれか１項に記載された、特に有機材料から成る電子的な構成素子（３）を含む電子回路の製造方法であって、
    バリヤ構成層（２）を構成するステップと、
    電子的な構成素子（３）を配置して前記バリヤ層（２）上に電子回路（１）を設けるステップと、
    電気的なコンタクト（８）に電気的な導体路（７）を接続するステップと、
    光および／または空気および／または水から保護するために、少なくとも１つのバリヤ層（２）を含む別の層（２’ ）を前記電子的な構成素子（３）上に堆積させるステップと、を有する、
    ことを特徴とする、電子回路の製造方法。
15. 前記電子回路（１）をタグとして構成する、請求項１４記載の方法。
16. 前記電子回路（１）をセンサとして構成する、請求項１４記載の方法。
17. 請求項１から１３までのいずれか１項記載の電子回路の製造方法であって、
    担体上にソースおよびドレイン電極を少なくとも１つずつ構成し、当該電極を半導体層でコーティングし、当該半導体層上にまだ架橋されていない絶縁体を有する層を堆積させ（下部構造体の製造）、
    第２のサブストレート上に、架橋されていない絶縁体からなる層を上に有するゲート電極を堆積させ（上部構造体の製造）、
    その後、架橋されていない２つの絶縁体層が積み重なるように、２つの担体を重ね合わせ、
    前記絶縁体の架橋を始める、
    ことを特徴とする、電子回路の製造方法。
18. 請求項１から１３までのいずれか１項記載の電子回路（１）の、タグを製造するための使用。
19. 請求項１から１３までのいずれか１項記載の電子回路（１）の、センサを製造するための使用。