DE10120685C1 - Anordnung eines organischen Feld-Effekt-Transistors mit Verkapselung und Verfahren zur Herstellung - Google Patents

Anordnung eines organischen Feld-Effekt-Transistors mit Verkapselung und Verfahren zur Herstellung

Info

Publication number
DE10120685C1
DE10120685C1 DE10120685A DE10120685A DE10120685C1 DE 10120685 C1 DE10120685 C1 DE 10120685C1 DE 10120685 A DE10120685 A DE 10120685A DE 10120685 A DE10120685 A DE 10120685A DE 10120685 C1 DE10120685 C1 DE 10120685C1
Authority
DE
Germany
Prior art keywords
layer
substrate
ofet
arrangement
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10120685A
Other languages
English (en)
Inventor
Adolf Bernds
Walder Fix
Henning Rost
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PolyIC GmbH and Co KG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE10120685A priority Critical patent/DE10120685C1/de
Priority to PCT/DE2001/003164 priority patent/WO2002015264A2/de
Priority to US10/344,926 priority patent/US7875975B2/en
Priority to JP2002520296A priority patent/JP2004506985A/ja
Priority to EP01962659A priority patent/EP1309994A2/de
Application granted granted Critical
Publication of DE10120685C1 publication Critical patent/DE10120685C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/0773—Physical layout of the record carrier the record carrier comprising means to protect itself against external heat sources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G06K19/07783—Antenna details the antenna being of the inductive type the inductive antenna being a coil the coil being planar
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07786—Antenna details the antenna being of the HF type, such as a dipole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/901—Assemblies of multiple devices comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Abstract

Die Erfindung betrifft einen organischen Feld-Effekt-Transistor (OFET) und ein Verfahren zur Herstellung, bei dem der OFET aus zwei Teilen zusammengesetzt wird, die in der Isolationsschicht aufeinandertreffen, wobei die Aushärtung der Isolationsschicht erst nach erfolgtem Zusammenbau der beiden Teile erfolgt.

Description

Die Erfindung betrifft die Anordnung eines Organischen Feld-Effekt- Transistors (OFET) und ein Verfahren zur Herstellung eines or­ ganischen Feld-Effekt-Transistors, wobei die kostengünstige und passgenaue Aufbringung der Gate-Elektrode neu gelöst ist.
Die genaue Justierung der Gate-Elektrode spielt eine wesent­ liche Rolle bei den OFETs, weil die Ausbildung des Stromka­ nals durch die Gestalt und Position der Gate-Elektrode vorge­ geben ist. Wenn die Gate-Elektrode ungenau justiert ist, dann geht ein Teil des Stromkanals verloren und die Schaltung wird unzuverlässig.
Deshalb ist ein wichtiges Problem bei der Herstellung des OFETs die passgenaue Aufbringung des Gate.
Bisher bekannt ist die Anbringung durch einen Sputter-Prozess mit Hilfe einer Schattenmaske. Es gibt auch Druckversuche mit Polyanilin, Carbon Black und/oder leitfähigen Siebdruckpas­ ten.
Allen bekannten OFETs und Verfahren zur Herstellung der OFETs ist gemeinsam, dass die Gate-Elektrode auf eine fertige Iso­ latorschicht aufgebracht wird.
Aufgabe der vorliegenden Erfindung ist es, eine neue kosten­ günstigere und einfachere Methode zur Aufbringung der Gate- Elektrode zu schaffen.
Gegenstand der Erfindung ist ein organischer Feld-Effekt- Transistor auf einem Substrat oder einem Träger, mit folgen­ dem Aufbau:
Source/Drain-Elektrode auf dem Substrat in einer halbleiten­ den Schicht eingebettet mit einer angrenzenden Schicht aus isolierendem Material, wobei diese Schicht noch unvernetzt ist und daran anschließend eine Gate-Elektrode an die eine Deckschicht angrenzt. Außerdem ist Gegenstand der Erfindung ein Verfahren zur Herstellung eines OFET, bei dem
  • - auf einem Träger zumindest je eine Source und eine Drain Elektrode gebildet werden, die mit einer halbleitenden Schicht überzogen werden, auf der eine Schicht mit noch nicht vernetztem Isolator aufgebracht wird;
  • - auf einem zweiten Substrat eine Gate-Elektrode mit einer darüberliegenden Schicht aus unvernetztem Isolator auf­ gebracht wird und
  • - beide Träger dann so aufeinander gebracht werden, dass die beiden unvernetzten Isolatorschichten aufeinander zu liegen kommen und dann
  • - die Vernetzung des Isolators initiiert wird.
Nach einer vorteilhaften Ausführungsform der Erfindung ist die Deckschicht ein Substrat und/oder Träger, wie eine fle­ xible Folie oder ähnliches.
Die Deckschicht dient unter anderem auch dazu, dass der OFET vor mechanischer Beschädigung und gegen Umwelteinflüsse ge­ schützt ist.
Nach einer vorteilhaften Ausführungsform des Verfahrens sind auf den beiden Aufbauten Träger mit Source/Drain Elektroden (im folgenden als "Unterbau" bezeichnet) einerseits und Trä­ ger mit Gate-Elektrode (im folgenden als "Oberbau" bezeich­ net) andererseits jeweils Justagemarken integriert, so dass sich Ober- und Unterbau passgenau übereinander justieren las­ sen und die Gate-Elektrode sich während und nach erfolgtem Aushärten der Isolationsschicht zwischen und über der Sour­ ce/Drain Elektrode befindet. Damit kann eine optimale Tran­ sistor-Performance gewährleistet werden.
Das Aufbringen der beiden Aufbauten aufeinander erfolgt bei­ spielsweise durch Aufdrücken, Aufpressen, Aufwalzen etc.
Zum Aushärten der Isolationsschicht wird der fertige OFET für eine definierte Zeit bestrahlt und/oder getempert.
Als Justagemarken eignen sich Fixierschienen, optische Marken oder Kreuze oder ähnliches.
Im folgenden wird die Erfindung noch anhand einer Ausfüh­ rungsform näher erläutert:
In der Figur sieht man links Oberbau 1 und Unterbau 2 ge­ trennt, wobei die Pfeile 3 die Richtung andeuten, in der die beiden Aufbauten aufeinander gepresst werden. Der Oberbau 1 umfasst ein Substrat 4 wie eine flexible PET-Folie auf der sich eine dünne in der Form einer Gate-Elektrode strukturier­ te Schicht 5 aus ITO (ITO = Indium Tin Oxide) befindet. Die Gate-Elektrode 5 ist eingebettet in eine beispielsweise ca. 100 nm dicke Schicht 6 des unvernetzten Isolatormaterials Po­ ly(4-hydroxystyrol)(PHS) mit dem Vernetzer Hexamethyoxy­ methylmelamin (HMMM). In dieser Schicht liegt das Isolatorma­ terial noch unvernetzt vor, enthält jedoch die zur Vernetzung nötigen Komponenten (Crosslinker, d. h. HMMM und einen Kataly­ sator, z. B. Kamphersulfonsäure (CSA). Der Unterbau 2 hat ebenfalls ein Substrat 4 mit einer strukturierten Schicht 5 aus ITO, die hier die Source und Drain Elektroden bildet, darauf. Die Source/Drain Elektroden sind in eine halbleitende Schicht 7, beispielsweise aus Poly(3-octylthiophen)P3OT als aktives Halbleitermaterial eingebettet. Auf der halbleitenden Schicht 7 befindet sich eine ca. 100 nm dicke Schicht 6 des Isolatormaterials PHS ebenfalls unvernetzt und mit den zur Vernetzung nötigen Komponenten (Crosslinker und Katalysator). Oberbau 1 und Unterbau 2 werden so aufeinandergepresst, dass die beiden Schichten 6 aufeinander zu liegen kommen und sich oberflächlich miteinander verbinden. Dabei wird mit Hilfe von Justagemarken so justiert, dass sich Source/Drain und die Gate-Elektrode in gewünschter Weise übereinander befinden. In einem abschließendem Schritt wird der gesamte Aufbau eine Stunde bei 130°C getempert und damit fixiert.
Die in dieser Erfindung erstmals vorgestellte separate Erzeu­ gung der Gate-Elektrode auf einem zweiten Substrat und deren Justierung auf dem Aufbau Substrat/Source, Drain Elektro­ de/Halbleiter/Isolator erleichtert den Aufbau von OFETs da­ hingehend, dass keine Strukturierung der oberen Elektrode (Source/Drain oder Gate, je nach Aufbau) durch Fotolithogra­ phie mehr erfolgt bei der die unteren organischen Schichten angegriffen und/oder angelöst werden. Zudem wird der so her­ gestellte OFET verkapselt und damit vor mechanischen Schäden und Umwelteinflüssen geschützt.

Claims (5)

1. Anordnung eines Organischen Feld-Effekt-Transistors auf einem Substrat oder einem Träger, mit dem Aufbau: Source/Drain-Elektrode auf dem Substrat in einer halbleiten­ den Schicht eingebettet mit einer angrenzenden Schicht aus isolierendem Material, wobei diese Schicht noch unvernetzt ist und anschließend an die Isolationsschicht eine Gate- Elektrode an die sich eine Deckschicht anschließt.
2. Anordnung eines Organischen Feld-Effekt-Transistors (OFET) nach Anspruch 1, bei dem die Deckschicht ein Substrat und/oder Träger wie eine flexible Folie ist.
3. Anordnung eines OFET nach einem der vorstehenden Ansprüche, bei dem in der noch unvernetzten Isolatorschicht Justagemarken integriert sind.
4. Verfahren zur Herstellung eines OFET, bei dem
  • - auf einem Träger zumindest je eine Source und eine Drain Elektrode gebildet werden, die mit einer halbleitenden Schicht überzogen werden, auf der eine Schicht mit noch nicht vernetztem Isolator aufgebracht wird (Herstellung des Unterbaus)
  • - auf einem zweiten Substrat eine Gate-Elektrode mit einer darüberliegenden Schicht aus unvernetztem Isolator auf­ gebracht wird (Herstellung des Oberbaus) und
  • - beide Träger dann so aufeinander gebracht werden, dass die beiden unvernetzten Isolatorschichten aufeinander zu liegen kommen und dann
  • - die Vernetzung des Isolators initiiert wird.
5. Verfahren nach Anspruch 4, bei dem der Unterbau und der Oberbau mit Hilfe von in der Isolationsschicht integrierten Justagemarken so aufeinandergepresst werden, dass eine pass­ genaue Anordnung der Elektroden zueinander im OFET resul­ tiert.
DE10120685A 2000-08-18 2001-04-27 Anordnung eines organischen Feld-Effekt-Transistors mit Verkapselung und Verfahren zur Herstellung Expired - Fee Related DE10120685C1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10120685A DE10120685C1 (de) 2001-04-27 2001-04-27 Anordnung eines organischen Feld-Effekt-Transistors mit Verkapselung und Verfahren zur Herstellung
PCT/DE2001/003164 WO2002015264A2 (de) 2000-08-18 2001-08-17 Verkapseltes organisch-elektronisches bauteil, verfahren zu seiner herstellung und seine verwendung
US10/344,926 US7875975B2 (en) 2000-08-18 2001-08-17 Organic integrated circuit completely encapsulated by multi-layered barrier and included in RFID tag
JP2002520296A JP2004506985A (ja) 2000-08-18 2001-08-17 封入された有機電子構成素子、その製造方法および使用
EP01962659A EP1309994A2 (de) 2000-08-18 2001-08-17 Verkapseltes organisch-elektronisches bauteil, verfahren zu seiner herstellung und seine verwendung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10120685A DE10120685C1 (de) 2001-04-27 2001-04-27 Anordnung eines organischen Feld-Effekt-Transistors mit Verkapselung und Verfahren zur Herstellung

Publications (1)

Publication Number Publication Date
DE10120685C1 true DE10120685C1 (de) 2002-10-24

Family

ID=7682938

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10120685A Expired - Fee Related DE10120685C1 (de) 2000-08-18 2001-04-27 Anordnung eines organischen Feld-Effekt-Transistors mit Verkapselung und Verfahren zur Herstellung

Country Status (1)

Country Link
DE (1) DE10120685C1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0442123A1 (de) * 1990-01-04 1991-08-21 Neste Oy Methode zur Herstellung von elektronischen und elektrooptischen Bauelementen und von Schaltkreisen, basierend auf leitenden Polymeren
EP0786820A2 (de) * 1996-01-29 1997-07-30 Motorola, Inc. Organischer Dünnfilmtransistor mit verbesserter Ladungsträgerbeweglichkeit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0442123A1 (de) * 1990-01-04 1991-08-21 Neste Oy Methode zur Herstellung von elektronischen und elektrooptischen Bauelementen und von Schaltkreisen, basierend auf leitenden Polymeren
EP0786820A2 (de) * 1996-01-29 1997-07-30 Motorola, Inc. Organischer Dünnfilmtransistor mit verbesserter Ladungsträgerbeweglichkeit

Similar Documents

Publication Publication Date Title
DE10140666C2 (de) Verfahren zur Herstellung eines leitfähigen strukturierten Polymerfilms und Verwendung des Verfahrens
DE10105914C1 (de) Organischer Feldeffekt-Transistor mit fotostrukturiertem Gate-Dielektrikum und ein Verfahren zu dessen Erzeugung
DE602004006620T2 (de) Eine fet anordnung und eine methode zur herstellung einer fet anordnung
DE102015116395A1 (de) Dünnfilmtransistor-substrat und displayvorrichtung, welche diese verwendet
EP1563553B1 (de) Organische elektronische schaltung mit stukturierter halbleitender funktionsschicht und herstellungsverfahren dazu
EP1309994A2 (de) Verkapseltes organisch-elektronisches bauteil, verfahren zu seiner herstellung und seine verwendung
EP1393387A1 (de) Organischer feldeffekt-transistor, verfahren zu seiner herstellung und verwendung zum aufbau integrierter schaltungen
WO2002047183A1 (de) Organischer feld-effekt-transistor, verfahren zur stukturierung eines ofets und integrierte schaltung
DE602004005824T2 (de) Elektronische vorrichtung
DE602004005685T2 (de) Verfahren zur herstellung einer elektronischen anordnung
DE112008003142T5 (de) Organische Dünnfilmtransistoren, organische optische Aktiv-Matrix-Vorrichtungen und Verfahren zur Herstellung derselben
DE10153656A1 (de) Verfahren zur Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren durch Aufbringen einer reaktiven, die organische Halbleiterschicht im Kontaktbereich regio-selektiv dotierenden Zwischenschicht
DE102005030675A1 (de) Herstellungsverfahren eines organischen Dünnschichttransistors und Herstellungsverfahren einer Flüssigkristallanzeigenvorrichtung unter Verwendung desselben
KR20060064987A (ko) 전도성 잉크와 이를 이용한 유기 반도체 트랜지스터 및 그제작 방법
DE10229118A1 (de) Verfahren zur kostengünstigen Strukturierung von leitfähigen Polymeren mittels Definition von hydrophilen und hydrophoben Bereichen
EP1532851A1 (de) Herstellung organischer elektronischer schaltkreise durch kontaktdrucktechniken
EP1658647B1 (de) Integrierte schaltung mit einem organischen halbleiter und verfahren zur herstellung einer integrierten schaltung
DE10153562A1 (de) Verfahren zur Verringerung des elektrischen Kontaktwiderstandes in organischen Feldeffekt-Transistoren durch Einbetten von Nanopartikeln zur Erzeugung von Feldüberhöhungen an der Grenzfläche zwischen dem Kontaktmaterial und dem organischen Halbleitermaterial
EP2056656A2 (de) Verfahren zur Herstellung einer flexiblen Leiterbahnstruktur
DE102004005247A1 (de) Imprint-Lithographieverfahren
DE10120685C1 (de) Anordnung eines organischen Feld-Effekt-Transistors mit Verkapselung und Verfahren zur Herstellung
EP1525631B1 (de) Verringerung des kontaktwiderstandes in organischen feldeffekttransistoren durch verwendung von phosphinen und metallhaltigen phosphinen
EP1563554B1 (de) Organisches elektronisches bauelement mit gleichem organischem material für zumindest zwei funktionsschichten
EP1704606B1 (de) Verfahren zur Herstellung eines organischen Transistors mit selbstjustierender Gate-Elektrode
DE10329247A1 (de) Verbindung zur Bildung einer selbstorganisierenden Monolage, eine Schichtstruktur, ein Halbleiterbauelement und ein Verfahren zur Herstellung einer Schichtstruktur

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: POLYIC GMBH & CO. KG, 91052 ERLANGEN, DE

8327 Change in the person/name/address of the patent owner

Owner name: POLYIC GMBH & CO. KG, 91052 ERLANGEN, DE

8327 Change in the person/name/address of the patent owner

Owner name: POLYIC GMBH & CO.KG, 90763 FUERTH, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20141101