JP2001505003A - 薄膜マイクロ電子デバイス間に縦方向相互接続部を形成する方法 - Google Patents

薄膜マイクロ電子デバイス間に縦方向相互接続部を形成する方法

Info

Publication number
JP2001505003A
JP2001505003A JP51410099A JP51410099A JP2001505003A JP 2001505003 A JP2001505003 A JP 2001505003A JP 51410099 A JP51410099 A JP 51410099A JP 51410099 A JP51410099 A JP 51410099A JP 2001505003 A JP2001505003 A JP 2001505003A
Authority
JP
Japan
Prior art keywords
interconnect
forming
organic
longitudinal
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP51410099A
Other languages
English (en)
Inventor
クリストファー ジョン ドゥリューリー
コルネリス マルクス ヨハネス ミュートセルス
コルネリス マリア ハルト
レーウ ダホベルト ミヘル デ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2001505003A publication Critical patent/JP2001505003A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/5328Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49158Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916Simultaneous circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 薄膜マイクロ電子デバイス間に縦方向相互接続部を形成する簡単で信頼性の高い方法を提供する。この方法において、ツールティップ(20)を用いて有機電気的絶縁性領域(5)により互いに分離されている2個の有機導電性領域(3,6)の縦方向相互接続区域に凹部(104)を形成する。この方法は、ほとんど有機材料だけで構成される集積回路の製造に用いられる。

Description

【発明の詳細な説明】 薄膜マイクロ電子デバイス間に縦方向相互接続部を形成する方法 本発明は、薄膜マイクロ電子デバイス間に縦方向相互接続部を形成する方法に 関するものである。 さらに、本発明は集積回路に関するものである。 例えば複数の電界効果トランジスタのような複数の薄膜マイクロ電子デバイス がICを構成する場合、これらデバイス間に相互接続部が形成される。相互接続 部は第1の薄膜マイクロ電子デバイスの端子と第2のマイクロ電子デバイスの端 子との間を電気的に接続する。しばしば、複数の層の積層体を貫通する相互接続 部を形成する必要がある。この形式の相互接続部は縦方向相互接続部又は簡略し てビィアと称せられている。 シリコンをベースにするIC技術において、縦方向相互接続部は、コンタクト 窓をフォトリソグラフィにより規定し、コンタクトホールを形成するようにエッ チングを行い、その後金属を堆積することによりコンタクトホールを充填するこ とにより形成されている(例えば、VLSI Technology,ed.Sze,Mcgraw-Hill(1983) ,p44参照)。 ほとんど有機材料だけで構成されるデバイスに基づくマイクロ電子素子の分野 において、このようなデバイスは例えばScience,vol.265(1994),pp.1684〜1686 においてGarnier等により開示されており、上述した方法よりも簡単化された薄 膜デバイス間に縦方向相互接続部を形成する方法は知られていない。有機材料を ベース材料とするマイクロ電子素子は、シリコンをベースとする技術を用いるこ とが高価になる用途において有効に用いことができる。 本発明の目的は、第1の薄膜デバイスと第2の薄膜デバイスとの間、特にほと んど有機材料で構成されているデバイス間に相互接続部を形成する方法を提供す ることにある。 この目的は、第1の薄膜マイクロ電子テバイスと第2の薄膜電子デバイスとの 間に縦方向相互接続部を形成するに当たり、 第1の有機導電性領域と、有機電気的絶縁性領域と、第2の有機導電性領域と の積層体の重なり合った区域であって、第1の有機導電性領域が前記第1のマイ クロ電子デバイスの端子に電気的に接続され、第2の有機導電性領域が第2のマ イクロ電子デバイスの端子に接続されている縦方向相互接続区域を形成する工程 と、 ツールティップを用いて前記縦方向相互接続区域に凹部を形成し、縦方向相互 接続部を形成する工程とを具える方法により達成される。 この方法がいかにしてなぜ動作するかに関する詳細は明確なものではないが、 この方法は簡単であり極めて高い信頼性を有していることが判明している。典型 的には、それぞれ3kΩの平均接触抵抗を有し個々に故障が発生することなく単 一のものとして118個の孔すなわち縦方向相互接続部を形成することができる 。この方法は、いかなるフォトリソグラフィ工程をも含まず、従ってシリコンを ベースとするIC技術から既知の方法よりも一層簡単になる。凹部形成には強い 力を必要としない。 この方法は、用いる有機材料の特性にほとんど影響を受けず、有効なものであ る。特に、この方法は、絶縁性領域が第1及び第2の導電性領域よりも一層変形 可能である場合に有効であり、特に架橋したポリビニルフェノールの層が導電性 のポリアニリンの層間に挿入されている場合に有効である。 この方法が縦方向相互接続部を形成するのに有効であることは驚くべきことで ある。とりわけ、凹部の存在は(導電性)物質が存在しないことを意味し縦方向 相互接続部の存在は導電性物質の存在を必要とするものと一般的に考えられる。 絶縁性領域を製造するための絶縁性材料の選択は重要でないことが判明してい る。実施例は、既知の有機電気的絶縁性材料を含んでいる。ポリビニルアルコー ル又はポリビニルフェノールを用いて良好な結果が得られた。 第1及び第2の導電性領域を形成するために用いる有機導電性材料の選択は重 要ではない。適切な例として、ポリアニリン、ポリチオペン、ポリピロール、ポ リフェニレン、ポリフェニルエビニレン、又は特にポリ−3,4−エチレンジオ キシチオベンのような高濃度添加半導電性ポリマ(オリゴマ)が含まれる。 支持基板に関して、ポリアミドのような合成材料を用いることができる。ガラ ス及びシリカ基板も適切に用いることができる。 縦方向相互接続部の好適な表面積は、例えば20μm×20μmである。また 、100μm2のような一層小さい表面積も可能である。 縦方向相互接続区域を構成する積層体の好適な厚さは2μm又はそれ以下であ る。5μm又は20μmのような一層厚い厚さも可能であるが、ツールティップ を侵入させるために必要な力が増大する。より強い力をかける場合凹部形成には 厳格性が要求されない。 縦方向相互接続区域に凹部を形成することは、縦方向相互接続区域にツールテ ィップを位置決めすること、ツールティップを侵入させること、及びツールティ ップを縦方向相互接続区域から引き出すことを含む。 凹部が存在する結果として、縦方向相互接続区域の接触抵抗が大幅に低下し、 縦方向相互接続部が形成される。 縦方向相互接続部を形成するために必要な形成すべき凹部の程度は、例えばツ ールティップを浸入させる力を変化させる簡単な手法により決定することができ る。 凹部の実際の形状、例えば凹部の先端の直径又は浸入した際の直径は、ツール ティップに加えられる力の量、ツールティップのアタック角、ツールティップの 形状及び支持表面の性質のような多くのパラメータに依存する。例えばツールテ ィップが針状で(「孔」の用語は、縦方向相互接続部及び縦方向相互接続区域に ついて短縮した用語である)に対してほぼ直角に浸入する場合、凹部はクレータ 形状となる。凹部形成中にツールティップが横方向に移動する場合、凹部はトレ ンチ又は一組のスクラッチの形状となる。 別の導電性領域及び/又は別の絶縁性領域を用いて縦方向相互接続区域を構成 する積層体を簡単に増大することにより、この方法を利用して多層レベルの縦方 向相互接続部を形成することができる。 特開平5−299514号の英文の要約において、ツールティップを用いて孔 を形成する方法が開示されている。この既知の方法はほとんど有機材料で構成さ れる薄膜マイクロ電子デバイスは勿論のこと、薄膜マイクロ電子デバイス間に孔 を形成する方法に関するものでないことは当該公報から明らかである。さらに、 鈍いツールティップは縦方向相互接続区域に凹部を形成するものではなく、導電 性トラックを互いに押圧する押圧部材として用いられる。押圧するためには大き な力を必要とする。 孔以外の領域に力が作用すると、これらの領域に不所望な(永久的な)変形域 が生ずるため、孔以外の領域に作用する力を最少にするため、水平から直角の位 置で浸入させることが望ましい。 ツールティップを浸入させるために必要な力を軽減するため、テーパ状のすな わちテーパ形成されたツールティップが望ましい。孔以外の領域に過剰な力が作 用するのを回避するため、テーパ状部分を孔の深さよりも長くし鋭角、好ましく は20°以下の包囲角を有する必要が或る。 ツールティップは楔形状又は針状とすることができる。シリコンチップ上の回 路を探針するのに用いられるプローブティップは特に有効である。このようなプ ローブチップは丈夫であり、種々のものを利用でき、しかも良好に規定された形 状を有している。 摩損を低減するため、タングステンカーバイドツールティップのような硬度が 高く耐摩損性のあるツールティップを用いることができる。 本発明による方法の好適実施例は、0.1μmと5.0μmとの間のティップ 半径を有するテーパ状のツールティップを用いることを特徴とする。 10μm、25μm又は50μmのティップ半径を有するツールティップを用 いて有効な結果が得られたが、5.0μm以下のティップ半径を有するツールテ ィップは一層高い信頼性が得られることが判明している。0.1μm以下のツー ルティップは容易に折れてしまう。ティップ半径は、先端部分の曲率半径として 規定される。 本発明による方法の別の好適実施例は、第1及び第2の有機導電性領域が導電 性のポリアニリンで構成する。導電性のポリアニリンを用いることにより、典型 的には10〜100s/cmの導電率及び3kΩ以下の接触抵抗を有する孔を得 ることができる。多くの用途に対して、この抵抗値は十分に小さなものである。 例えば、孔がほとんど有機材料で構成される電界効果トランジスタを相互接続す る場合、この孔を流れる電流は典型的に10-9〜10-6A程度である。抵抗値が 3kΩの場合、孔の両端間に生ずる電圧降下は無視できる。 凹部形成は手持工具を用いて手動で行なうことができるが、例えば30個以上 の多数の孔を形成する場合凹部形成は好ましくは機械的な(自動化された)装置 を用いて行なう。 少なくとも少数列の場合あるいは1回の用途の場合、シリコンティップ上の回 路を試験するプローブステーションが有利である。 多くの孔を1個づつ簡単に形成することができる。複数のツールティップを具 える工具装置が用いられるように、従って複数の孔を同時に形成できるようにこ の方法を修正すれば、スループットを増大することができる。このような工具の 一例は、複数のピンが得られるように所望のパターンに基づいてエッチングされ た金属プレートである。孔に凹部を形成するために必要な力は同時に形成すべき 孔の数に比例する。 本方法は、第1の薄膜マイクロ電子テバイスと第2の薄膜電子デバイスとの間 に縦方向相互接続部を形成することにある。明らかなように、この相互接続部の 形成は、縦方向相互接続区域の第1及び第2の導電性領域が第1及び第2の薄膜 マイクロ電子デバイスにそれぞれ接続されれば、簡単に行なうことができる。 この方法はいかなる形式の有機薄膜マイクロ電子デバイスとともに適切に用い ることができるが、本方法は、ほとんど有機材料で構成される電界効果トランジ スタ間に縦方向相互接続部を形成するのに特に有効である。 本発明による方法は、集積回路をこの方法を利用して製造するのに十分に高い 信頼性を有している。 従って、本発明は、本発明による方法により得ることができる少なくとも1個 の縦方向相互接続部を具えることを特徴とする集積回路にも関するものである。 好適実施例において、集積回路はほとんど有機材料で構成する。有機材料のコ ストが安価であること及びその処理が容易な結果として、ほとんど有機材料だけ で構成される集積回路すなわち簡略化して有機ICと称される集積回路はシリコ ンベースICよりも一層安価に製造することができる。 特に好適な実施例において、薄膜デバイスは縦方向相互接続区域を形成するた めに用いる積層体の一部となる。この場合、2個の層がパターン形成されている 4個の層だけを具える積層はICを構成するのに十分である。 このような4個の層の積層体により構成される薄膜マイクロ電子デバイスは電 界効果トランジスタとする。 この方法により有効に実施することができる回路の例は、インバータ、NAN Dゲート及びANDゲートのようなロジックゲート並びにフリップフロップ、分 周器及びリング発振器のようなこれらのゲートの組み合わせを含む。 本発明のこれらの及び別の概念は後述する実施例に基づいて説明する。 図面として、 図1及び図2は本発明を適用する前後の縦方向相互接続区域の透視した平面を それぞれ線図的に示し、 図3及び図4は図1においてI−I線及び図2においてII−II線で切った断面 をそれぞれ線図的に示し、 図5は本発明による方法で用いるのに好適な縦方向相互接続区域のチェーンの 繰り返しユニットの透視平面を線図的に示し、 図6はリング発振器及びNANDロジックゲートの回路図を示し、 図7は本発明による集積回路に設けたリング発振器の出力信号S(任意単位) を時間tの関数として示す線図を示す。実施例1 図1及び図2は本発明を適用する前後の符号100で示す縦方向相互接続区域 の透視した平面をそれぞれ線図的に示す。 この縦方向相互接続区域100は薄膜積層体構造体1の一部とする。この積層 体構造体1は、基板2上に固定され、図3の符号10で示す積層体を具える。こ の積層体10は、第1の有機導電性領域3、有機電気的絶縁性領域5及び第2の 有機導電性領域6を具える。必ず必要なものではないが、積層体10はさらに有 機半導電性領域4を具える。第1の導電性領域3は第1薄膜マイクロ電子デバイ スの端子(図示せず)に電気的に接続し、第2の有機導電性領域6は第2の薄膜 マイクロ電子デバイスの端子(同様に図示せず)に電気的に接続する。縦方向相 互接続区域100は積層体10の重なり合った区域、すなわち図4及び図4のII I-III線及びIV−IV線で図示された区域とする。図3及び図4はさらにテーパ形 成 されたツールティップ20を示し、このツールティップ20はティップ半径21 及び包囲角22を有する。図4は、ツールティップ20を用いて縦方向相互接続 区域100に凹部形成することにより得られる凹部104を示す。 凹部付近の正確な形状は知られないので、図4は取り得る形状を線図的に示す ことにする。確信を以て言える全てのことは、ツールティップを用いて処理した 縦方向相互接続区域の平面の写真が縦方向相互接続区域に実際に凹部を形成して いることを証明していることである。一般的な意味において、凹部104は導電 性領域3まで侵入する深さとする必要がある。図1〜図4は本発明の方法を明確 するものである。本発明による方法の一例は以下の通りである。 1)縦方向に相互接続すべき区域100を形成する。 A)導電性ポリアニリン溶液の製造 エメラルジン基ポリアニリン(Neste)(0.7g,7.7ミリモル)及び樟脳 スルフォン酸(Jamssen)(0.8g,3.4ミリモル)を窒素充填グルーブボッ クス内で乳鉢及び乳棒を用いて粉砕する。この混合物を2つに分け、30gのm −クレゾール及び3個のめのうボール(0.9mm直径)をそれぞれ含む2個の 30mlのポリエチレン容器に配置する。これらの容器を全速で動作するシェー カ(Retsh MM2)に14〜18時間装着する。これらの容器の含有物を一緒に し、5分間の超音波処理を行なう。次に、この混合物を12500rpmで2時 間遠心分離を行なう。このようにして得られた導電性のポリアニリン溶液を、ピ ペットで吸い出し、遠心分離管の底部の同形分は残存させる。 B)前駆物質ポリチエニレンビニレン溶液の製造 2.5−チエニレンジメチレン−ビス(テトラヒドロチオフェニウムクロライ ド)(販売者,オランダのブロヒニンゲンの「SyncomBV」)100g(0.0 28モル)を、メタノールと脱イオン水の2:1の容積比の混合物100ml中 に溶解し、窒素雰囲気で−22℃まで冷却する。ペンタン(12ml)を添加し 、次にメタノールと脱イオン水との容積比2:1の混合物100ml中に溶解さ れ−22℃に冷却されている水酸化ナトリウムを-22℃に維持されている攪拌さ れたモノマ溶液に瞬時に添加する。この温度に2時間維持し、次にこの混合物を 1.5ml2NのHClを用いて中和する。この混合物をフラスコ中に2時間 貯蔵した後、液体部分をデカントして取り除き、残留固体すなわち前駆物質(2 .5−チエニレンビニレン)をメタノールで3回洗浄し、真空中出乾燥する。次 に前駆駆動物質ポリマをジクロロメタン中に溶解し及び濃縮して、ガラス基板上 にスピンコート(3s/500rpm,7s/1000rpm)した場合濾過し た後に0.05μmの膜が得られる溶液を得る。 C)積層構造体1の製造 3インチのシリコンウエハ上に65μmのポリアミド薄膜(供給者「Sellotap e」)を固定する。36gのポリプロピレングリコールメチルエーテルアセテー ト(Aldrich)中の10.0g(0.083モル)のポリビニルフェノール(Polys ciendes Inc.cat#6527)と1.675g(4.17ミリモル)のヘキサメトキシ メチレンメラミン(Cyanamid社から販売されたCyniel 300)との溶液を薄膜上に スピンコートし、次にホットプレート上で110℃で1時間乾燥する。5%の容 積比のHClを含む窒素雰囲気下で125℃5分の架橋により、1047μmの 架橋したポリビニルフェノール膜が得られる。このようにして得た積層構造には 基板2として作用し、そのポリビニルフェノールがコートされた側は基板表面と して作用し、この基板表面上に層を順次に形成する。 光化学ラジカル開始剤である1−ヒドロキシシクロヘキシルフェニルケント( チバガイギー社の商品名「Irgacure 184」)145mgにA)の条件で製造した 導電性ポリアニリン溶液6gを添加する。良好に混合し1分に亘る2回の超音波 処理性とこれらの間の冷却後、得られた感光性溶液を冷却する(Millex FA.1 μm)。次に基板2のポリビニルフェノールがコートされた表面上に感光性溶液 1mlをスピンコート(3s/500rpm,7s/2000rpm)すること により感光層を形成し、ホットプレート上で乾燥する(90℃2分間)。500 WのXeランプが装着されているKarl Sucs MJB3アライナにウエ ハを配置し、窒素を用いて3分間露光する。マスクを感光層に接触させる。この マスクは、導電性領域3が次に行なわれる露光により照射されないように構成す る。窒素を用いて連続フラッシュする間に、感光層はマスクを介してディープU Vで露光され(60s,20mW/cm2,240nm)、これにより導電性領 域3のような露光された区域と非露光区域とのパッチワークパターンを形成する 層が形成される。次に、ウエハをポットプレート上で加熱し(110℃3分,1 50℃1分)、反応しなかった光化学ラジカル開始剤を除去する。パッチワーク パターンが形成された層は露光で用いられたディープUV光に感度を有さずほぼ 平坦であり、露光された区域の厚さは0.25μmで非露光区域の厚さは0.2 2μmである。領域3のシート抵抗は760Ω/□(導電率は60s/cm)で ある。 濾過(Millex SR 0.5μm)した後直ちに、工程Bで製造された3mlの前 駆物質であるポリチエニレンビニレン溶液を導電性領域3を有する層上にスピン コート(3s/500rpm,7s/1000rpm)する。このようにして得 られた前駆物質層を23.×10-3barの分圧のHClガスを含む窒素雰囲気 においてホットプレート上で150℃10分間加熱し、前駆物質層をポリチエニ レンビニレンで構成される50nmの厚さの半導電層4に変換する。 次に36gのプロピレングリコールメチルエーテルアセテート(Aldrich)に 溶解している4.0g(0.034モル)ポリビニルフェノール(Pikysciences Inc.cat#6527)と0.65g(1.66ミリモル)のヘキサメチオキシンメチ レンメラミン(Cyanamid社の「Cymel 300)」とから成る架橋可能を組成物3 mlを領域4上にスピンコート(3s/500rpm,27s/2500rpm )し、ホットプレート上で110℃1分間乾燥した。5%容積比のHClを含む 窒素雰囲気下125℃5分間の架橋により、0.27μmの架橋したポリビニル フェノールの電気的絶縁性領域5が形成される。この架橋したポリビニルフェノ ールの誘電定数は4.78であり、その導電率(1kHzにおける)は4.4× 10-11s/cmである。 導電性領域3の形成に用いた処理性と同一の処理を異なるマスクを用いて行い 、領域5上に第2の導電性領域6を形成する。 積層構造体1、積層体10及び縦方向相互接続区域100の形成が完了する。 この縦方向相互接続区域の表面積は20μm×20μmである。 2)縦方向相互接続区域への凹部の形成 積層構造体1を有するウェハをModel 7000プローブィングステーションの ウェハステージに配置する。このプローブィングステーションにはプローブホル ダモデル77が設けられているModel 512マニプュレータが装着され、これ らの装置の全てはマイクロマニプュレータ社により製造されたものである。 プローブホルダは、図3及び図4において符号20で示すツールティップを有 する針状のプローブ(Model 7C,マイクロマニプュレータ社)を把持する。テ ィップの半径21は0.35μmであり、包囲角22は14°である。テーパ形 成された部分の長さは0.64mmである。 プローブティップ20は縦方向相互接続区域100と対向するように位置決め する。図3に示す状態となる。 次に、水平から72°のアタック角でプローブティップ20を縦方向相互接続 区域の表面まで降下させ、マニプュレータのリードスクリューを1/10回転さ せることにより内部に侵入させる。その後、ツールティップを引っ込め、凹部1 04が形成される。図4に示す状態に到達する。 顕微鏡で平面を調べると、凹部104は15〜20μm直径の黒のスポットと して現れる。このようにして得られた縦方向相互接続部の抵抗は4kΩである。 0.5〜50μmの範囲のティップ半径を有する種々のツールティップを用い てこの工程を繰り返した結果、3〜5kΩのコンタクト抵抗が得られた。5.0 μmのティップ半径のタングステンカーバイドのティップを用いた場合、3〜1 2kΩのコンタクト抵抗が得られた。実施例2 本発明による方法の信頼性を試験するため、試験構造体を製造しその一部を図 5に示す。 図5は本発明による方法で用いるのに好適な縦方向相互接続区域のチェーンの 繰り返しユニットの透視平面を線図的に示す。 符号200で示すチェーンは118個の縦方向相互接続区域を具えるが、図5 においては2個の区域201及び202だけを示す。チェーン200は図5に示 す繰り返しユニットを矢印の方向に繰り返すことにより得られ、細条61、26 2及び263のような導電性細条はそれぞれ長さ60μmで幅が20μmとし、 縦方向相互接続区域の表面積は20μm×20μmである。 このようにして得たチェーン構造体は、全部で118個の縦方向相互接続部を 順次形成するだけでチェーンの端部間の電気的接続が確立される。 このチェーン200は実施例1の以下の工程1)により製造することができ、 相違点はチェーン200の製造のために好適なパターンを形成するようにマスク を変更することである。 チェーン200を有するウェハは、Alessi MSマニプュレータ及びプローブホ ルダが装着されているコンプュータ制御モータ駆動REL 6100Alessiプロービ ングステーションのウェハステージに配置する。 プローブホルダはツールティップを有する針状プローブ(Model 7B,マイクロ マチプュレータ社)を把持し、このツールティップは0.5μmの半径、包囲角 19°及び1.5mmの長さを有するテーパ部分を有する。 第1の縦方向相互接続区域を用い、縦方向相互接続部を形成するために必要な プローブの降下位置を決定する。 この降下位置及び水平から85°のアタック角を用い、全部で118個の縦方 向相互接続区域を単一の方向に沿って1個づつ凹部形成する。 平面的に見て、凹部は15〜20μmの直径の黒のスポットとして現れる。ツ ールティップが縦方向相互接続区域にどの程度離れて侵入しているかについての ラフな見解として、上述したティップ性能を利用する場合ティップ点とツールテ ィップの直径が15μmの中心軸上の位置との間の距離は約42μmである。 チェーン200の両端間の全抵抗を測定したところ、370kΩであり、凹部 当たり3.15kΩである。凹部が形成されていない縦方向相互接続区域の抵抗 は1MΩであるので、この結果は118個の縦方向相互接続部が全て適切に形成 されていることを実証している。実施例3 図6は7個のNANDロジックゲート501を具えるリング発振器500の回 路図である。このNANDロジックゲート501はデコーダ01、602及び6 03を具える。 このリング発振器は、有機材料でほとんど構成される集積回路を用いて形成す る。構造形態として、トランジスタ601及び602のチャネル幅を0.25m mとし、トランジスタ603のチャネル幅を1.5mmとし、トランジスタ60 1及び602のチャネル長は5μmとし、トランジスタ603のチャネル長は5 μmとする。さらに、全てのトランジスタのソース及びドレイン端子並びにこれ らソース及びドレイン端子を接続する相互接続部は全て同一の層の部分とする。 電界効果トランジスタのゲート端子はソース及びドレイン端子を構成する層とは 別の層の一部とする。従って、ゲートとソース又はゲートとドレインとの間の全 ての相互接続部は縦方向相互接続部で構成する。特に、電界効果トランジスタ6 03のゲート端子は縦方向相互接続部によりそのソース端子に接続する。同様に 、リング発振器500のNANDゲート501の各々は、縦方向相互接続部によ りリング発振器に接続する。 上述した構造形態の思想を考慮すれば、この集積回路は実施例1の方法を繰り 返すことにより製造することができ、その差異は縦方向相互接続区域に沿って有 機電界効果トランジスタを形成することだけである。これは、異なるマスクを用 いることにより簡単に達成することができる。第1のマスクは、各縦方向相互接 続区域の第1の導電性領域に加えて、電界効果トランジスタのソース及びドレイ ン端子及びこれら端子の相互接続部を規定する。第2のマスクは、各縦方向相互 接続区域の第1の導電性領域、ゲート端子及びゲート間の相互接続部を規定する 。 このようにして得られた集積化リング発振器を電源に接続し、−5Vの電圧を 印加する。この出力信号を記録した。 図7は出力信号S(任意単位)をリング発振器500の時間t(ms)の関数 として線図的に示す。この出力信号は7.5Hzの周波数で発振している。 同様な方法で製造されたほとんど有機材料で構成される別の集積回路の例とし て、インバータ、ANDロジックゲート、及び分周器がある。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハルト コルネリス マリア オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン 6 (72)発明者 デ レーウ ダホベルト ミヘル オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン 6

Claims (1)

  1. 【特許請求の範囲】 1.第1の薄膜マイクロ電子デバイスと第2の薄膜電子デバイスとの間に縦方向 相互接続部を形成するに当たり、 第1の有機導電性領域と、有機電気的絶縁性領域と、第2の有機導電性領域 との積層体の重なり合った区域であって、第1の有機導電性領域が前記第1の マイクロ電子デバイスの端子に電気的に接続され、第2の有機導電性領域が第 2のマイクロ電子デバイスの端子に接続されている縦方向相互接続区域を形成 する工程と、 ツールティップを用いて前記縦方向相互接続区域に凹部を形成し、縦方向相 互接続部を形成する工程とを具える縦方向相互接続部を形成する方法。 2.請求項1に記載の方法において、0.1μmと5.0μmとの間のティップ 半径を有するテーパ形成されたツールティップを用いることを特徴とする方法 。 3.請求項1に記載の方法において、前記第1及び第2の導電性領域を導電性の ポリアニリンで構成したことを特徴とする方法。 4.請求項1に記載の方法で得ることができる少なくとも1個の縦方向相互接続 部を具えることを特徴とする集積回路。
JP51410099A 1997-08-22 1998-07-27 薄膜マイクロ電子デバイス間に縦方向相互接続部を形成する方法 Pending JP2001505003A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP97202589 1997-08-22
EP97202589.4 1997-08-22
PCT/IB1998/001145 WO1999010929A2 (en) 1997-08-22 1998-07-27 A method of providing a vertical interconnect between thin film microelectronic devices

Publications (1)

Publication Number Publication Date
JP2001505003A true JP2001505003A (ja) 2001-04-10

Family

ID=8228664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51410099A Pending JP2001505003A (ja) 1997-08-22 1998-07-27 薄膜マイクロ電子デバイス間に縦方向相互接続部を形成する方法

Country Status (4)

Country Link
US (1) US6400024B1 (ja)
EP (1) EP0966758B1 (ja)
JP (1) JP2001505003A (ja)
WO (1) WO1999010929A2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19930104C1 (de) * 1999-07-01 2001-02-15 Fraunhofer Ges Forschung Verfahren zur Herstellung einer Elektrodenanordnung
WO2001033649A1 (en) 1999-11-02 2001-05-10 Koninklijke Philips Electronics N.V. Method of producing vertical interconnects between thin film microelectronic devices and products comprising such vertical interconnects
DE10045192A1 (de) 2000-09-13 2002-04-04 Siemens Ag Organischer Datenspeicher, RFID-Tag mit organischem Datenspeicher, Verwendung eines organischen Datenspeichers
US7244669B2 (en) 2001-05-23 2007-07-17 Plastic Logic Limited Patterning of devices
DE10212640B4 (de) * 2002-03-21 2004-02-05 Siemens Ag Logische Bauteile aus organischen Feldeffekttransistoren
EP1525630A2 (de) * 2002-07-29 2005-04-27 Siemens Aktiengesellschaft Elektronisches bauteil mit vorwiegend organischen funktionsmaterialien und herstellungsverfahren dazu
JP4266842B2 (ja) * 2004-02-02 2009-05-20 セイコーエプソン株式会社 電気光学装置用基板の製造方法及び電気光学装置の製造方法
JP2008529807A (ja) * 2004-12-20 2008-08-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 表面のパターン処理および制御された析出成長物を用いたビアの製造
US7375172B2 (en) * 2005-07-06 2008-05-20 International Business Machines Corporation Underlayer compositions containing heterocyclic aromatic structures
EP1752480A1 (en) * 2005-08-12 2007-02-14 Merck Patent GmbH Polymerizable dielectric material
US7928577B2 (en) 2008-07-16 2011-04-19 Micron Technology, Inc. Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02273926A (ja) * 1989-04-17 1990-11-08 Sanyo Electric Co Ltd 導電性パターン形成方法
JPH05299514A (ja) * 1992-04-23 1993-11-12 Fujitsu Ltd ビアの形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666549B2 (ja) * 1988-08-31 1994-08-24 信越ポリマー株式会社 スルーホール付きフレキシブル基板の製造方法
US5689428A (en) * 1990-09-28 1997-11-18 Texas Instruments Incorporated Integrated circuits, transistors, data processing systems, printed wiring boards, digital computers, smart power devices, and processes of manufacture
US5567550A (en) * 1993-03-25 1996-10-22 Texas Instruments Incorporated Method of making a mask for making integrated circuits
EP0958663A1 (en) * 1997-12-05 1999-11-24 Koninklijke Philips Electronics N.V. Identification transponder

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02273926A (ja) * 1989-04-17 1990-11-08 Sanyo Electric Co Ltd 導電性パターン形成方法
JPH05299514A (ja) * 1992-04-23 1993-11-12 Fujitsu Ltd ビアの形成方法

Also Published As

Publication number Publication date
EP0966758A2 (en) 1999-12-29
WO1999010929A2 (en) 1999-03-04
US6400024B1 (en) 2002-06-04
WO1999010929A3 (en) 1999-06-10
EP0966758B1 (en) 2015-08-26

Similar Documents

Publication Publication Date Title
US7402834B2 (en) Field-effect transistor substantially consisting of organic materials
KR100307082B1 (ko) 집적회로의연결구조체및그제조방법
CN100375310C (zh) 喷墨制作的集成电路
CN100483774C (zh) 半导体器件及其形成方法
JP2001505003A (ja) 薄膜マイクロ電子デバイス間に縦方向相互接続部を形成する方法
CN100379048C (zh) 形成互连
US7491642B2 (en) Electrical passivation of silicon-containing surfaces using organic layers
US5478779A (en) Electrically conductive projections and semiconductor processing method of forming same
US7960722B2 (en) Circuit architecture on an organic base and related manufacturing method
US5523697A (en) Testing apparatus for engaging electrically conductive test pads on a semiconductor substrate having integrated circuitry for operability testing thereof
US6246102B1 (en) Integrated circuits, transistors, data processing systems, printed wiring boards, digital computers, smart power devices, and processes of manufacture
US6635406B1 (en) Method of producing vertical interconnects between thin film microelectronic devices and products comprising such vertical interconnects
US9354519B2 (en) Methods of forming patterns
KR100909481B1 (ko) 잉크젯으로 제조되는 집적회로 및 전자 디바이스 제조 방법
KR20070087022A (ko) 메모리 장치의 제조 방법
US6437423B1 (en) Method for fabricating semiconductor components with high aspect ratio features
US20130241590A1 (en) Conductive film structure and conductive film type probe device for ics
DE102014115549A1 (de) Waferanordnung, verfahren zum prüfen eines wafers und verfahren zum bearbeiten eines wafers
KR102534288B1 (ko) 선택적 도핑 방법을 이용한 반도체 소자 및 이의 제조 방법
Chae et al. Impact of Molecular Weight on the Ionic and Electronic Transport of Self‐Doped Conjugated Polyelectrolytes Relevant to Organic Electrochemical Transistors
BR102020017310A2 (pt) Dispositivo sensor eletroquímico do tipo micromódulo
CN115547986A (zh) 测试结构、测试结构的形成方法及其工作方法
TWI229884B (en) Solution processed devices
Maa et al. Monitoring of highly selective plasma etch processes
JPH03114232A (ja) ビームリード型半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050726

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090811

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100406