JP2010141141A

JP2010141141A - 薄膜トランジスタおよびその製造方法、並びに表示装置

Info

Publication number: JP2010141141A
Application number: JP2008316255A
Authority: JP
Inventors: Hiroshi Kikuchi; 宏菊池
Original assignee: Nippon Hoso Kyokai NHK; Japan Broadcasting Corp
Current assignee: Japan Broadcasting Corp
Priority date: 2008-12-11
Filing date: 2008-12-11
Publication date: 2010-06-24

Abstract

【課題】プラスチックなどの有機材料で構成された基板を用いた場合であっても、高い比誘電率を有し、閾値電圧または動作電圧を低減することができるゲート絶縁膜を備えた薄膜トランジスタおよびその製造方法を提供する。
【解決手段】本発明の実施形態による薄膜トランジスタ１０は、半導体材料で形成される活性層６；活性層に結合するソース電極４；活性層に結合し、活性層を通してソース電極と導通可能なドレイン電極５；活性層に結合し、複数の有機高分子材料層と複数の無機化合物層とが交互に積層されて構成されるゲート絶縁膜３；および、ゲート絶縁膜に接し、ゲート絶縁膜を介して活性層にチャネル領域を形成できるよう構成されるゲート電極２；を備える。
【選択図】図１

Description

本発明は、薄膜トランジスタに関し、特に、ゲート絶縁膜に高誘電率材料を用いた薄膜トランジスタおよびその製造方法、並びに該薄膜トランジスタを用いた表示装置に関する。

近年、たとえば携帯端末装置などの通信機器の普及に伴い、通信機器などに用いる表示装置の小型化、軽量化への要望が高まっている。このような要望に応えるため、表示装置の作製に用いられる基板として、たとえばプラスチックなどの有機材料を用いる試みがなされている。

また、基板として有機材料を用いる表示装置においては、その駆動素子として、可塑性に優れる有機半導体材料を用いた薄膜トランジスタが注目されている。薄膜トランジスタの一例として、ペンタセンを半導体層に用いた薄膜トランジスタがある（たとえば、非特許文献１を参照）。薄膜トランジスタの電気的特性は、従来の薄膜トランジスタのモデルにより解析することができる（たとえば、非特許文献２を参照）。
Y. Y. Lin et al., IEEE Electron Device Letters, Vol. 18, 606(1997). S. M. Sze, "Physics of Semiconductor Devices", Wiley, New York, 1981. C. D. Dimitrakopoulos, Science, Vol. 283, 822(1999). W. Y. Chou et al., Appl. Phys. Lett., 89, 112 126 (2006). 特開平１０−２７０７１２号公報

従来の薄膜トランジスタ、特にシリコンなどの無機半導体の薄膜トランジスタにおいては、ゲート絶縁膜として、たとえばＳｉＯ_２が一般的に用いられていた。しかし、ゲート絶縁膜がＳｉＯ_２で形成される薄膜トランジスタでは、ＳｉＯ_２の比誘電率が低い（約３．９）ため、閾値電圧または動作電圧が高くなってしまうという問題があった。この問題を解決するためにゲート絶縁膜を薄くすると、トンネル電流によりトランジスタ特性が悪化するという問題が生じる。また、ＳｉＯ_２ゲート絶縁膜が薄い場合は、ＳｉＯ_２絶縁膜中の欠陥によるリーク電流が大きくなるという問題も生じる。特に、ＳｉＯ_２膜をＣＶＤ法やスパッタリング法で形成する場合は、成膜初期に欠陥が生じやすいため、薄いＳｉＯ_２ゲート絶縁膜では、リーク電流は大きな問題となる。

一方、ＳｉＯ_２に代わり、ＳｉＯ_２の比誘電率よりも高い比誘電率を有する高誘電率材料を薄膜トランジスタのゲート絶縁膜に使用することが試みられている。高誘電率材料をゲート絶縁膜として用いれば、静電容量を大きくすることができ、閾値電圧または動作電圧を低減することができる。このような高誘電率材料には、チタン酸バリウム、ジルコニウム酸チタン酸バリウムなどがある（たとえば、特許文献１、非特許文献３を参照）。

しかし、上記の高誘電率材料は、主に、ゾルゲル法で形成され、最大で４００℃といった熱処理が必要となる。そのため、ガラス転移温度が２００℃以下であるプラスチック基板上に高誘電率材料でゲート絶縁膜を形成することは困難である。

本発明は、上記の状況に鑑みてなされ、プラスチックなどの有機材料で構成された基板を用いた場合であっても、高い比誘電率を有し、閾値電圧または動作電圧を低減することができるゲート絶縁膜を備えた薄膜トランジスタおよびその製造方法を提供することを目的とする。

上記の目的を達成するため、本発明の第１の態様は、半導体材料で形成される活性層；前記活性層に結合するソース電極；前記活性層に結合し、前記活性層を通して前記ソース電極と導通可能なドレイン電極；前記活性層に結合し、複数の有機高分子材料層と、複数の無機化合物層とが交互に積層されて構成されるゲート絶縁膜；および前記ゲート絶縁膜に接し、該ゲート絶縁膜を介して前記活性層にチャネル領域を形成できるよう構成されるゲート電極；を備える薄膜トランジスタを提供する。

本発明の第２の態様は、上記の薄膜トランジスタを製造する製造方法であって、無機化合物の微粒子を溶媒に混入して分散液を作製し、該分散液を加熱して前記無機化合物層である第１の膜を形成する第１のステップと、有機高分子材料を溶媒に溶解し、前記第１の膜上に該溶解液を滴下して加熱し有機高分子材料層である第２の膜を形成する第２のステップと、前記第１のステップと前記第２のステップを繰り返す、薄膜トランジスタの製造方法を提供する。

本発明の第３の態様は、第１の方向に沿って延びる複数の信号線；前記第１の方向と交差する第２の方向に延びる複数の走査線；前記複数の信号線と前記複数の走査線との各交差点に隣接して配置され、ゲート電極が前記走査線と接続し、ソース電極が前記信号線と接続する、上記の薄膜トランジスタ；前記薄膜トランジスタのドレイン電極と結合する表示素子；および前記表示素子と結合し、前記ドレイン電極とともに前記表示素子へ電力を印加することができるよう設けられた電極；を含む表示装置を提供する。

本発明によれば、プラスチックなどの有機材料で構成された基板を用いた場合であっても、高い比誘電率を有し、閾値電圧または動作電圧を低減することができるゲート絶縁膜を備えた薄膜トランジスタおよびその製造方法が提供される。

以下、図面を参照しながら、本発明の好適な実施形態を説明する。
添付の全図面中、同一または対応する部材または部品については、同一または対応する参照符号を付し、重複する説明を省略する。また、図面は、部材もしくは部品間または種々の層の厚さの間の相対比を示すことを目的とせず、したがって、具体的な厚さや寸法は、以下の限定的でない実施形態に照らし、当業者により決定されるべきものである。

＜第１の実施形態＞
図１は、本発明の第１の実施形態による薄膜トランジスタの断面を模式的に示す図である。図示のとおり、本発明の第１の実施形態による薄膜トランジスタ１０は、基板１と、基板１上に形成されたゲート電極２と、基板１上にゲート電極２を覆うように形成されたゲート絶縁膜３と、ゲート絶縁膜３の上面の一部からゲート絶縁膜３の側面に沿って基板１上にまで延在するソース電極４およびドレイン電極５と、ソース電極４およびドレイン電極５のそれぞれの一部とゲート絶縁膜３の上面に接して形成された半導体活性層６とを含む。

ゲート電極２に印加するゲート電圧によって、ゲート絶縁膜３を介して半導体活性層６に誘起されるチャネル領域が制御され、ソース電極４からチャネル領域を通してドレイン電極５へ流れる電流が制御される。また、薄膜トランジスタ１０は、ゲート電圧のオンオフにより、チャネル領域を通してソース電極４とドレイン電極５との間を流れる電流のオンオフを制御するスイッチとして利用することができる。

薄膜トランジスタ１０は、図１に示すとおり、いわゆるボトムコンタクト構造を有している。ただし、本発明の第１の実施形態にかかる薄膜トランジスタは、これに限定されず、トップコンタクト型であっても良いし、トップ・ボトムコンタクト型であっても良い。さらに、本発明の第１の実施形態にかかる薄膜トランジスタは、基板上に、ソース電極／ドレイン電極、半導体活性層、ゲート絶縁膜、およびゲート電極がこの順に形成されたトップゲート構造を有していても良い。

基板１は、これらに限定されないが、たとえばポリカーボネイト樹脂、ポリエステル樹脂、ポリアクリレート樹脂、ポリイミド樹脂、ポリエチレンテレフタレート樹脂、ポリエーテルスルフォン樹脂、エポキシ樹脂、ポリメチルメタクリレート樹脂、環状ポリオレフィン樹脂、アモルファスポリオレフィン樹脂、アクリル系ＵＶ硬化樹脂などにより、形成される。これらの材料により、基板１は高い柔軟性を有することができる。また、基板１は、上記以外の樹脂で形成されるプラスチック基板、ガラス基板、石英基板、またはシリコン基板であっても良い。

ゲート電極２、ソース電極４、およびドレイン電極５は、主に、金、白金、クロム、タングステン、タンタル、ニッケル、銅、アルミニウム、銀、マグネシウム、カルシウムなどの金属により形成されて良い。また、これらの金属の任意の組み合わせによる合金により、これらの電極２、４、５を形成しても良い。さらに、リン（Ｐ）や砒素（Ａｓ）をドーピングした低抵抗ポリシリコンおよびアモルファスシリコン、並びにグラファイトにより、電極２、４、５を形成しても良い。さらにまた、酸化亜鉛、錫添加酸化インジウム（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）などにより、電極２、４、５を形成しても良い。また、導電性高分子材料で電極２、４、５を形成しても良い。

また、ゲート電極２、ソース電極４、およびドレイン電極５は、これらに限定されないが、たとえば真空蒸着法、電子ビーム蒸着法、およびＲＦスパッタ法などの堆積法とリソグラフィ法との組み合わせにより、形成することができる。さらに、選択する材料によっては印刷法により、これらの電極２、４、５を形成しても良い。

半導体活性層６は、これらに限定されないが、たとえばペンタセン、アントラセン、テトラセン、ルブレン、フェナントレン、ピレン、クリセン、ペリレン、コロネン、オリゴフェニレン、オリゴチオフェン、ポリチオフェン、ポリアセチレン、ポリアニリン、ポリピロール、ポリフェニレンビニレン、ポリ（２，５−チェニレンビニレン）、ポリ（３−アルキルチオフェン）、ポリ（３−ヘキシルチオフェン）、フルオレン−チオフェンコポリマー、銅フタロシアン、または、これらのフッ素化物もしくは誘導体により形成して良い。また、これらの２又は３以上を任意に組み合わせて、混合して、半導体活性層６を形成しても良い。さらに、半導体活性層６は、上記の材料に限定されず、Ｓｉ、Ｇｅ、ＧａＡｓ、ＧａＮ、ＧａＩｎＮ、ＺｎＯ、カーボンナノチューブなどの無機系半導体材料により、形成されても良い。

また、半導体活性層６は、上記の半導体材料のいずれか又は組み合わせを用いて、真空蒸着法、化学気相堆積法、塗布法、または印刷法などにより、形成することができる。

次に、本発明の第１の実施形態による薄膜トランジスタ１０におけるゲート絶縁膜３について、図２を参照しながら、詳細に説明する。なお、図２においては、ゲート電極を含めた他の構成を省略する。

図２は、ゲート絶縁膜３の断面を示す。図示のとおり、このゲート絶縁膜３は、第１の層３１ａ、第２の層３２ｂ、第３の層３３ａ、および第４の層３４ｂがこの順に積層された構造を有している。

第１の層３１ａおよび第３の層３３ａは、無機金属酸化化合物、強誘電性化合物、および希土類金属酸化化合物のうちの少なくとも一つの化合物（以下、説明の便宜上、無機化合物と総称する場合がある）により形成される。

無機金属酸化化合物には、酸化アルミニウムＡｌ_２Ｏ_３、酸化ビスマスＢｉ_２Ｏ_３、酸化セリウムＣｅＯ_２、酸化銅ＣｕＯ、二酸化珪素ＳｉＯ_２、酸化錫ＳｎＯ_２、酸化チタンＴｉＯ_２、酸化イットリウムＹ_２Ｏ_３、二酸化ジルコニウムＺｒＯ_２、酸化亜鉛ＺｎＯ、Ａｌ_２ＴｉＯ_５が含まれるが、これに制限されない。

強誘電性化合物には、ＢＳＴ、Ｐｂ（Ｚｒ_ｘＴｉ_１−ｘ）Ｏ_３（ＰＺＴ）、Ｂｉ_４Ｔｉ_３Ｏ_１２、ＢａＭｇＦ_４、ＳｒＢｉ_２（Ｔａ_１−ｘＮｂ_ｘ）_２Ｏ_９、Ｂａ（Ｚｒ_１−ｘＴｉ_ｘ）Ｏ_３（ＢＺＴ）、ＢａＴｉＯ_３、ＳｒＴｉＯ_３、Ｂｉ_４Ｔｉ_３Ｏ_１２、ＳｒＢｉ_２Ｔａ_２Ｏ_９、（Ｂａ_ｘＳｒ_１−ｘ）ＴｉＯ_３、ＢａＭｇＦ_４、ＳｒＢｉ_２（Ｔａ_１−ｘＮｂ_ｘ）_２Ｏ_９、Ｂａ（Ｚｒ_１−ｘＴｉ_ｘ）Ｏ_３が含まれるが、これに制限されない。

希土類金属酸化化合物には、酸化ジスプロシウムＤｙ_２Ｏ_３、酸化エリビウムＥｒ_２Ｏ_３、酸化ユウロピウムＥｕ_２Ｏ_３、酸化ガドリニウムＧｄ_２Ｏ_３、酸化ホルミウムＨｏ_２Ｏ_３、酸化ランタンＬａ_２Ｏ_３、酸化ルテチウムＬｕ_２Ｏ_３、酸化ネオジウムＮｄ_２Ｏ_３、酸化プラセオジムＰｒ_６Ｏ_１１、酸化スカンジウムＳｃ_２Ｏ_３、酸化サマリウムＳｍ_２Ｏ_３、酸化テルビウムＴｂ_４Ｏ_７、酸化ツリウムＴｍ_２Ｏ_３、酸化イッテルビウムＹｂ_２Ｏ_３、Ｓｂ_２Ｏ_３が含まれるが、これに制限されない。

なお、第１の層３１ａと第３の層３３ａとは、同じ無機化合物で形成されて良く、また、異なる無機化合物で形成されても良い。

一方、第２の層３２ｂおよび第４の層３４ｂは、有機高分子化合物により形成される。すなわち、ゲート絶縁膜３においては、無機化合物で形成される層（３１ａ、３３ａ）と、有機高分子化合物で形成される層（３２ｂ、３４ｂ）とが交互に積層されている。有機高分子化合物には、ポリエステル、ポリビニールアルコール、ポリビニールブチラール、ポリアセタール、ポリアリレート、ポリアミド、ポリアミドイミド、ポリエーテルイミド、ポリフェニレンエーテル、ポリフェニレンスルファイド、ポリエーテルスルフォン、ポリエーテルケトン、ポリフタルアミド、ポリエーテルニトリル、ポリベンズイミダゾール、ポリカルボジイミド、ポリシロキサン、ポリメチルメタクリレート、ポリメタクリルアミド、ニトリルゴム、アクリルゴム、ポリエチレンテトラフルオライド、フィノール樹脂、メラミン樹脂、ウレア樹脂、ポリブテン、ポリペンテン、エチル−プロピレン共重合体、エチレン−ブテン−ジエン共重合体、ポリプタジエン、ポリイソプレン、エチレン−プロピレン−シエン共重合体、ポリブタジレン、ポリイソプレン、エチレン−プロピレン−ジエン共重合体、ブチルゴム、ポリメチルペテン、スチレン−ブタジエン共重合体、ポリメチルメタクリレート等のアクリル樹脂、ポリスチレン等のスチレン樹脂、ポリビニールフェノール、カプトンに代表されるポリイミド樹脂、シアノエチル基を有するシアノレジン、ポリカーボネイト樹脂、ポリエステル樹脂、ポリ酢酸ビニル、ポリウレタン樹脂、ポリスルフォン樹脂、エポシキ樹脂、フッ素樹脂、ポリシロセスオキサン、ポリシロキサン、ポリシルセスキオキサン、可溶性ポリイミノド、シクロブタン型ポリイミド、ベンゾフェノン型ポリイミド、ＢＰＤＡ／ＤＰＥポリイミド、アゾベンゼンを主鎖に含むポリイミド、長鎖アルキル基を含むポリイミド、含フッ素ポリイミド、液晶性ポリイミド、シンナモイル基、クマリン基、カルコン基、アゾ基のいずれか１つ以上の官能基を有する高分子材料、フェニルマレイミド−スチレン骨格を有する高分子材料、ポリメタクリレート主鎖を有する高分子材料、ポリビニルルシナメート樹脂、ポリパラキシリレン樹脂、ポリメチルメタクリート樹脂、フッ素を含有する高分子材料、セルロース、エポキシアクリレート、ポリアクリロニトリル、ジフェニルエーテルフェノール樹脂、ポリベンゾオキサゾール、ポリベンゾイミダゾール、などのポリマーおよびこれらを組み合わせた化合物を含むが、これに制限はされない。特に、絶縁性に優れたものとして、ポリビニールフェノール、ポリアクリルレート、ポリビニールアルコール、フッ素樹脂、シアノエチルプルラン、シアノエチルポリビニールアルコールの高分子材料およびそれらの共重合体が好適である。

なお、第２の層３２ｂと第４の層３４ｂとは、同じ有機高分子材料で形成されて良く、異なる有機高分子材料で形成されても良い。

また、ゲート絶縁膜３の膜厚は、その静電容量に大きく影響を与えることから、２μｍ以下、好ましくは５００ｎｍ以下、より好ましくは２５０ｎｍ以下が望ましい。

ゲート絶縁膜３は上述のように構成されているため、ゲート絶縁膜３内の無機化合物の分布は、その厚さ方向に沿って周期的に（増減しながら）変化している。この結果、ゲート絶縁膜３内において、比誘電率の高い部分と低い部分とが厚さ方向に沿って交互に存在することとなる。また、ゲート絶縁膜３の比誘電率は、各層３１ａ、３２ｂ、３３ａ、３４ｂの比誘電率に相対的な厚さを重み付けしたものの平均となる。

上記の構成によれば、比誘電率を厚さ方向に段階的に変化させることができるため、電気容量の値を自在に制御することができる。このため、表示素子駆動に適合したトランジスタ電圧を提供することが可能となる。一般的には、高誘電率の薄膜層をゲート絶縁膜として設ける手法が考えられるが、薄膜層単体のみでは薄膜中でのピンホールなどによりリーク電流が発生し絶縁膜として機能しない問題が生じる場合がある。上記構成においては、有機高分子材料の層と無機化合物の層とを交互に積層して比誘電率を厚さ方向に変化させることにより、駆動電圧の自在な制御とリーク電流の発生の低減とを同時に実現することができる。具体的には、これに限定されないが、無機化合物の微粒子を溶媒に混入して作製した分散液によりゲート電極上に無機化合物層を形成し、この無機化合物層の上に、有機高分子材料を溶媒に溶解して作製した溶解液により有機高分子材料層を形成する。次いで、これを繰り返すことにより、上記の利点を有するゲート絶縁膜３を容易に形成できる。

なお、ゲート絶縁膜３（第４の層３４ｂ）の上に、表面自由エネルギーが５０ｍＪ／ｍ^２以下となるコーティング薄膜を形成しても良い。このようなコーティング薄膜は、表面処理層としての役割を担い、この上に形成される半導体活性層６のチャネル領域の成長を制御することが可能となる。この理由について、薄膜上に半導体活性層を成長させる場合、その薄膜の表面自由エネルギーによって、半導体活性層の成長形態が異なることが報告されている（非特許文献４）。ペンタセン半導体材料のような直線上分子の場合には、低い表面自由エネルギーのコーティング薄膜上ではグレインの均一な成長が生じるため、コーティング薄膜−半導体層間の界面でのキャリアのトラップ準位となる欠陥が少ない薄膜成長が可能となり、トランジスタ性能が改善される。具体的には、このコーティング薄膜は、ＣＨ_３やＣＦ_３末端を有する自己組織化単分子膜であり、特に特にＯＴＳ（オクタデシルトリクロロシランＣＨ_３（ＣＨ_２）_１７ＳｉＣｌ_３）やＨＭＤＳ（ヘキサメチルジシラザン（ＣＨ_３）_３ＳｉＮＨ（ＣＨ_３）_３）が好適である。ＯＴＳの表面自由エネルギーは約２８ｍＪ／ｍ^２であり、ＨＭＤＳの表面自由エネルギーは約４４ｍＪ／ｍ^２である。また、このコーティング薄膜は、ポリスチレン、パリレン、またはフッ素樹脂などにより、形成しても良い。特に、これらのコーティング薄膜は、酸化物からなるゲート絶縁膜上に形成される水酸基（-ＯＨ）成分を低減することが可能となり、キャリアのトラップ準位の低減が図れるため、トランジスタ性能が大幅に改善される。

以下、実施例を参照しながら、本発明の第１の実施形態による薄膜トランジスタ１０を、製造方法と併せ、詳細に説明する。

ゲート絶縁膜３が第１の層３１ａ、第２の層３２ｂ、第３の層３３ａ、および第４の層３４ｂから構成される（図２）薄膜トランジスタ１０を説明する。

（１−１）ゲート電極の形成
まず、ガラス基板を用意し、このガラス基板（基板１）の上にゲート電極２を形成した（図３（ａ））。具体的には、このゲート電極２は、ガラス基板上に真空蒸着法によりアルミニウム層を形成し、フォトリソグラフィおよびエッチングにより、このアルミニウム層をパターニングして形成した。

なお、ゲート電極２は、リフトオフ法により形成しても良いし、所定の開口部形状を有するマスクを用いた真空蒸着法によってアルミニウム層をガラス基板上に堆積することにより形成しても構わない。

（１−２）ゲート絶縁膜の形成
上記のゲート電極２と露出したガラス基板との上に、ゲート絶縁膜３の第１の層３１ａを形成した。具体的には、まず、強誘電性化合物であるチタン酸バリウムＢａＴｉＯ_３（比誘電率１５００）の微粒子（直径約１０ｎｍ以下、ＴＰＬ社製、ＮａｎＯｘｉｄｅＨＰＢ−１０００）を用意し、この微粒子をＳＤＳ界面活性剤を含むメチルアルコール溶媒に混入した。その後、超音波ホモジナイザーを用いて、チタン酸バリウム微粒子を含んだメチルアルコール溶液（ＳＤＳ界面活性剤を含む）から、均一分散液を作製した。なお、この均一分散液中のチタン酸バリウム微粒子の重量比が約５ｗｔ％となるよう調整した。

次いで、ゲート電極２が形成されたガラス基板１上に上記の分散液をディップコートし、チタン酸バリウムと溶媒等を含む膜を形成した。その後、この膜が形成されたガラス基板１を真空オーブン中で約１００℃の温度で約３０分間ベーキングして、チタン酸バリウムを含む第１の層３１ａを得た。第１の層３１ａの厚さは約１０ｎｍであった。

次に、第１の層３１ａ上に第２の層３２ｂを形成した。具体的には、シアノエチレンポリビニールアルコール（信越化学製、シアノレジンＣＲ−Ｖ）と熱架橋剤ＰＭＦＭ（Ａｌｄｒｉｃｈ製、Poly (melamine - co - formaldehyde) methylated）とを４：１の重量比でＤＭＦ溶媒中に溶解させ、シアノエチレンポリビニールアルコール溶液を作製した。次に、この溶液を第１の層３１ａ上にディップコートし、空気中で約８０℃の温度で約３０分プリベーキングし、さらに、真空オーブン中で１５０℃の温度で約４時間ベーキングして、シアノエチルポリビニールアルコールを含む第２の層３２ｂを得た。このようなベーキング処理により、３次元的な熱架橋反応が促進され、緻密な絶縁膜が得られる。第１の層３１ａの上の第２の層３２ｂの厚さは、約５ｎｍであった。

続けて、上記と同じ条件にて、チタン酸バリウムを含む第３の層３３ａと、シアノエチルポリビニールを含む第４の層３４ｂとを形成した。以上により、ゲート絶縁膜３が形成された（図３（ｂ））。

なお、予備実験として、上記と同様にゲート絶縁膜３を形成し、その上にアルミニウム電極を蒸着して電気的評価を評価したところ、図４に示す結果が得られた。この表から、薄膜トランジスタ１０のゲート絶縁膜３として極めて良好な比誘電率および絶縁耐圧が得られたことが分かる。

（１−３）ソース電極およびドレイン電極の形成
次いで、ゲート絶縁膜３とガラス基板１の上に真空蒸着法によって金を堆積し、フォトリソグラフィおよびエッチングにより、ソース電極４およびドレイン電極５を形成した（図３（ｃ））。これらの電極４、５の厚さは、約５０ｎｍであった。

なお、ソース電極４およびドレイン電極５は、ゲート絶縁膜３とガラス基板１の上に所定のパターンを有するフォトレジスト層を形成し、その上から真空蒸着法により金を堆積し、リフトオフ法によって形成しても良い。

（１−４）半導体活性層の形成
ソース電極４およびドレイン電極５の形成後、真空蒸着法により、ペンタセンからなる半導体活性層６を形成した。真空蒸着法において、ペンタセンの堆積速度を約０．０３〜０．０４ｎｍ／秒とし、膜厚が約５０ｎｍとなるよう堆積時間を調整した。また、真空蒸着の際には、所定の形状の開口部を有するマスクを用いて、半導体活性層６を所定の形状に形成した（図３（ｄ））。

以上の手順により、薄膜トランジスタ１０が得られた。以下、説明の便宜上、この薄膜トランジスタ１０をトランジスタ１０１と称す。

実施例２の薄膜トランジスタ１０は、実施例１のトランジスタ１０１と比較して、ゲート絶縁膜の材料が異なり、他の構成は同一である。

（２−１）ゲート電極の形成
まず、ガラス基板１上にゲート電極２を形成する。この形成方法は、上述の「（１−１）ゲート電極の形成」で説明したとおりである。

（２−２）ゲート絶縁膜の形成
上記のゲート電極２と露出したガラス基板との上に、ゲート絶縁膜３の第１の層３１ａを形成した。具体的には、まず、金属酸化化合物である酸化ジルコニウムＺｒＯ_２（比誘電率２５）の微粒子（直径約１０ｎｍ以下、ＮａｎｏＴｅｋ社製）を用意し、この微粒子をＳＤＳ界面活性剤を含むジメチルアセトアミド溶媒に混入した。その後、超音波ホモジナイザーを用いて、酸化ジルコニウム微粒子を含んだジメチルアセトアミド溶液（ＳＤＳ界面活性剤を含む）から、均一分散液を作製した。なお、この均一分散液中の酸化ジルコニウムの重量比が約２ｗｔ％となるよう調整した。

次いで、ゲート電極２形成されたガラス基板１に上記の分散液をディップコートし、酸化ジルコニウムと溶媒等を含む膜を形成した。その後、この膜が形成されたガラス基板１を真空オーブン中で約１００℃の温度で約３０分間ベーキングして、酸化ジルコニウムを含む第１の層３１ａを得た。第１の層３１ａの厚さは約１０ｎｍであった。

次に、第１の層３１ａ上に第２の層３２ｂを形成した。具体的には、まず、ポリビニールフェノール（Ａｌｄｒｉｃｈ製、分子量２０，０００）と熱架橋剤ＰＭＦＭ（Ａｌｄｒｉｃｈ製、Poly (melamine - co - formaldehyde)
methylated）とを４：１の重量比でＰＧＭＥＡ（Propylene Glycol Methyl Ether Acetate、Ａｌｄｒｉｃｈ製）溶媒中に溶解させ、ポリビニールフェノール溶液を作製した。次いで、この溶液を第１の層３１ａ上にディップコートし、空気中で約８０℃の温度で約３０分プリベーキングし、さらに、真空オーブン中で１８０℃の温度で約１時間ベーキングして、ポリビニールフェノールを含む第２の層３２ｂを得た。このようなベーキング処理により、３次元的な熱架橋反応が促進され、緻密な絶縁膜が得られる。第１の層３１ａの上の第２の層３２ｂの厚さは、約５ｎｍであった。

続けて、上記と同じ条件にて、酸化ジルコニウムを含む第３の層３３ａと、ポリビニールフェノールを含む第４の層３４ｂとを形成した。以上により、ゲート絶縁膜３が形成された。

予備実験として、実施例２のゲート絶縁膜３を形成し、その上にアルミニウム電極を蒸着して電気的評価を評価したところ、図４に示す結果が得られた。この結果から、薄膜トランジスタ１０のゲート絶縁膜３として極めて良好な比誘電率および絶縁耐圧が得られたことが分かる。

続いて、実施例１で説明した（１−３）と（１―４）の手順を行って、薄膜トランジスタ１０を得た。以下、説明の便宜上、この薄膜トランジスタ１０をトランジスタ１０２と称す。

実施例３の薄膜トランジスタ１０は、実施例１のトランジスタ１０１および実施例２のトランジスタ１０２と比較して、ゲート絶縁膜の材料が異なり、他の構成は同一である。

（３−１）ゲート電極の形成
まず、上述の「（１−１）ゲート電極の形成」で説明したとおりにガラス基板１上にゲート電極２を形成する。

（３−２）ゲート絶縁膜の形成
上記のゲート電極２と露出したガラス基板との上に、ゲート絶縁膜３の第１の層３１ａを形成した。具体的には、まず、金属酸化化合物である酸化チタンＴｉＯ_２の微粒子（ルチル構造、比誘電率１００、微粒子直径約１０ｎｍ、ＮａｎｏＴｅｋ製）を用意し、この微粒子を分散剤を含むイソプロピルアルコールＩＰＡ溶媒に混入した。その後、超音波ホモジナイザーを用いて、酸化チタン微粒子を含んだイソプロピルアルコール溶液（分散剤を含む）から、均一分散液を作製した。なお、この均一分散液中の酸化チタンの重量比が約４ｗｔ％となるよう調整した。

次いで、ゲート電極２が形成されたガラス基板１に上記の分散液をディップコートし、酸化チタンと溶媒等を含む膜を形成した。その後、この膜が形成されたガラス基板１を真空オーブン中で約１００℃の温度で約３０分間ベーキングして、酸化チタンを含む第１の層３１ａを得た。第１の層３１ａの厚さは約１０ｎｍであった。

続けて、上記と同じ条件にて、酸化チタンを含む第３の層３３ａと、ポリビニールフェノールを含む第４の層３４ｂとを形成した。以上により、ゲート絶縁膜３が形成された。

予備実験として、実施例３のゲート絶縁膜３を形成し、その上にアルミニウム電極を蒸着して電気的評価を評価したところ、図４に示す結果が得られた。この結果から、薄膜トランジスタ１０のゲート絶縁膜３として極めて良好な比誘電率および絶縁耐圧が得られたことが分かる。

続いて、実施例１で説明した（１−３）と（１―４）の手順を行って、薄膜トランジスタ１０を得た。以下、説明の便宜上、実施例３の薄膜トランジスタ１０をトランジスタ１０３と称す。

実施例４の薄膜トランジスタは、実施例２の薄膜トランジスタ１０（トランジスタ１０２）におけるゲート絶縁膜３の上にフッ素樹脂薄膜が形成されている点で、実施例２の薄膜トランジスタ１０と相違し、他の構成は同様である。このフッ素樹脂薄膜（厚さ約５ｎｍ）は、ゲート絶縁膜３（第４の層３４ｂ）の形成後に、ゲート絶縁膜３の上にフッ素系樹脂（旭硝子製、Ｃｙｔｏｐ）液をディップコートすることにより形成した。その他の製造手順は、実施例２で説明したとおりである。実施例４の薄膜トランジスタを、便宜上、トランジスタ１０４と称す。

実施例５の薄膜トランジスタは、実施例２の薄膜トランジスタ１０（トランジスタ１０２）におけるゲート絶縁膜３の上に自己組織化単分子膜（ＨＭＤＳ）が形成されている点で、実施例２の薄膜トランジスタ１０と相違し、他の構成は同様である。この自己組織化単分子膜は、ゲート絶縁膜３（第４の層３４ｂ）の形成後に、ゲート絶縁膜３の上にＨＭＤＳをスピンコートすることにより形成した。その他の製造手順は、実施例２で説明したとおりである。実施例５の薄膜トランジスタを、便宜上、トランジスタ１０５と称す。

上述のトランジスタ１０１〜１０５の電気的特性の一例を図５に示す。この図から分かるとおり、トランジスタ１０１〜１０５は、高いキャリア移動度を有している。また、トランジスタ１０１〜１０５は、約１２Ｖといった低い動作電圧で動作することが確認されており、優れた電気的特性を有していることが分かった。なお、図５から分かるように、トランジスタ１０４および１０５においては、トランジスタ１０１〜１０３に比べて、キャリア移動度が高くなる傾向が見られる。この結果から、トランジスタ１０４および１０５が有するコーティング薄膜の効果が理解される。

本発明の実施例にかかる薄膜トランジスタは、無機化合物と有機高分子材料とを含むゲート絶縁膜を有しているため、実施例１〜５において説明したように、そのゲート絶縁膜を約１８０℃といった低温にて形成することができる。しかも、この薄膜トランジスタは、実用上、優れた電気的特性を有している。したがって、本発明の実施例によれば、基板にプラスチック基板を用いた場合でも、動作性能に優れた薄膜トランジスタを得ることができる。

＜第２の実施形態＞
図６は、本発明の第２の実施形態によるアクティブマトリックス構造体の模式的な上面図である。図示のとおり、本実施形態のアクティブマトリックス構造体１００は、Ｘ方向に延びる複数の走査線２４と、Ｙ方向に延びる複数の信号線２２と、複数の走査線と複数の信号線との各交差点に隣接して配置される薄膜トランジスタ２６とを有している。この薄膜トランジスタ２６は、本発明の第１の実施形態による薄膜トランジスタ（１０、１０１〜１０５）であって良い。また、薄膜トランジスタ２６のゲート電極２は走査線２４と接続し、ソース電極４が信号線２２と接続している。

また、本実施形態のアクティブマトリックス構造体１００は、信号線２２と走査線２４とで囲まれる領域に画素電極２８を有している。画素電極２８は、薄膜トランジスタ２６のドレイン電極５と電気的に接続している。また、画素電極２８は、信号線２２と走査線２４とで囲まれる領域に配置されるエレクトロルミネッセンス（ＥＬ）素子の電極を兼ねる。

アクティブマトリックス構造体１００は、たとえば、以下のようにして製造することができる。

まず、ガラスやプラスチックなどで形成された基板１（図７参照）の上に厚さが約５０ｎｍのクロム膜をスパッタリング法により成膜し、フォトリソグラフィ法およびエッチング法により、走査線２４と薄膜トランジスタ２６のゲート電極２とを形成する。基板の寸法は、製造するアクティブマトリックス構造体１００に応じて適宜決定して良く、また、走査線２４の間隔は、アクティブマトリックス構造体１００が適用される表示装置（後述）の画素密度に応じて適宜決定して良い。

次に、薄膜トランジスタ２６のゲート絶縁膜が形成される。このゲート絶縁膜は、第１の実施形態として説明した薄膜トランジスタ１０のいずれかのゲート絶縁膜３であって良く、典型的には、実施例２で説明した酸化ジルコニウムとポリビニールフェノールとを含むゲート絶縁膜であって良い。また、その形成方法も、実施例２で説明したとおりであって良い。ゲート絶縁膜を形成した後、インジウム錫酸化物（ＩＴＯ）により画素電極２８が形成される。

続いて、ソース電極４とドレイン電極５が形成される。具体的には、所定の開口部を有するマスクを用いて、真空蒸着法またはスパッタリング法により、金膜または金／クロム膜を形成することにより、ソース電極４とドレイン電極５を形成することができる。

次に、上記のゲート絶縁膜上であってソース電極４とドレイン電極５と結合するように、薄膜トランジスタ２６の活性層が形成される。具体的には、所定の開口部を有するマスクを用いた真空蒸着法により、有機半導体であるペンタセンを堆積することにより、活性層を形成することができる。また、ペンタセンに替わり、ポリチオフェン等の高分子半導体層をスピンコート法などの塗布法により形成し、フォトリソグラフィ法およびエッチング法により活性層を形成しても良い。

上述した活性層までの各要素が形成された基板１上にパリレンによるパッシベーション膜３２（図７参照）を形成することにより、アクティブマトリックス構造体１００が完成する。なお、パリレンに替わり、サイトップ（旭硝子製）などのフッ素樹脂によりパッシベーション膜３２を形成しても良い。

本発明の第２の実施形態によるアクティブマトリックス１００は、本発明の第１の実施形態による薄膜トランジスタ（１０、１０１〜１０５）と同じ薄膜トランジスタ２６を含むため、低い動作電圧で動作することができるという利点を有している。

＜第３の実施形態＞
図７は、本発明の第３の実施形態による表示装置の断面図である。図示のとおり、この表示装置２００は、第２の実施形態によるアクティブマトリックス構造体１００と、アクティブマトリックス構造体１００のパッシベーション膜３２の上方に設けられる表示素子形成領域３３と、表示素子領域３３の上に形成される透明電極３４と、透明電極３４上に設けられる上部基板３６と、を含む。上部基板３６は、典型的には、ガラス、およびポリエステル、ポリカーボネイト、ポリアリレート、ポリエーテルスルフォンなどのプラスチックにより、形成して良い。

表示素子領域３３には、ＥＬ素子、好ましくは有機ＥＬ素子が形成され、これにより、本発明の第２の実施形態によるアクティブマトリックス構造体１００を利用したＥＬ表示装置が得られる。このＥＬ素子は、アクティブマトリックス構造体１００の画素電極２８に対応して設けられ、画素電極２８と透明電極３４とにより、電極の供給を受けて光を発する。また、薄膜トランジスタ２６はドレイン電極５で画素電極２８と結合しており、薄膜トランジスタ２６のオンオフ動作により、ＥＬ素子がスイッチングされる。したがって、図６に示すようにマトリックス状に設けられた複数の薄膜トランジスタのうちの所定のものをオンとすることにより、このＥＬ表示装置により、所定の画像が表示される。

また、表示素子領域３３に画素電極２８と透明電極３４と結合するように液晶素子を形成することにより、本発明の第２の実施形態によるアクティブマトリックス構造体１００を利用した液晶パネルを製造することもできる。

さらに、表示素子領域３３に画素電極２８と透明電極３４と結合するように電気泳動素子を形成することにより、本発明の第２の実施形態によるアクティブマトリックス構造体１００を利用した電気泳動表示パネルを製造することも可能である。

本発明の第３の実施形態による表示装置２００は、表示装置２００のアクティブマトリックス１００が、本発明の第１の実施形態による薄膜トランジスタ（１０、１０１〜１０５）と同じ薄膜トランジスタ２６を含むため、低い動作電圧で動作することができる。また、薄膜トランジスタ２６を始めとして、低いプロセス温度にて形成することができるため、柔軟性を有するプラスチック基板を使用すれば、柔軟性を有する表示装置を提供することも可能となる。

以上、幾つかの実施形態および実施例を参照しながら、本発明にかかる薄膜トランジスタを詳細に説明したが、本発明は、上記の実施形態および実施例に限定されることなく、種々に変形可能である。

本発明の実施形態にかかる薄膜トランジスタは、上述したように、アクティブマトリックス構造体やこれを用いた表示素子に好適であるが、用途はこれらに限られない。たとえば、本発明の実施形態にかかる薄膜トランジスタは、電子メモリ装置への適用も可能である。特に、実施例１のトランジスタ１０１は、図５に示すとおり、大きなヒステリシスを有するため、電子メモリ素子として有望である。

実施例１〜５において、ゲート絶縁膜を形成する際に、いくつかの無機化合物の微粒子を用いることを説明したが、これらの実施例で説明した無機化合物に限ることなく、先に列記した無機化合物のいずれか又はこれらの任意の組み合わせを利用することも可能である。

また、ゲート絶縁膜３は、無機化合物の層と有機高分子材料の層とが交互に積層されて４層となった構造を有しているが、層の数はこれに限られず、合計で６層、８層、１０層・・・であっても良い。また、無機化合物の層および有機高分子材料の層のいずれかが奇数層になっても構わない。さらに、ゲート電極２から半導体活性層６へ向かう方向に沿って、無機化合物の層の比誘電率が段階的に増加または減少するように当該層の無機化合物を選択することもできる。また、ゲート電極２から半導体活性層６へ向かう方向に沿って、有機高分子材料の層の比誘電率が段階的に増加または減少するように当該層の有機高分子材料を選択しても良い。

また、実施例１〜５では、チタン酸バリウム、酸化ジルコニウム、および酸化チタンについて、約１０ｎｍといった直径を有する微粒子を例示したが、微粒子の直径は、これらの値に限定されることはない。分散液中での均一な分散、ゲート絶縁膜中の含有量の制御性、ゲート絶縁膜の薄膜化および均一性の観点から微粒子の直径は１μｍ以下が好ましい。また、微粒子の直径が２００ｎｍ以下または５０ｎｍ以下であるとより好ましい。

実施例１〜５においては、主としてディップコート法を利用してゲート絶縁膜３を形成したが、ゲート絶縁膜３は、これらに限らず、たとえば、キャスティング、ブレードコーティング、ワイヤバーコーティング、スプレーコーティング、ロールコーティングなどのコーティング法、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷などの印刷法、マイクロコンタクトプリンティングなどのソフトリソグラフィー法、若しくはナノインプラント法、またはこれらの手法の２又は３以上を任意に組み合わせた方法によって、形成しても良い。

本発明の第１の実施形態による薄膜トランジスタの断面を模式的に示す図である。本発明の第１の実施形態による薄膜トランジスタが有するゲート絶縁膜の断面を模式的に示す図である。図３（ａ）から図３（ｄ）は、本発明の第１の実施形態による薄膜トランジスタの製造方法の一例を示す図である。本発明の第１の実施形態による薄膜トランジスタが有するゲート絶縁膜の電気的特性の一例を示す表である。本発明の第１の実施形態による薄膜トランジスタの電気的特性の一例を示す表である。本発明の第２の実施形態によるアクティブマトリクス構造体の概略上面図である。本発明の第３の実施形態による表示装置の概略断面図である。

符号の説明

１基板、２ゲート電極、３ゲート絶縁膜、４ソース電極、５ドレイン電極、６半導体活性層、１０薄膜トランジスタ、２２信号線、２４走査線、２６薄膜トランジスタ、２８画素電極、３２パッシベーション膜、３４透明電極、３６上部電極、１００アクティブマトリックス構造体、２００表示装置。

Claims

半導体材料で形成される活性層；
前記活性層に結合するソース電極；
前記活性層に結合し、前記活性層を通して前記ソース電極と導通可能なドレイン電極；
前記活性層に結合し、複数の有機高分子材料層と、複数の無機化合物層とが交互に積層されて構成されるゲート絶縁膜；および
前記ゲート絶縁膜に接し、該ゲート絶縁膜を介して前記活性層にチャネル領域を形成できるよう構成されるゲート電極；
を備える薄膜トランジスタ。
前記複数の無機化合物層を形成する無機化合物が、金属酸化化合物、強誘電性化合物および希土類金属酸化化合物のうちの少なくとも一つの化合物である、請求項１に記載の薄膜トランジスタ。
前記ゲート絶縁膜の厚さが２μｍ以下である、請求項１又は２に記載の薄膜トランジスタ。
前記ゲート絶縁膜が、表面自由エネルギーが５０ｍＪ／ｍ^２以下となるコーティング薄膜を介して前記活性層と結合する、請求項１から３のいずれか一項に記載の薄膜トランジスタ。
請求項１から４のいずれか一項に記載の薄膜トランジスタを製造する製造方法であって、
無機化合物の微粒子を溶媒に混入して分散液を作製し、
該分散液を加熱して前記無機化合物層である第１の膜を形成する第１のステップと、
有機高分子材料を溶媒に溶解し、前記第１の膜上に該溶解液を滴下して加熱し有機高分子材料層である第２の膜を形成する第２のステップと、
前記第１のステップと前記第２のステップを繰り返す、
薄膜トランジスタの製造方法。
第１の方向に沿って延びる複数の信号線；
前記第１の方向と交差する第２の方向に延びる複数の走査線；
前記複数の信号線と前記複数の走査線との各交差点に隣接して配置され、ゲート電極が前記走査線と接続し、ソース電極が前記信号線と接続する、請求項１から４のいずれか一項に記載の薄膜トランジスタ；
前記薄膜トランジスタのドレイン電極と結合する表示素子；および
前記表示素子と結合し、前記ドレイン電極とともに前記表示素子へ電力を印加することができるよう設けられた電極；
を含む表示装置。