JP2009295678A - 半導体装置の製造方法、強誘電体素子の製造方法および電子機器の製造方法 - Google Patents

Abstract

【課題】液体プロセスに採用し易い配向性の制御が可能な半導体装置や強誘電体素子の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、基板と、前記基板の上方に配置されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極間に配置されチャネル部を構成する有機半導体膜と、前記チャネル部との間にゲート絶縁膜を介して配置されたゲート電極とを有する半導体装置の製造方法であって、前記基板(2)の上方に絶縁性ポリマーを材料に含む液体材料(6a)を塗布する第１工程と、塗布された前記液体材料に対して送風を行いつつ加熱することにより前記ゲート絶縁膜を形成する第２工程と、を有する。かかる方法によれば、溶液プロセスにおいて簡易な方法で、ゲート絶縁膜の配向性を向上させることができる。
【選択図】図２

Description

本発明は、半導体装置の製造方法、強誘電体素子の製造方法、特に、ポリマー材料を含有する液体材料を用いた溶液プロセスによる成膜技術に関する。

近年、ＴＦＴ（thin film transistor、薄膜トランジスタ）などの半導体素子の製造方法として溶液プロセス（液相プロセス）が注目されている。例えば、半導体素子の構成膜材料を液体材料中に含有させスピンコート法やインクジェット法などにより塗布した後、熱処理を施すことにより成膜する。

例えば、下記特許文献１には、溶液プロセスを用いた半導体素子の製造技術が開示されている。
特開２００５−２１５６１６号公報 特開２００７−２５８２８２号公報

本発明者は、ＴＦＴなどの半導体素子に関する研究・開発に従事しており、その特性の向上を図ることができる装置構成および製造プロセスを検討している。

例えば、ゲート絶縁膜を絶縁ポリマーを含有する溶液プロセスで形成する場合には、追って詳細に説明するように、ポリマーの主鎖がランダムに位置するため、その後、熱処理を施し成膜しても、膜の配向性が低下していた。

特に、ゲート絶縁膜などに使用する場合は、チャネル方向の配向成分によりリーク電流が生じるため半導体素子特性の低下の要因となる。また、強誘電体特性は、膜の配向性に大きく左右されるため、特性をよくするためには、配向性の制御が重要となる。

本発明者らは、上記ポリマーの主鎖の方向を揃える技術として、上記特許文献２に記載の摩擦転写法を用いることを提案している。

しかしながら、上記摩擦転写法では、固体（ペレット）を押圧しつつ膜を形成するものであり、液体プロセスに適用し易い成膜方法の検討が望まれる。

そこで、本発明に係る具体的態様においては、液体プロセスに採用し易い配向性の制御が可能な半導体装置や強誘電体素子の製造方法を提供することを目的とする。

本発明に係る半導体装置の製造方法は、基板と、前記基板の上方に配置されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極間に配置されチャネル部を構成する有機半導体層と、前記チャネル部との間にゲート絶縁膜を介して配置されたゲート電極とを有する半導体装置の製造方法であって、前記基板の上方に絶縁性ポリマーを材料に含む液体材料を塗布する第１工程と、塗布された前記液体材料に対して送風を行いつつ加熱することにより前記ゲート絶縁膜を形成する第２工程と、を有する。

かかる方法によれば、溶液プロセスにおいて簡易な方法で、ゲート絶縁膜の配向性を向上させることができる。また、これにより装置特性を向上させることができる。

例えば、前記送風の方向は、前記ソース電極から前記ドレイン電極への第１方向と交差する方向である第２方向である。かかる方法によれば、ゲート絶縁膜の配向性をチャネル長方向（キャリア（電子・ホール）の移動方向）と交差する方向に制御でき、ソース、ドレイン間のリーク電流の低減を図ることができる。

例えば、前記送風の際に前記基板を前記送風の方向と逆向きに移動させる。かかる方法によれば、液体材料に対する風圧を大きくすることができる。

例えば、前記送風の際の風速を調整することにより前記絶縁膜の膜厚を調整する。かかる方法によれば、容易に膜厚を調整することができる。

例えば、前記送風の際の風向は、前記基板に対して０°から９０°の範囲である。このように、基板に対して水平又は角度をつけて送風してもよい。

例えば、前記第１および第２工程を２回以上繰り返してもよい。このように、繰り返し成膜することで膜の厚膜化を図ることができる。

例えば、前記絶縁性ポリマーは、強誘電体ポリマーである。このように、強誘電体ポリマーを用いてもよい。配向性を向上させることで強誘電体特性が向上する。

例えば、前記強誘電体ポリマーは、フッ化ビニリデンと三フッ化エチレンとの共重合体Ｐ（ＶＤＦ／ＴｒＦＥ）、およびフッ化ビニリデンの重合体ＰＶＤＦのうちの少なくとも一方を主成分とするものである。かかる材料は、強誘電体特性が良好であり、上記強誘電体素子に用いて好適である。

本発明に係る強誘電体素子の製造方法は、基板の上方に配置された第１電極と、前記第１電極と強誘電体膜を介して配置された第２電極とを有する強誘電体素子の製造方法であって、前記基板の上方に強誘電体ポリマーを材料に含む液体材料を塗布する第１工程と、塗布された前記液体材料に対して送風を行いつつ加熱することにより前記強誘電体膜を形成する第２工程と、を有する。

かかる方法によれば、溶液プロセスにおいて簡易な方法で、強誘電体膜の配向性を向上させることができる。また、これにより素子特性を向上させることができる。

前記送風の際に前記基板を前記送風の方向と逆向きに移動させる。かかる方法によれば、液体材料に対する風圧を大きくすることができる。

前記送風の際の風速を調整することにより前記絶縁膜の膜厚を調整する。かかる方法によれば、容易に膜厚を調整することができる。

前記送風の際の風向は、前記基板に対して０°から９０°の範囲である。このように、基板に対して水平又は角度をつけて送風してもよい。

前記第１および第２工程を２回以上繰り返してもよい。このように、繰り返し成膜することで膜の厚膜化を図ることができる。

前記強誘電体ポリマーは、フッ化ビニリデンと三フッ化エチレンとの共重合体Ｐ（ＶＤＦ／ＴｒＦＥ）、およびフッ化ビニリデンの重合体ＰＶＤＦのうちの少なくとも一方を主成分とするものである。かかる材料は、強誘電体特性が良好であり、上記強誘電体素子に用いて好適である。

本発明に係る電子機器の製造方法は、上記半導体装置の製造方法又は強誘電体素子の製造方法を有する。かかる方法によれば、高性能の電子機器を製造することができる。また、かかる電子機器の生産性を向上させることができる。

以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。

＜実施の形態＞
図１は、本実施の形態の１Ｔ型の強誘電体メモリの形成方法を示す工程断面図である。１Ｔ型とは、１つのＴＦＴでメモリセルが構成されることを意味する。この場合、ＴＦＴのゲート絶縁膜を強誘電体膜で構成する。

まず、図１（Ａ）に示すように、基板２として例えばガラス基板を準備し、その表面を例えば有機溶剤により洗浄し、乾燥する。ガラス基板の他、ポリイミド、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリアクリレート、ポリカーボネート（ＰＣ）、ポリエーテルスルホン（ＰＥＳ）、芳香族ポリエステル（液晶ポリマー）等で構成されるプラスチック基板（樹脂基板）、石英基板、シリコン基板、ガリウム砒素基板等を用いてもよい。

次いで、図１（Ｂ）に示すように、基板２上に、ソース電極３およびドレイン電極４を形成する。ソース電極３とドレイン電極４との距離（チャネル長Ｌ）は、例えば、３５μｍ、チャネル幅は、例えば、０．３ｍｍ程度とする。これらの電極は、例えば、基板２の上部に、所望の領域に開口を有するメタルシャドーマスクを配置し、導電性材料を蒸着することにより形成する。導電性材料としては、Ａｕ（金）膜およびＣｕ（銅）膜の積層膜を用いることができる。ＡｕやＣｕの他、例えば、Ｐｄ、Ｐｔ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ、Ｃｕ、Ｎｉ、Ｌｉ、Ｃａ、Ｍｇの単層膜、これらの積層膜、または、これらを含む合金等の金属材料を用いてもよい。また、ソース電極３およびドレイン電極４の構成材料としては、上記金属材料の他、ＩＴＯ、ＦＴＯ、ＡＴＯ、ＳｎＯ₂等の透明導電性酸化物、カーボンブラック、カーボンナノチューブ、フラーレン等の炭素材料、ポリアセチレン、ポリピロール、ＰＥＤＯＴ（ｐｏｌｙ−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ）のようなポリチオフェン、ポリアニリン、ポリ（ｐ−フェニレン）、ポリ（ｐ−フェニレンビニレン）、ポリフルオレン、ポリカルバゾール、ポリシランまたはこれらの誘導体等の導電性高分子材料を用いてもよい。これらのうちの１種または２種以上を組み合わせて用いることができる。また、基板２上に上記材料を全面に蒸着した後、エッチング法によりパターニングし、ソース電極３およびドレイン電極４を形成してもよい。また、微粒子状の上記材料を含有する液体材料を所望の領域に塗布し、乾燥、焼成（熱処理）することによりソース電極３およびドレイン電極４を形成してもよい。

次いで、ソース電極３およびドレイン電極４上を含む基板２の表面を、例えば有機溶剤により洗浄し、乾燥した後、図１（Ｃ）に示すように、ソース電極３およびドレイン電極４間（チャネル領域）上に半導体膜５を形成する。半導体膜５の形成方法としては、例えば、有機半導体材料として例えばＦ８Ｔ２溶液を基板２上にスピンコート法で塗布した後、乾燥し、焼成する。Ｆ８Ｔ２は、フルオレン−ビチオフェン(fluorene-bithiophene)共重合体の誘導体である。

有機半導体材料としては、Ｆ８Ｔ２の他、例えば、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン、フタロシアニンまたはこれらの誘導体のような低分子の有機半導体材料や、ポリ−Ｎ−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリアルキルチオフェン、ポリヘキシルチオフェン、ポリ（ｐ−フェニレンビニレン）、ポリチニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレン−アリールアミン共重合体またはこれらの誘導体のような高分子の有機半導体材料（共役系高分子材料）が挙げられ、これらのうちの１種または２種以上を組み合わせて用いてもよい。

次いで、図１（Ｄ）に示すように、半導体膜５上に、送風配向法を用いてゲート絶縁膜（強誘電体膜）６を形成する。ここでは、強誘電体ポリマーとして、例えば、フッ化ビニリデンと三フッ化エチレンとの共重合体Ｐ（ＶＤＦ／ＴｒＦＥ）を用い、有機溶媒として、例えば、ケトン系溶媒を使用する。このＰ（ＶＤＦ／ＴｒＦＥ）溶液６ａを基板２上にスピンコート法で塗布した後、塗布液に送風を行いつつヒータ加熱により乾燥、焼成（熱処理）し、ゲート絶縁膜（強誘電体膜）６を形成する（図１（Ｅ））。風向は、チャネル幅方向、即ち、ソース電極３からドレイン電極４への方向と直交する方向とし、処理条件として、例えば、基板温度は、１２０℃程度、ステージの移動速度１ｍ／ｍｉｎ、風量（送風量）１ｍ／ｍｉｍ、送風温度は室温（２５℃）で処理し、２００ｎｍ程度のゲート絶縁膜（強誘電体膜）６を形成する。この送風配向工程については後述する。この強誘電体ポリマーとしては、例えば、Ｐ（ＶＤＦ／ＴｒＦＥ）の他、ＰＶＤＦやこれらを組み合わせた材料を用いることができる。ＰＶＤＦは、フッ化ビニリデンの重合体である。かかる材料は、強誘電体特性が良好であり、強誘電体膜として用いて好適である。

次いで、図１（Ｅ）に示すように、ゲート絶縁膜（強誘電体膜）６上に、ゲート電極７を形成する。ゲート電極７の形成方法としては、例えば、チャネル領域上にＡｇ（銀）などの導電性粒子を分散させた溶液を吐出し、乾燥、焼成することにより、例えば平均の幅が約４０μｍ程度のゲート電極７を形成する。以上の工程により、１Ｔ型の強誘電体メモリ１が略完成する。

以下に、図２および図３を参照しながら送風配向法について詳細に説明する。図２および図３は、それぞれ送風配向法に用いられる装置の概略を示す斜視図および断面図である。図２に示すように、Ｐ（ＶＤＦ／ＴｒＦＥ）溶液６ａを塗布した基板２をチャンバー（処理室）内に搬送し、ヒータを内蔵したステージ１１上に搭載する。なお、このチャンバー内で塗布を行ってもよい。また、チャンバー内は、窒素（Ｎ₂）やＡｒ（アルゴン）などの不活性ガスによりパージされている。

次いで、Ｐ（ＶＤＦ／ＴｒＦＥ）溶液６ａに対し、送風源１３の送風口１３ａから送風しながら、基板２を加熱する。ここでは、チャネル幅方向、即ち、ソース電極３からドレイン電極４への方向と直交する方向（図中のｙ方向）に送風しながら成膜（乾燥、焼成）を行う。この際、基板（ステージ１１）２を、送風方向と逆向きに走査（移動）させてもよい。基板２側を移動させることで、塗布液に対する風圧を大きくすることができる。図中、１５は、風向を整えるための壁である。また、送風源１３は、風量調節機構が内蔵され、昇降、回転、ｙ方向へ移動可能に支持されている。例えば、図３に示すように、基板２に対して０°から９０°の角度で風向を調整できるよう構成されている。なお、送風口１３ａの形状は、適宜変更可能である。

なお、図２および図３においては、基板２全面に塗布する場合を例に説明したが、基板２上に吐出したＰ（ＶＤＦ／ＴｒＦＥ）の液滴（６ａ）に対し送風配向処理を施してもよい。図４は、本実施の形態の他の態様を示す工程断面図である。図４に示すように、基板２上にインクジェット法を用いてＰ（ＶＤＦ／ＴｒＦＥ）溶液６ａを滴下する。当該液滴（６ａ）に対し、送風源１３から所定の角度で送風を行いつつ乾燥、焼成する。この場合、液滴が風上から風下へ流れるとともに、基板上に残存する液滴の一部が順次、乾燥、焼成され薄膜となる。

このように、本実施の形態によれば、絶縁性ポリマーを用いた溶液プロセスにおいて、塗布又は吐出溶液に送風を行いながら乾燥および焼成を行ったので、絶縁性ポリマーの主鎖が、送風方向に並び、配向性の良い膜を形成することができる。

特に、チャネル方向と交差（好ましくは直交）する方向に送風を行うことで、チャネルに対して交差する方向に配向面（結晶面）を形成することができ、ソース、ドレイン電極間のリーク電流（オフ電流）を低減することができる。

図５は、本実施の形態の効果を模式的に説明するための平面図（左図）および断面図（右図）である。図５（Ａ）に示すように、絶縁性ポリマーの主鎖９の整列性(配向性）を向上させることができる。例えば、Ｐ（ＶＤＦ／ＴｒＦＥ）は、永久双極子モーメントを有する極性分子であり、その双極子モーメントは炭素の単結合から成る分子鎖を挟んでフッ素側から水素側へ向かうベクトルである。よって、上記送風により、Ｐ（ＶＤＦ／ＴｒＦＥ）の双極子モーメントのベクトル方向を揃えつつ、基板面に対し垂直な方向（すなわち基板の厚さ方向）に結晶面を保ったまま結晶化することが可能である。結果として、ｂ軸が基板面に対し垂直な（０１０）に優先配向した膜を形成することが可能になる。

一方、図５（Ｂ）に示すように、送風を行わない場合には、絶縁性ポリマーの主鎖９の方向がランダムとなり、かかる状態では、焼成しても膜の配向性が低下し、混合配向となりやすい。さらに、送風を行わないスピンコート法で塗布後、送風を行わない成膜方法では、表面エネルギーが最も小さく安定な（１１０）や（１００）に配向しやすい。

このように、結晶性によりその特性が大きく左右される強誘電体膜の結晶面方位を制御することができ、分極量やヒステリシス特性を向上させ、メモリ特性を向上させることができる。

また、本実施の形態の送風配向法によれば、送風源から風量を小さくすることで、膜厚を厚く確保でき、逆に、風量を大きくすることで、膜厚を薄くするなど、風量により膜厚を制御することができる。また、風量を小さくすることで、絶縁性ポリマーの主鎖の整列性（配向性）が低下する場合には、送風配向処理を繰り返すことにより厚膜化してもよい。このように、絶縁性ポリマーの種類によって、風量とその配向性とを調整することにより、膜特性が良好となる条件にて成膜すればよい。なお、上記風量のみならず、基板２の速度を加味した風速（風圧）を調整してもよい。

また、本実施の形態の送風配向法によれば、前述の摩擦転写法のように、ペレットを用いる必要がなく、また、摩擦力より風速はより調整し易く、摩擦転写法による膜より平坦性の良い膜を形成することができる。また、摩擦力（応力）による下層の膜（例えば、電極など）の損傷を低減でき、各種構造のデバイスに使用可能である。また、ピンホールやスパイクの発生も抑えることができる。さらに、薄膜化も容易であり、低電圧駆動も可能となる。

以下に、上記１Ｔ型の強誘電体メモリの動作について説明する。半導体膜５は、ｐ型とする。強誘電体メモリ１に対し書込みを行う場合には、先ず、ソース電極３とドレイン電極４とを同電位に保った状態で、ソース電極３（およびドレイン電極４）とゲート電極７との間に、ゲート強誘電体の抗電圧以上の電圧Ｖｗｒｉｔｅを印加する。電圧Ｖｗｒｉｔｅがソース電極３（およびドレイン電極４）に対し負電圧である場合、半導体膜５の強誘電体膜６との界面近傍には、正孔が誘起された（集合した）状態となる。すなわち、トランジスタがｏｎ状態になる。電圧Ｖｗｒｉｔｅの印加を停止し、書込みを終了しても、強誘電体膜６の分極状態は維持されるため、トランジスタのｏｎ状態は維持される。

一方、電圧Ｖｗｒｉｔｅがソース電極３（およびドレイン電極４）に対し正電圧である場合、半導体膜５の強誘電体膜６との界面近傍には、正孔が誘起されない状態となる。すなわち、トランジスタがｏｆｆ状態になる。電圧Ｖｗｒｉｔｅの印加を停止し、書込みを終了しても、強誘電体膜６の分極状態は維持されるため、トランジスタのｏｆｆ状態は維持される。

前述したような書込みにより書き込まれた情報を読出し（再生）するに際しては、ソース電極３とドレイン電極４との間に、読み出し電圧Ｖｒｅａｄ（Ｖｄｓ）を印加して、ソース電極３とドレイン電極４との間を流れる電流Ｉｒｅａｄ（Ｉｄｓ）を検出する。

書き込みの際、ゲート電極に負電圧が印加されていれば、このとき、チャネル領域５１にキャリア（本実施形態ではｈ：ホール）が誘起されているので、ソース電極３とドレイン電極４との間に非常に大きな電流Ｉｒｅａｄが流れる。

一方、書き込みの際、ゲート電極に正電圧が印加されていれば、このとき、チャネル領域５１にキャリア（本実施形態ではｈ：ホール）が誘起されていないので、ソース電極３とドレイン電極４との間には殆ど電流Ｉｒｅａｄは流れない。

このＩｒｅａｄの差異を検出することにより、この素子は不揮発性メモリとして機能するが、このような読出しでは、ソース電極３（およびドレイン電極４）とゲート電極７との間に電圧を印加しないため、強誘電体膜６の分極状態は変化しない。そのため、強誘電体メモリ１では、非破壊読み出し（ＮＤＲＯ）が可能であり、また、基本的には何回でも読み出しが可能である。

このように、本実施の形態によれば、強誘電体膜の膜特性を向上させることができるため、上記書込み、読み出し特性も良好とすることができる。

なお、本実施の形態においては、半導体装置として１Ｔ型の強誘電体メモリを例に説明したが、常誘電体を用いた通常のＴＦＴにも適用可能である。この場合、強誘電体ポリマーに代えて、常誘電体ポリマー（絶縁性ポリマー）を用いる他は、本実施の形態と同様である。当該ポリマーとしては、例えば、ポリビニルフェノールを用いることができる。かかるＴＦＴにおいても送風配向法を用いることにより配向を調整することでオフ電流の低減を図ることができる。また、本実施の形態においては、ソース電極３およびドレイン電極４上に半導体膜５が配置されたＴＦＴ（図１（Ｅ））を例に説明したが、他の構成のＴＦＴにも適用可能である。図６〜図８は、ＴＦＴの構成例を示す断面図である。図６に示すように、半導体膜５上にソース電極３およびドレイン電極４を配置してもよい。また、図７に示すように、ボトムゲート−トップコンタクト構造としてもよく、また、図８に示すように、ボトムゲート−ボトムコンタクト構造としてもよい。いずれのＴＦＴにおいても、ゲート絶縁膜（強誘電体膜）６を送風配向法により形成することで上記効果を奏する。なお、図１と同一の機能を有し、同様に形成可能な箇所には同一の符号を付し、その繰り返しの説明を省略する。

また、１Ｔ１Ｃ型や２Ｔ２Ｃ型のような強誘電体キャパシタ（強誘電体素子）を有する強誘電体メモリにも適用可能である。即ち、２つの電極間に挟持された強誘電体膜を形成する際、上記強誘電体膜６と同様に送風配向法を用いることにより配向を調整することで強誘電体特性を向上させることができる。

また、本実施の形態においては、ゲート絶縁膜を例に説明したが、例えば、上記有機半導体膜の成膜時に用いてもよい。また、ＴＦＴや強誘電体キャパシタのみならず、ポリマーを含有する溶液を用いた成膜工程を有する装置に広く適用することができる。また、配向させる膜の面方位に限定はなく、膜や装置特性に応じて有効な方位に調整すればよい。

以下に、本発明者による実施例について詳細に説明する。

（実施例）
（サンプル１）上記プロセスにおいて、前述した条件である、基板温度、１２０℃程度、ステージの移動速度１ｍ／ｍｉｎ、風量（送風量）１ｍ／ｍｉｍ、送風温度は室温（２５℃）で処理し、２００ｎｍ程度のゲート絶縁膜（強誘電体膜）６を形成した。

（サンプル２）上記プロセスにおいて、Ｐ（ＶＤＦ／ＴｒＦＥ）溶液をポリビニルフェノールに変更して常誘電体のゲート絶縁膜６を形成した。処理条件は、上記サンプル１の場合と同様である。

（比較用のサンプル３）
Ｐ（ＶＤＦ／ＴｒＦＥ）溶液を用い、送風を行わず、スピンコートした塗布膜を直接乾燥、焼成した。

（比較用のサンプル４）
ポリビニルフェノール溶液を用い、送風を行わず、スピンコートした塗布膜を直接乾燥、焼成した。

上記サンプル１〜４を用いたＴＦＴ（半導体装置）について、ソース電極３に対し、ドレイン電極４に−５Ｖの電位を印加し、また、ソース電極３に対し、ゲート電極に＋２０Ｖの電位を印加した場合のオフ電流を測定した。各サンプルについて測定を行いオフ電流の平均値を測定した。

その結果、送風を行ったものでは、オフ電流（リーク電流）の低減効果が確認できた。

また、図６〜図８に示すＴＦＴにおいても、本発明者らの実験により、オフ電流（リーク電流）の低減効果が確認できている。

なお、上記強誘電体メモリは、各種電子機器に組み込むことができる。電子機器に特に限定はないが、例えば、上記メモリを備えたコンピュータ装置一般、携帯電話、ＰＨＳ、ＰＤＡ、電子手帳、ＩＣカードなど、記憶装置を必要とするあらゆる装置に組み込むことができる。

また、上記ＴＦＴは、例えば、液晶装置の画素トランジスタや駆動回路を構成する駆動トランジスタ等として、各種電気光学装置（電子機器）に組み込むことができる。

このように、本実施の形態の風向配向法を用いて形成した各種デバイスを電子機器に組み込むことにより、その特性を向上させ、また、生産性を向上させることができる。

また、上記発明の実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施形態の記載に限定されるものではない。

本実施の形態の１Ｔ型の強誘電体メモリの形成方法を示す工程断面図である。 送風配向法に用いられる装置の概略を示す斜視図である。 送風配向法に用いられる装置の概略を示す断面図である。 本実施の形態の他の態様を示す工程断面図である。 本実施の形態の効果を模式的に説明するための平面図および断面図である。 ＴＦＴの構成例を示す断面図である。 ＴＦＴの構成例を示す断面図である。 ＴＦＴの構成例を示す断面図である。

符号の説明

１…強誘電体メモリ、２…基板、３…ソース電極、４…ドレイン電極、５……半導体膜、６……ゲート絶縁膜、６ａ…Ｐ（ＶＤＦ／ＴｒＦＥ）溶液、７…ゲート電極、９…絶縁性ポリマーの主鎖、１１…ステージ、１３…送風源、１３ａ…送風口、１５…壁、Ｌ…チャネル長

Claims (15)

1. 基板と、前記基板の上方に配置されたソース電極およびドレイン電極と、
   前記ソース電極およびドレイン電極間に配置されチャネル部を構成する有機半導体層と、
   前記チャネル部との間にゲート絶縁膜を介して配置されたゲート電極とを有する半導体装置の製造方法であって、
   前記基板の上方に絶縁性ポリマーを材料に含む液体材料を塗布する第１工程と、
   塗布された前記液体材料に対して送風を行いつつ加熱することにより前記ゲート絶縁膜を形成する第２工程と、
   を有することを特徴とする半導体装置の製造方法。
2. 前記送風の方向は、前記ソース電極から前記ドレイン電極への第１方向と交差する方向である第２方向であることを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記送風の際に前記基板を前記送風の方向と逆向きに移動させることを特徴とする請求項１又は２記載の半導体装置の製造方法。
4. 前記送風の際の風速を調整することにより前記絶縁膜の膜厚を調整することを特徴とする請求項１乃至３のいずれか一項記載の半導体装置の製造方法。
5. 前記送風の際の風向は、前記基板に対して０°から９０°の範囲であることを特徴とする請求項１乃至４のいずれか一項記載の半導体装置の製造方法。
6. 前記第１および第２工程を２回以上繰り返すことを特徴とする請求項１乃至５のいずれか一項記載の半導体装置の製造方法。
7. 前記絶縁性ポリマーは、強誘電体ポリマーであることを特徴とする請求項１乃至６のいずれか一項記載の半導体装置の製造方法。
8. 前記強誘電体ポリマーは、フッ化ビニリデンと三フッ化エチレンとの共重合体Ｐ（ＶＤＦ／ＴｒＦＥ）、およびフッ化ビニリデンの重合体ＰＶＤＦのうちの少なくとも一方を主成分とするものである請求項７記載の半導体装置の製造方法。
9. 基板の上方に配置された第１電極と、前記第１電極と強誘電体膜を介して配置された第２電極とを有する強誘電体素子の製造方法であって、
   前記基板の上方に強誘電体ポリマーを材料に含む液体材料を塗布する第１工程と、
   塗布された前記液体材料に対して送風を行いつつ加熱することにより前記強誘電体膜を形成する第２工程と、
   を有することを特徴とする強誘電体素子の製造方法。
10. 前記送風の際に前記基板を前記送風の方向と逆向きに移動させることを特徴とする請求項９記載の強誘電体素子の製造方法。
11. 前記送風の際の風速を調整することにより前記絶縁膜の膜厚を調整することを特徴とする請求項９又は１０記載の強誘電体素子の製造方法。
12. 前記送風の際の風向は、前記基板に対して０°から９０°の範囲であることを特徴とする請求項９乃至１１のいずれか一項記載の強誘電体素子の製造方法。
13. 前記第１および第２工程を２回以上繰り返すことを特徴とする請求項９乃至１２のいずれか一項記載の強誘電体素子の製造方法。
14. 前記強誘電体ポリマーは、フッ化ビニリデンと三フッ化エチレンとの共重合体Ｐ（ＶＤＦ／ＴｒＦＥ）、およびフッ化ビニリデンの重合体ＰＶＤＦのうちの少なくとも一方を主成分とするものである請求項１３記載の強誘電体素子の製造方法。
15. 請求項１乃至８のいずれか一項記載の半導体装置の製造方法又は請求項９乃至１４のいずれか一項記載の強誘電体素子の製造方法を有することを特徴とする電子機器の製造方法。

Images