JP4124243B2 - 記憶素子の製造方法、記憶素子、記憶装置、および電子機器、ならびにトランジスタの製造方法 - Google Patents

記憶素子の製造方法、記憶素子、記憶装置、および電子機器、ならびにトランジスタの製造方法 Download PDF

Info

Publication number
JP4124243B2
JP4124243B2 JP2006156380A JP2006156380A JP4124243B2 JP 4124243 B2 JP4124243 B2 JP 4124243B2 JP 2006156380 A JP2006156380 A JP 2006156380A JP 2006156380 A JP2006156380 A JP 2006156380A JP 4124243 B2 JP4124243 B2 JP 4124243B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
forming
memory element
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006156380A
Other languages
English (en)
Other versions
JP2007324543A (ja
Inventor
宏志 瀧口
潤一 柄沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006156380A priority Critical patent/JP4124243B2/ja
Priority to US11/747,653 priority patent/US20070281372A1/en
Publication of JP2007324543A publication Critical patent/JP2007324543A/ja
Application granted granted Critical
Publication of JP4124243B2 publication Critical patent/JP4124243B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0448—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/701—IGFETs having ferroelectric gate insulators, e.g. ferroelectric FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/033—Manufacture or treatment of data-storage electrodes comprising ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/689—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/76—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
    • H10P72/7604—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
    • H10P72/7618—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating carrousel

Landscapes

  • Semiconductor Memories (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、記憶素子の製造方法、記憶素子、記憶装置、および電子機器、ならびにトランジスタの製造方法に関するものである。
記憶素子としては、強誘電体材料で構成された強誘電体層にその厚さ方向に電界を印加することにより、その分極状態を変化させ、データの書き込み・読み出しを行うものが知られている。このような記憶素子は、強誘電体層における分極状態が双安定であり、電界の印加停止後においても保持されるので、不揮発性のメモリとして用いることができる。
近年、かかる記憶素子のフレキシブル化を図ることなどを目的として、強誘電体材料として有機強誘電体材料を用いていることが提案されている。このような有機強誘電体材料としては、メモリの特性向上などの目的から、非特許文献１に開示されているような結晶性を有する有機強誘電体材料を用いることができる。
このような有機強誘電体材料を用いた強誘電体層を形成するに際しては、結晶性を制御することが容易でない蒸着法などの気相薄膜形成プロセスよりも、有機強誘電体材料を含む液体を用いた、スピンコート法などの液相薄膜形成プロセスと結晶化プロセスの組み合わせの方が材料選択の自由度やプロセスコストの面で適している。
例えば、従来では、かかる液体を下部電極上に塗布し、これを乾燥・結晶化して強誘電体層を形成した後、この強誘電体層上に気相成膜法を用いて上部電極を形成する。このような液体を用いて強誘電体層を形成することは、気相薄膜形成プロセスのように大型の真空装置を使用することなく、常温常圧に近い条件下で行うことができるので、有機強誘電体キャパシタの製造時における省エネルギー化・低コスト化をもたらす。
前述したように強誘電体層を形成すると、有機強誘電体の結晶化に伴って、強誘電体層の下部電極と反対側の面に、粗大な結晶粒子による凹凸が形成されてしまう。この現象は、気相で形成した薄膜であっても液相から形成した薄膜であっても同様である。そのため、従来にかかる記憶素子の製造方法では、強誘電体層の厚みが結晶粒子のサイズと同程度まで薄くなってくると、上部電極を形成したときに、強誘電体層の前記凹凸の凹部に電極材料が入り込んでしまい、上部電極と下部電極との間の距離が局所的に小さくなり近接または接触し、リーク電流の増加や、上部電極と下部電極との間でのショートを招くおそれがある。前述したような強誘電体層の凹凸の粗さは強誘電体層の厚さが変わっても大きく変化することが無いため、強誘電体層の厚さが薄くなる程、悪影響が顕著になる。
フッ化ビニリデンとトリフルオロエチレンとの共重合体、あるいはフッ化ビニリデンの重合体に代表される有機強誘電体は、一般に抗電界が非常に高く、低電圧駆動化を図るためには、有機強誘電体薄膜の膜厚さを極めて薄くすることが必要とされる。ところが、上に述べた理由等により、これまで、強誘電体層の膜厚を非常に薄くすることによる記憶素子の低電圧駆動化は、大変に困難であった。
J.Appl.Phys., Vol.89, No.5, pp.2613-16
本発明の目的は、結晶性を有する有機強誘電体材料を強誘電体層の構成材料として用いても、駆動電圧の低減化を図ることができる記憶素子の製造方法、記憶素子、記憶装置、および電子機器を提供すること、また、結晶性を有する有機絶縁体材料を絶縁体層の構成材料として用いても、駆動電圧の低減化を図ることができるトランジスタの製造方法を提供することにある。
このような目的は、下記の本発明により達成される。
本発明の記憶素子の製造方法は、互いに対向する第１の電極および第２の電極の間に、結晶性を有する有機強誘電体材料を主材料として構成された強誘電体層が介在し、前記第１の電極と前記第２の電極との間に電圧を印加することにより、前記強誘電体層の分極状態を変化させ、データの書き込み・読出しを行う記憶素子の製造方法であって、
基板の一方の面上に、前記第１の電極を形成する工程と、
前記第１の電極の前記基板と反対側の面上に、前記強誘電体層を形成する工程と、
前記強誘電体層の前記第１の電極と反対側の面上に、前記第２の電極を形成する工程を有し、
前記第２の電極を形成する工程において、電極材料の気化物を前記基板の法線方向に対し傾斜した方向で飛翔させ前記強誘電体層の前記面上に被着させることにより、前記第２の電極を形成することを特徴とする。
これにより、第２の電極を形成するに際し、強誘電体層の第２の電極を形成すべき側の面に有機強誘電体材料の結晶粒で構成された凹凸が形成されていても、その凹凸の凹部に電極材料が入り込むのを防止または抑制することができる。そのため、第１の電極と第２の電極との間の距離が局所的に小さくなるのを防止することができる。その結果、強誘電体層を薄くしても、得られる記憶素子は、リーク電流の増加を防止するとともに、第１の電極と第２の電極との間の短絡を防止することができる。すなわち、強誘電体層を薄くして、駆動電圧を低減することができる。
本発明の記憶素子の製造方法は、互いに間隔を隔てて設けられた１対の第１の電極のそれぞれに接触するように設けられた半導体層と、前記半導体層の前記第１の電極と反対側の面上に設けられた第２の電極との間に、結晶性を有する有機強誘電体材料を主材料として構成された強誘電体層が介在し、前記第１の電極と前記第２の電極との間に電圧を印加することにより、前記強誘電体層の分極状態を変化させ、データの書き込み・読出しを行う記憶素子の製造方法であって、
基板の一方の面上に、前記１対の第１の電極を形成する工程と、
前記半導体層を形成する工程と、
前記半導体層の前記基板と反対側の面上に、前記強誘電体層を形成する工程と、
前記強誘電体層の前記半導体層と反対側の面上に、前記第２の電極を形成する工程を有し、
前記第２の電極を形成する工程において、電極材料の気化物を前記基板の法線方向に対し傾斜した方向で飛翔させ前記強誘電体層の前記面上に被着させることにより、前記第２の電極を形成することを特徴とする。
これにより、第２の電極を形成するに際し、強誘電体層の第２の電極を形成すべき側の面に有機強誘電体材料の結晶粒で構成された凹凸が形成されていても、その凹凸の凹部に電極材料が入り込むのを防止または抑制することができる。そのため、第２の電極と半導体層との間の距離が局所的に小さくなるのを防止することができる。その結果、強誘電体層を薄くしても、得られる記憶素子は、リーク電流の増加を防止するとともに、第２の電極と半導体層との間の短絡を防止することができる。すなわち、強誘電体層を薄くして、駆動電圧を低減することができる。
本発明の記憶素子の製造方法では、前記第２の電極を形成する工程において、前記強誘電体層付近における前記気化物の飛翔方向と前記基板の法線とのなす角度をθとしたときに、θは、２０〜７０°であることが好ましい。
これにより、第２の電極を形成するに際し、強誘電体層の第２の電極を形成すべき側の面に有機強誘電体材料の結晶粒で構成された凹凸が形成されていても、その凹凸の凹部に電極材料が入り込むのをより確実に防止または抑制することができる。
本発明の記憶素子の製造方法では、前記第２の電極を形成する工程は、前記電極材料の気化物を発する材料供給源に対し前記基板を傾斜させるように前記基板の前記一方の面と反対側の面側から基板ホルダーにより保持しつつ、前記材料供給源から前記基板上の前記強誘電体層に向け前記電極材料を飛翔させることが好ましい。
これにより、比較的簡単な構成で、電極材料の気化物を基板の法線方向に対し傾斜した方向で飛翔させることができる。
本発明の記憶素子の製造方法では、前記基板ホルダーは、保持する前記基板の厚さ方向に延びる軸線まわりに回転または回動することが好ましい。
これにより、基板上の位置による電極材料の被着のムラを防止し、均一な膜厚および膜質を有する第２の電極を得ることができる。
本発明の記憶素子の製造方法では、前記基板ホルダーは、前記基板を複数保持していることが好ましい。
これにより、複数の基板を同時に処理して、各基板において第２の電極を形成することができる。
本発明の記憶素子の製造方法では、前記基板ホルダーは、複数の前記基板を前記基板ホルダーの前記軸線に直角な同一面上でかつ当該軸線からほぼ同一距離に配置していることが好ましい。
これにより、各基板間における電極材料の被着のムラを防止し、各基板間において第２の電極を均質なものとすることができる。
本発明の記憶素子の製造方法では、前記基板ホルダーは、各前記基板をそのほぼ中心から厚さ方向に延びる軸線まわりに回転または回動することが好ましい。
これにより、各基板間における電極材料の被着のムラを防止するとともに、基板上の位置による電極材料の被着のムラを防止することができる。
本発明の記憶素子の製造方法では、前記第２の電極を形成する工程において、前記材料供給源と前記基板との間にスリット状の開口を有するスリット板を介在させ、前記基板を前記スリット板の前記開口の短手方向に移動させつつ、前記スリット板の前記開口を通過した前記気化物を前記基板上に被着させることが好ましい。
これにより、基板上の位置による電極材料の被着のムラを防止し、均一な膜厚および膜質を有する第２の電極を得ることができる。
本発明の記憶素子の製造方法では、前記強誘電体層を形成する工程は、前記有機強誘電体材料を含む液状材料を前記第１の電極上に塗布し、これを乾燥して、最終的な結晶度よりも低い結晶度の低結晶度膜を形成する工程と、前記低結晶度膜を加熱することによりその結晶化度を高めて、前記強誘電体層を形成する工程とを有することが好ましい。
これにより、液状材料の塗布から結晶化までの間に、有機強誘電体材料を流動的な状態とすることができる。そのため、強誘電体層の結晶性を所望のものに比較的簡単に制御することができる。
本発明の記憶素子の製造方法では、前記第２の電極を形成する工程において、前記強誘電体層は、前記第２の電極を形成すべき側の面に、前記有機強誘電体材料の結晶粒で構成された凹凸を有し、前記凹凸の凹部に前記電極材料が入り込むのを防止または抑制するように、前記電極材料の気化物の飛翔方向を前記基板の法線方向に対して傾斜させることが好ましい。
これにより、第１の電極と第２の電極との間の距離が局所的に小さくなるのをより確実に防止することができる。
本発明の記憶素子は、本発明の製造方法を用いて製造されたことを特徴とする。
これにより、結晶性を有する有機強誘電体材料を強誘電体層の構成材料として用いても、駆動電圧の低減化を図ることができる記憶素子を提供することができる。また、このような記憶素子は、リーク電流の低減および短絡の防止により、優れた信頼性を有する。
本発明の記憶装置は、本発明の記憶素子を備えることを特徴とする。
これにより、結晶性を有する有機強誘電体材料を強誘電体層の構成材料として用いても、駆動電圧の低減化を図ることができる記憶装置を提供することができる。また、このような記憶装置は、リーク電流の低減および短絡の防止により、優れた信頼性を有する。
本発明の電子機器は、本発明の記憶装置を備えることを特徴とする。
これにより、結晶性を有する有機強誘電体材料を強誘電体層の構成材料として用いても、駆動電圧の低減化を図ることができる電子機器を提供することができる。また、このような電子機器は、リーク電流の低減および短絡の防止により、優れた信頼性を有する。
本発明のトランジスタの製造方法は、互いに間隔を隔てて設けられたソース領域およびドレイン領域のそれぞれに接触するように設けられた半導体層と、前記半導体層の前記ソース領域および前記ドレイン領域と反対側の面上に設けられたゲート電極との間に、結晶性を有する有機絶縁体材料を主材料として構成されたゲート絶縁層が介在してなるトランジスタの製造方法であって、
基板上に、前記ソース領域および前記ドレイン領域を形成する工程と、
前記半導体層を形成する工程と、
前記半導体層の前記基板と反対側の面上に、前記ゲート絶縁層を形成する工程と、
前記ゲート絶縁層の前記半導体層と反対側の面上に、前記ゲート電極を形成する工程を有し、
前記ゲート電極を形成する工程において、電極材料の気化物を前記基板の法線方向に対し傾斜した方向で飛翔させ前記強誘電体層の前記面上に被着させることにより、前記ゲート電極を形成することを特徴とする。
これにより、ゲート電極を形成するに際し、ゲート絶縁層のゲート電極を形成すべき側の面に有機絶縁体材料の結晶粒で構成された凹凸が形成されていても、その凹凸の凹部に電極材料が入り込むのを防止または抑制することができる。そのため、ゲート電極と半導体層との間の距離が局所的に小さくなるのを防止することができる。その結果、ゲート絶縁層を薄くしても、得られる記憶素子は、リーク電流の増加を防止するとともに、ゲート電極と半導体層との間の短絡を防止することができる。すなわち、ゲート絶縁層を薄くして、駆動電圧を低減することができる。
以下、本発明の記憶素子の製造方法、記憶素子、記憶装置、および電子機器、ならびにトランジスタの製造方法の好適な実施形態を説明する。
（第１実施形態）
まず、本発明の第１実施形態を説明する。
＜記憶素子＞
まず、本発明の第１実施形態にかかる記憶素子、すなわち、本発明の記憶素子の製造方法を用いて製造された記憶素子の第１実施形態を図１に基づいて説明する。
図１は、本発明の記憶素子の第１実施形態を示す縦断面図である。なお、以下、説明の便宜上、図１中における「上」を「上」、「下」を「下」という。
図１に示す記憶素子１は、基板２、第１の電極（下部電極）３、強誘電体層（記録層）４、および第２の電極（上部電極）５が、この順で積層されて構成されている。換言すれば、記憶素子１は、第１の電極３と第２の電極５との間に、強誘電体層４が介在してなる構造体（すなわちキャパシタ）がその第１の電極３側で基板２により支持されている。
このような記憶素子１は、第１の電極３と第２の電極５との間に電圧（電界）を印加することにより、データの書き込みおよび読み出しがなされ、また、電界の印加を停止しても、強誘電体層４内の分極状態が保持される。このような特性を利用して、記憶素子１を不揮発性メモリ（例えば、後述する記憶装置１００）に用いることができる。
基板２としては、例えば、ガラス基板、ポリイミド、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリカーボネート（ＰＣ）、ポリエーテルスルホン（ＰＥＳ）、芳香族ポリエステル（液晶ポリマー）等で構成されるプラスチック基板（樹脂基板）、石英基板、シリコン基板、ガリウム砒素基板等を用いることができる。記憶素子１に可撓性を付与する場合には、基板２には、樹脂基板が選択される。
なお、基板２上には、下地層が設けられていてもよい。下地層としては、例えば、基板２表面からのイオンの拡散を防止する目的、第１の電極３と基板２との密着性（接合性）を向上させる目的等により設けられる。
下地層の構成材料としては、特に限定されないが、酸化珪素（ＳｉＯ２）、窒化珪素（ＳｉＮ）、ポリイミド、ポリアミド、あるいは架橋されて不溶化された高分子等が好適に用いられる。
また、基板２の厚さは、特に限定されないが、１０〜２０００μｍであるのが好ましい。
このような基板２の上面（基板２の一方の面）には、第１の電極３が形成されている。
第１の電極３の構成材料としては、導電性を有するものであれば、特に限定されず、例えば、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ、Ｃｕまたはこれらを含む合金等の導電性材料、ＩＴＯ、ＦＴＯ、ＡＴＯ、ＳｎＯ２等の導電性酸化物、カーボンブラック、カーボンナノチューブ、フラーレン等の炭素系材料、ポリアセチレン、ポリピロール、ＰＥＤＯＴ（ｐｏｌｙ−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ）のようなポリチオフェン、ポリアニリン、ポリ（ｐ−フェニレン）、ポリフルオレン、ポリカルバゾール、ポリシランまたはこれらの誘導体等の導電性高分子材料等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。なお、前記導電性高分子材料は、通常、酸化鉄、ヨウ素、無機酸、有機酸、ポリスチレンサルフォニック酸などの高分子でドープされ導電性を付与された状態で用いられる。これらの中でも、第１の電極３の構成材料としては、それぞれ、Ａｌ、Ａｕ、Ｃｒ、Ｎｉ、Ｃｕ、Ｐｔまたはこれらを含む合金を主とするものが好適に用いられる。これらの金属材料を用いると、電解あるいは無電解メッキ法を用いて、容易かつ安価に第１の電極３を形成することができる。また、記憶素子１の特性を向上することができる。
また、第１の電極３の厚さは、特に限定されないが、１０〜１０００ｎｍ程度とするのが好ましく、５０〜５００ｎｍ程度とするのがより好ましい。
このような第１の電極３の上面（第１の電極３の基板２と逆側の面）には、強誘電体層４が形成されている。
強誘電体層４は、結晶性を有する有機強誘電体材料を主材料として構成されたものである。
この強誘電体層４は、基板２の板面に対し直角な方向成分をもって延びる分極軸を有する有機強誘電体材料を主材料として構成されている。これにより、強誘電体層４の厚さ方向に電界を印加することにより、強誘電体層４内に分極反転を生じさせることができる。
特に、この強誘電体層４は、結晶性を有する有機強誘電体材料を構成材料とし、後述するような製造方法により製造されたものであるため、図１にて模式的に示すように、第２の電極５側の面に結晶粒による凹凸を有している。
有機強誘電体材料としては、例えば、Ｐ（ＶＤＦ／ＴｒＦＥ）（ビニリデンフルオライドとトリフルオロエチレンとの共重合体）、ＰＶＤＦ（フッ化ビニリデンの重合体）などを好適に用いることができる。
また、強誘電体層４の厚さ（平均厚さ）は、特に限定されないが、５ｎｍ〜５００ｎｍ程度とするのが好ましく、１０ｎｍ〜２００ｎｍ程度とするのがより好ましい。これにより、記憶素子１（延いては、この記憶素子１を備える有機強誘電体メモリや電子機器）の各種駆動特性を優れたものとすることができる。
このような強誘電体層４の上面（強誘電体層４の第１の電極３と逆側の面）には、第２の電極５が形成されている。
特に、第２の電極５は、後述する製造方法により、前述した強誘電体層４の結晶粒による凹凸の凹部にできるだけ進入しないように形成されている。すなわち、第２の電極５と強誘電体層４との間には、強誘電体層４の結晶粒による凹凸の凹部に、空隙が形成されている。これにより、強誘電体層４を薄くした際に、強誘電体層４の結晶粒によって強誘電体層４にピンホールや欠損部が生じていても、第１の電極３と第２の電極５との短絡を防止するとともに、第１の電極３と第２の電極５との間の距離をこれらの面方向全域にわたって均一化することができる。
第２の電極５の構成材料としては、前述した第１の電極３の構成材料と同様のものを用いることができる。
また、第２の電極５の厚さは、特に限定されないが、１０ｎｍ〜１０００ｎｍ程度とするのが好ましく、５０ｎｍ〜５００ｎｍ程度とするのがより好ましい。
＜記憶素子の製造方法＞
次に、本発明の記憶素子の製造方法について、図２および図３に基づいて、記憶素子１の製造方法を一例に説明する。
図２は、図１に示す記憶素子の製造方法を説明するための図、図３は、図１に示す記憶素子を製造方法に用いる成膜装置の概略構成を示す断面図である。
記憶素子１の製造方法は、［１］第１の電極３を形成する工程と、［２］強誘電体層４を形成する工程と、［３］第２の電極５を形成する工程とを有する。
以下、各工程を順次詳細に説明する。
［１］ 第１の電極３を形成する工程
まず、図２（ａ）に示すように、例えば半導体基板、ガラス基板、樹脂基板等の基板２を用意し、この基板２の上面に、図２（ｂ）に示すように、第１の電極３を形成する。
特に基板２として樹脂基板を用いることにより、得られる記憶素子１、さらには記憶装置１００（有機強誘電体メモリ）をフレキシブルなものとすることができる。
第１の電極３の形成方法としては、特に限定されず、例えば、真空蒸着法、スパッタリング法（低温スパッタリング）、イオンプレーティング等のような物理的気相堆積法（ＰＶＤ法）、プラズマＣＶＤ法、熱ＣＶＤ法、レーザーＣＶＤ法のような化学気相堆積法（ＣＶＤ法）、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、スピンコート法、溶液霧化堆積法（ＬＳＭＣＤ法）などの溶液塗布法、スクリーン印刷法、インクジェット法などの各種印刷法等により形成することができる。
［２］ 強誘電体層４を形成する工程
次に、第１の電極３の基板２と反対側の面上に、有機強誘電体材料を含む液状材料を塗布した後、これを乾燥・結晶化して、強誘電体層４を形成する。
具体的に説明すると、まず、図２（ｃ）に示すように、第１の電極３の基板２と反対側の面上に、結晶性の有機強誘電体材料を含む液状材料４Ａを塗布する（膜状の液状材料４Ａを形成する）。
液状材料４Ａは、結晶性の有機強誘電体材料を溶媒に溶解または分散媒に分散させたものを用いることができる。
特に、液状材料４Ａは、前記有機強誘電体材料を溶媒に溶解したものであるのが好ましい。これにより、基板２への液状材料４Ａの付与（塗布）を容易なものとするとともに、比較的簡単に低結晶化度膜の膜厚を均一なものとすることができる。
液状材料４Ａ中の有機強誘電体材料としては、前述した強誘電体層４の構成材料を用いることができる。特に、前記有機強誘電体材料として、フッ化ビニリデンとトリフルオロエチレンとの共重合体、フッ化ビニリデンの重合体のうちの１種を単独または２種を組み合わせたものを用いることが好ましい。また、記憶素子１に必要な強誘電性を極めて容易に得ることができるという理由から、前記有機強誘電体材料としては、フッ化ビニリデンとトリフルオロエチレンとの共重合体（以下、Ｐ（ＶＤＦ／ＴｒＦＥ）ともいう）を用いるのがさらに好ましい。
なお、液状材料４Ａには、有機強誘電体材料、溶媒または分散媒以外に、他の物質が含まれていてもよい。
液状材料４Ａ中の溶媒または分散媒としては、前記有機強誘電体材料を溶解または分散させることができるものであれば、特に限定されず、例えば、硝酸、硫酸、アンモニア、過酸化水素、水、二硫化炭素、四塩化炭素、エチレンカーボネイト等の無機溶媒や、メチルエチルケトン（ＭＥＫ）、アセトン、ジエチルケトン、メチルイソブチルケトン（ＭＩＢＫ）、メチルイソプロピルケトン（ＭＩＰｒＫ）、メチルイソペンチルケトン（ＭＩＰｅＫ）、アセチルアセトン、シクロヘキサノン等のケトン系溶媒、ジエチルカーボネート（ＤＥＣ）、メタノール、エタノール、イソプロパノール、エチレングリコール、ジエチレングリコール（ＤＥＧ）、グリセリン等のアルコール系溶媒、ジエチルエーテル、ジイソプロピルエーテル、１，２−ジメトキシエタン（ＤＭＥ）、１，４−ジオキサン、テトラヒドロフラン（ＴＨＦ）、テトラヒドロピラン（ＴＨＰ）、アニソール、ジエチレングリコールジメチルエーテル（ジグリム）、ジエチレングリコールエチルエーテル（カルビトール）等のエーテル系溶媒、メチルセロソルブ、エチルセロソルブ、フェニルセロソルブ等のセロソルブ系溶媒、ヘキサン、ペンタン、ヘプタン、シクロヘキサン等の脂肪族炭化水素系溶媒、トルエン、キシレン、ベンゼン等の芳香族炭化水素系溶媒、ピリジン、ピラジン、フラン、ピロール、チオフェン、メチルピロリドン等の芳香族複素環化合物系溶媒、Ｎ，Ｎ−ジメチルホルムアミド（ＤＭＦ）、Ｎ，Ｎ−ジメチルアセトアミド（ＤＭＡ）等のアミド系溶媒、ジクロロメタン、クロロホルム、１，２−ジクロロエタン等のハロゲン化合物系溶媒、酢酸エチル、酢酸メチル、ギ酸エチル等のエステル系溶媒、ジメチルスルホキシド（ＤＭＳＯ）、スルホラン等の硫黄化合物系溶媒、アセトニトリル、プロピオニトリル、アクリロニトリル等のニトリル系溶媒、ギ酸、酢酸、トリクロロ酢酸、トリフルオロ酢酸等の有機酸系溶媒のような各種有機溶媒、または、これらを含む混合溶媒等を用いることができる。
特に、有機強誘電体材料としてＰ（ＶＤＦ／ＴｒＦＥ）を用いる場合には、溶媒としてＭＥＫ（メチルエチルケトン：２−ブタノン）、ＭＩＰｒＫ（メチルイソプロピルケトン：３−メチル−２−ブタノン）、２−ペンタノン、３−ペンタノン、ＭＩＢＫ（メチルイソブチルケトン：４−メチル−２−ペンタノン）、２−ヘキサノン、２，４−ジメチル−３−ペンタノン、４−ヘプタノン、ＭＩＰｅＫ（メチルイソペンチルケトン：５−メチル−２−ヘキサノン）、２−ヘプタノン、３−ヘプタノン、シクロヘキサノン、またはＤＥＣ（ジエチルカーボネート）の各種有機溶媒、またはこれらの混合溶媒を用いることが好ましい。
また、塗布する液状材料４Ａ中における有機強誘電体材料の含有率は、０．１〜８．０重量％であるのが好ましく、０．２〜４．０重量％であるのがより好ましい。これにより、基板２への液状材料４Ａの塗布を容易なものとするとともに、比較的簡単に低結晶化度膜の膜厚を均一なものとすることができる。
また、液状材料４Ａの付与方法（塗布方法）としては、特に限定されないが、例えば、スピンコート法、溶液霧化堆積法（ＬＳＭＣＤ法）、インクジェット法などを好適に用いることができる。
この場合、液状材料の付与予定部位に対し予め、液状材料中の溶媒の種類に応じた親液処理や撥液処理などの表面処理を行うことにより、選択的に液状材料を堆積させることができる。これにより、パターニング処理を省略することができる。
以上のようにして膜状の液状材料４Ａを形成した後、膜状の液状材料４Ａを乾燥（脱溶媒処理）して、強誘電体層４の形成のための中間生成膜である低結晶化度膜（非晶質膜）を形成する。
この低結晶化度膜は、強誘電体層４における有機強誘電体材料の最終的な結晶化度よりも低い結晶化度で、有機強誘電体材料を主材料として構成されるものである。また、低結晶化度膜における有機強誘電体材料の結晶化度は、強誘電体層４における有機強誘電体材料の最終的な結晶化度を１００％としたときに、０．００１〜８０％以下であるのが好ましく、５０％以下であるのがより好ましい。
液状材料４Ａの乾燥方法、すなわち液状材料４Ａから溶媒または分散液を除去する方法としては、特に限定されないが、例えば、ホットプレートやオーブンなどによる外部熱乾燥法、マイクロ波などによる内部熱乾燥法、熱風搬送法、赤外線などによる輻射伝熱乾燥法、真空減圧法などを用いることができる。
なお、液状材料４Ａの溶媒あるいは分散液の揮発性が高く、塗布後の膜に残留溶媒あるいは残留分散液が殆ど無い場合、上記乾燥工程を省いても良い。
液状材料４Ａの乾燥方法として熱処理を用いる場合、処理温度は、有機強誘電体材料の最適な結晶化温度以下で行い、具体的には、用いる有機強誘電体材料、溶媒の種類、液状材料４Ａの膜厚などにもよるが、室温〜１４０℃であるのが好ましく、室温〜１００℃であるのがより好ましい。
また、この場合、処理時間は、用いる有機強誘電体材料や液状材料４Ａの膜厚などにもよるが、０．５〜１２０分間であるのが好ましく、１〜３０分間であるのがより好ましい。
また、液体材料４Ａを塗布・乾燥し低結晶化度膜を形成する場合、複数回にわたり塗布工程を繰り返しても良く、また、上記塗布工程と、上記乾燥工程を交互に繰り返してもよい。
次に、図２（ｄ）に示すように、前述した低結晶化度膜を結晶化して、強誘電体層４を形成する。
この結晶化方法としては、特に限定されないが、例えば、ホットプレート、オーブン、真空オーブンなどを用いた結晶化法、マイクロ波などによる内部加熱を用いた結晶化法、赤外線などによる輻射伝熱による結晶法などを用いることができる。特に、ホットプレート、オーブン、真空オーブンなどによる結晶化熱処理工程が好適に用いることができる。低結晶化度膜を結晶化するに際して、適切な温度域での熱処理により結晶化を行うと、比較的簡単に短時間で、有機強誘電体材料の不本意な結晶構造変化を防止しつつ、低結晶化度膜内の有機強誘電体材料を効率的に結晶化することができる。
結晶化方法として熱処理を用いる場合、処理温度は、有機強誘電体材料の結晶化温度以上で、かつ融点以下で行い、具体的には、用いる有機強誘電体材料にもよるが、Ｐ（ＶＤＦ／ＴｒＦＥ）（ＶＤＦ／ＴｒＦＥ＝７５／２５）の場合、１３０℃〜１５０℃であるのが好ましく、１３５℃〜１４５℃であるのがより好ましい。
また、結晶化処理の際における処理時間は、用いる有機強誘電体材料や液状材料４Ａの膜厚などにもよるが、０．５〜１２０分間であるのが好ましく、１〜３０分間であるのがより好ましい。
また、結晶化処理の際における雰囲気は、空気中で良いが、窒素、アルゴンなどの不活性雰囲気中、あるいは真空中であることがより好ましい。
以上のようにして強誘電体層４を形成すると、すなわち、液状材料４Ａの塗布・乾燥により低結晶化度膜を形成する工程、および、低結晶化度膜の結晶化度を高めて強誘電体層４を形成する工程を有しているため、液状材料４Ａの塗布から結晶化までの間に、有機強誘電体材料を流動的な状態とすることができる。そのため、強誘電体層４の結晶性を所望のものに比較的簡単に制御することができる。
［３］ 第２の電極５を形成する工程
次に、図２（ｅ）に示すように、強誘電体層４上に、第２の電極５を形成する。
第２の電極５の形成には、気相成膜法を用いる。その際、電極材料５Ａ（すなわち第２の電極５の構成材料またはその前駆体）の気化物を基板２の法線方向に対し傾斜させた方向で飛翔させ強誘電体層４上に付与することにより、第２の電極５を形成する。
気相成膜法としては、真空蒸着法、スパッタリング法等の物理的気相成膜（ＰＶＤ）法やＣＶＤ法等の化学的気相成膜（ＣＶＤ）法が挙げられるが、以下では、図３に示す成膜装置１０を用い、真空蒸着法により第２の電極５を形成する場合を一例として説明する。
図３に示す成膜装置１０は、真空蒸着装置であり、チャンバ（真空チャンバ）１１と、このチャンバ１１内に設置され、基板２（第１の電極３および強誘電体層４の形成済み）を保持する基板ホルダー１２と、チャンバ１１内に設置され、電極材料（成膜材料）５Ａを気化させることにより基板２に供給する材料供給源（ルツボ）１３とを有している。
また、チャンバ１１には、その内部の気体を排出して圧力を制御する排気ポンプ（減圧手段）１４が接続されている。
チャンバ１１の天井部には、基板ホルダー１２が取り付けられている。この基板ホルダー１２は、回転軸１５に固定されており、回転軸１５を中心軸として、基板ホルダー１２は、回転（回動）可能となっている。すなわち、基板ホルダー１２は、保持する基板２の厚さ方向に延びる軸線まわりに回転または回動するようになっている。これにより、基板２上の位置による電極材料５Ａの被着のムラを防止し、均一な膜厚および膜質を有する第２の電極５を得ることができる。
また、基板ホルダー１２は、基板２を複数保持している。これにより、複数の基板２を同時に処理して、各基板２において第２の電極５を形成することができる。
この場合、基板ホルダー１２は、複数の基板２を基板ホルダー１２の回転中心に直角な同一面上でかつ当該回転中心軸からほぼ同一距離に配置しているのが好ましい。これにより、各基板２間における電極材料５Ａの被着のムラを防止し、各基板２間において第２の電極５を均質なものとすることができる。
一方、チャンバ１１の底部には、基板ホルダー１２の真下からずれた位置に、電極材料５Ａの気化物を発する材料供給源（ルツボ）１３が設置されている。すなわち、材料供給源１３に対し基板２を傾斜させるように基板２を基板ホルダー１２が保持している。これにより、比較的簡単な構成で、電極材料５Ａの気化物を基板２の法線方向に対し傾斜した方向で飛翔させることができる。
この材料供給源１３は、電極材料５Ａ（前述した第２の電極５の構成材料）を収容するとともに、図示しない加熱手段により、電極材料５Ａを加熱、気化（蒸発または昇華）する。
前記加熱手段としては、特に限定されず、例えば、抵抗加熱、電子ビーム加熱等を用いることができる。
前述したように、強誘電体層４は、第２の電極５を形成すべき側の面に、有機強誘電体材料の結晶粒で構成された凹凸を有しているが、前記凹凸の凹部に電極材料５Ａが入り込むのを防止または抑制するように、電極材料５Ａの気化物の飛翔方向を基板２の法線方向に対して傾斜させるのが好ましい。これにより、第１の電極３と第２の電極５との間の距離が局所的に小さくなるのをより確実に防止することができる。
より具体的には、強誘電体層４付近における電極材料５Ａの気化物の飛翔方向と基板２の法線とのなす角度θ（図３参照。以下、蒸着角度θとも言う。）は、２０〜７０°であるのが好ましく、３０〜６０°であるのがより好ましい。
これにより、第２の電極５を形成するに際し、強誘電体層４の第２の電極５を形成すべき側の面に有機強誘電体材料の結晶粒で構成された凹凸が形成されていても、その凹凸の凹部に電極材料５Ａが入り込むのをより確実に防止または抑制することができる。
これに対し、θが前記下限値未満であると、前述したように強誘電体層４に形成された凹凸の形状によっては、電極材料５Ａが当該凹凸の凹部の奥へ入り込んでしまうおそれがある。一方、θが前記上限値を超えると、蒸着速度が極端に低下し、また、基板ホルダー１２の回転速度などの条件によっては、基板２基板２上の位置や基板ホルダー１２上の位置による蒸着ムラが生じやすくなる。
また、θは、図３に示すθ１やθ２のように、基板２上の位置や基板ホルダー１２上の位置によって異なるが、基板２上のすべての位置および基板ホルダー１２上のすべての位置において、前記範囲を満たしているのが好ましい。すなわち、図３に示すような成膜装置１０を用いた場合、θが最小となるθ１と、θが最大となるθ２との双方が前記範囲を満たしているのが好ましい。これにより、前述した効果をより確実に得ることができる。
このような構成の成膜装置１０を用いて、第２の電極５を形成するに際しては、まず、基板２を基板ホルダー１２に設置（セット）する。その際、図３には図示しないが、前述した工程により基板２上には第１の電極３および強誘電体層４がすでに形成されており、基板２の第１の電極３および強誘電体層４側の面が材料供給源１３側となるように、基板２を基板ホルダー１２にセットする。また、必要に応じて、強誘電体層４と材料供給源１３との間に、成膜用のマスクを介在させる。
次に、排気ポンプ１４を動作させ、チャンバ１１内を減圧状態にする。
この減圧の程度（真空度）は、特に限定されないが、１×１０−５〜１×１０−２Ｐａ程度であるのが好ましく、１×１０−４〜１×１０−３Ｐａ程度であるのがより好ましい。
次に、回転軸１５を回転させることにより基板２を回転させる。これにより、材料供給源１３に対する基板ホルダー１２や基板２の各部の位置関係による蒸着角度のバラツキを低減することができる。
また、回転軸１５の回転数は、１〜５０回転／分程度であるのが好ましく、１０〜２０回転／分程度であるのがより好ましい。これにより、より均一な膜厚の第２の電極５を形成することができる。
次に、前述したように基板２を回転させた状態で、材料供給源１３内の電極材料５Ａを加熱して、電極材料５Ａを気化（蒸発または昇華）させる。
そして、気化した電極材料５Ａが、基板２上（より具体的には強誘電体層４上）に被着（到達）することにより第２の電極５が形成される。
以上のようにして、記憶素子１を製造することができる。
以上説明したような製造方法は、電極材料５Ａの気化物を基板２の法線方向に対し傾斜した方向で飛翔させ強誘電体層４上に被着させることにより、第２の電極５を形成するので、強誘電体層４の第２の電極５を形成すべき側の面に有機強誘電体材料の結晶粒で構成された凹凸が形成されていても、その凹凸の凹部に電極材料５Ａが入り込むのを防止または抑制することができる。そのため、第１の電極３と第２の電極５との間の距離が局所的に小さくなるのを防止することができる。その結果、強誘電体層４を薄くしても、得られる記憶素子１は、リーク電流の増加を防止するとともに、第１の電極３と第２の電極５との間の短絡を防止することができる。すなわち、強誘電体層４を薄くして、駆動電圧を低減することができる。
以上のようにして、結晶性を有する有機強誘電体材料を強誘電体層４の構成材料として用いても、駆動電圧の低減化を図ることができる記憶素子１を提供することができる。また、このような記憶素子１は、リーク電流の低減および短絡の防止により、優れた信頼性を有する。
また、このような記憶素子１は、１トランジスタ１キャパシタ型（所謂１Ｔ１Ｃ型）、２トランジスタ２キャパシタ型（所謂２Ｔ２Ｃ型）、クロスポイント型（所謂ＣＰ型）の有機強誘電体メモリ（メモリアレイ）に用いることができる。より具体的には、前述したような記憶素子１のキャパシタ部を、１Ｔ１Ｃ型、２Ｔ２Ｃ型、ＣＰ型のメモリアレイのそれぞれのキャパシタ部に適用することができる。
＜記憶装置＞
次に、本発明の記憶装置の一例として、本発明の記憶素子１を用いたＣＰ型の有機強誘電体メモリを図４に基づいて説明する。
図４は、本発明の記憶素子１を用いた有機強誘電体メモリ（メモリアレイ）の回路形態を模式的に示す図である。
図４に示す記憶装置１００は、複数のＣＰ型のメモリセルで構成されたメモリアレイを有する有機強誘電体メモリである。
より具体的には、記憶装置１００は、行選択のための第１信号電極１０１と、列選択のための第２信号電極１０２とが直交するように配列して構成されたメモリアレイを有している。
第１信号電極１０１および第２信号電極１０２のうち、一方がワード線であり、他方がビット線であり、これらの各交点が、本発明の記憶素子１を構成する。なお、図４では、記憶素子１を交点付近に接続された抵抗として模式的に示している。
このような記憶装置１００は、結晶性を有する有機強誘電体材料を強誘電体層４の構成材料として用いても、駆動電圧の低減化を図ることができる。また、このような記憶装置１００は、リーク電流の低減および短絡の防止により、優れた信頼性を有する。
＜第２実施形態＞
次に、図５に基づいて、本発明の第２実施形態を説明する。
図５は、本発明の第２実施形態にかかる記憶素子の製造方法に用いる成膜装置の概略構成を示す断面図である。
なお、以下では、第２実施形態について、前述した第１実施形態と相違する事項を中心に説明し、第１実施形態と同様の事項に関してはその説明を省略する。
本実施形態では、強誘電体層４の形成に用いる成膜装置の構成が異なる以外は、前述した第１実施形態と同様である。
より具体的に説明すると、図５に示すように、本実施形態にかかる成膜装置１０Ａは、基板２を保持する基板ホルダー１２Ａを有し、基板ホルダー１２Ａは、基板２の厚さ方向に延びる軸線まわりに回転可能な回転軸１５を介して、回転軸１５を中心として回転または回動する回転部材１２Ｂに支持されている。これにより、複数の基板２を公転させるとともに、各基板２を自転させるようになっている。
すなわち、基板ホルダー１２Ａは、各基板２をそのほぼ中心から厚さ方向に延びる軸線まわりに回転または回動するようになっている。これにより、各基板２間における電極材料５Ａの被着のムラを防止するとともに、基板２上の位置による電極材料５Ａの被着のムラを防止することができる。
＜第３実施形態＞
次に、図６に基づいて、本発明の第３実施形態を説明する。
図６は、本発明の第３実施形態にかかる記憶素子の製造方法に用いる成膜装置の概略構成を示す図である。
なお、以下では、第３実施形態について、前述した第１実施形態と相違する事項を中心に説明し、第１実施形態と同様の事項に関してはその説明を省略する。
本実施形態では、強誘電体層４の形成に用いる成膜装置の構成が異なる以外は、前述した第１実施形態と同様である。
本実施形態では、図６に示すように、チャンバ（図示せず）内に、電極材料５Ａを収納した材料供給源１３Ａと、基板２を保持する基板ホルダー１２Ｃとを有し、これらの間にスリット状の開口１６Ａが形成されたスリット板１６を配置する。
すなわち、第２の電極５を形成する工程において、材料供給源１３Ａと基板２との間にスリット状の開口１６Ａを有するスリット板１６を介在させる。
基板ホルダー１２Ｃは、蒸着角度θ（図６中、角度θ）を維持した状態で、スリット板１６の開口１６Ａの長手方向に直角な方向に基板２を平行移動させるようになっている。
このような成膜装置１０Ｂにあっては、基板２を前述したように基板ホルダー１２Ｃにより平行移動させながら、材料供給源１３Ａに設けられた加熱手段（図示せず）により電極材料５Ａを加熱して蒸発（気化）させる。そして、電極材料５Ａの気化物を、スリット板１６の開口１６Ａを介して基板２上（具体的には強誘電体層４の第１の電極３と反対側の面）に到達させる。
すなわち、基板２をスリット板１６の開口１６Ａの短手方向に移動させつつ、スリット板１６の開口１６Ａを通過した電極材料５Ａの気化物を基板２上に被着させる。これにより、基板２上の位置による電極材料５Ａの被着のムラを防止し、均一な膜厚および膜質を有する第２の電極５を得ることができる。
＜第４実施形態＞
次に、図７ないし図９に基づいて、本発明の第４実施形態を説明する。
図７は、本発明の第４実施形態にかかる記憶素子を示す縦断面図、図８は、図７に示す記憶素子の製造方法を説明するための図、図９は、図７に示す記憶素子を備える記憶装置の概略構成を示す図である。なお、図７において、（ａ）は、かかる記憶素子の縦断面図を示し、（ｂ）は、かかる記憶素子の横断面図を示している。また、以下、説明の便宜上、図７および図８中における「上」を「上」、「下」を「下」という。
なお、以下では、第４実施形態について、前述した第１実施形態と相違する事項を中心に説明し、第１実施形態と同様の事項に関してはその説明を省略する。
図７に示す記憶素子１Ａは、１トランジスタ型（いわゆる１Ｔ型）の有機強誘電体メモリの形態をなすものである。
このような記憶素子１Ａは、基板２上に互いに間隔を隔てて設けられた１対の第１の電極であるソース領域３１およびドレイン領域３２と、これらの間でソース領域３１およびドレイン領域３２にそれぞれ接触する半導体層３３と、半導体層３３上を覆うように形成された強誘電体層４Ｃ（記録層）と、強誘電体層４Ｃ上に形成された第２の電極であるゲート電極５Ｂとを有する。
このような記憶素子１Ａにあっては、ゲート電極５Ｂとソース領域３１およびドレイン領域３２との間に電圧を印加し、強誘電体層４Ｃ内の分極状態を変化させ、データの記録（書込み）がなされる。また、このような分極状態は、電界の印加を停止しても保持され、ソース領域３１とドレイン領域３２の間を流れる電流を検知することにより、記録の再生（読出し）を行うことができる。そのため、記憶素子１Ａを不揮発性メモリに用いることができる。
この記憶素子１Ａでは、図７（ｂ）に示すように、半導体層３３のうち、ソース領域３１とドレイン領域３２との間の領域が、キャリアが移動するチャネル領域３４となっている。ここで、このチャネル領域３４において、キャリアの移動方向の長さ、すなわちソース領域３１とドレイン領域３２との間の距離がチャネル長Ｌであり、チャネル長Ｌ方向と直交する方向の長さがチャネル幅Ｗである。
このような記憶素子１Ａは、ソース領域３１およびドレイン領域３２が、強誘電体層４Ｃを介してゲート電極５Ｂよりも基板２側に設けられた構成、すなわち、トップゲート構造となっている。
＜記憶素子の製造方法＞
次に、本発明の記憶素子の製造方法の他の例として、図８に基づいて、前述した記憶素子１Ａの製造方法を説明する。
記憶素子１Ａの製造方法は、ゲート電極５Ｂの形成に関して、前述した第１実施形態にかかる記憶素子１の製造方法と同様である。
すなわち、記憶素子１Ａの製造方法は、［１］ソース領域３１、ドレイン領域３２、および半導体層３３を形成する工程と、［２］半導体層３３（チャネル領域３４）上に、有機強誘電体材料を含む液状材料を塗布した後、これを乾燥・結晶化して、強誘電体層４Ｃを形成する工程と、［３］強誘電体層４Ｃ上に、ゲート電極５Ｂを形成する工程とを有する。
［１］ ソース領域３１、ドレイン領域３２、および半導体層３３を形成する工程
まず、図８（ａ）に示すように、例えば半導体基板、ガラス基板、樹脂基板等の基板２を用意し、この基板２の上面に、図８（ｂ）に示すように、ソース領域３１およびドレイン領域３２を形成した後、図８（ｃ）に示すように、半導体層３３を形成する。
ソース領域３１、ドレイン領域３２、および半導体層３３の形成方法としては、それぞれ、特に限定されず、前述した第１の電極３と同様の方法を用いることができる。
また、半導体層３３の構成材料としては、特に限定されず、各種有機半導体材料や各種無機半導体材料を用いることができるが、フレキシブル化の観点から有機半道体材料を用いるのが好ましい。
有機半導体材料としては、例えば、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン、フタロシアニンまたはこれらの誘導体のような低分子の有機半導体材料や、ポリ−Ｎ−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリアルキルチオフェン、ポリヘキシルチオフェン、ポリ（ｐ−フェニレンビニレン）、ポリチニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体またはこれらの誘導体のような高分子の有機半導体材料（共役系高分子材料）が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができるが、特に、高分子の有機半導体材料（共役系高分子材料）を主とするものを用いるのが好ましい。共役系高分子材料は、その特有な電子雲の広がりにより、キャリアの移動能が特に高い。
また、このうち、空気中で酸化され難く、安定であること等の理由から、高分子の有機半導体材料（共役系高分子材料）としては、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体、ポリアリールアミンまたはこれらの誘導体のうちの少なくとも１種を主成分とするものを用いるのが特に好ましい。
このような高分子の有機半導体材料を主材料として半導体層３３を構成すると、薄型化・軽量化が可能であり、かつ、可撓性にも優れた記憶素子（有機強誘電体メモリ）が得られるため、フレキシブルディスプレイ等に代表される、各種フレキシブルエレクトロニクスデバイスに搭載される不揮発性メモリとしての応用に適している。
半導体層３３（有機半導体材料）の厚さは、１ｎｍ〜５００ｎｍ程度であるのが好ましく、１０ｎｍ〜２００ｎｍ程度であるのがより好ましい。
［２］ 強誘電体層４Ｃを形成する工程
次に、半導体層３３上を覆うように、結晶性の有機強誘電体材料を含む液状材料を塗布し（膜状の液状材料を形成し）、これを乾燥して、記録層４Ｃの形成のための中間生成膜である低結晶化度膜（非晶質膜）を形成する。
この低結晶化度膜の形成は、前述した第１実施形態の低結晶化度膜の形成と同様にして行うことができる。
次に、図８（ｄ）に示すように、低結晶化度膜を結晶化して、記録層４Ｃを形成する。
この記録層４Ｃの形成（結晶化）は、前述した第１実施形態の記録層４Ｃの形成と同様にして行うことができる。
［３］ ゲート電極を形成する工程
次に、図８（ｅ）に示すように、記録層４Ｃ上に、ゲート電極５Ｂを形成する。
ゲート電極５Ｂの形成は、前記工程［１］と同様にして行うことができる。その結果、前述した第１の実施形態と同様の効果を得ることができる。
すなわち、電極材料５Ａの気化物を基板２の法線方向に対し傾斜した方向で飛翔させ強誘電体層４Ｃ上に被着させることにより、ゲート電極５Ｂを形成するので、強誘電体層４Ｃのゲート電極５Ｂを形成すべき側の面に有機強誘電体材料の結晶粒で構成された凹凸が形成されていても、その凹凸の凹部に電極材料５Ａが入り込むのを防止または抑制することができる。そのため、ゲート電極５Ｂと半導体層３３との間の距離が局所的に小さくなるのを防止することができる。その結果、強誘電体層４Ｃを薄くしても、得られる記憶素子１Ａは、リーク電流の増加を防止するとともに、ゲート電極５Ｂと半導体層３３との間の短絡を防止することができる。すなわち、強誘電体層４Ｃを薄くして、駆動電圧を低減することができる。
以上のようにして、記憶素子１Ａを製造することができる。このような記憶素子１Ａは、優れた応答性およびヒステリシス特性を有する。
＜記憶装置＞
次に、本発明の記憶装置の他の例として、本発明の記憶素子１Ａを用いた有機強誘電体メモリを図９に基づいて説明する。
図９に示す記憶装置１００Ａは、いわゆる１Ｔ型の有機強誘電体メモリである。
より具体的には、記憶装置１００Ａは、行選択のための第１信号電極１０１と、列選択のための第２信号電極１０２とが直交するとともに、第１信号電極１０１と第２信号電極１０２との交点付近を第３信号電極１０３が通過するように配列し、これらに記憶素子１Ａが接続されて構成されたメモリアレイを有している。
第１信号電極１０１および第２信号電極１０２のうち、一方がワード線であり、他方がビット線である。また、第１信号電極１０１と第２信号電極１０２との各交点付近にて、第１信号電極１０１はドレイン領域３２に接続され、第２信号電極１０２はソース領域３１に接続されている。第３信号電極１０３は、ゲート電極５Ｂに接続され、データ書き込みのための書込み線として機能するものである。
このような記憶装置１００Ａは、非破壊読み出しが可能である。
なお、有機強誘電体メモリ（記憶装置）の安定動作の観点からは、２Ｔ２Ｃ型、さらには１Ｔ１Ｃ型の有機強誘電体メモリが好ましいが、非破壊読み出し（ＮＤＲＯ）が可能であるという観点から、１Ｔ型が好ましい。
なお、本実施形態では、本発明の記憶素子に関するものを説明したが、本実施形態にかかる記憶素子およびその製造方法は、薄膜トランジスタのようなトランジスタおよびその製造方法にも適用可能である。すなわち、本実施形態にかかる製造方法と同様にして、トランジスタを製造することができる。この場合、トランジスタの駆動電圧の低減化を図ったり、応答性を向上させたりすることができる。
また、１Ｔ１Ｃ型や２Ｔ２Ｃ型の記憶装置を製造するに際しては、本実施形態にかかる記憶素子の製造方法と同様にしてメモリアレイのトランジスタ部分を製造することができる。これにより、記憶装置の特性を向上させることができる。このとき、前述した第１実施形態にかかる記憶素子の製造方法を用いてメモリアレイのキャパシタ部分を製造することにより、記憶装置の特性をさらに向上させることができる。
以上説明したような記憶装置１００、１００Ａは、各種電子機器に適用することができる。これにより、結晶性を有する有機強誘電体材料を強誘電体層４の構成材料として用いても、駆動電圧の低減化を図ることができる電子機器を提供することができきる。また、このような電子機器は、リーク電流の低減および短絡の防止により、優れた信頼性を有する。
この電子機器としては、例えば、パーソナルコンピューター、携帯情報機器等が挙げられる。
以上、本発明の記憶素子の製造方法、トランジスタの製造方法、記憶素子、記憶装置、および電子機器について、図示の実施形態に基づいて説明したが、本発明は、これに限定されるものではない。
例えば、本発明の記憶素子、トランジスタ、記憶装置、および電子機器を構成する各部は、同様の機能を発揮する任意のものと置換、または、その他の構成を追加することもできる。
また、例えば、記録層４と、下部電極３および上部電極５との間には、それぞれ、任意の目的の層が、１層または２層以上設けられていてもよい。また、記録層４Ｃと、半導体層３３との間には、それぞれ、任意の目的の層が、１層または２層以上設けられていてもよい。
また、前述したような２Ｔ２Ｃ型、１Ｔ１Ｃ型、ＣＰ型、１Ｔ型の各有機強誘電体メモリ内のトランジスタは、単結晶Ｓｉトランジスタ、アモルファスシリコン薄膜トランジスタ（ａ−Ｓｉ ＴＦＴ）、低温ポリシリコン薄膜トランジスタ（ＬＴＰＳ ＴＦＴ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙ−Ｓｉ ＴＦＴ）、高温ポリシリコン薄膜トランジスタ（ＨＴＰＳ：Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙ−Ｓｉ ＴＦＴ）、あるいは有機薄膜トランジスタ（有機ＴＦＴ）の形態とすることができる。
本発明の記憶素子の第１実施形態を示す縦断面図である。 図１に示す記憶素子の製造方法を説明するための図である。 図１に示す記憶素子を製造方法に用いる成膜装置の概略構成を示す断面図である。 本発明の記憶素子１を用いた有機強誘電体メモリ（メモリアレイ）の回路形態を模式的に示す図である。 本発明の第２実施形態にかかる記憶素子の製造方法に用いる成膜装置の概略構成を示す断面図である。 本発明の第３実施形態にかかる記憶素子の製造方法に用いる成膜装置の概略構成を示す図である。 本発明の第４実施形態にかかる記憶素子を示す縦断面図である。 図７に示す記憶素子の製造方法を説明するための図である。 図７に示す記憶素子を備える記憶装置の概略構成を示す図である。
符号の説明
１、１Ａ‥‥記憶素子 ２‥‥基板 ３‥‥第１の電極 ３１‥‥ソース領域（第１の電極） ３２‥‥ドレイン領域（第１の電極） ３３‥‥半導体層 ３４‥‥チャネル領域 ４、４Ｃ‥‥強誘電体層 ４Ａ‥‥液状材料 ５‥‥第２の電極 ５Ａ‥‥ゲート電極（第２の電極） １０、１０Ａ、１０Ｂ‥‥成膜装置 １１‥‥チャンバ １２、１２Ａ、１２Ｃ‥‥基板ホルダー １２Ｂ‥‥回転部材 １３、１３Ａ‥‥材料供給源 １４‥‥減圧手段 １５、１５Ａ‥‥回転軸 １６‥‥スリット板 １６Ａ‥‥開口 １００、１００Ａ‥‥記憶装置 １０１‥‥第１信号電極 １０２‥‥第２信号電極 １０３‥‥第３信号電極 θ‥‥角度

Claims (15)

  1. 互いに対向する第１の電極および第２の電極の間に、結晶性を有する有機強誘電体材料を主材料として構成された強誘電体層が介在し、前記第１の電極と前記第２の電極との間に電圧を印加することにより、前記強誘電体層の分極状態を変化させ、データの書き込み・読出しを行う記憶素子の製造方法であって、
    基板の一方の面上に、前記第１の電極を形成する工程と、
    前記第１の電極の前記基板と反対側の面上に、前記強誘電体層を形成する工程と、
    前記強誘電体層の前記第１の電極と反対側の面上に、前記第２の電極を形成する工程を有し、
    前記第２の電極を形成する工程において、電極材料の気化物を前記基板の法線方向に対し傾斜した方向で飛翔させ前記強誘電体層の前記面上に被着させることにより、前記第２の電極を形成することを特徴とする記憶素子の製造方法。
  2. 互いに間隔を隔てて設けられた１対の第１の電極のそれぞれに接触するように設けられた半導体層と、前記半導体層の前記第１の電極と反対側の面上に設けられた第２の電極との間に、結晶性を有する有機強誘電体材料を主材料として構成された強誘電体層が介在し、前記第１の電極と前記第２の電極との間に電圧を印加することにより、前記強誘電体層の分極状態を変化させ、データの書き込み・読出しを行う記憶素子の製造方法であって、
    基板の一方の面上に、前記１対の第１の電極を形成する工程と、
    前記半導体層を形成する工程と、
    前記半導体層の前記基板と反対側の面上に、前記強誘電体層を形成する工程と、
    前記強誘電体層の前記半導体層と反対側の面上に、前記第２の電極を形成する工程を有し、
    前記第２の電極を形成する工程において、電極材料の気化物を前記基板の法線方向に対し傾斜した方向で飛翔させ前記強誘電体層の前記面上に被着させることにより、前記第２の電極を形成することを特徴とする記憶素子の製造方法。
  3. 前記第２の電極を形成する工程において、前記強誘電体層付近における前記気化物の飛翔方向と前記基板の法線とのなす角度をθとしたときに、θは、２０〜７０°である請求項１または２に記載の記憶素子の製造方法。
  4. 前記第２の電極を形成する工程は、前記電極材料の気化物を発する材料供給源に対し前記基板を傾斜させるように前記基板の前記一方の面と反対側の面側から基板ホルダーにより保持しつつ、前記材料供給源から前記基板上の前記強誘電体層に向け前記電極材料を飛翔させる請求項１ないし３のいずれかに記載の記憶素子の製造方法。
  5. 前記基板ホルダーは、保持する前記基板の厚さ方向に延びる軸線まわりに回転または回動する請求項４に記載の記憶素子の製造方法。
  6. 前記基板ホルダーは、前記基板を複数保持している請求項４または５に記載の記憶素子の製造方法。
  7. 前記基板ホルダーは、複数の前記基板を前記基板ホルダーの前記軸線に直角な同一面上でかつ当該軸線からほぼ同一距離に配置している請求項６に記載の記憶素子の製造方法。
  8. 前記基板ホルダーは、各前記基板をそのほぼ中心から厚さ方向に延びる軸線まわりに回転または回動する請求項６または７に記載の記憶素子の製造方法。
  9. 前記第２の電極を形成する工程において、前記材料供給源と前記基板との間にスリット状の開口を有するスリット板を介在させ、前記基板を前記スリット板の前記開口の短手方向に移動させつつ、前記スリット板の前記開口を通過した前記気化物を前記基板上に被着させる請求項１ないし８のいずれかに記載の記憶素子の製造方法。
  10. 前記強誘電体層を形成する工程は、前記有機強誘電体材料を含む液状材料を前記第１の電極上に塗布し、これを乾燥して、最終的な結晶度よりも低い結晶度の低結晶度膜を形成する工程と、前記低結晶度膜を加熱することによりその結晶化度を高めて、前記強誘電体層を形成する工程とを有する請求項１ないし９のいずれかに記載の記憶素子の製造方法。
  11. 前記第２の電極を形成する工程において、前記強誘電体層は、前記第２の電極を形成すべき側の面に、前記有機強誘電体材料の結晶粒で構成された凹凸を有し、前記凹凸の凹部に前記電極材料が入り込むのを防止または抑制するように、前記電極材料の気化物の飛翔方向を前記基板の法線方向に対して傾斜させる請求項１ないし１０のいずれかに記載の記憶素子の製造方法。
  12. 請求項１ないし１１のいずれかに記載の製造方法を用いて製造されたことを特徴とする記憶素子。
  13. 請求項１２に記載の記憶素子を備えることを特徴とする記憶装置。
  14. 請求項１３に記載の記憶装置を備えることを特徴とする電子機器。
  15. 互いに間隔を隔てて設けられたソース領域およびドレイン領域のそれぞれに接触するように設けられた半導体層と、前記半導体層の前記ソース領域および前記ドレイン領域と反対側の面上に設けられたゲート電極との間に、結晶性を有する有機絶縁体材料を主材料として構成されたゲート絶縁層が介在してなるトランジスタの製造方法であって、
    基板上に、前記ソース領域および前記ドレイン領域を形成する工程と、
    前記半導体層を形成する工程と、
    前記半導体層の前記基板と反対側の面上に、前記ゲート絶縁層を形成する工程と、
    前記ゲート絶縁層の前記半導体層と反対側の面上に、前記ゲート電極を形成する工程を有し、
    前記ゲート電極を形成する工程において、電極材料の気化物を前記基板の法線方向に対し傾斜した方向で飛翔させ前記強誘電体層の前記面上に被着させることにより、前記ゲート電極を形成することを特徴とするトランジスタの製造方法。
JP2006156380A 2006-06-05 2006-06-05 記憶素子の製造方法、記憶素子、記憶装置、および電子機器、ならびにトランジスタの製造方法 Expired - Fee Related JP4124243B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006156380A JP4124243B2 (ja) 2006-06-05 2006-06-05 記憶素子の製造方法、記憶素子、記憶装置、および電子機器、ならびにトランジスタの製造方法
US11/747,653 US20070281372A1 (en) 2006-06-05 2007-05-11 Memory element, method for manufacturing memory element, memory device, electronic apparatus and method for manufacturing transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006156380A JP4124243B2 (ja) 2006-06-05 2006-06-05 記憶素子の製造方法、記憶素子、記憶装置、および電子機器、ならびにトランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2007324543A JP2007324543A (ja) 2007-12-13
JP4124243B2 true JP4124243B2 (ja) 2008-07-23

Family

ID=38790731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006156380A Expired - Fee Related JP4124243B2 (ja) 2006-06-05 2006-06-05 記憶素子の製造方法、記憶素子、記憶装置、および電子機器、ならびにトランジスタの製造方法

Country Status (2)

Country Link
US (1) US20070281372A1 (ja)
JP (1) JP4124243B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4445446B2 (ja) * 2005-09-13 2010-04-07 株式会社東芝 半導体装置の製造方法
JP4845937B2 (ja) * 2008-07-24 2011-12-28 株式会社東芝 スピンｍｏｓｆｅｔおよびこのスピンｍｏｓｆｅｔを用いたリコンフィギュラブル論理回路
KR101147428B1 (ko) * 2009-02-09 2012-05-23 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP5724529B2 (ja) * 2011-03-29 2015-05-27 セイコーエプソン株式会社 半導体装置の製造方法、強誘電体素子の製造方法および電子機器の製造方法
CN102394223A (zh) * 2011-12-08 2012-03-28 北京大学 一种塑料衬底上制备薄膜晶体管的制备方法
FR3004854B1 (fr) 2013-04-19 2015-04-17 Arkema France Dispositif de memoire ferroelectrique

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02165655A (ja) * 1988-12-20 1990-06-26 Fujitsu Ltd 半導体装置の製造方法
US5109439A (en) * 1990-06-12 1992-04-28 Horst Froessl Mass document storage and retrieval system
JP3033067B2 (ja) * 1992-10-05 2000-04-17 富士ゼロックス株式会社 多層強誘電体導膜の製造方法
US5546502A (en) * 1993-03-19 1996-08-13 Ricoh Company, Ltd. Automatic invocation of computational resources without user intervention
JPH07319691A (ja) * 1994-03-29 1995-12-08 Toshiba Corp 資源保護装置、特権保護装置、ソフトウェア利用法制御装置、及びソフトウェア利用法制御システム
US5465353A (en) * 1994-04-01 1995-11-07 Ricoh Company, Ltd. Image matching and retrieval by multi-access redundant hashing
US6866196B1 (en) * 1994-05-25 2005-03-15 Spencer A. Rathus Method and apparatus for accessing electronic data via a familiar printed medium
US6164534A (en) * 1996-04-04 2000-12-26 Rathus; Spencer A. Method and apparatus for accessing electronic data via a familiar printed medium
JP3989027B2 (ja) * 1994-07-12 2007-10-10 テキサス インスツルメンツ インコーポレイテツド キャパシタ及びその製造方法
US7051086B2 (en) * 1995-07-27 2006-05-23 Digimarc Corporation Method of linking on-line data to printed documents
US6104834A (en) * 1996-08-01 2000-08-15 Ricoh Company Limited Matching CCITT compressed document images
JP3634099B2 (ja) * 1997-02-17 2005-03-30 株式会社リコー 文書情報管理システム，媒体用紙情報作成装置および文書情報管理装置
US6804659B1 (en) * 2000-01-14 2004-10-12 Ricoh Company Ltd. Content based web advertising
US7124093B1 (en) * 1997-12-22 2006-10-17 Ricoh Company, Ltd. Method, system and computer code for content based web advertising
JP4183311B2 (ja) * 1997-12-22 2008-11-19 株式会社リコー 文書の注釈方法、注釈装置および記録媒体
US6964374B1 (en) * 1998-10-02 2005-11-15 Lucent Technologies Inc. Retrieval and manipulation of electronically stored information via pointers embedded in the associated printed material
US6448979B1 (en) * 1999-01-25 2002-09-10 Airclic, Inc. Printed medium activated interactive communication of multimedia information, including advertising
US6207472B1 (en) * 1999-03-09 2001-03-27 International Business Machines Corporation Low temperature thin film transistor fabrication
US7406214B2 (en) * 1999-05-19 2008-07-29 Digimarc Corporation Methods and devices employing optical sensors and/or steganography
US7206820B1 (en) * 2000-03-18 2007-04-17 Digimarc Corporation System for linking from object to remote resource
US6628412B1 (en) * 1999-08-05 2003-09-30 Hewlett-Packard Development Company, L.P. Methods of document management and automated document tracking, and a document management system
US6732915B1 (en) * 1999-09-10 2004-05-11 Fuji Xerox Co., Ltd. Systems and methods for controlling a presentation using physical objects
JP3401558B2 (ja) * 1999-12-14 2003-04-28 独立行政法人産業技術総合研究所 エピタキシャル複合構造体およびこのものを利用した素子
JP2001331022A (ja) * 2000-03-16 2001-11-30 Fuji Photo Film Co Ltd 強誘電体を用いた画像形成方法および装置、並びに画像形成媒体
JP2001338896A (ja) * 2000-05-30 2001-12-07 Ebara Corp 基板の成膜・埋込方法及び装置
US6842755B2 (en) * 2000-09-25 2005-01-11 Divine Technology Ventures System and method for automatic retrieval of structured online documents
AU2002227215A1 (en) * 2000-11-10 2002-05-21 Eric N. Clark Wireless digital camera adapter and systems and methods related thereto and for use with such an adapter
US7092953B1 (en) * 2000-12-28 2006-08-15 Rightlsline, Inc. Apparatus and methods for intellectual property database navigation
US7366979B2 (en) * 2001-03-09 2008-04-29 Copernicus Investments, Llc Method and apparatus for annotating a document
JP4031619B2 (ja) * 2001-03-30 2008-01-09 セイコーエプソン株式会社 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリ装置、強誘電体メモリ装置の製造方法
US20040238621A1 (en) * 2001-07-10 2004-12-02 American Express Travel Related Services Company, Inc. Method and system for fingerprint biometrics on a fob
JP2003163331A (ja) * 2001-11-28 2003-06-06 Ricoh Co Ltd 不揮発性有機半導体記憶素子及びそれを有する非接触情報管理表示装置
US6793334B2 (en) * 2002-04-11 2004-09-21 Hewlett-Packard Development Company, L.P. Barcode printing module
US7009235B2 (en) * 2003-11-10 2006-03-07 Unity Semiconductor Corporation Conductive memory stack with non-uniform width
US20040139391A1 (en) * 2003-01-15 2004-07-15 Xerox Corporation Integration of handwritten annotations into an electronic original
US7734729B2 (en) * 2003-12-31 2010-06-08 Amazon Technologies, Inc. System and method for obtaining information relating to an item of commerce using a portable imaging device
US7707039B2 (en) * 2004-02-15 2010-04-27 Exbiblio B.V. Automatic modification of web pages
US20060122983A1 (en) * 2004-12-03 2006-06-08 King Martin T Locating electronic instances of documents based on rendered instances, document fragment digest generation, and digest based document fragment determination
WO2006085151A2 (en) * 2004-12-06 2006-08-17 Dspv, Ltd System and method of generic symbol recognition and user authentication using a communication device with imaging capabilities
US20060200480A1 (en) * 2005-03-01 2006-09-07 Harris David N System and method for using product identifiers
NO324809B1 (no) * 2005-05-10 2007-12-10 Thin Film Electronics Asa Fremgangsmate til dannelse av ferroelektriske tynnfilmer, bruk av fremgangsmaten og et minne med et minnemateriale av ferroelektrisk oligomer
US7450760B2 (en) * 2005-05-18 2008-11-11 Scanr, Inc. System and method for capturing and processing business data
US7998563B2 (en) * 2005-06-21 2011-08-16 Zeon Corporation Protective film for polarizing plate
US8554690B2 (en) * 2006-03-31 2013-10-08 Ricoh Company, Ltd. Techniques for using media keys
US8838560B2 (en) * 2006-08-25 2014-09-16 Covario, Inc. System and method for measuring the effectiveness of an on-line advertisement campaign

Also Published As

Publication number Publication date
US20070281372A1 (en) 2007-12-06
JP2007324543A (ja) 2007-12-13

Similar Documents

Publication Publication Date Title
US7485576B2 (en) Method of forming conductive pattern, thin film transistor, and method of manufacturing the same
JP4521061B2 (ja) 有機ｅｌデバイスおよびその製造方法
US8373161B2 (en) Organic thin film transistor
CN100568574C (zh) 一种有机场效应晶体管及其制备方法与应用
US20070281372A1 (en) Memory element, method for manufacturing memory element, memory device, electronic apparatus and method for manufacturing transistor
JP2007258282A (ja) 半導体装置、半導体装置の製造方法および記憶装置
JP2008147632A (ja) 有機強誘電体膜の形成方法、記憶素子の製造方法、記憶装置、および電子機器
CN1825548B (zh) 形成导电图案的方法、薄膜晶体管及其制造方法
Jung et al. Nonvolatile ferroelectric P (VDF‐TrFE) memory transistors based on inkjet‐printed organic semiconductor
US7955869B2 (en) Nonvolatile memory devices and methods of fabricating the same
Boampong et al. Solution‐processed dual gate ferroelectric–ferroelectric organic polymer field‐effect transistor for the multibit nonvolatile memory
JP2009295678A (ja) 半導体装置の製造方法、強誘電体素子の製造方法および電子機器の製造方法
JP2003309265A (ja) 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
CN100563021C (zh) 有机薄膜晶体管阵列板及其制造方法
US20100022032A1 (en) Method of forming organic ferroelectric film, method of manufacturing memory element, memory device, and electronic apparatus
JP2007173728A (ja) 有機強誘電体キャパシタの製造方法、有機強誘電体キャパシタ、有機強誘電体メモリ、および電子機器
JP2007134354A (ja) 有機強誘電体キャパシタの製造方法、有機強誘電体キャパシタ、有機強誘電体メモリ、および電子機器
JP2003086805A (ja) 薄膜トランジスタ、電気絶縁膜及びそれらの製造方法
JP5724529B2 (ja) 半導体装置の製造方法、強誘電体素子の製造方法および電子機器の製造方法
JP5659567B2 (ja) 有機トランジスタ及び有機トランジスタの製造方法
JP5630364B2 (ja) 有機半導体素子の製造方法および有機半導体素子
JP4345317B2 (ja) 有機薄膜トランジスタ素子
JP2015111741A (ja) 半導体装置
JP2008198804A (ja) 有機強誘電体メモリの製造方法、有機強誘電体キャパシタ、有機強誘電体メモリ、および電子機器
JP2007238724A (ja) 液状材料、膜付き基板の製造方法、電気光学装置の製造方法および電子機器の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080428

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140516

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees