JP4521061B2 - 有機ｅｌデバイスおよびその製造方法 - Google Patents

有機ｅｌデバイスおよびその製造方法 Download PDF

Info

Publication number
JP4521061B2
JP4521061B2 JP2009515967A JP2009515967A JP4521061B2 JP 4521061 B2 JP4521061 B2 JP 4521061B2 JP 2009515967 A JP2009515967 A JP 2009515967A JP 2009515967 A JP2009515967 A JP 2009515967A JP 4521061 B2 JP4521061 B2 JP 4521061B2
Authority
JP
Japan
Prior art keywords
electrode
organic
tft
drain electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009515967A
Other languages
English (en)
Other versions
JP2009540623A (ja
Inventor
英博 吉田
清隆 森
晋也 小野
景成 山室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JP2009540623A publication Critical patent/JP2009540623A/ja
Application granted granted Critical
Publication of JP4521061B2 publication Critical patent/JP4521061B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission

Description

本発明は、有機ＥＬデバイスおよびその製造方法に関するものであり、特に有機ＥＬディスプレイに関する。
有機ＥＬディスプレイの構成要素である有機ＥＬデバイスは、一般的に有機ＥＬ素子と、それを駆動するための薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）とを有する。一般的な有機ＥＬデバイスは有機ＥＬ素子を駆動するために、駆動用トランジスタ（ドライビングＴＦＴ）と、駆動用トランジスタをオン・オフするスイッチ用トランジスタ（スイッチングＴＦＴ）とを用いる。
有機ＥＬデバイスの代表的な構造の例として、トランジスタ上に有機ＥＬ素子を積層させたトップエミッション構造が知られている（例えば特許文献１参照）。このような有機ＥＬデバイスは、トップエミッション型有機ＥＬデバイスと称され、発光層からの光を、基板と反対側の封止膜を通して放出する。
図１は、特許文献１に記載された従来のトップエミッション型有機ＥＬデバイスの構造を示す。図１に示されたトップエミッション型有機ＥＬデバイスでは、駆動用の薄膜トランジスタ１２３（ドライビングＴＦＴ）のソース領域１４１ａはコンタクトホール１４５を介して画素電極１１１に接続されている。また、薄膜トランジスタ１２３のドレイン領域１４１ｂは、コンタクトホール１４６に設けられた電源線１０３を介してスイッチング用の薄膜トランジスタ（スイッチングＴＦＴ）１４２に接続されている。
図１では駆動用の薄膜トランジスタ１２３に接続されているスイッチング用の薄膜トランジスタ１４２は図示を省略されている。
特開２００３−２４９３７５号公報
しかしながら、上記従来の有機ＥＬデバイスの構成のような、コンタクトホールを介するスイッチングＴＦＴとドライビングＴＦＴとの接続（繋ぎ込み）は困難なことがあり、特に高解像度のアクティブ型の有機ＥＬディスプレイにおいては歩留まりを下げる要因の１つとなっている。
本発明は、上記従来の課題を解決するものであり、駆動用トランジスタとスイッチ用トランジスタとの間での繋ぎ込みをより確実にすると共に歩留まりも向上させることを目的とする。
また、本発明は高い応答性を持つ有機ＥＬディスプレイおよびその製造方法を提供することを目的とする。
［１］ソース電極、ドレイン電極、有機半導体を含む半導体層およびゲート電極を有するトップゲート型スイッチングＴＦＴと、ソース電極、ドレイン電極、有機半導体を含む半導体層および前記スイッチングＴＦＴのソース電極またはドレイン電極に接続されているゲート電極を有するボトムゲート型ドライビングＴＦＴと、前記ドライビングＴＦＴのドレイン電極に接続されている画素電極を有する有機ＥＬ素子と、を含む、トップエミッション型の有機ＥＬデバイスであって、前記スイッチングＴＦＴのソース電極およびドレイン電極、ならびに前記ドライビングＴＦＴのゲート電極は、同一平面上に配置され、前記スイッチングＴＦＴおよび前記ドライビングＴＦＴの少なくともいずれか一つの前記半導体層は、前記スイッチングＴＦＴまたは前記ドライビングＴＦＴのソース電極とドレイン電極との間の領域ならびにソース電極およびドレイン電極の領域内に規定され、前記画素電極は、前記スイッチングＴＦＴおよびドライビングＴＦＴ上に配置され、前記スイッチングＴＦＴの半導体層に含まれる有機半導体と、前記ドライビングＴＦＴの半導体層に含まれる有機半導体とは異なる、トップエミッション型の有機ＥＬデバイス。
［２］複数の［１］に記載の有機ＥＬデバイスが一つの基板上にマトリクス状に配置された有機ＥＬディスプレイであって、前記それぞれのスイッチングＴＦＴのゲート電極に接続された走査電極線と、前記それぞれのドライビングＴＦＴのソース電極に接続された共通電極線と、はＸ軸に平行であり、前記それぞれのスイッチングＴＦＴのソース電極に接続されたデータ電極線はＹ軸に平行であり、前記Ｘ軸と前記Ｙ軸とは直角に交差している、有機ＥＬディスプレイ。
［３］基板を準備するステップ、前記基板の同一平面上にスイッチングＴＦＴのソース電極およびドレイン電極、ドライビングＴＦＴのゲート電極、ならびに前記スイッチングＴＦＴのソース電極またはドレイン電極と前記ドライビングＴＦＴのゲート電極とを接続するコンタクト部を形成するステップ、前記スイッチングＴＦＴのソース電極とドレイン電極との間の領域ならびにソース電極およびドレイン電極の領域内に規定され、前記スイッチングＴＦＴのソース電極とドレイン電極とを接続する前記スイッチングＴＦＴの有機半導体を含む半導体層を形成するステップ、前記スイッチングＴＦＴのソース電極、ドレイン電極および半導体層、ならびに前記ドライビングＴＦＴのゲート電極上にゲート絶縁膜を形成するステップ、前記ゲート絶縁膜上にスイッチングＴＦＴのゲート電極、ならびにドライビングＴＦＴのソース電極およびドレイン電極を形成するステップ、前記ドライビングＴＦＴのソース電極とドレイン電極との間の領域ならびにソース電極およびドレイン電極の領域内に規定され、前記ドライビングＴＦＴのソース電極とドレイン電極とを接続する前記ドライビングＴＦＴの有機半導体を含む半導体層を形成するステップ、前記スイッチングＴＦＴおよびドライビングＴＦＴ上に配置され、前記ドライビングＴＦＴのドレイン電極に接続された有機ＥＬ素子の画素電極を形成するステップ、を有する、トップエミッション型の有機ＥＬデバイスの製造方法であって、前記スイッチングＴＦＴの半導体層に含まれる有機半導体と、前記ドライビングＴＦＴの半導体層に含まれる有機半導体とは異なる、トップエミッション型の有機ＥＬデバイスの製造方法。
以上のように本発明によれば、素子Ａ（スイッチングＴＦＴ）と素子Ｂ（ドライビングＴＦＴ）とをコンタクトホールを介さないで接続することから、繋ぎ込みをより確実にし、歩留まりを向上させることができる。
また、本発明ではコンタクトホールを必要としないことから、各素子の電極の配線を太くすることが可能である。
また、素子Ａのゲート電極のソース電極およびドレイン電極に対する位置関係と、素子Ｂのゲート電極のソース電極およびドレイン電極に対する位置関係とを違える（一方をトップゲートとし、他方をボトムゲートとする）ことで、絶縁膜よりも基板側の電極の配線の数（素子Ａのソース電極、素子Ａのドレイン電極および素子Ｂのゲート電極）と絶縁膜上の電極の配線の数（素子Ａのゲート電極、素子Ｂのソース電極および素子Ｂのドレイン電極）とを平均化することができ、素子Ａおよび素子Ｂのソース電極およびドレイン電極の配線をさらに太くすることができる。これにより有機ＥＬデバイスの応答性を高めることができる。
１．本発明の有機ＥＬデバイスについて
本発明の有機ＥＬデバイスは、半導体素子Ａ（以下「素子Ａ」ともいう）、半導体素子Ｂ（以下「素子Ｂ」ともいう）および素子Ｂのドレイン電極に接続された画素電極を有する有機ＥＬ素子を有し、素子Ａのソース電極またはドレイン電極と素子Ｂのゲート電極とが接続されている。本発明の有機ＥＬデバイスはトップエミッション型であってもボトムエミッション型であってもよいが、トップエミッション型であることが好ましい。
（１）素子Ａについて
本発明の半導体デバイスにおける素子Ａは、ソース電極およびドレイン電極、半導体層、ゲート絶縁膜を有する。素子Ａは本発明の有機ＥＬデバイスにおいてスイッチングＴＦＴとして機能する。スイッチチングＴＦＴとは画素を選択するためのＴＦＴであり、スイッチングＴＦＴがオンになると、保持容量にその電位が保持され、保持容量の容量に応じて後述するドライビングＴＦＴ（素子Ｂ）のオン・オフの状態が制御される。素子Ａはトップゲート型ＴＦＴであってもよく、ボトムゲート型ＴＦＴであってもよいが、好ましくはトップゲート型ＴＦＴである。
基板は、絶縁材質からなる基板である。絶縁材質の例には、ガラスや樹脂などが含まれる。樹脂の例には、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅｔｅｒｅｐｈｔｈａｌａｔｅ；ＰＥＴ）、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅｎａｐｈｔｈaｌａｔｅ；ＰＥＮ）、ポリエーテルスルホン（ｐｏｌｙｅｔｈｅｒｓｕｌｆｏｎｅ；ＰＥＳ）、ポリエーテルイミド（ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）、ポリフェニレンスルフィド（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅ；ＰＰＳ）、ポリアリレート（ｐｏｌｙａｒｙ ｌａｔｅ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ；ＰＣ）、ポリアクリレート（ｐｏｌｙａｃｒｙｌａｔｅ；ＰＡＲ）、セルローストリアセテート（ｃｅｌｌｕｌｏｓｅｔｒｉａｃｅｔａｔｅ）、セルロースアセテートプロピオン酸塩（ｃｅｌｌｕｌｏｓｅａｃｅｔａｔｅｐｒｏｐｉｏｎａｔｅ；ＣＡＰ）などが含まれる。
素子Ａがトップゲート型ＴＦＴである場合、後述するソース電極およびドレイン電極はゲート電極よりも基板側に配置される（図５参照）。一方、素子Ａがボトムゲート型ＴＦＴである場合、ゲート電極はソース電極およびドレイン電極よりも基板側に配置される（図７参照）。
ソース電極およびドレイン電極の材質は、伝導性高分子または低抵抗の金属のいずれでもよい。伝導性高分子の例には、ポリチオフェン誘導体やポリエチレンジオキシチオフェン（ｐｏｌｙｅｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ；ＰＥＤＯＴ）、ポリアニリン（ｐｏｌｙａｎｉｌｉｎｅ；ＰＡＮＩ）などが含まれる。金属の例には、アルミニウム（Ａｌ）やクロム（Ｃｒ）、モリブデン（Ｍｏ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）などが含まれる。本発明のトップエミッション型有機ＥＬデバイスである場合、ソース電極およびドレイン電極の材質は光の反射率が高い銀であることが好ましい。また、ソース電極およびドレイン電極は低応力となるように薄膜化されたり、積層化されてもよい。ソース電極およびドレイン電極は、例えば、スパッタ法や蒸着法などの気相法や、液状の電極材料を塗布する液相法によって形成されてよい。
またソース電極およびドレイン電極はＣｒ膜（５ｎｍ以下）との積層膜またはＴｉ膜（５ｎｍ以下）との積層膜であってもよい。Ｃｒ膜またはＴｉ膜上にソース電極およびドレイン電極を積層することで、ソース電極およびドレイン電極と基板または絶縁膜との接着性が高まる。さらにＴｉ膜は酸化されにくいことから、ソース電極およびドレイン電極は、好ましくは、Ｔｉ膜上に積層される。
素子Ａのソース電極またはドレイン電極は後述する素子Ｂのゲート電極とコンタクト部を介して接続されている。本発明は、素子Ａのソース電極およびドレイン電極と素子Ｂのゲート電極とが同一平面上に配置されており、かつコンタクト部のその同一平面上に配置されていることを特徴とする。すなわち、素子Ａのソース電極またはドレイン電極と、素子Ｂのゲート電極とは同一平面上で接続されている。
コンタクト部は、素子Ａのソース電極またはドレイン電極と素子Ｂのゲート電極とを接続する導電層である。コンタクト部の材質は、例えば、ＭｏＣｒやＡＰＣ（Ａｇ、ＰｄおよびＣｕの合金）、ＮｉＣｒなどである。また、コンタクト部は素子Ａのソース電極およびドレイン電極ならびに素子Ｂのゲート電極と同時に形成されることが好ましい。
半導体層は、ソース電極とドレイン電極との間に配置され、ソース電極とドレイン電極とを電気的に接続する。半導体層はソース電極およびドレイン電極上に配置されてもよく（図１１Ａ）ソース電極およびドレイン電極の下に配置されてもよい（図１１Ｂ）。また、半導体層がソース電極およびドレイン電極の下に形成された場合（図１１Ｂ参照）、コンタクト抵抗を低減したり、オフリーク電流を制御したりするために、ソース電極およびドレイン電極との半導体層の接触面に、ドーピング材をドーピングしてもよい。
半導体層は、シリコン系の半導体層、有機半導体層または化合物半導体層であってもよい。
シリコン系の半導体層は、ポリシリコンやアモルファスシリコン、マイクロクリスタルシリコン、ナノクリスタルシリコン、ポリモールフォスシリコンなどであってよい。シリコン系の半導体層は、例えば、直接成膜法（並行平板ＲＦ法やマイクロ波プラズマ法、誘導結合プラズマ法など）や固相成長法（製膜後に磁場アニールや触媒アニール、レーザアニールなどを用いる方法）などのＣＶＤ法で形成される。
素子Ａがトップゲート型ＴＦＴである場合、シリコン系の半導体層はレーザアニール法を用いる固相成長法で形成されることが好ましい。シリコン系の半導体層がレーザアニール法で形成された場合、半導体層の上層の結晶化が促進される場合がある。トップゲート型ＴＦＴの場合には、半導体層の上層がゲート電極の影響を受けやすいので、上層が結晶化したシリコン系の半導体層はトップゲート型ＴＦＴに適している。
一方、有機半導体層は、電極上に設けられたバンクによって規定された領域内に有機半導体材料が塗布されることで形成される（図９参照）。具体的には、半導体層は、有機半導体材料を含む安息香酸エチルなどの非水系溶液を塗布し、乾燥させて形成することが好ましい。塗布の方法の例には、インクジェット法やディスペンス法などが含まれる。有機半導体を含む半導体層は多結晶であり、電気的特性に優れていることが好ましい。
有機半導体層の領域を規定するバンクは、インクジェット法などの印刷法によって有機半導体材料を塗布する際、隣接する素子に有機半導体材料が漏れ出すことを防止する役割を有する。バンクは例えば図２に示されたグラビア印刷装置を用いたグラビア印刷法によって形成されてもよい。
図２はグラビア印刷装置４０を示す。グラビア印刷装置４０は、印刷ロール４１、圧銅ロール４２、インク供給ロール４３およびドクター４４を有する。
印刷ロール４１は表面に印刷パターンが形成されたロール面４１ａを有する。圧銅ロール４２は、基板１１０を印刷ロール４１に接触させる機能を有する。インク供給ロール４３は、印刷ロール４１にインクを供給するためのロールである。ドクター４４はインク供給ロール４３によって印刷ロール４１に供給されたインクを一定量に制御する機能を有する。
グラビア印刷装置４０では、基板１１０は、印刷ロール４１と圧胴ロール４２との間を図中の矢印方向にのみに通過するように設定されている。
以下、グラビア印刷法によってバンクを形成する方法を説明する。
まず、印刷ロール４１、圧胴ロール４２、及び樹脂材料（バンクの材料）が貯蔵されたタンク（符号なし）内に配置された供給ロール４３をそれぞれ回転させ、印刷ロール４１のロール面４１ａの凹部に樹脂材料を供給する。このとき、樹脂材料はドクター４４によって一定供給量にすることが望ましい。そして、圧胴ロール４２により印刷ロール４１に接触した基板１１０の表面の所望の位置に、ロール面４１ａの凹部に充填された樹脂材料を転写することでバンクが形成される。
形成されたバンクにさらに酸素プラズマおよびＣＦ４プラズマを用いたプラズマ処理をすることで、バンクの親水性および疎水性を制御してもよい。酸素プラズマによるプラズマ処理は、有機半導体材料が塗布される領域を親水性にすることで、有機半導体材料が均一に塗布されることに寄与する。一方、ＣＦ４プラズマによるプラズマ処理は、バンク表面を疎水性にすることで、塗布された有機半導体材料がバンクによって規定された領域からはみ出すことを防止する。
有機半導体材料の例には、フルオレン−チオフェンコポリマー（Ｆ８Ｔ２）やテトラベンゾポルフィリン（ｔｅｔｒａｂｅｎｚｏｐｏｒｐｈｙｒｉｎ）、オリゴチオフェン（Ｏｌｉｇｏｔｈｉｏｐｈｅｎｅ）、ペンタセン（ｐｅｎｔａｃｅｎｅ）、ルブレン（ｒｕｂｒｅｎ）、カーボンナノチューブなどが含まれる。
有機半導体層の場合、ゲート電極のソース電極およびドレイン電極に対する位置関係によって有機半導体材料を適宜選択する必要がある。ゲート電極の位置によって、制御できるチャネルの有機半導体材料の種類が異なることがあるからである。例えば、素子Ａがトップゲート型ＴＦＴである場合、有機半導体材料は、フルオレン−チオフェンコポリマー（Ｆ８Ｔ２）やオリゴチオフェン（Ｏｌｉｇｏｔｈｉｏｐｈｅｎｅ）、ペンタセン（ｐｅｎｔａｃｅｎｅ）、ルブレン（ｒｕｂｒｅｎ）などであり、特にルブレン（ｒｕｂｒｅｎ）であることが好ましい。一方、素子Ａがバックゲート型ＴＦＴである場合、有機半導体材料はテトラベンゾポルフィリン（ｔｅｔｒａｂｅｎｚｏｐｏｒｐｈｙｒｉｎ）であることが好ましい。
ゲート絶縁膜は、ゲート電極とソース電極およびドレイン電極とを絶縁するための部材である。素子Ａがトップゲート型ＴＦＴである場合は、ゲート絶縁膜はソース電極およびドレイン電極ならびに半導体層上に設けられる（図５参照）。一方、素子Ａがボトムゲート型ＴＦＴである場合、ゲート絶縁膜は後述するゲート電極上に配置される（図７参照）。
ゲート絶縁膜の材質は、シリコン窒化物やシリコン酸化物、シリコン窒化酸化物などであることが好ましいが、これに限らず、半導体層との清浄な界面を提供し、リーク電流が少ない金属酸化物や絶縁性の有機物質などであってもよい。絶縁性の有機物質の例には、ポリイミド系やアクリル系、サイクロテン系、ポリスチレン系の材料などが含まれる。
ゲート電極は、ソース電極およびドレイン電極間に流れる電流を調節するための導電層である。
ゲート電極の材質は特に限定されないが、例えばＡｕ膜（１００ｎｍ程度）とＣｒ膜（５ｎｍ以下）またはＴｉ膜（５ｎｍ以下）との積層膜であってもよい。Ｃｒ膜またはＴｉ膜上にゲート電極を積層することで、ゲート電極と基板または絶縁膜との接着性が高まる。さらにＴｉ膜は酸化されにくいことから、ゲート電極は、好ましくは、Ｔｉ膜上に積層される。
（２）素子Ｂについて
素子Ｂは、素子Ａと同様に、ゲート電極、ゲート絶縁膜、ソース電極およびドレイン電極および半導体層を有する。それぞれの機能や材質などは、素子Ａと同じであってよい。本発明の有機ＥＬデバイスにおいて素子ＢはドライビングＴＦＴとして機能する。ドライビングＴＦＴとは有機ＥＬ素子を駆動するためのＴＦＴである。
本発明において、素子Ｂは基板およびゲート絶縁膜を素子Ａと共用することが好ましい。また素子Ｂのドレイン電極は、有機ＥＬ素子の画素電極に接続されている。素子Ｂのドレイン電極と有機ＥＬ素子の画素電極とを接続する方法は特に限定されない。例えば有機ＥＬ素子がトップエミッション型である場合、素子Ｂのドレイン電極と有機ＥＬ素子の画素電極とはコンタクトホールを介して接続されてもよい。
（３）各素子の製造方法
各素子はトップゲート型ＴＦＴであるか、ボトムゲート型ＴＦＴであるかによって、製法が異なる。以下素子がトップゲート型ＴＦＴである場合とボトムゲート型ＴＦＴである場合とに分けて素子の製造方法について説明する。
ａ）素子がトップゲート型ＴＦＴの場合
トップゲート型ＴＦＴの製造方法は、例えば、ｉ）基板を準備するステップ、ii）基板上にソース電極およびドレイン電極を形成するステップ、iii）基板上に半導体層を形成するステップ、iv）半導体層、ソース電極およびドレイン電極上にゲート絶縁膜を形成するステップ、ｖ）ゲート絶縁膜上にゲート電極を形成するステップを有する。
ii）ステップは、iii）ステップの前であってもよいし、iii）ステップの後であってもよい。
ｂ）素子がボトムゲート型ＴＦＴの場合
ボトムゲートＴＦＴの製造方法は、例えば、ｉ）基板を準備するステップ、ii）基板上にゲート電極を形成するステップ、iii）ゲート電極上にゲート絶縁膜を形成するステップ、iv）ゲート絶縁膜上にソース電極およびドレイン電極を形成するステップ、ｖ）ゲート絶縁膜上に半導体層を形成するステップを有する。
iv）ステップは、ｖ）ステップの前であってもよいし、ｖ）ステップの後であってもよい。
（４）素子Ａおよび素子Ｂの関係について
上述したように素子Ｂのゲート電極は、素子Ａのソース電極およびドレイン電極と同一平面上に形成され、素子Ａのソース電極またはドレイン電極と電気的に接続している。
このように、本発明の有機ＥＬデバイスでは、素子Ａのソース電極およびドレイン電極と素子Ｂのゲート電極とを同一平面上に配置することで素子Ａ（スイッチングＴＦＴ）と素子Ｂ（ドライビングＴＦＴ）とをコンタクトホールを介することなく繋ぎ込みでき、歩留まりを向上させることができる。
素子Ａのソース電極およびドレイン電極と素子Ｂのゲート電極とを同一平面上に形成するには、例えば、（１）素子Ａをトップゲート型ＴＦＴとし、素子Ｂをボトムゲート型ＴＦＴとして、素子Ａのソース電極およびドレイン電極と、素子Ｂのゲート電極とを絶縁膜よりも基板側の同一平面上に配置する方法（図５参照）、（２）素子Ａをボトムゲート型ＴＦＴとし、素子Ｂをトップゲート型ＴＦＴとして素子Ａのソース電極およびドレイン電極と、素子Ｂのゲート電極とを絶縁膜上の同一平面に配置する方法（図９参照）などを用いることができる。
このように本発明では、素子Ａのゲート電極のソース電極およびドレイン電極に対する位置関係と、素子Ｂのゲート電極のソース電極およびドレイン電極に対する位置関係とを違える（一方をトップゲートとし、他方をドレインゲートとする）ことが好ましい。
素子Ｂのドレイン電極をコンタクトホールを介して有機ＥＬ素子の画素電極に接続する場合、素子Ａをトップゲート型とし、素子Ｂをボトムゲート型とすることが好ましい。素子Ａをトップゲート型とし、素子Ｂをボトムゲート型とすると、より短いコンタクトホールで素子Ｂのドレイン電極と有機ＥＬ素子の画素電極とを接続できるからである。
このように、一方の素子をトップゲート型とし、他方の素子をボトムゲート型とすることで、絶縁膜よりも基板側の電極数と絶縁膜上の電極数とを平均化することができる。
例えば図３に示される従来の有機ＥＬデバイスのように素子Ａをトップゲート型ＴＦＴとし、素子Ｂもトップゲート型ＴＦＴとした場合、絶縁膜よりも基板側に配置される電極の数は、（１）素子Ａのソース電極、（２）素子Ａのドレイン電極、（３）素子Ｂのソース電極および（４）素子Ｂのドレイン電極の４つになり、絶縁膜上に配置される電極の数は、素子Ａのゲート電極および素子Ｂのゲート電極の２つになる（図３参照）。一方、本発明のように、素子Ａと素子Ｂとのゲート電極の位置関係を違えると（一方をトップゲートとし、他方をボトムゲートとする）、絶縁膜よりも基板側に配置される電極および絶縁膜上に配置される電極の数はそれぞれ３つになる。
これにより素子Ｂのソース電極およびドレイン電極の配線の幅を太くすることができる。
通常、ドライビングＴＦＴは、画素電極に大きな駆動電流を流すために、電流容量の高いソース電極およびドレイン電極を有する必要がある。電極の電流容量を上げるには、電極を厚くしたり、電極の配線の幅を大きくしたりすればよい。しかし、電極を（数μｍ程度まで）厚くすると、電極の内部に残留応力が生じて、電極や下地層に亀裂を生じたりする恐れがある。
上述のように本発明によれば、素子Ｂ（ドライビングＴＦＴ）のソース電極およびドレイン電極の配線の幅を太くすることができることから、電極を厚くすることなく素子Ｂのソース電極およびドレイン電極の電流容量を上げることができる。
また、素子Ｂのソース電極およびドレイン電極と同一平面上に配置される素子Ａのゲート電極は高い電流容量を必要としない。そこで、素子Ａのゲート電極の配線の幅を細くし、その分、素子Ｂのソース電極およびドレイン電極の配線の幅をさらに太くしてもよい。
このように本発明の有機ＥＬデバイスによれば製造プロセスにおいてコンタクトホールを形成するステップ（エッチングや洗浄など）を省くことができ、歩留まりが向上する。また、本発明の有機ＥＬデバイスによれば応答性が高い有機ＥＬディスプレイを提供することができる。
（５）有機ＥＬ素子について
上述したように、本発明の有機ＥＬデバイスでは、素子Ｂのドレイン電極が有機ＥＬ素子に接続されている。本発明の有機ＥＬデバイスに含まれる有機ＥＬ素子は、トップエミッション型でもボトムエミッション型でもよいが、好ましくはトップエミッション型である。
有機ＥＬ素子は、陽極および陰極からなる一対の画素電極ならびに画素電極に挟まれる有機発光層を有し、さらに正孔輸送層や電子輸送層などを有していてもよい。
２．本発明の有機ＥＬディスプレイについて
複数の本発明の有機ＥＬデバイスを１つの基板上にマトリクス状に配置することにより有機ＥＬディスプレイを製造してもよい。
本発明の有機ＥＬディスプレイにおいて素子Ａおよび素子Ｂのそれぞれの電極はマトリクス状に形成されても、ライン状に形成されてもよい。また、本発明の有機ＥＬディスプレイは、走査電極線、共通電極線およびデータ電極線を有していてもよい。走査電極線は、配列された複数の素子Ａ（スイッチングＴＦＴ）のゲート電極に接続され、素子Ａのゲート電極に電流を供給する。共通電極線は、配列された複数の素子Ｂ（ドライビングＴＦＴ）のソース電極に接続され、素子Ｂのソース電極に電流を供給する。そしてデータ電極線は、配列された複数の素子Ａのソース電極に接続され、素子Ａのソース電極に電流を供給する（図４参照）。
本発明の有機ＥＬディスプレイにおいて、素子Ａおよび素子Ｂのそれぞれの電極に印加される電位の大きさは特に限定されないが、例えば、素子Ａのゲート電極に印加される電位は−５〜＋２０Ｖ、素子Ａのソース電極に印加される電位は０〜１０Ｖ、素子Ａのドレイン電極に印加される電位は０〜１０Ｖであり、素子Ｂのゲート電極に印加される電位は０〜１０Ｖ、素子Ｂのソース電極に印加される電位は−５〜＋２Ｖ、素子Ｂのドレイン電極に印加される電位は１２Ｖである。
図４は本発明の有機ＥＬディスプレイの回路図を示す。
図４において、Ｖｇは走査電極線を示し、Ｖｄｄは共通電極線を示し、そしてＶｓはデータ電極線を示す。また、Ａは素子Ａ（スイッチングＴＦＴ）、Ｂは素子Ｂ（ドライビングＴＦＴ、Ｃはコンデンサ、Ｄは有機ＥＬ素子を示す。コンデンサは、ドライビングＴＦＴのゲート電極の電位を安定化させる機能を有する。
図４に示されるように、走査電極線および共通電極線は図中のＸ軸に平行である。一方で、データ電極線は図中のＹ軸に平行である。またＸ軸とＹ軸とは直交している。また走査電極線および共通電極線は同一平面上に形成され、データ電極線は、走査電極線および共通電極線よりも基板側に配置されている。
このように本発明によれば走査電極線と共通電極線とを並行同一平面上で並行にすることができ、新たなバス配線のパターンを提供することができる。
また図４に示されたようにコンデンサは共通電極線に接続されていることが好ましい。
コンデンサを共通電極線に接続し、共通電極線を制御線とすることで、配線の数を削減した画素補償回路を構成することができる。
以下、図面を参照して本発明の実施の形態について説明する。しかし、以下に説明する実施の形態は本発明の範囲を限定するものではない。
（実施の形態１）
実施の形態１ではスイッチングＴＦＴ（素子Ａ）がトップゲート型ＴＦＴであり、ドライビングＴＦＴ（素子Ｂ）がボトムゲート型ＴＦＴである有機ＥＬデバイスについて説明する。また実施の形態１における半導体層はシリコン系半導体層または化合物半導体層である。
図５は、実施の形態１の有機ＥＬデバイスの断面図を示す。
１．実施の形態１の有機ＥＬデバイスについて
図５において有機ＥＬデバイス１０はスイッチングＴＦＴ１００、ドライビングＴＦＴ２００および有機ＥＬ素子３００を有する。
スイッチングＴＦＴ１００はトップゲート型ＴＦＴである。スイッチングＴＦＴ１００は基板１１０、ソース電極１２０およびドレイン電極１２１、半導体層１３０、ゲート絶縁膜１４０ならびにゲート電極１２２を有する。
トップゲート型のスイッチングＴＦＴ１００において、ソース電極１２０およびドレイン電極１２１は基板１１０に配置され、ゲート絶縁膜１４０はソース電極１２０およびドレイン電極１２１ならびに半導体層１３０上に配置され、そしてゲート電極１２２はゲート絶縁膜に配置される。また本実施の形態における半導体層１３０はシリコン系半導体層または化合物半導体層である。
スイッチングＴＦＴ１００のドレイン電極１２１はコンタクト部１５０を介して基板１１０上でドライビングＴＦＴ２００のゲート電極２２２に接続されている。
ドライビングＴＦＴ２００はボトムゲート型ＴＦＴである。ドライビングＴＦＴ２００は基板１１０およびゲート絶縁膜１４０をスイッチングＴＦＴ１００と共有し、ソース電極２２０およびドレイン電極２２１、半導体層２３０ならびにゲート電極２２２を有する。
ボトムゲート型のドライビングＴＦＴ２００において、ゲート電極２２２は基板１１０に配置され、ゲート絶縁膜１４０はゲート電極２２２上に配置され、そしてソース電極２２０およびドレイン電極２２１はゲート絶縁膜１４０に配置される。
上述したように、ドライビングＴＦＴ２００のゲート電極２２２は、基板１１０の同一平面上でスイッチングＴＦＴ１００のドレイン電極１２１に接続されている。
このように本実施の形態では、スイッチングＴＦＴのドレイン電極とドライビングＴＦＴのゲート電極とが同一の基板面上に配置され、接続される。
スイッチングＴＦＴ１００およびドライビングＴＦＴ２００上にはオーバーコート層１４１が設けられている。オーバーコート層１４１は、半導体層の電子移動を促進させる機能および空気中の酸素や水蒸気から半導体層を保護する機能を有する。
オーバーコート層１４１の材質の例には、ポリイミドやポリイミドシロキサン、メチルシロキサン、フェニルシロキサン、ポリスチレン樹脂などが含まれる。
有機ＥＬ素子３００は、陽極３２０、有機発光層３３０、陰極３２１、封止膜３４０、平坦化層３５０、コンタクトホール３６０、平坦化膜３５１およびバンク３８０を有する。本実施の形態における有機ＥＬ素子３００はトップエミッション型発光素子である。
平坦化層３５０は、オーバーコート層１４１上に配置される絶縁層である。平坦化膜層３５０は、後述する陽極３２０が配置されるための平坦な平面を提供する。陽極３２０を平坦な平面に配置することで平坦な陽極３２０を得ることができる。すなわち平坦化層３５０により、例えば陽極３２０が反射陽極である場合、光を乱反射せず一定方向に反射する平坦な反射陽極を得ることができる。
平坦化層３５０の材質の例には、アクリル樹脂やＢＣＢ樹脂、ノボラック樹脂などが含まれる。平坦化層３５０は、例えばスピンコート法によって形成される。
平坦化層３５０は、ドライビングＴＦＴ２００のドレイン電極２２１と有機ＥＬ素子３００の陽極３２０とを接続するためのコンタクトホール３６０を有する。コンタクトホール３６０は、平坦化層３５０およびオーバーコート層１４１の材質がフォト感光性樹脂である場合は、フォトリソグラフィイ法によって形成されてよく、平坦化層３５０の材質がフォト感光性樹脂でない場合は、ドライエッチング法によって形成されてよい。コンタクトホール３６０に金属などの導電部材をスパッタリングすることで、ドレイン電極２２１と陽極３２０とを接続する導電層が形成される。
陽極３２０は、平坦化層３５０上に配置される導電層である。上述したように陽極３２０はドライビングＴＦＴ２００のドレイン電極２２１とコンタクトホール３６０を介して接続されている。有機ＥＬ素子３００はトップエミッション型であることから、陽極３２０は、銀などからなる反射陽極であることが好ましい。
有機発光層３３０は有機発光材料を含む。有機発光層３３０に含まれる有機発光材料の例には、ポリフェニレンビニレンおよびその誘導体、ポリアセチレンおよびその誘導体、ポリフェニレンおよびその誘導体、ポリパラフェニレンエチレンおよびその誘導体、ポリ３−ヘキシルチオフェンおよびその誘導体、ポリフルオレンおよびその誘導体などが含まれる。有機発光層はさらに正孔注入層や中間層、電子輸送層などを含んでいてもよい。
有機発光層３３０は、例えば、バンク３８０によって規定された領域内に有機発光材料を塗布することで形成される。
陰極３２１は、有機発光層３３０上に配置される導電層である。陰極３２１は光を透過させる材質からなることが好ましい。陰極３２１上にはさらに平坦化膜３５１が配置される。平坦化層３５１の材質および製法は平坦化層３５０と同じであってよい。
封止膜３４０は、陽極３２０、有機発光層３３０および陰極３２１を水分や熱、衝撃などから保護するための膜である。封止膜３４０は、平坦化層３５１上に配置される。封止膜３４０の材質の例には、Ｓｉ３Ｎ４やＳｉＯＮ、ＳｉＯ２などが含まれ、Ｓｉ３Ｎ４が特に好ましい。封止膜３４０はこれらの材質からなる膜を積層させることによって形成されてもよい。封止膜５００の好ましい厚さは、２０〜２００ｎｍである。
バンク３８０は、有機発光層３３０の領域を規定する。バンク３８０の材質は例えばポリイミドやポリアクリルなどである。
２．実施の形態１の有機ＥＬデバイスの製造方法について
有機ＥＬデバイス１０の製造方法は、特に限定されないが、例えば、
１）基板１１０を準備するステップ
２）基板の同一平面上にスイッチングＴＦＴ１００のソース電極１２０およびドレイン電極１２１、ドライビングＴＦＴ２００のゲート電極２２０、ならびにコンタクト部１５０を形成するステップ、
３）スイッチングＴＦＴ１００のソース電極１２０とドレイン電極１２１とを接続する半導体層１３０を形成するステップ、
４）スイッチングＴＦＴ１００のソース電極１２０、ドレイン電極１２１および半導体層１３０、ならびにドライビングＴＦＴのゲート電極２２２上にゲート絶縁膜１４０を形成するステップ、
５）ゲート絶縁膜１４０上にスイッチングＴＦＴ１００のゲート電極１２２、ならびにドライビングＴＦＴ２００のソース電極２２０およびドレイン電極２２１を形成するステップ、
６）ドライビングＴＦＴ２００のソース電極２２０とドレイン電極２２１とを接続する半導体層２３０を形成し、オーバーコート層１４１を形成するステップ、
７）ドレイン電極２２１に接続された有機ＥＬ素子３００を製造するステップ、
を有する。
１）ステップでは、上述したような材質からなる基板１１０を準備する（図６Ａ）。
２）ステップでは、準備した基板１１０上にスイッチングＴＦＴ１００のソース電極１２０およびドレイン電極１２１、コンタクト部１５０ならびにドライビングＴＦＴ２００のゲート電極２２２を、例えばスパッタ法や加熱蒸着法によって形成する（図６Ｂ）。
このように本発明では、スイッチングＴＦＴのソース電極およびドレイン電極とドライビングＴＦＴのゲート電極とを同一平面上に配置することで、スイッチングＴＦＴのソース電極およびドレイン電極ならびにドライビングＴＦＴのゲート電極の形成、かつスイッチングＴＦＴのドレイン電極とドライビングＴＦＴのゲート電極との接続を１ステップで行うことができる。
３）ステップでは、スイッチングＴＦＴ１００のソース電極１２０とドレイン電極１２１とを接続する半導体層１３０を形成する（図６Ｃ）。半導体層１３０がシリコン系半導体層である場合、半導体層１３０は、例えばＣＶＤ法で形成される。半導体層１３０が化合物半導体層である場合、半導体層１３０はＣＶＤ法やスパッタ法などの気相法やゾルゲル法や溶液法の液相法などで形成される。
４）ステップでは、スイッチングＴＦＴ１００のソース電極１２０、ドレイン電極１２１、半導体層１３０およびドライビングＴＦＴ２００のゲート電極２２２上にゲート絶縁膜１４０を形成する（図６Ｄ）。ゲート絶縁膜１４０の材質がシリコン酸化物やシリコン窒化物など無機物である場合、ゲート絶縁膜１４０はスパッタ法やＣＶＤ法、ＡＬＤ（Atomic Layer Deposition）法、熱酸化法、ドライエッチングなどによって形成される。一方、ゲート絶縁膜１４０の材質がポリイミドなどの有機物である場合は、ゲート絶縁膜１４０を塗布法やフォトリソグラフィ法などにより形成すればよい。
５）ステップでは、ゲート絶縁膜１４０上にスイッチングＴＦＴ１００のゲート電極１２２ならびにドライビングＴＦＴ２００のソース電極２２０およびドレイン電極２２１を例えばスパッタ法や加熱蒸着法によって形成する（図６Ｅ）。
６）ステップでは、ドライビングＴＦＴ２００のソース電極２２０とドレイン電極２２１とを接続する半導体層２３０を形成し、オーバーコート層１４１を例えばスピンコート法などによって形成する（図６Ｆ）。半導体層２３０の形成方法は、半導体層１３０の形成方法と同じであってよい。
７）ステップでは、完成したスイッチングＴＦＴ１００およびドライビングＴＦＴ２００上に有機ＥＬ素子３００を形成する（図６Ｇ）。
有機ＥＬ素子３００を形成する方法は、例えば、ａ）オーバーコート層１４１上に平坦化膜３５０を例えばスピンコート法によって形成するステップ、ｂ）コンタクトホール３６０をフォトリソグラフィ法やドライエッチング法などを用いて形成するステップ、ｃ）ゲート電極２２１と陽極３２０とをコンタクトホール３６０を介して接続するステップ、ｄ）陽極３２０上に有機発光層３２０、陰極３２１、平坦化膜３５１および封止膜３４０を形成するステップを有していてもよい。
（実施の形態２）
実施の形態１では、半導体がシリコン系半導体層または化合物半導体層である有機ＥＬデバイスについて説明した。実施の形態２では、半導体層が塗布法で形成された有機半導体層である有機ＥＬデバイスについて説明する。
図７は、実施の形態２の有機ＥＬデバイスの断面図を示す。
１．実施の形態２の有機ＥＬデバイスについて
実施の形態２の有機ＥＬデバイス２０では、スイッチングＴＦＴ１０１の半導体層１３１、ドライビングＴＦＴ２０１の半導体層２３１、ならびにバンク１６０および２６０以外の構成要素は実施の形態１の有機ＥＬデバイス１０と同じである。有機ＥＬデバイス１０の構成要素と同じ構成要素については同一の符号を付し説明を省略する。
スイッチングＴＦＴ１０１は、ソース電極１２０およびドレイン電極１２１上にバンク１６０を有する。半導体層１３１はバンク１６０によって規定された領域内に配置されている。半導体層１３１の材質は例えばフルオレン−チオフェンコポリマー（Ｆ８Ｔ２）やオリゴチオフェン（Ｏｌｉｇｏｔｈｉｏｐｈｅｎｅ）、ペンタセン（ｐｅｎｔａｃｅｎｅ）、ルブレン（ｒｕｂｒｅｎ）などであり、特にルブレン（ｒｕｂｒｅｎ）であることが好ましい。
ドライビングＴＦＴ２０１は、ソース電極２２０およびドレイン電極２２１上にバンク２６０を有する。半導体層２３１はバンク２６０によって規定された領域内に配置されている。半導体層２３１の材質は例えば、テトラベンゾポルフィ（ｔｅｔｒａｂｅｎｚｏｐｏｒｐｈｙｒｉｎ）であることが好ましい。
このように、本実施の形態では、スイッチングＴＦＴの半導体層に含まれる有機半導体材料とドライビングＴＦＴの半導体層に含まれる有機半導体材料とは異なることが好ましい。
有機ＥＬデバイス２０では、スイッチングＴＦＴ１０１のドレイン電極１２１と、ドライビングＴＦＴ２０１のゲート電極２２２とは絶縁膜１４０の基板１１０の同一平面上に配置され接続されている。
２．実施の形態２の有機ＥＬデバイスの製造方法について
有機ＥＬデバイス２０の製造方法は、例えば、
１）基板１１０を準備するステップ、
２）基板１１０の同一平面上にスイッチングＴＦＴ１０１のソース電極１２０およびドレイン電極１２１、ドライビングＴＦＴ２０１のゲート電極２２２、ならびにコンタクト部１５０を形成するステップ、
３）スイッチングＴＦＴ１０１のソース電極１２０およびドレイン電極１２１上にバンク１６０を配置するステップ、
４）バンク１６０によって規定された領域に半導体層１３１を形成するステップ、
５）ドライビングＴＦＴ２０１のゲート電極２２２上、ならびにスイッチングＴＦＴ１０１のソース電極１２０、ドレイン電極１２１および半導体層１３１上にゲート絶縁膜１４０を形成するステップ、
６）ゲート絶縁膜１４０の同一平面上にスイッチングＴＦＴ１０１のゲート電極１２２、ならびにドライビングＴＦＴ２０１のソース電極２２０およびドレイン電極２２１を形成するステップ、
７）ドライビングＴＦＴ２０１のソース電極２２０およびドレイン電極２２１上にバンク２６０を配置するステップ、
８）バンク２６０によって規定された領域に、半導体層２３１を形成し、オーバーコート層１４１を形成するステップ、
を有する。
１）ステップでは、上述したような材質からなる基板１０１を準備する（図８Ａ）。
２）ステップでは、準備した基板上にスイッチングＴＦＴ１０１のソース電極１２０およびドレイン電極１２１、ドライビングＴＦＴ２０１のゲート電極２２２、ならびにコンタクト部１５０を例えばスパッタ法や加熱蒸着法によって形成する（図８Ｂ）。
このように本発明では、スイッチングＴＦＴのソース電極およびドレイン電極とドライビングＴＦＴのゲート電極とを同一平面上に配置することで、スイッチングＴＦＴのソース電極およびドレイン電極ならびにドライビングＴＦＴのゲート電極の形成、かつスイッチングＴＦＴのドレイン電極とドライビングＴＦＴのゲート電極との接続を１ステップで行うことができる。
３）ステップではスイッチングＴＦＴ１０１のソース電極１２０およびドレイン電極１２１上にバンク１６０を形成する。バンク１６０は、例えばグラビア印刷によって形成されてもよい（図８Ｃ）。
本実施の形態ではバンクは電極上に配置されるが、バンクは、電極の外側の基板上に配置されてもよい。
４）ステップでは、スイッチングＴＦＴ１０１のソース電極１２０とドレイン電極１２１との間のバンク１６０によって規定された領域内に半導体層１３１を形成する。半導体層１３１は、例えば、非水系溶媒に有機半導体材料を含む非水系溶液をインクジェット法やディスペンサ法などによって塗布し、乾燥させ結晶化させることによって形成される（図８Ｄ）。
バンクによって規定された領域内塗布された直後の有機半導体材料は、凸形状の液滴であるが、乾燥するにつれて平坦になっていく。
５）ステップでは、スイッチングＴＦＴ１０１のソース電極１２０、ドレイン電極１２１、半導体層１３１およびドライビングＴＦＴ２０１のゲート電極２２２上にゲート絶縁膜１４０を形成する（図８Ｅ）。ゲート絶縁膜１４０の材質がシリコン酸化物やシリコン窒化物など無機物である場合、ゲート絶縁膜１４０はスパッタ法やＣＶＤ法、ＡＬＤ（Atomic Layer Deposition）法、熱酸化法、ドライエッチングなどによって形成される。一方、ゲート絶縁膜１４０の材質がポリイミドなどの有機物である場合は、ゲート絶縁膜１４０を塗布法やフォトリソグラフィ法などにより形成すればよい。
６）ステップでは、絶縁膜１４０上にスイッチングＴＦＴ１０１のゲート電極１２２ならびにドライビングＴＦＴ２０１のソース電極２２０およびドレイン電極２２１を、例えばスパッタ法や加熱蒸着法によって形成する（図８Ｆ）。
このように本発明では、スイッチングＴＦＴのソース電極およびドレイン電極とドライビングＴＦＴのゲート電極とを同一平面上に配置することで、スイッチングＴＦＴのソース電極およびドレイン電極ならびにドライビングＴＦＴのゲート電極の形成を１ステップで行うことができる。
７）ステップではドライビングＴＦＴ２０１のソース電極２２０およびドレイン電極２２１上にバンク２６０を例えばグラビア印刷法で形成する（図８Ｇ）。
バンク２６０の形成方法は、バンク１６０の形成方法と同じであってよい。
８）ステップではバンク２６０によって規定された領域に半導体層２３１を形成する（図８Ｈ）。半導体層２３１の形成方法は半導体層１３１の形成方法を同じであってよい。その後スイッチングＴＦＴ１０１およびドライビングＴＦＴ２０１上にオーバーコート層１４１を例えばスピンコート法で形成する。
その後、ドレイン電極２２１に接続された有機ＥＬ素子３００を、例えば実施の形態１に記載された方法によって製造してもよい。
（実施の形態３）
実施の形態１および実施の形態２ではスイッチングＴＦＴがトップゲート型であり、ドライビングＴＦＴがボトムゲート型である有機ＥＬデバイスについて説明した。実施の形態３ではスイッチングＴＦＴがボトムゲート型であり、ドライビングＴＦＴがトップゲート型ＴＦＴである有機半導体デバイスについて説明する。また、本実施の形態では、有機ＥＬ素子の図示を省略し、有機半導体デバイスについて説明する。さらに、本実施の形態における半導体層の材料は有機半導体である。
１．実施の形態３の半導体デバイスについて
図９は、実施の形態３の半導体デバイスの断面図を示す。
実施の形態３の有機半導体デバイス３０の説明では、有機ＥＬデバイス２０の構成要素と同じ構成要素については同一の符号を付し説明を省略する。
有機半導体デバイス３０は、ボトムゲート型のスイッチングＴＦＴ１０２およびトップゲート型のドライビングＴＦＴ２０２を有する。スイッチングＴＦＴ１０２のドレイン電極１２１とドライビングＴＦＴ２０２のゲート電極２２２とは絶縁膜１４０の同一平面上でコンタクト部１５０を介して接続されている。
２．実施の形態３の有機半導体デバイスの製造方法について
有機半導体デバイス３０の製造方法は、例えば、
１）基板１１０を準備するステップ（図１０Ａ）、
２）基板１１０の同一平面上にスイッチングＴＦＴ１０２のゲート電極１２２、ならびにドライビングＴＦＴ２０２のソース電極２２０およびドレイン電極２２１を形成するステップ（図１０Ｂ）、
３）ドライビングＴＦＴ２０２のソース電極２２０およびドレイン電極２２１上にバンク２６０を配置するステップ（図１０Ｃ）、
４）バンク２６０によって規定された領域に半導体層２３１を形成するステップ（図１０Ｄ）、
５）スイッチングＴＦＴ１０２のゲート電極１２２上、ならびにドライビングＴＦＴ２０２のソース電極２２０、ドレイン電極２２１および半導体層２３１上にゲート絶縁膜１４０を形成するステップ（図１０Ｅ）、
６）ゲート絶縁膜１４０の同一平面上にスイッチングＴＦＴ１０２のソース電極１２０およびドレイン電極１２１、ドライビングＴＦＴ２０１のゲート電極２２２、ならびにコンタクト部１５０を形成するステップ（図１０Ｆ）、
７）スイッチングＴＦＴ１０２のソース電極１２０およびドレイン電極１２１上にバンク１６０を配置するステップ（図１０Ｆ）、
８）バンク１６０によって規定された領域に、半導体層１３１を形成し、オーバーコート層１４１を形成するステップ、
を有する。
それぞれの構成要素の製造方法は、実施の形態２に記載された方法と同じであってよい。
本出願は、２００７年５月３１日出願の特願２００７−１４４８０７に基づく優先権を主張する。当該出願明細書に記載された内容は、すべて本願明細書に援用される。
本発明の有機ＥＬデバイスおよびその製造方法は、例えば有機ＥＬディスプレイとして利用できるだけではなく、ワープロ，パソコン等の携帯型情報処理装置や腕時計型電子機器など、各種の電子機器における表示部として好適に用いることができる。
従来の有機ＥＬデバイスの断面図 グラビア印刷装置の概略図 従来の有機ＥＬデバイスの概略図 本発明の有機ＥＬディスプレイの回路図 本発明の実施の形態１の有機ＥＬデバイスの断面図 本発明の実施の形態１の有機ＥＬデバイスの製造工程を示す図 本発明の実施の形態１の有機ＥＬデバイスの製造工程を示す図 本発明の実施の形態２の有機ＥＬデバイスの断面図 本発明の実施の形態２の有機ＥＬデバイスの製造工程を示す図 本発明の実施の形態２の有機ＥＬデバイスの製造工程を示す図 本発明の実施の形態３の有機ＥＬデバイスの断面図 本発明の実施の形態３の有機ＥＬデバイスの製造工程を示す図 本発明の実施の形態３の有機ＥＬデバイスの製造工程を示す図 本発明の有機ＥＬデバイスにおけるＴＦＴの断面図

Claims (3)

  1. ソース電極、ドレイン電極、有機半導体を含む半導体層およびゲート電極を有するトップゲート型スイッチングＴＦＴと、
    ソース電極、ドレイン電極、有機半導体を含む半導体層および前記スイッチングＴＦＴのソース電極またはドレイン電極に接続されているゲート電極を有するボトムゲート型ドライビングＴＦＴと、
    前記ドライビングＴＦＴのドレイン電極に接続されている画素電極を有する有機ＥＬ素子と、を含む、トップエミッション型の有機ＥＬデバイスであって、
    前記スイッチングＴＦＴのソース電極およびドレイン電極、ならびに前記ドライビングＴＦＴのゲート電極は、同一平面上に配置され、
    前記スイッチングＴＦＴおよび前記ドライビングＴＦＴの少なくともいずれか一つの前記半導体層は、前記スイッチングＴＦＴまたは前記ドライビングＴＦＴのソース電極とドレイン電極との間の領域ならびにソース電極およびドレイン電極の領域内に規定され、
    前記画素電極は、前記スイッチングＴＦＴおよびドライビングＴＦＴ上に配置され、
    前記スイッチングＴＦＴの半導体層に含まれる有機半導体と、前記ドライビングＴＦＴの半導体層に含まれる有機半導体とは異なる、有機ＥＬデバイス。
  2. 複数の請求項１に記載の有機ＥＬデバイスが一つの基板上にマトリクス状に配置された有機ＥＬディスプレイであって、
    前記それぞれのスイッチングＴＦＴのゲート電極に接続された走査電極線と、
    前記それぞれのドライビングＴＦＴのソース電極に接続された共通電極線と、はＸ軸に平行であり、
    前記それぞれのスイッチングＴＦＴのソース電極に接続されたデータ電極線はＹ軸に平行であり、
    前記Ｘ軸と前記Ｙ軸とは直角に交差している、有機ＥＬディスプレイ。
  3. 基板を準備するステップ、
    前記基板の同一平面上にスイッチングＴＦＴのソース電極およびドレイン電極、ドライビングＴＦＴのゲート電極、ならびに前記スイッチングＴＦＴのソース電極またはドレイン電極と前記ドライビングＴＦＴのゲート電極とを接続するコンタクト部を形成するステップ、
    前記スイッチングＴＦＴのソース電極とドレイン電極との間の領域ならびにソース電極およびドレイン電極の領域内に規定され、前記スイッチングＴＦＴのソース電極とドレイン電極とを接続する前記スイッチングＴＦＴの有機半導体を含む半導体層を形成するステップ、
    前記スイッチングＴＦＴのソース電極、ドレイン電極および半導体層、ならびに前記ドライビングＴＦＴのゲート電極上にゲート絶縁膜を形成するステップ、
    前記ゲート絶縁膜上にスイッチングＴＦＴのゲート電極、ならびにドライビングＴＦＴのソース電極およびドレイン電極を形成するステップ、
    前記ドライビングＴＦＴのソース電極とドレイン電極との間の領域ならびにソース電極およびドレイン電極の領域内に規定され、前記ドライビングＴＦＴのソース電極とドレイン電極とを接続する前記ドライビングＴＦＴの有機半導体を含む半導体層を形成するステップ、
    前記スイッチングＴＦＴおよびドライビングＴＦＴ上に配置され、前記ドライビングＴＦＴのドレイン電極に接続された有機ＥＬ素子の画素電極を形成するステップ、を有する、トップエミッション型の有機ＥＬデバイスの製造方法であって、
    前記スイッチングＴＦＴの半導体層に含まれる有機半導体と、前記ドライビングＴＦＴの半導体層に含まれる有機半導体とは異なる、トップエミッション型の有機ＥＬデバイスの製造方法。
JP2009515967A 2007-05-31 2008-05-30 有機ｅｌデバイスおよびその製造方法 Active JP4521061B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007144807A JP2008300612A (ja) 2007-05-31 2007-05-31 表示装置及びその製造方法
PCT/GB2008/001828 WO2008145999A1 (en) 2007-05-31 2008-05-30 Organic el device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009540623A JP2009540623A (ja) 2009-11-19
JP4521061B2 true JP4521061B2 (ja) 2010-08-11

Family

ID=39731288

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007144807A Pending JP2008300612A (ja) 2007-05-31 2007-05-31 表示装置及びその製造方法
JP2009515967A Active JP4521061B2 (ja) 2007-05-31 2008-05-30 有機ｅｌデバイスおよびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007144807A Pending JP2008300612A (ja) 2007-05-31 2007-05-31 表示装置及びその製造方法

Country Status (6)

Country Link
US (1) US7825406B2 (ja)
JP (2) JP2008300612A (ja)
KR (1) KR101029666B1 (ja)
CN (1) CN101542735B (ja)
GB (1) GB2453492B (ja)
WO (1) WO2008145999A1 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2453766A (en) * 2007-10-18 2009-04-22 Novalia Ltd Method of fabricating an electronic device
JP4410313B2 (ja) * 2007-12-10 2010-02-03 パナソニック株式会社 有機ｅｌデバイスおよびｅｌディスプレイパネル、ならびにそれらの製造方法
JP4439589B2 (ja) * 2007-12-28 2010-03-24 パナソニック株式会社 有機ｅｌデバイスおよび有機ｅｌディスプレイパネル、ならびにそれらの製造方法
JP4495781B2 (ja) * 2008-06-06 2010-07-07 パナソニック株式会社 有機ｅｌディスプレイパネルおよびその製造方法
JP2010182582A (ja) * 2009-02-06 2010-08-19 Seiko Epson Corp 有機エレクトロルミネッセンス装置、電子機器
US9047815B2 (en) 2009-02-27 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
KR101073301B1 (ko) * 2009-07-15 2011-10-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그 제조방법
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
KR101065407B1 (ko) * 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101073542B1 (ko) 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
US8211782B2 (en) 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
WO2011086812A1 (en) * 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9111810B2 (en) 2010-04-30 2015-08-18 Sharp Kabushiki Kaisha Circuit board and display device including first and second channel layers made of different semiconductor materials
CN102884633B (zh) * 2010-05-13 2013-11-13 夏普株式会社 电路基板和显示装置
WO2011158303A1 (ja) 2010-06-18 2011-12-22 パナソニック株式会社 有機ｅｌ表示装置
JP5443588B2 (ja) 2010-06-22 2014-03-19 パナソニック株式会社 発光表示装置及びその製造方法
US9048142B2 (en) * 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013021419A1 (ja) 2011-08-09 2013-02-14 パナソニック株式会社 画像表示装置
CN102629621B (zh) * 2012-01-09 2015-08-12 京东方科技集团股份有限公司 一种电路、阵列基板及制作方法、显示器
JP6356124B2 (ja) * 2012-07-18 2018-07-11 エルジー ディスプレイ カンパニー リミテッド 有機発光素子
JP6297566B2 (ja) * 2012-09-04 2018-03-20 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ Ｇｅｓｅｌｌｓｃｈａｆｔ ｍｉｔ ｂｅｓｃｈｒａｅｎｋｔｅｒ Ｈａｆｔｕｎｇ 有機電子デバイスにおける誘電体構造の表面改変方法
CN102881712B (zh) * 2012-09-28 2015-02-25 京东方科技集团股份有限公司 一种阵列基板及其制造方法、oled显示装置
CN103077957B (zh) * 2013-02-22 2015-09-02 深圳市华星光电技术有限公司 主动矩阵式有机发光二极管显示装置及其制作方法
CN103715226A (zh) * 2013-12-12 2014-04-09 京东方科技集团股份有限公司 Oled阵列基板及其制备方法、显示面板及显示装置
US9484396B2 (en) * 2014-01-27 2016-11-01 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, display device and electronic product
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9691799B2 (en) 2014-02-24 2017-06-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911202B1 (en) 2014-02-24 2019-02-20 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
JP6432189B2 (ja) * 2014-07-18 2018-12-05 株式会社デンソー 有機半導体装置およびその製造方法
CN104409647A (zh) 2014-11-14 2015-03-11 京东方科技集团股份有限公司 一种像素单元及其制作方法、发光器件、显示装置
EP3276408A4 (en) 2015-03-26 2018-01-31 FUJI-FILM Corporation Matrix device and method for producing matrix device
JP2016213221A (ja) * 2015-04-30 2016-12-15 国立研究開発法人物質・材料研究機構 金属箔を用いた電極配線の形成方法及びこれを用いた有機トランジスタの製造方法
JP6917734B2 (ja) 2016-03-18 2021-08-11 株式会社半導体エネルギー研究所 半導体装置
KR102359245B1 (ko) 2016-07-08 2022-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
CN106206603A (zh) * 2016-07-19 2016-12-07 京东方科技集团股份有限公司 一种阵列基板、其制作方法、显示面板及显示装置
CN106067478A (zh) * 2016-08-08 2016-11-02 深圳市华星光电技术有限公司 像素界定层的制作方法与oled器件的制作方法
CN109326624B (zh) 2017-08-01 2021-12-24 京东方科技集团股份有限公司 像素电路、其制造方法及显示装置
CN107393939B (zh) * 2017-08-30 2020-04-17 京东方科技集团股份有限公司 像素界定层及制造方法、显示面板及制造方法、显示装置
KR20200107012A (ko) * 2019-03-05 2020-09-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20210008232A (ko) * 2019-07-11 2021-01-21 삼성디스플레이 주식회사 디스플레이 장치
CN110620133B (zh) * 2019-09-25 2022-09-09 京东方科技集团股份有限公司 一种透明显示面板及其制备方法和显示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2784615B2 (ja) * 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
DE69739633D1 (de) * 1996-11-28 2009-12-10 Casio Computer Co Ltd Anzeigevorrichtung
JPH11231805A (ja) * 1998-02-10 1999-08-27 Sanyo Electric Co Ltd 表示装置
JP2953465B1 (ja) 1998-08-14 1999-09-27 日本電気株式会社 定電流駆動回路
US6277679B1 (en) * 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
JP2000340358A (ja) 1999-05-27 2000-12-08 Tdk Corp 有機ｅｌ素子の駆動装置および有機ｅｌ表示装置
US6641933B1 (en) 1999-09-24 2003-11-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting EL display device
JP2001195009A (ja) * 2000-01-11 2001-07-19 Sony Corp 有機エレクトロルミネッセンスディスプレイ及びその製造方法
JP3823916B2 (ja) 2001-12-18 2006-09-20 セイコーエプソン株式会社 表示装置及び電子機器並びに表示装置の製造方法
JP2003223120A (ja) 2002-01-30 2003-08-08 Sanyo Electric Co Ltd 半導体表示装置
CN1277148C (zh) * 2002-05-22 2006-09-27 友达光电股份有限公司 主动式有机电致发光显示器及其制作方法
JP4239560B2 (ja) 2002-08-02 2009-03-18 セイコーエプソン株式会社 組成物とこれを用いた有機導電性膜の製造方法
JP4434563B2 (ja) 2002-09-12 2010-03-17 パイオニア株式会社 有機ｅｌ表示装置の製造方法
KR101006938B1 (ko) * 2002-09-20 2011-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 제조 시스템 및 발광장치 제작방법
JP2004146369A (ja) 2002-09-20 2004-05-20 Semiconductor Energy Lab Co Ltd 製造装置および発光装置の作製方法
JP4887599B2 (ja) 2003-11-19 2012-02-29 セイコーエプソン株式会社 回路基板、回路基板の製造方法、表示装置および電子機器
JP4120591B2 (ja) 2004-01-16 2008-07-16 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置及び電気泳動表示装置
JP4353842B2 (ja) 2004-03-31 2009-10-28 三洋電機株式会社 有機薄膜トランジスタの製造方法
KR100659055B1 (ko) * 2004-06-23 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터를 구비한 능동 구동형 유기전계발광 디스플레이 장치 및 그 제조방법
DE102004059396B3 (de) 2004-12-09 2006-09-14 Polyic Gmbh & Co. Kg Integrierte Schaltung aus vorwiegend organischem Material
JP2006302556A (ja) * 2005-04-18 2006-11-02 Seiko Epson Corp 半導体素子の製造方法、半導体素子、電子デバイスおよび電子機器
JP4732080B2 (ja) * 2005-09-06 2011-07-27 キヤノン株式会社 発光素子
KR20070081829A (ko) 2006-02-14 2007-08-20 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5147215B2 (ja) 2006-10-31 2013-02-20 株式会社日立製作所 表示素子の画素駆動回路およびこれを利用した表示装置
US8115785B2 (en) * 2007-04-26 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device, liquid crystal display device, and electronic device

Also Published As

Publication number Publication date
KR101029666B1 (ko) 2011-04-15
US7825406B2 (en) 2010-11-02
WO2008145999A4 (en) 2009-01-15
WO2008145999A1 (en) 2008-12-04
GB0901591D0 (en) 2009-03-11
JP2009540623A (ja) 2009-11-19
CN101542735B (zh) 2012-04-18
CN101542735A (zh) 2009-09-23
GB2453492A (en) 2009-04-08
GB2453492B (en) 2010-05-26
JP2008300612A (ja) 2008-12-11
KR20090080932A (ko) 2009-07-27
US20090321725A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
JP4521061B2 (ja) 有機ｅｌデバイスおよびその製造方法
JP5521270B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
JP4743348B2 (ja) 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置
US8242501B2 (en) Thin film transistor and electronic apparatus
US20080036698A1 (en) Display
US20070109457A1 (en) Organic thin film transistor array panel
JP4928926B2 (ja) インクジェットプリンティングシステム及びこれを用いた薄膜トランジスタ表示板の製造方法
US7994494B2 (en) Organic thin film transistor array panel and method for manufacturing the same
US20070152558A1 (en) Organic thin film transistor array panel
US20080035919A1 (en) Thin film transistor array panel and method of manufacturing the same
US20080038867A1 (en) Method for manufacturing a thin film transistor array panel
US20080076204A1 (en) Method for manufacturing a thin film transistor array panel
JP5272280B2 (ja) 薄膜トランジスタアレイとディスプレイ及び薄膜トランジスタアレイの製造方法
US20070278492A1 (en) Thin film transistor array panel and method of manufacturing the same
JP5447996B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
JP2007193267A (ja) 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
US8653527B2 (en) Thin film transistor and method for manufacturing the same
KR20070052505A (ko) 잉크젯 프린팅 시스템 및 이를 이용한 유기 박막트랜지스터 표시판의 제조 방법
JP4882873B2 (ja) 有機ｅｌデバイス及び有機ｅｌディスプレイパネル
JP6331644B2 (ja) 薄膜トランジスタアレイおよびその製造方法
WO2014155998A1 (ja) 薄膜トランジスタアレイおよび画像表示装置
US20080073648A1 (en) Thin film transistor array panel and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100210

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4521061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350