JP2001195009A - 有機エレクトロルミネッセンスディスプレイ及びその製造方法 - Google Patents
有機エレクトロルミネッセンスディスプレイ及びその製造方法Info
- Publication number
- JP2001195009A JP2001195009A JP2000002075A JP2000002075A JP2001195009A JP 2001195009 A JP2001195009 A JP 2001195009A JP 2000002075 A JP2000002075 A JP 2000002075A JP 2000002075 A JP2000002075 A JP 2000002075A JP 2001195009 A JP2001195009 A JP 2001195009A
- Authority
- JP
- Japan
- Prior art keywords
- organic
- thin film
- substrate
- crystal silicon
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 安定した有機ＥＬ素子の電流駆動を行うこと
が可能な、アクティブマトリックス型の有機ＥＬディス
プレイを提供する。 【解決手段】 基板４上に配列形成された各有機ＥＬ素
子４０にＴＦＴ３０ａ，３０ｂを接続してなる有機ＥＬ
ディスプレイにおいて、ＴＦＴ３０ａ，３０ｂは単結晶
シリコン薄膜６ａ，６ｂにソース／ドレイン拡散層２２
ａ，２２ｂを設けてなること特徴としている。この有機
ＥＬディスプレイを形成するには、先ず、単結晶シリコ
ン薄膜６ａ，６ｂにソース／ドレイン拡散層２２ａ，２
２ｂを設けてなるＴＦＴ３０ａ、３０ｂを基板４上に配
列形成する。次に、ＴＦＴ３０ａ，３０ｂを覆う状態で
基板４上に絶縁膜３１，３４を形成する。その後、絶縁
膜３１，３４に形成した接続孔３２，３５を介してＴＦ
Ｔ３０ａ，３０ｂに接続された有機ＥＬ素子４０を絶縁
膜３１，３４上に配列形成する。
が可能な、アクティブマトリックス型の有機ＥＬディス
プレイを提供する。 【解決手段】 基板４上に配列形成された各有機ＥＬ素
子４０にＴＦＴ３０ａ，３０ｂを接続してなる有機ＥＬ
ディスプレイにおいて、ＴＦＴ３０ａ，３０ｂは単結晶
シリコン薄膜６ａ，６ｂにソース／ドレイン拡散層２２
ａ，２２ｂを設けてなること特徴としている。この有機
ＥＬディスプレイを形成するには、先ず、単結晶シリコ
ン薄膜６ａ，６ｂにソース／ドレイン拡散層２２ａ，２
２ｂを設けてなるＴＦＴ３０ａ、３０ｂを基板４上に配
列形成する。次に、ＴＦＴ３０ａ，３０ｂを覆う状態で
基板４上に絶縁膜３１，３４を形成する。その後、絶縁
膜３１，３４に形成した接続孔３２，３５を介してＴＦ
Ｔ３０ａ，３０ｂに接続された有機ＥＬ素子４０を絶縁
膜３１，３４上に配列形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、有機エレクトロル
ミネッセンスディスプレイ及びその製造方法に関し、特
には基板上に配列形成された各有機エレクトロルミネッ
センス素子に薄膜トランジスタを接続させてなるアクテ
ィブマトリックス型の有機エレクトロルミネッセンスデ
ィスプレイ及びその製造方法に関する。
ミネッセンスディスプレイ及びその製造方法に関し、特
には基板上に配列形成された各有機エレクトロルミネッ
センス素子に薄膜トランジスタを接続させてなるアクテ
ィブマトリックス型の有機エレクトロルミネッセンスデ
ィスプレイ及びその製造方法に関する。
【０００２】
【従来の技術】有機材料のエレクトロルミネッセンス(e
lectroluminescence：以下ＥＬと記す）を利用した有機
ＥＬ素子は、陽極と陰極との間に、有機正孔輸送層や有
機発光層を積層させた有機層を設けてなり、低電圧直流
駆動による高輝度発光が可能な発光素子として注目され
ている。
lectroluminescence：以下ＥＬと記す）を利用した有機
ＥＬ素子は、陽極と陰極との間に、有機正孔輸送層や有
機発光層を積層させた有機層を設けてなり、低電圧直流
駆動による高輝度発光が可能な発光素子として注目され
ている。
【０００３】このような有機ＥＬ素子を用いた表示装置
（すなわち有機ＥＬディスプレイ）のうち、アクティブ
マトリックス型の有機ＥＬディスプレイには、有機ＥＬ
素子を駆動するための薄膜トランジスタ（thin film tr
ansistor：以下ＴＦＴと記す）が設けられている。これ
らの各ＴＦＴは、基板上に成膜されたポリシリコン膜に
ソース／ドレイン拡散層を設けてなり、これらを覆う状
態で設けられた絶縁膜を介して基板上に形成された各有
機ＥＬ素子に接続されている。
（すなわち有機ＥＬディスプレイ）のうち、アクティブ
マトリックス型の有機ＥＬディスプレイには、有機ＥＬ
素子を駆動するための薄膜トランジスタ（thin film tr
ansistor：以下ＴＦＴと記す）が設けられている。これ
らの各ＴＦＴは、基板上に成膜されたポリシリコン膜に
ソース／ドレイン拡散層を設けてなり、これらを覆う状
態で設けられた絶縁膜を介して基板上に形成された各有
機ＥＬ素子に接続されている。
【０００４】
【発明が解決しようとする課題】ところが、このような
構成の有機ＥＬディスプレイでは、ポリシリコン膜を用
いたＴＦＴを備えたものであることから、次のような課
題があった。すなわち、ポリシリコン膜には、結晶粒界
が存在するため、各ＴＦＴを構成するポリシリコン部分
に含まれる結晶粒界によって、トラップ準位／トラップ
数にばらつきが生じている。また、ポリシリコン膜の表
面には、様々な結晶面が混在しているため、各ＴＦＴを
構成するポリシリコン毎に結晶面にばらつきが生じてい
る。
構成の有機ＥＬディスプレイでは、ポリシリコン膜を用
いたＴＦＴを備えたものであることから、次のような課
題があった。すなわち、ポリシリコン膜には、結晶粒界
が存在するため、各ＴＦＴを構成するポリシリコン部分
に含まれる結晶粒界によって、トラップ準位／トラップ
数にばらつきが生じている。また、ポリシリコン膜の表
面には、様々な結晶面が混在しているため、各ＴＦＴを
構成するポリシリコン毎に結晶面にばらつきが生じてい
る。
【０００５】このため、有機ＥＬディスプレイの表示面
内に配列された各ＴＦＴのしきい値（Ｖth）及び、ソー
ス／ドレイン間に流れるドレイン電流（Ｉds）にばらつ
きが生じることになる。
内に配列された各ＴＦＴのしきい値（Ｖth）及び、ソー
ス／ドレイン間に流れるドレイン電流（Ｉds）にばらつ
きが生じることになる。
【０００６】ここで、有機ＥＬ素子の発光は電流駆動で
あるため、上述のように各ＴＦＴのしきい値（Ｖth）や
ドレイン電流（Ｉds）にばらつきが生じると、有機ＥＬ
素子の発光強度（すなわち各画素の輝度）にばらつきが
生じることになる。そして、この輝度のばらつきは、階
調に乱れを生じさせるなどの画素劣化として現れる。
あるため、上述のように各ＴＦＴのしきい値（Ｖth）や
ドレイン電流（Ｉds）にばらつきが生じると、有機ＥＬ
素子の発光強度（すなわち各画素の輝度）にばらつきが
生じることになる。そして、この輝度のばらつきは、階
調に乱れを生じさせるなどの画素劣化として現れる。
【０００７】そこで、本発明は、有機ＥＬ素子の電流駆
動を安定した状態で行うことが可能なアクティブマトリ
ックス型の有機ＥＬディスプレイを提供することを目的
する。
動を安定した状態で行うことが可能なアクティブマトリ
ックス型の有機ＥＬディスプレイを提供することを目的
する。
【０００８】
【課題を解決するための手段】このような目的を達成す
るための本発明は、基板上に配列形成された各有機エレ
クトロルミネッセンス素子に薄膜トランジスタを接続さ
せてなる有機エレクトロルミネッセンスディスプレイに
おいて、各薄膜トランジスタが単結晶シリコン薄膜にソ
ース／ドレイン拡散層を設けてなるものであることを特
徴としている。
るための本発明は、基板上に配列形成された各有機エレ
クトロルミネッセンス素子に薄膜トランジスタを接続さ
せてなる有機エレクトロルミネッセンスディスプレイに
おいて、各薄膜トランジスタが単結晶シリコン薄膜にソ
ース／ドレイン拡散層を設けてなるものであることを特
徴としている。
【０００９】また、本発明の有機ＥＬディスプレイの製
造方法は、先ず、単結晶シリコン薄膜にソース／ドレイ
ン拡散層を設けてなる薄膜トランジスタを基板上に配列
形成し、次に、これらの薄膜トランジスタを覆う状態で
基板上に絶縁膜を形成した後、絶縁膜に形成した接続孔
を介して各薄膜トランジスタに接続された有機ＥＬ素子
をこの絶縁膜上に配列形成することを特徴としている。
造方法は、先ず、単結晶シリコン薄膜にソース／ドレイ
ン拡散層を設けてなる薄膜トランジスタを基板上に配列
形成し、次に、これらの薄膜トランジスタを覆う状態で
基板上に絶縁膜を形成した後、絶縁膜に形成した接続孔
を介して各薄膜トランジスタに接続された有機ＥＬ素子
をこの絶縁膜上に配列形成することを特徴としている。
【００１０】このような構成の有機ＥＬディスプレイ及
びその製造方法によれば、単結晶シリコン薄膜にソース
／ドレイン拡散層を設けてなる薄膜トランジスタが各画
素に設けられるため、各画素間において各薄膜トランジ
スタのしきい値電圧やドレイン電流が均一化される。し
たがって、この薄膜トランジスタに接続された有機ＥＬ
素子の発光強度、すなわち各画素の輝度が安定化され
る。
びその製造方法によれば、単結晶シリコン薄膜にソース
／ドレイン拡散層を設けてなる薄膜トランジスタが各画
素に設けられるため、各画素間において各薄膜トランジ
スタのしきい値電圧やドレイン電流が均一化される。し
たがって、この薄膜トランジスタに接続された有機ＥＬ
素子の発光強度、すなわち各画素の輝度が安定化され
る。
【００１１】
【発明の実施の形態】以下、本発明の有機ＥＬディスプ
レイ及びその製造方法を図面に基づいて詳細に説明す
る。図１、図２及び図３は、本発明の有機ＥＬディスプ
レイの製造方法の一例を説明するための断面工程図であ
り、また図４は有機ＥＬディスプレイの等価回路図の一
例である。以下にこれらの図を用いて実施形態における
有機ＥＬディスプレイの製造方法から順に説明を行う。
レイ及びその製造方法を図面に基づいて詳細に説明す
る。図１、図２及び図３は、本発明の有機ＥＬディスプ
レイの製造方法の一例を説明するための断面工程図であ
り、また図４は有機ＥＬディスプレイの等価回路図の一
例である。以下にこれらの図を用いて実施形態における
有機ＥＬディスプレイの製造方法から順に説明を行う。
【００１２】先ず、図１を用いて基板上に単結晶シリコ
ン薄膜を形成する方法を説明する。ここでは、ＳＯＩ(S
ilicon on Insulator）技術のうちＵＮＩＢＯＮＤ法
（水素イオン注入剥離法）を適用した単結晶シリコン薄
膜の形成を説明する。
ン薄膜を形成する方法を説明する。ここでは、ＳＯＩ(S
ilicon on Insulator）技術のうちＵＮＩＢＯＮＤ法
（水素イオン注入剥離法）を適用した単結晶シリコン薄
膜の形成を説明する。
【００１３】この際先ず、図１（１）に示すように、単
結晶シリコンからなるウェハ1を用意し、熱酸化法によ
って表面に酸化膜２を成長させる。次に、図１（２）に
示すように、ウェハ１における酸化膜２下の所定深さ領
域に、水素イオン３を注入する。その後、図１（３）に
示すように、室温にてウェハ１の一主面上（すなわち酸
化膜２上）に、シリコン基板、ガラス基板、または石英
基板等の中から適宜選択された基板４をはり合わせ、は
り合わせ基板５を形成する。
結晶シリコンからなるウェハ1を用意し、熱酸化法によ
って表面に酸化膜２を成長させる。次に、図１（２）に
示すように、ウェハ１における酸化膜２下の所定深さ領
域に、水素イオン３を注入する。その後、図１（３）に
示すように、室温にてウェハ１の一主面上（すなわち酸
化膜２上）に、シリコン基板、ガラス基板、または石英
基板等の中から適宜選択された基板４をはり合わせ、は
り合わせ基板５を形成する。
【００１４】次いで、図１（４）に示すように、はり合
わせ基板５を加熱することによって、水素イオンを注入
した深さ領域において基板４側からウェハ１を剥離す
る。しかる後、図１（５）に示すように、基板４とこの
基板４の一主面上に残されたウェハ１（すなわち、単結
晶シリコン薄膜６）部分との酸化膜２部分での結合を図
るためのアニール処理を行い、次いで単結晶シリコン薄
膜６表面の鏡面研磨処理を行う。これによって、基板４
上に酸化膜２（すなわち絶縁膜：Insulator）を介して
単結晶シリコン薄膜６が設けられたＳＯＩ基板７を得
る。
わせ基板５を加熱することによって、水素イオンを注入
した深さ領域において基板４側からウェハ１を剥離す
る。しかる後、図１（５）に示すように、基板４とこの
基板４の一主面上に残されたウェハ１（すなわち、単結
晶シリコン薄膜６）部分との酸化膜２部分での結合を図
るためのアニール処理を行い、次いで単結晶シリコン薄
膜６表面の鏡面研磨処理を行う。これによって、基板４
上に酸化膜２（すなわち絶縁膜：Insulator）を介して
単結晶シリコン薄膜６が設けられたＳＯＩ基板７を得
る。
【００１５】以上の後、図２（１）に示すように、基板
４上に酸化膜２を介して設けられた単結晶シリコン薄膜
６をパターニングし、各画素にＰチャンネルのＭＯＳ型
ＴＦＴ（以下、Ｐ−ＴＦＴと記す）とＮチャンネルのＭ
ＯＳ型ＴＦＴ（以下、Ｎ−ＴＦＴと記す）とを形成する
ための２つ島パターン状の単結晶シリコン薄膜６ａ,６
ｂを形成する。尚、図面においては、左側の単結晶シリ
コン薄膜６ａをＰ−ＴＦＴ形成側とし、右側の単結晶シ
リコン薄膜６ｂをＮ−ＴＦＴ形成側として説明を行う。
４上に酸化膜２を介して設けられた単結晶シリコン薄膜
６をパターニングし、各画素にＰチャンネルのＭＯＳ型
ＴＦＴ（以下、Ｐ−ＴＦＴと記す）とＮチャンネルのＭ
ＯＳ型ＴＦＴ（以下、Ｎ−ＴＦＴと記す）とを形成する
ための２つ島パターン状の単結晶シリコン薄膜６ａ,６
ｂを形成する。尚、図面においては、左側の単結晶シリ
コン薄膜６ａをＰ−ＴＦＴ形成側とし、右側の単結晶シ
リコン薄膜６ｂをＮ−ＴＦＴ形成側として説明を行う。
【００１６】次に、図２（２）に示すように、単結晶シ
リコン薄膜６ａ,６ｂの表面に犠牲酸化膜１０を成長さ
せる。そして、リソグラフィー技術によって形成したマ
スクパターン（図示省略）上からのイオン注入によっ
て、各画素におけるＰ−ＴＦＴ形成側の単結晶シリコン
薄膜６ａにp型不純物１１を導入し、Ｎ−ＴＦＴ形成側
の単結晶シリコン薄膜６ｂにｎ型不純物１２を導入す
る。これらの不純物１１,１２は、これらの単結晶シリ
コン薄膜６ａ,６ｂを用いて形成されるＴＦＴのしきい
値を調整するためのものである。以上の後、単結晶シリ
コン薄膜６ａ,６ｂ表面の犠牲酸化膜１０を除去する。
リコン薄膜６ａ,６ｂの表面に犠牲酸化膜１０を成長さ
せる。そして、リソグラフィー技術によって形成したマ
スクパターン（図示省略）上からのイオン注入によっ
て、各画素におけるＰ−ＴＦＴ形成側の単結晶シリコン
薄膜６ａにp型不純物１１を導入し、Ｎ−ＴＦＴ形成側
の単結晶シリコン薄膜６ｂにｎ型不純物１２を導入す
る。これらの不純物１１,１２は、これらの単結晶シリ
コン薄膜６ａ,６ｂを用いて形成されるＴＦＴのしきい
値を調整するためのものである。以上の後、単結晶シリ
コン薄膜６ａ,６ｂ表面の犠牲酸化膜１０を除去する。
【００１７】次に、図２（３）に示すように、単結晶シ
リコン薄膜６ａ,６ｂ表面に、酸化シリコンからなるゲ
ート絶縁膜１３を形成し、このゲート絶縁膜１３を介し
て各単結晶シリコン薄膜６ａ,６ｂ上にゲート電極１４
ａ，１４ｂを形成する。これらのゲート電極１４ａ，１
４ｂのうち、Ｐ−ＴＦＴ側のゲート電極１４ａはＮ−Ｔ
ＦＴのソース／ドレイン拡散層に接続され、Ｎ−ＴＦＴ
側のゲート電極１４ｂは有機ＥＬディスプレイの走査線
Ｓ（図４のみに図示）に接続されるように形成される。
また、このようなゲート電極１４ａ，１４ｂは、例え
ば、ポリシリコン上にタングステンシリサイドを積層し
てなるポリサイド構造に形成する。
リコン薄膜６ａ,６ｂ表面に、酸化シリコンからなるゲ
ート絶縁膜１３を形成し、このゲート絶縁膜１３を介し
て各単結晶シリコン薄膜６ａ,６ｂ上にゲート電極１４
ａ，１４ｂを形成する。これらのゲート電極１４ａ，１
４ｂのうち、Ｐ−ＴＦＴ側のゲート電極１４ａはＮ−Ｔ
ＦＴのソース／ドレイン拡散層に接続され、Ｎ−ＴＦＴ
側のゲート電極１４ｂは有機ＥＬディスプレイの走査線
Ｓ（図４のみに図示）に接続されるように形成される。
また、このようなゲート電極１４ａ，１４ｂは、例え
ば、ポリシリコン上にタングステンシリサイドを積層し
てなるポリサイド構造に形成する。
【００１８】次いで、図２（４）に示すように、Ｎ−Ｔ
ＦＴを高耐圧にするためのｎ-領域形成用のｎ型不純物
１５を、イオン注入によってＮ−ＴＦＴ側の単結晶シリ
コン薄膜６ｂに導入する。この際、図中破線で示すよう
に、Ｐ−ＴＦＴ側の単結晶シリコン薄膜６ａをマスクパ
ターン１６で覆っておいても良い。
ＦＴを高耐圧にするためのｎ-領域形成用のｎ型不純物
１５を、イオン注入によってＮ−ＴＦＴ側の単結晶シリ
コン薄膜６ｂに導入する。この際、図中破線で示すよう
に、Ｐ−ＴＦＴ側の単結晶シリコン薄膜６ａをマスクパ
ターン１６で覆っておいても良い。
【００１９】その後、図２（５）に示すように、リソグ
ラフィー法によって、Ｐ−ＴＦＴ側の単結晶シリコン薄
膜６ａと、Ｎ−ＴＦＴ側の単結晶シリコン薄膜６ｂにお
けるゲート電極１４ｂの側周とを覆う形状のマスクパタ
ーン１７を形成する。そして、このマスクパターン１７
上からのイオン注入によって、Ｎ−ＴＦＴ側の単結晶シ
リコン薄膜６ｂにソース／ドレイン拡散層を形成するた
めのｎ型不純物１８を導入する。イオン注入終了後に、
マスクパターン１７を除去する。
ラフィー法によって、Ｐ−ＴＦＴ側の単結晶シリコン薄
膜６ａと、Ｎ−ＴＦＴ側の単結晶シリコン薄膜６ｂにお
けるゲート電極１４ｂの側周とを覆う形状のマスクパタ
ーン１７を形成する。そして、このマスクパターン１７
上からのイオン注入によって、Ｎ−ＴＦＴ側の単結晶シ
リコン薄膜６ｂにソース／ドレイン拡散層を形成するた
めのｎ型不純物１８を導入する。イオン注入終了後に、
マスクパターン１７を除去する。
【００２０】次に、図３（１）に示すように、リソグラ
フィー法によって、Ｎ−ＴＦＴ側の単結晶シリコン薄膜
６ｂを覆う形状のマスクパターン２０を形成する。そし
て、このマスクパターン２０上からのイオン注入によっ
て、Ｐ−ＴＦＴ側の単結晶シリコン薄膜６ａにソース／
ドレイン拡散層を形成するためのｐ型不純物２１を導入
する。イオン注入終了後に、マスクパターン２０を除去
する。
フィー法によって、Ｎ−ＴＦＴ側の単結晶シリコン薄膜
６ｂを覆う形状のマスクパターン２０を形成する。そし
て、このマスクパターン２０上からのイオン注入によっ
て、Ｐ−ＴＦＴ側の単結晶シリコン薄膜６ａにソース／
ドレイン拡散層を形成するためのｐ型不純物２１を導入
する。イオン注入終了後に、マスクパターン２０を除去
する。
【００２１】以上の後、例えば１０００℃，１０分間の
アニール処理を行うか、または浅い接合を形成するため
に１０００℃，１０秒〜３０秒間のＲＴＡ(Rapid Therm
al Annealing）処理を行う。
アニール処理を行うか、または浅い接合を形成するため
に１０００℃，１０秒〜３０秒間のＲＴＡ(Rapid Therm
al Annealing）処理を行う。
【００２２】これによって、図３（２）に示すように、
単結晶シリコン薄膜６ａ，６ｂに導入した各不純物を活
性化させ、Ｐ−ＴＦＴ側の単結晶シリコン薄膜６ａにソ
ース／ドレイン拡散層２２ａを形成し、Ｎ−ＴＦＴ側の
単結晶シリコン薄膜６ｂにソース／ドレイン拡散層２２
ｂと共にｎ-領域（いわゆるＬＤＤ：Lightly Doped Dra
in）２２ｂ’を形成する。そして、基板４上に、単結晶
シリコン薄膜６ａ，６ｂを用いてなるＰ−ＴＦＴ３０ａ
とＮ−ＴＦＴ３０ｂとを得る。
単結晶シリコン薄膜６ａ，６ｂに導入した各不純物を活
性化させ、Ｐ−ＴＦＴ側の単結晶シリコン薄膜６ａにソ
ース／ドレイン拡散層２２ａを形成し、Ｎ−ＴＦＴ側の
単結晶シリコン薄膜６ｂにソース／ドレイン拡散層２２
ｂと共にｎ-領域（いわゆるＬＤＤ：Lightly Doped Dra
in）２２ｂ’を形成する。そして、基板４上に、単結晶
シリコン薄膜６ａ，６ｂを用いてなるＰ−ＴＦＴ３０ａ
とＮ−ＴＦＴ３０ｂとを得る。
【００２３】次に、図３（３）に示すように、Ｐ−ＴＦ
Ｔ３０ａ及びＮ−ＴＦＴ３０ｂを覆う状態で、基板４上
に第１層間絶縁膜３１を形成し、この第１層間絶縁膜３
１に対してＰ−ＴＦＴ３０ａ及びＮ−ＴＦＴ３０ｂの各
ソース／ドレイン拡散層２２ａ，２２ｂに達する接続孔
３２を開口させる。尚、図面においては、Ｐ−ＴＦＴ３
０ａのソース／ドレイン拡散層２２ａに達する接続孔３
２のみを図示した。
Ｔ３０ａ及びＮ−ＴＦＴ３０ｂを覆う状態で、基板４上
に第１層間絶縁膜３１を形成し、この第１層間絶縁膜３
１に対してＰ−ＴＦＴ３０ａ及びＮ−ＴＦＴ３０ｂの各
ソース／ドレイン拡散層２２ａ，２２ｂに達する接続孔
３２を開口させる。尚、図面においては、Ｐ−ＴＦＴ３
０ａのソース／ドレイン拡散層２２ａに達する接続孔３
２のみを図示した。
【００２４】その後、これらの接続孔３２を介して各ソ
ース／ドレイン拡散層２２ａ,２２ｂに接続された配線
（例えば、チタンとアルミニウムとの２層構造からな
る）３３を、第１層間絶縁膜３１上に形成する。これら
の配線３３によって、Ｐ−ＴＦＴ３０ａのソース／ドレ
イン拡散層２２ａ及びＮ−ＴＦＴ３０ｂのソース／ドレ
イン拡散層２２ｂを、有機ＥＬディスプレイのデータ線
Ｃ（図４参照）に接続させる。その後、この配線３３を
覆う状態で、第１層間絶縁膜３１上に第２層間絶縁膜３
４を表面平坦に形成する。
ース／ドレイン拡散層２２ａ,２２ｂに接続された配線
（例えば、チタンとアルミニウムとの２層構造からな
る）３３を、第１層間絶縁膜３１上に形成する。これら
の配線３３によって、Ｐ−ＴＦＴ３０ａのソース／ドレ
イン拡散層２２ａ及びＮ−ＴＦＴ３０ｂのソース／ドレ
イン拡散層２２ｂを、有機ＥＬディスプレイのデータ線
Ｃ（図４参照）に接続させる。その後、この配線３３を
覆う状態で、第１層間絶縁膜３１上に第２層間絶縁膜３
４を表面平坦に形成する。
【００２５】次いで、図３（４）に示すように、第２層
間絶縁膜３４に対して、配線３２に達する接続孔３５を
形成し、この接続孔３５及び配線３２を介してＰ−ＴＦ
Ｔ３０ａのソース／ドレイン拡散層２２ａに接続された
下部電極３６を第２層間絶縁膜３４上に形成する。この
下部電極３６は、例えば有機ＥＬ素子のアノード電極と
して用いられ、アルミニウムを用いて構成される。
間絶縁膜３４に対して、配線３２に達する接続孔３５を
形成し、この接続孔３５及び配線３２を介してＰ−ＴＦ
Ｔ３０ａのソース／ドレイン拡散層２２ａに接続された
下部電極３６を第２層間絶縁膜３４上に形成する。この
下部電極３６は、例えば有機ＥＬ素子のアノード電極と
して用いられ、アルミニウムを用いて構成される。
【００２６】その後、この下部電極３６の周縁を覆う形
状の絶縁膜３７を、第２層間絶縁膜３４上に形成し、次
いで、下部電極３６の露出面上を覆う形状の有機ＥＬ層
３８を形成する。この有機ＥＬ層３８は、下部電極３６
がアノード電極として用いられる場合には、例えばアノ
ード電極側から順に正孔輸送層、発光層、電子輸送層等
を積層してなることとする。
状の絶縁膜３７を、第２層間絶縁膜３４上に形成し、次
いで、下部電極３６の露出面上を覆う形状の有機ＥＬ層
３８を形成する。この有機ＥＬ層３８は、下部電極３６
がアノード電極として用いられる場合には、例えばアノ
ード電極側から順に正孔輸送層、発光層、電子輸送層等
を積層してなることとする。
【００２７】次に、有機ＥＬ層３８が形成された基板４
の上方の全面に、上部電極３９を形成する。この上部電
極３９は、例えば有機ＥＬ素子のカソード電極として用
いられ、ＩＴＯ（Indium Tin Oxide）のような透明導電
性材料を用いて構成される。
の上方の全面に、上部電極３９を形成する。この上部電
極３９は、例えば有機ＥＬ素子のカソード電極として用
いられ、ＩＴＯ（Indium Tin Oxide）のような透明導電
性材料を用いて構成される。
【００２８】これによって、第２層間絶縁膜３４上に、
下部電極３６、有機ＥＬ層３８及び上部電極３９からな
る有機ＥＬ素子４０を形成する。
下部電極３６、有機ＥＬ層３８及び上部電極３９からな
る有機ＥＬ素子４０を形成する。
【００２９】以上のようにして、基板４上に、Ｐ−ＴＦ
Ｔ３０ａ及びＮ−ＴＦＴ３０ｂとこれらに接続された有
機ＥＬ素子４０とを形成してなる有機ＥＬディスプレイ
を得る。この有機ＥＬディスプレイは、基板４と反対側
の有機ＥＬ素子４０側から発光光が取り出される上面発
光型になる。また、このように構成された有機ＥＬディ
スプレイは、図４の等価回路図に示すようにアレイ化さ
れることで画素出しが可能になる。
Ｔ３０ａ及びＮ−ＴＦＴ３０ｂとこれらに接続された有
機ＥＬ素子４０とを形成してなる有機ＥＬディスプレイ
を得る。この有機ＥＬディスプレイは、基板４と反対側
の有機ＥＬ素子４０側から発光光が取り出される上面発
光型になる。また、このように構成された有機ＥＬディ
スプレイは、図４の等価回路図に示すようにアレイ化さ
れることで画素出しが可能になる。
【００３０】このようにして形成された有機ＥＬディス
プレイのＰ−ＴＦＴ３０ａ及びＮ−ＴＦＴ３０ｂは、単
結晶シリコン薄膜６ａ，６ｂにソース／ドレイン拡散層
２２ａ，２２ｂを設けてなるものとなる。このため、画
素間において各ＴＦＴ３０ａ，３０ｂのしきい値電圧
（Ｖth）やドレイン電流（Ｉds）が、ポリシリコンやア
モルファスシリコンにソース／ドレイン拡散層を設けて
なるＴＦＴよりも均一化される。したがって、このＴＦ
Ｔ３０ａ，３０ｂに接続された有機ＥＬ素子４０の発光
強度、すなわち各画素の輝度が安定化する。
プレイのＰ−ＴＦＴ３０ａ及びＮ−ＴＦＴ３０ｂは、単
結晶シリコン薄膜６ａ，６ｂにソース／ドレイン拡散層
２２ａ，２２ｂを設けてなるものとなる。このため、画
素間において各ＴＦＴ３０ａ，３０ｂのしきい値電圧
（Ｖth）やドレイン電流（Ｉds）が、ポリシリコンやア
モルファスシリコンにソース／ドレイン拡散層を設けて
なるＴＦＴよりも均一化される。したがって、このＴＦ
Ｔ３０ａ，３０ｂに接続された有機ＥＬ素子４０の発光
強度、すなわち各画素の輝度が安定化する。
【００３１】この結果、ＴＦＴ３０ａ，３０ｂによる有
機ＥＬ素子４０の安定した電流駆動を行うことが可能
で、階調の乱れ等の画素劣化が抑えられ、画質に優れた
アクティブマトリックス型の有機ＥＬディスプレイを得
ることが可能になる。
機ＥＬ素子４０の安定した電流駆動を行うことが可能
で、階調の乱れ等の画素劣化が抑えられ、画質に優れた
アクティブマトリックス型の有機ＥＬディスプレイを得
ることが可能になる。
【００３２】上述の実施形態においては、ＴＦＴ３０
ａ，３０ｂを構成する単結晶シリコン薄膜６ａ,６ｂの
形成方法として、ＳＯＩ技術のうちのＵＮＩＢＯＮＤ法
を適用した場合を説明した。しかし、単結晶シリコン薄
膜６ａ,６ｂの形成方法は、これに限定されるものでは
なく、図５に示すようなＳＯＩ技術のうちのＥＬＴＲＡ
Ｎ法を適用しても良い。
ａ，３０ｂを構成する単結晶シリコン薄膜６ａ,６ｂの
形成方法として、ＳＯＩ技術のうちのＵＮＩＢＯＮＤ法
を適用した場合を説明した。しかし、単結晶シリコン薄
膜６ａ,６ｂの形成方法は、これに限定されるものでは
なく、図５に示すようなＳＯＩ技術のうちのＥＬＴＲＡ
Ｎ法を適用しても良い。
【００３３】この場合、先ず、図５（１）に示すよう
に、シリコンからなるウェハ１０１を用意し、陽極化成
によってこのウェハ１０１の一主面上に多孔質層１０２
を形成する。次に、図５（２）に示すように、この多孔
質層１０２上に単結晶シリコン膜１０３をエピタキシャ
ル成長させ、次いで、単結晶シリコン膜１０３の表面に
熱酸化層１０４を成長させる。
に、シリコンからなるウェハ１０１を用意し、陽極化成
によってこのウェハ１０１の一主面上に多孔質層１０２
を形成する。次に、図５（２）に示すように、この多孔
質層１０２上に単結晶シリコン膜１０３をエピタキシャ
ル成長させ、次いで、単結晶シリコン膜１０３の表面に
熱酸化層１０４を成長させる。
【００３４】次に、図５（３）に示すように、室温にて
ウェハ１０１の一主面上（熱酸化膜１０４側）に基板１
０５を貼り合わせ、ファンデルワールス結合の後、加熱
し、脱水縮合反応によりはり合わせ面を強固に結合させ
る。ここで、基板１０５は、シリコン基板、ガラス基
板、または石英基板等の中から適宜選択された基板であ
ることとする。
ウェハ１０１の一主面上（熱酸化膜１０４側）に基板１
０５を貼り合わせ、ファンデルワールス結合の後、加熱
し、脱水縮合反応によりはり合わせ面を強固に結合させ
る。ここで、基板１０５は、シリコン基板、ガラス基
板、または石英基板等の中から適宜選択された基板であ
ることとする。
【００３５】次いで、図５（４）に示すように、ウェハ
（１０１）を研削することによって、基板１０５上に多
孔質層１０２を全面に露出させる。その後、図５（５）
に示すように、超高選択性化学エッチングによって多孔
質層（１０２）を溶解させ、基板１０５上の全面に単結
晶シリコン薄膜１０３を露出させる。以上の後、水素雰
囲気中での熱処理によって、単結晶シリコン薄膜１０３
のエッチング表面の荒れを原子的に平坦化する。これに
よって、基板１０５上に熱酸化膜１０４（すなわち絶縁
膜：Insulator）を介して単結晶シリコン薄膜１０３が
設けられたＳＯＩ基板１０６が得られる。
（１０１）を研削することによって、基板１０５上に多
孔質層１０２を全面に露出させる。その後、図５（５）
に示すように、超高選択性化学エッチングによって多孔
質層（１０２）を溶解させ、基板１０５上の全面に単結
晶シリコン薄膜１０３を露出させる。以上の後、水素雰
囲気中での熱処理によって、単結晶シリコン薄膜１０３
のエッチング表面の荒れを原子的に平坦化する。これに
よって、基板１０５上に熱酸化膜１０４（すなわち絶縁
膜：Insulator）を介して単結晶シリコン薄膜１０３が
設けられたＳＯＩ基板１０６が得られる。
【００３６】また、この様にして得られたＳＯＩ基板１
０６上へのＴＦＴ及び有機ＥＬ素子の形成は、図２及び
図３を用いて説明したと同様に行う。この際、基板１０
５を基板４に対応させ、熱酸化膜１０４を酸化膜２に対
応させ、単結晶シリコン薄膜１０３を単結晶シリコン薄
膜６に対応させることとする。
０６上へのＴＦＴ及び有機ＥＬ素子の形成は、図２及び
図３を用いて説明したと同様に行う。この際、基板１０
５を基板４に対応させ、熱酸化膜１０４を酸化膜２に対
応させ、単結晶シリコン薄膜１０３を単結晶シリコン薄
膜６に対応させることとする。
【００３７】また、上述のＵＮＩＢＯＮＤ法やＥＬＴＲ
ＡＮ法に代表されるようなはり合わせ法の他にも、単結
晶シリコン薄膜を得る方法としてＳＩＭＯＸ法（酸素イ
オン注入法）を適用しても良い。
ＡＮ法に代表されるようなはり合わせ法の他にも、単結
晶シリコン薄膜を得る方法としてＳＩＭＯＸ法（酸素イ
オン注入法）を適用しても良い。
【００３８】この場合、例えば先ず、図６（１）に示す
ように、単結晶シリコンからなるウェハ２０１を用意
し、このウェハ２０１の一主面側の所定深さに酸素イオ
ン２０２を注入する。次に、図６（２）に示すように、
高温アニール処理を行うことによって、ウェハ２０１に
おける酸素イオン２０２の注入深さ領域に埋め込み酸化
層２０２を形成すると共に、酸素イオン２０２の注入に
よって破壊されたウェハ２０１表面層のシリコンを再結
晶化させて単結晶シリコン薄膜２０４を得る。またこの
際、ウェハ２０１の最表面が酸化されて酸化膜２０５が
形成される。
ように、単結晶シリコンからなるウェハ２０１を用意
し、このウェハ２０１の一主面側の所定深さに酸素イオ
ン２０２を注入する。次に、図６（２）に示すように、
高温アニール処理を行うことによって、ウェハ２０１に
おける酸素イオン２０２の注入深さ領域に埋め込み酸化
層２０２を形成すると共に、酸素イオン２０２の注入に
よって破壊されたウェハ２０１表面層のシリコンを再結
晶化させて単結晶シリコン薄膜２０４を得る。またこの
際、ウェハ２０１の最表面が酸化されて酸化膜２０５が
形成される。
【００３９】その後さらに、高温での熱酸化処理を行う
ことによって、図６（３）に示すように、埋め込み酸化
膜２０３を成長させる。また、これによってウェハ２０
１表面の酸化膜２０５も成長する。以上の後、図６
（４）に示すように、ウェハ２０１表面の酸化膜２０５
をエッチング除去し、これによって、ウェハ２０１の表
面層に、埋め込み酸化膜２０３（すなわち絶縁膜：Insu
lator）を介して単結晶シリコン薄膜２０４が設けられ
たＳＯＩ基板２０６が得られる。
ことによって、図６（３）に示すように、埋め込み酸化
膜２０３を成長させる。また、これによってウェハ２０
１表面の酸化膜２０５も成長する。以上の後、図６
（４）に示すように、ウェハ２０１表面の酸化膜２０５
をエッチング除去し、これによって、ウェハ２０１の表
面層に、埋め込み酸化膜２０３（すなわち絶縁膜：Insu
lator）を介して単結晶シリコン薄膜２０４が設けられ
たＳＯＩ基板２０６が得られる。
【００４０】また、この様にして得られたＳＯＩ基板２
０６上へのＴＦＴ及び有機ＥＬ素子の形成は、図２及び
図３を用いて説明したと同様に行う。この際、ウェハ２
０１を基板４に対応させ、埋め込み酸化膜２０３を酸化
膜２に対応させ、単結晶シリコン薄膜２０４を単結晶シ
リコン薄膜６に対応させることとする。
０６上へのＴＦＴ及び有機ＥＬ素子の形成は、図２及び
図３を用いて説明したと同様に行う。この際、ウェハ２
０１を基板４に対応させ、埋め込み酸化膜２０３を酸化
膜２に対応させ、単結晶シリコン薄膜２０４を単結晶シ
リコン薄膜６に対応させることとする。
【００４１】また、上述したような各種のＳＯＩ技術の
他にも、単結晶シリコン薄膜を得る方法としてＳＯＳ(S
ilicon on Insulator）技術を適用しても良い。ＳＯＳ
技術を適用する場合には、サファイア基板上に単結晶シ
リコン薄膜をエピタキシャル成長させるため、有機ＥＬ
ディスプレイの大型化を図ることができる。
他にも、単結晶シリコン薄膜を得る方法としてＳＯＳ(S
ilicon on Insulator）技術を適用しても良い。ＳＯＳ
技術を適用する場合には、サファイア基板上に単結晶シ
リコン薄膜をエピタキシャル成長させるため、有機ＥＬ
ディスプレイの大型化を図ることができる。
【００４２】尚、上記実施の形態においては、有機ＥＬ
素子４０側から発光光を取り出す、いわゆる上面発光型
の有機ＥＬディスプレイ及びその製造方法を例に採っ
た。しかし、本発明は、基板４側から発光光を取り出
す、いわゆる透過型の有機ＥＬディスプレイ及びその製
造方法にも適用可能である。この場合、基板４として
は、ガラス基板、石英基板、またはサファイア基板等の
透明な基板を用い、有機ＥＬ素子４０を構成する下部電
極３６として透明導電性材料を用いることとする。
素子４０側から発光光を取り出す、いわゆる上面発光型
の有機ＥＬディスプレイ及びその製造方法を例に採っ
た。しかし、本発明は、基板４側から発光光を取り出
す、いわゆる透過型の有機ＥＬディスプレイ及びその製
造方法にも適用可能である。この場合、基板４として
は、ガラス基板、石英基板、またはサファイア基板等の
透明な基板を用い、有機ＥＬ素子４０を構成する下部電
極３６として透明導電性材料を用いることとする。
【００４３】
【発明の効果】以上説明したように、本発明の有機ＥＬ
ディスプレイ及びその製造方法によれば、単結晶シリコ
ン薄膜にソース／ドレイン拡散層を設けてなる薄膜トラ
ンジスタを各画素に設けたことで、各画素間において各
薄膜トランジスタのしきい値電圧やドレイン電流が均一
化される。したがって、この薄膜トランジスタに接続さ
れた有機ＥＬ素子の発光強度、すなわち各画素の輝度の
安定化を図ることが可能になり、階調の乱れなどの画素
劣化が抑えられ、画質に優れた有機ＥＬディスプレイを
得ることが可能になる。
ディスプレイ及びその製造方法によれば、単結晶シリコ
ン薄膜にソース／ドレイン拡散層を設けてなる薄膜トラ
ンジスタを各画素に設けたことで、各画素間において各
薄膜トランジスタのしきい値電圧やドレイン電流が均一
化される。したがって、この薄膜トランジスタに接続さ
れた有機ＥＬ素子の発光強度、すなわち各画素の輝度の
安定化を図ることが可能になり、階調の乱れなどの画素
劣化が抑えられ、画質に優れた有機ＥＬディスプレイを
得ることが可能になる。
【図１】有機ＥＬディスプレイの製造に適用する単結晶
シリコン薄膜の形成方法の一例を示す断面工程図（その
１）である。
シリコン薄膜の形成方法の一例を示す断面工程図（その
１）である。
【図２】有機ＥＬディスプレイの製造方法を示す断面工
程図（その２）である。
程図（その２）である。
【図３】有機ＥＬディスプレイの製造方法を示す断面工
程図（その３）である。
程図（その３）である。
【図４】アクティブマトリックス方の有機ＥＬディスプ
レイにおける１画素分の等価回路図である。
レイにおける１画素分の等価回路図である。
【図５】有機ＥＬディスプレイの製造に適用する単結晶
シリコン薄膜の形成方法の他の一例を示す断面工程図で
ある。
シリコン薄膜の形成方法の他の一例を示す断面工程図で
ある。
【図６】有機ＥＬディスプレイの製造に適用する単結晶
シリコン薄膜の形成方法のさらに他の一例を示す断面工
程図である。
シリコン薄膜の形成方法のさらに他の一例を示す断面工
程図である。
４…基板、６，６ａ，６ｂ…単結晶シリコン薄膜、２２
ａ，２２ｂ…ソース／ドレイン拡散層、３０ａ…Ｐ−Ｔ
ＦＴ（薄膜トランジスタ）、３０ｂ…Ｎ−ＴＦＴ、３１
…第１層間絶縁膜、３４…第２層間絶縁膜、３２，３５
…接続孔、４０…有機ＥＬ素子
ａ，２２ｂ…ソース／ドレイン拡散層、３０ａ…Ｐ−Ｔ
ＦＴ（薄膜トランジスタ）、３０ｂ…Ｎ−ＴＦＴ、３１
…第１層間絶縁膜、３４…第２層間絶縁膜、３２，３５
…接続孔、４０…有機ＥＬ素子
Claims (2)
- 【請求項１】 基板上に配列形成された各有機エレクト
ロルミネッセンス素子に薄膜トランジスタを接続させて
なる有機エレクトロルミネッセンスディスプレイにおい
て、 前記薄膜トランジスタは、単結晶シリコン薄膜にソース
／ドレイン拡散層を設けてなることを特徴とする有機エ
レクトロルミネッセンスディスプレイ。 - 【請求項２】 基板上に配列形成された各有機エレクト
ロルミネッセンス素子に薄膜トランジスタを接続させて
なる有機エレクトロルミネッセンスディスプレイの製造
方法であって、 単結晶シリコン薄膜にソース／ドレイン拡散層を設けて
なる薄膜トランジスタを基板上に配列形成する工程と、 前記薄膜トランジスタを覆う状態で前記基板上に絶縁膜
を形成する工程と、 前記絶縁膜に形成した接続孔を介して前記各薄膜トラン
ジスタに接続された有機エレクトロルミネッセンス素子
を当該絶縁膜上に配列形成する工程とを行うことを特徴
とする有機エレクトロルミネッセンスディスプレイの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000002075A JP2001195009A (ja) | 2000-01-11 | 2000-01-11 | 有機エレクトロルミネッセンスディスプレイ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000002075A JP2001195009A (ja) | 2000-01-11 | 2000-01-11 | 有機エレクトロルミネッセンスディスプレイ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001195009A true JP2001195009A (ja) | 2001-07-19 |
Family
ID=18531223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000002075A Pending JP2001195009A (ja) | 2000-01-11 | 2000-01-11 | 有機エレクトロルミネッセンスディスプレイ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001195009A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6893575B2 (en) | 2001-09-20 | 2005-05-17 | Seiko Epson Corporation | Mask and method of manufacturing the same, electro-luminescence device and method of manufacturing the same, and electronic instrument |
| CN100353559C (zh) * | 2002-12-28 | 2007-12-05 | Lg.菲利浦Lcd株式会社 | 双面板型有机电致发光装置及其制造方法 |
| CN100375312C (zh) * | 2002-11-26 | 2008-03-12 | Lg.菲利浦Lcd株式会社 | 有机电致发光显示面板装置及其制造方法 |
| CN100395892C (zh) * | 2002-12-31 | 2008-06-18 | Lg.菲利浦Lcd株式会社 | 有机电致发光装置及其制造方法 |
| CN100401524C (zh) * | 2002-08-14 | 2008-07-09 | Lg.菲利浦Lcd株式会社 | 双板式有机电致发光显示装置及其制造方法 |
| JP2009020497A (ja) * | 2007-06-14 | 2009-01-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| GB2453492B (en) * | 2007-05-31 | 2010-05-26 | Panasonic Corp | Organic el device and manufacturing method thereof |
| JP2011096668A (ja) * | 2002-04-24 | 2011-05-12 | Semiconductor Energy Lab Co Ltd | 発光装置及び光源装置 |
| US9166202B2 (en) | 2002-06-07 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
| US9287330B2 (en) | 2002-04-23 | 2016-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of manufacturing the same |
-
2000
- 2000-01-11 JP JP2000002075A patent/JP2001195009A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6893575B2 (en) | 2001-09-20 | 2005-05-17 | Seiko Epson Corporation | Mask and method of manufacturing the same, electro-luminescence device and method of manufacturing the same, and electronic instrument |
| KR100501974B1 (ko) * | 2001-09-20 | 2005-07-20 | 세이코 엡슨 가부시키가이샤 | 마스크 및 그 제조 방법 |
| US9287330B2 (en) | 2002-04-23 | 2016-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of manufacturing the same |
| US9978811B2 (en) | 2002-04-23 | 2018-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of manufacturing the same |
| JP2011096668A (ja) * | 2002-04-24 | 2011-05-12 | Semiconductor Energy Lab Co Ltd | 発光装置及び光源装置 |
| US10454059B2 (en) | 2002-04-24 | 2019-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing same |
| US9831459B2 (en) | 2002-04-24 | 2017-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Display module with white light |
| US9362534B2 (en) | 2002-04-24 | 2016-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing same |
| US9000429B2 (en) | 2002-04-24 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing same |
| US9165987B2 (en) | 2002-04-24 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing same |
| US9166202B2 (en) | 2002-06-07 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
| CN100401524C (zh) * | 2002-08-14 | 2008-07-09 | Lg.菲利浦Lcd株式会社 | 双板式有机电致发光显示装置及其制造方法 |
| CN100375312C (zh) * | 2002-11-26 | 2008-03-12 | Lg.菲利浦Lcd株式会社 | 有机电致发光显示面板装置及其制造方法 |
| CN100353559C (zh) * | 2002-12-28 | 2007-12-05 | Lg.菲利浦Lcd株式会社 | 双面板型有机电致发光装置及其制造方法 |
| CN100395892C (zh) * | 2002-12-31 | 2008-06-18 | Lg.菲利浦Lcd株式会社 | 有机电致发光装置及其制造方法 |
| US7825406B2 (en) | 2007-05-31 | 2010-11-02 | Panasonic Corporation | Organic EL device |
| GB2453492B (en) * | 2007-05-31 | 2010-05-26 | Panasonic Corp | Organic el device and manufacturing method thereof |
| US8759842B2 (en) | 2007-06-14 | 2014-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2009020497A (ja) * | 2007-06-14 | 2009-01-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9793252B2 (en) | Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications | |
| JP3314345B2 (ja) | 高移動度薄膜トランジスタを製造する方法および複数の高移動度薄膜トランジスタ | |
| JP4091481B2 (ja) | アクティブ・マトリクス有機電界発光素子及びその製造方法 | |
| US5110748A (en) | Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display | |
| TWI580021B (zh) | 有機發光二極體顯示器及製造其之方法 | |
| TW201714296A (zh) | 陣列基板、顯示裝置及陣列基板的製備方法 | |
| US5869362A (en) | Method of manufacturing semiconductor device | |
| JPH10508156A (ja) | 高解像度アクティブ・マトリクスｌｃｄセル設計 | |
| JP2011023695A (ja) | 有機電界発光表示装置及びその製造方法 | |
| JP2002324810A (ja) | 薄膜トランジスタ及びその製造方法とこれを利用したアクティブマトリックス型表示素子及びその製造方法 | |
| TW201034181A (en) | System for displaying images and fabrication method thereof | |
| JP2003223120A (ja) | 半導体表示装置 | |
| JP2001217423A (ja) | 薄膜半導体装置及び表示装置とその製造方法 | |
| JP2005340822A (ja) | 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、および平板表示装置 | |
| JP2009506563A (ja) | アモルファス多結晶シリコン薄膜回路の製造方法 | |
| JP2001195009A (ja) | 有機エレクトロルミネッセンスディスプレイ及びその製造方法 | |
| JP4675680B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| TW200423407A (en) | Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor | |
| JP3748827B2 (ja) | 有機ｅｌ表示装置製造方法 | |
| US5308779A (en) | Method of making high mobility integrated drivers for active matrix displays | |
| JP2006330719A (ja) | 有機発光ディスプレイ及びその製造方法 | |
| KR100634543B1 (ko) | 단결정 실리콘 ｔｆｔ 유기발광 디스플레이 및 그 제조방법 | |
| US7851282B2 (en) | Method for forming thin film devices for flat panel displays | |
| JP2005260168A (ja) | トランジスタを備えた装置およびその製造方法 | |
| US20060234410A1 (en) | Method for fabricating organic electroluminescent devices |